CN102170347A - 同步信号检测装置 - Google Patents

Abstract

一种同步信号检测装置包括临时同步信号检测器(7)和最终同步信号检测器(8)。同步信号的头部具有第一电平的至少M个连续比特，其中M是大于2的N次幂的整数，并且N是正整数。同步信号具有以第二电平开始的交替比特。当在接收交替比特之前接收到第一电平的2的N次幂个连续比特时，临时同步信号检测器(7)检测到作为临时同步信号的第一电平的2的N次幂个连续比特。当接收到第一电平的至少M个连续比特时，最终同步信号检测器(8)确定检测到的临时同步信号是头部。

Description

同步信号检测装置

技术领域

本发明涉及用于检测同步信号的同步信号检测装置。

背景技术

已经提出了用于在主从节点之间通过总线执行通信的系统。对于这种系统，存在使用同步信号的许多通信协议。从节点监控总线的波形并确定通过总线传送的信号是否是同步信号。

例如，用于车载局域网(LAN)的一种通信协议是本地互连网络(LIN)。根据LIN规范，主节点传送的帧的头部包括同步间隔字段、同步间隔字段之后的高电平比特，以及高电平比特之后的同步字段。同步间隔字段具有至少11个低电平比特。同步字段具有数据“0x55”。如在例如JP2009-303178A中所述，同步字段之后是标识符字段和数据字段。在从节点中，通过使用参考时钟计算一个比特周期来计算波特率。

在JP2009-303178A中，由计时器生成的比特测量值被顺序地传送到第一存储器至第四存储器。由第一至第三比较器对存储在这些存储器中的测量值进行比较。基于比较结果检测同步间隔字段和同步字段。

具体地，根据JP2009-303178A中公开的第一实施例，第一比较器将存储在第二存储器中的测量值与存储在第三存储器中的测量值进行比较。然后，当测量值之间的比率是11或更大时，确定满足了第一条件。此外，第二比较器将存储在第一存储器中的测量值与存储在第二存储器中的测量值进行比较。然后，当测量值之间的差别在错误界限之内时，确定满足了第二条件。当第一条件和第二条件二者都被满足时，确定检测到同步间隔字段和同步字段。波特率计算器通过计算将存储在第二存储器中的测量值W20乘以解析度(resolution)而获取的值的倒数来计算波特率。

此外，根据JP2009-303178A中公开的第二实施例，第一比较器将存储在第三存储器中的测量值与存储在第四存储器中的测量值进行比较。然后，当测量值之间的比率是11或更大时，确定满足了第一条件。此外，第二比较器将存储在第二存储器中的测量值与存储在第三存储器中的测量值进行比较。然后，当测量值之间的差别在错误界限之内时，确定满足了第二条件。此外，第三比较器将存储在第一存储器中的测量值与存储在第三存储器中的测量值进行比较。然后，当测量值之间的差别在错误界限之内时，确定满足了第三条件。当第一、第二和第三条件都被满足时，确定检测到同步间隔字段和同步字段。平均计算器存储三个低电平脉冲宽度的测量的平均值。波特率计算器通过计算将平均脉冲宽度乘以解析度而获取的值的倒数来计算波特率，由此减少测量误差。

然而，JP2009-303178中公开的技术需要大存储器和大量计算。因此，为了通过硬件实现该技术，电路具有大的尺寸。

在JP2006-311237、JP2008-518497、JP2006-503446和JP2005-277994中公开了这种技术。例如，在JP2006-311237中，第一电平周期之前的第二电平周期被定义为第一周期，并且第一电平周期之后的第二电平周期被定义为第二周期。当第一和第二周期之间的比率等于或大于预定值时，第二周期之后的信号被确定为同步信号，并且第二周期的倒数被确定为波特率。

然而，根据JP2006-311237中公开的技术，即使同步信号不满足通信协议规范(即，0x55h)，第二周期之后的信号仍被确定为同步信号。因此，可以获取正确的数据传输。此外，因为第二周期的倒数被确定为波特率，所以该波特率可能具有错误。

发明内容

考虑到上述内容，本发明的目的是提供用于在尽可能减少计算的情况下准确地检测同步信号的同步信号检测装置。

根据本发明的一个方面，用于总线信号的同步信号检测装置包括临时同步信号检测器和最终同步信号检测器。总线信号在第一电平和第二电平之间变化。总线信号包括头部字段和头部字段之后的同步信号字段。该头部字段具有第一电平的至少M个连续比特，其中M是大于2的N次幂的整数，并且N是正整数。同步信号字段具有以第二电平开始的交替比特。头部字段和同步信号字段中每一个的单独比特具有相同的比特长度。当在接收交替比特之前接收到第一电平的2的N次幂个连续比特时，临时同步信号检测器检测到作为临时同步信号的第一电平的2的N次幂个连续比特。在接收到第一电平的至少M个连续比特时，最终同步信号检测器确定所检测到的临时同步信号为头部字段。

附图说明

根据参考附图作出的以下详细说明，本发明的以上及其它目的、特征和优点将变得更加清楚。在附图中：

图1是说明根据本发明的实施例的同步信号检测装置的框图；

图2是说明同步信号检测装置的硬件配置的框图；

图3是说明根据本地互连网络(LIN)规范的同步信号的图；

图4A是当检测到总线信号的下降沿时执行的下降沿中断例程的流程图，以及图4B是当检测到总线信号的上升沿时执行的上升沿中断例程的流程图；

图5是当检测到临时同步信号时执行的临时同步信号检测中断例程的流程图；

图6A-6H是当未检测到临时同步信号时同步信号检测装置的时序图；

图7A-7H是当检测到临时同步信号时同步信号检测装置的时序图；以及

图8A和8B是用于解释现有技术的图。

具体实施方式

下面参考图1-7H描述本发明的实施例。本地互连网络(LIN)协议可用于车载通信处理。LIN协议是一种车载LAN通信协议，并且为车载应用补充了多种网络以实现车载网络质量提高和成本降低。

图3说明了LIN中规定的LIN帧的一部分。如图3所示，LIN帧具有指示帧开始的同步间隔字段、同步间隔字段之后的高电平比特以及该隐性比特(recessive bit)之后的同步字段。根据LIN规范，同步间隔字段是至少11(即，整数M)个连续的0(即，低电平)比特的比特串。同步字段是表示值“0x55”并且具有例如10比特长度的比特串。即，同步字段是0(即，低电平)和1(即，高电平)的交替比特串。

图1是根据该实施例的作为同步信号检测装置的从节点3的框图。图2是该从节点3的硬件配置的示例的框图。

如图1所示，主节点2和从节点3连接至总线1。主节点2和从节点3之间通过总线1来发送和接收总线信号。例如，从节点3可以是包括在电子控制单元(ECU)、传感器、致动器(actuator)等中的单片微型计算机。从节点3包括控制器4、发射机5、接收机6、临时同步信号检测器7、最终同步信号检测器8和边沿检测器9。

从节点3基于通过总线1自主节点2发送到从节点3的同步字段来计算波特率(即，通信速率)，然后从节点3以所计算的波特率接收数据。当从节点3接收到同步间隔字段和同步字段时，从节点3将同步字段之后的信号解释为标识符字段和数据字段。

从节点3的发射机5基于自控制器4接收的控制信号将数据发送至主节点2。主节点2接收自发射机5发送的数据。从节点3的接收机6接收自主节点2发送的数据并将所接收的数据发送到控制器4。从节点3的边沿检测器9检测通过总线1自主节点2接收的数据的下降沿和/或上升沿。

临时同步信号检测器7包括计时器-A 10、存储器-A 11、存储器-B 12和比较器-A 13。临时同步信号检测器7测量总线信号的下降沿和上升沿之间的边沿检测时间间隔，其中，所述总线信号是脉冲信号。边沿检测时间间隔是总线信号保持在低电平或高电平的时间段。例如，比较器-A 13将连续测量的两个边沿检测时间间隔进行比较。然后，如果先前测量边沿检测时间间隔是当前测量边沿检测时间间隔的预定值(例如，8＝2的3(N)次幂)倍或更多倍，则比较器-A 13将存储在存储器-A 11中的数据转发到存储器-B 12。

“下降沿”是总线信号自高电平(即，第二电平)变化到低电平(即，第一电平)的时间。“上升沿”是总线信号自低电平变化到高电平的时间。预定值可以不是8，只要预定值是2的N次幂即可，其中N是正整数。在这种方法中，可以通过使用移位寄存器进行二进制移位运算来实现比较。

最终同步信号检测器8包括计时器-B 14、波特率计算器15和比较器-B 16。在最终同步信号检测器8中，当比较器-A 13将存储在存储器-A 11中的数据转发到存储器-B 12时，激活计时器-B 14。

计时器-B 14将由计时器-A 10测量的值用作为初始值。即，计时器-B 14自计时器-A 10测量的值开始测量。然后，当边沿检测器9检测到下降沿Z次(例如，4次)时(其中Z是正整数)，计时器-B 14停止测量。边沿检测器9和计时器-B 14基于下降沿被检测到Z次的事实，确定接收到Z×2比特(例如，4×2＝8比特)的交替二进制信号。

波特率计算器15通过将计时器-B 14测量的持续时间除以Z×2(例如，8)计算对应于1比特长的交替二进制信号的平均持续时间。计时器-B 14测量的持续时间表示Z×2比特的交替二进制信号的长度。然后波特率计算器15确定存储在存储器-B 12中的数据除以平均持续时间的商是否等于或大于11(即，十一)。然后，如果商等于或大于11，则波特率计算器15确定存储在存储器-B 12中的数据是同步间隔字段，其是作为同步信号的同步字段的头部。然后，波特率计算器15基于对应于1比特长度的平均持续时间来计算波特率。

下文参考图4A-7H描述了细节。

图4A是当边沿检测器9检测到下降沿时(参照图3、6A和7A中的时间(1))执行的下降沿中断例程的流程图。如图4A所示，控制器4在S1开始下降沿中断例程，在此控制器4将计时器-A 10重置为0(即，零)。然后下降沿中断例程前进至S2，在此控制器4启动计时器-A 10。

图4B是当边沿检测器9检测到上升沿时(参照图3，6A和7A中的时间(2))执行的上升沿中断例程的流程图。如图4B所示，上升沿中断例程在S3开始，在此控制器4停止计时器-A 10。

然后上升沿中断例程前进至S4，在此比较器-A 13确定存储在存储器-A 11中的数据(即，先前测量边沿检测时间间隔)除以由计时器-A 10测量的持续时间(即，当前测量边沿检测时间间隔)的商是否等于或大于预定值(例如，8)。如果商小于预定值，对应S4处的否，则上升沿中断例程前进至S5，在此将计时器-A 10测量的持续时间(即，当前测量边沿检测时间间隔)存储到存储器-A 11中。然后，上升沿中断例程结束。因此，在S4处，确定先前测量边沿检测时间间隔是否是当前测量边沿检测时间间隔的预定值倍或更多倍。

具体地，在图3中，时间(1)和时间(2)之间的间隔是先前测量边沿检测时间间隔，并且时间(3)和时间(4)之间的间隔是当前测量边沿检测时间间隔。

图6A-6H示出一种情况，其中，由计时器-A 10先前测量并存储在存储器-A 11中的先前测量边沿检测时间间隔“a”除以由计时器-A 10当前测量的当前测量边沿检测时间间隔“b”的商小于预定值(例如，8)。即，图6A-6H示出了其中“a/8＜b”的情况。在图6A-6H的情况下，确定没有检测到临时同步信号。即，在图4B的步骤S4确定为“否”，从而上升沿中断例程在S5后结束。

相反地，图7A-7H示出一种情况，其中，由计时器-A 10先前测量并存储在存储器-A 11中的先前测量边沿检测时间间隔“c”除以由计时器-A10当前测量的当前测量边沿检测时间间隔“d”的商等于或大于预定值。即，图7A-7H示出了其中“c/8≥d”的情况。在图7A-7H的情况下，确定检测到临时同步信号。即，在图4B的步骤S4确定为“是”，从而上升沿中断例程前进至S6。在S6，将计时器-A 10的值存储在存储器-A 11中。然后，上升沿中断例程前进至S7，在此调用图5所示的临时同步信号检测中断例程。

使用临时同步信号检测过程的原因是计算机(硬件，软件)难以处理同步间隔字段的比特数(即，11)。如果不使用临时同步信号检测过程，则需要对总线信号的所有数据执行复杂计算处理以检测同步信号。

临时同步信号检测过程用于降低执行复杂计算处理的频率。在临时同步信号检测过程中，确定低电平连续比特数是否至少为8，其中，8是2的幂中小于11的最大的数。当满足此条件时，确定检测到临时同步信号。然后，仅对检测到的临时同步信号执行用于检测同步信号的复杂计算处理。

临时同步信号检测过程仅通过重复三次二进制移位运算来实现。因此，临时同步信号检测过程可在短时间内完成。此外，可以简化用于临时同步信号检测过程的电路的硬件配置。因为仅对检测到的临时同步信号执行用于检测同步信号的复杂计算处理，所以可以降低执行复杂计算处理的频率。

如先前所提及的，根据该实施例，两个边沿检测时间间隔之间的比率是8或更大，则检测到临时同步信号。然后，执行图5中示出的临时同步信号检测中断例程，来确定检测到的临时同步信号检测是否是同步信号。

下面参考图5描述临时同步信号检测中断例程。如图5所示，临时同步信号检测中断例程在T1处开始，在此将存储在存储器-A11中的数据发送至存储器-B 12。然后，临时同步信号检测中断例程前进至T2，在此通过将计时器-B 14的初始值设置为计时器-A 10的值来激活计时器-B 14。将计时器-B 14的初始值设置为计时器-A 10的值的原因是在计时器-B 14的激活点和最后下降沿检测点(参见图3和7A中的时间(3))之间存在时间延迟。因此，自计时器-B 14的激活点起，由计时器-A 10测量最后下降沿检测点和最后上升沿检测点(参见图3和7G中的时间(4))之间的时间间隔“d”。通过将计时器-B 14的初始值设置为计时器-A 10的值“d”，计时器-B 14可以自图3和7A中的时间(3)指示的最后下降沿检测点开始进行测量。

然后，临时同步信号检测中断例程前进至T3，在此确定下降沿是否被检测到Z次(例如，4次)，其中Z为正整数。如果下降沿被检测到Z次，对应于T3处的是，则临时同步信号检测中断例程前进至T4，在此计时器-B 14停止测量。

假定整数Z为4，计时器-B 14不仅测量其中每一个间隔在当总线信号自高电平变到低电平(例如，图7A-7H中的时间(3))和当总线信号自低电平变到高电平(例如，图7A-7H中的时间(4))之间的四个间隔，还测量其中每一个间隔在当总线信号自低电平变到高电平(例如，图7A-7H中的时间(4))和当总线信号自高电平变到低电平(例如，图7A-7H中的时间(5))之间的四个间隔。由计时器-B 14测量的8个间隔中的每一个对应于总线信号的1比特长度。因此，当计时器-B 14停止时，计时器-B 14的值表示总线信号的连续8个比特的长度。

在T4停止计时器-B 14后，临时同步信号检测中断例程前进至T5，在此比较器-B 16确定存储在存储器-B 12中的数据是否等于或大于11/8与计时器-B 14的值的乘积。注意，存储在存储器-B 12中的数据表示检测到的临时同步信号的长度。如果存储在存储器-B 12中的数据等于或大于11/8与计时器-B 14的值的乘积，对应于T5处的是，则临时同步信号检测中断例程前进至T6，在此确定检测到的临时同步信号是同步信号的头部。即，在T6，确定检测到同步间隔字段。注意，通过将计时器-B 14的值除以8来计算1比特的总线信号的平均持续时间。因此，11/8与计时器-B 14的值的乘积表示11比特长度，其中每一个比特具有平均持续时间。

总的来说，在T5，计算在图3中的时间(3)和时间(6)之间测量的8比特的总线信号中每一比特的平均持续时间，然后确定在图3中的时间

(1)和时间(2)之间的间隔(即，存储在存储器-B 12中的数据)除以所计算的平均持续时间的商是否是11或者更大。

如果商是11或者更大，对应于T5处的是，则临时同步信号检测中断例程前进至T6。在T6，最终同步信号检测器8确定同步信号被检测到并输出如图7H中所示的触发信号。然后，临时同步信号检测中断例程前进至T7，在此波特率计算器15将计时器-B 14的值除以8的倒数设置为波特率。简言之，波特率计算器15将平均1比特长度的倒数设置为波特率。

图2是从节点3的硬件配置的示例。在图2中示出的示例中，除法器17位于计时器-A 10和比较器-A 13之间。除法器17将计时器-A 10的值除以8并向比较器-A 13输出除后的值。因为8是2的三次幂，所以通过二进制移位运算可以实现计时器-A 10的值除以8。因此，例如，除法器17可由移位寄存器构成。如先前所提及的，当从节点3接收到同步字段时，计时器-B 14测量总线信号的8(即，2的三次幂)比特的持续时间。

除法器/加法器18位于计时器-B 14和比较器-B 16之间。除法器/加法器18计算计时器-B 14的值(即，2的3次幂比特的持续时间)、计时器-B

14的值的八分之一(即，2的0次幂比特的持续时间)和计时器-B 14的值的四分之一(即，2的1次幂比特的持续时间)的总和。即，除法器/加法器18充当用于计算8个边沿检测时间间隔的平均持续时间的平均持续时间计算器。此外，除法器/加法器18将计算的平均持续时间乘以11。作为结果，除法器/加法器18将计时器-B 14的值乘以11/8。可以通过二进制移位运算来实现由除法器/加法器18执行的计算。因此，例如，除法器/加法器18可由移位寄存器构成。

比较器-B 16将由除法器/加法器18计算的值与存储在存储器-B 12中的值进行比较。由除法器/加法器18计算的值表示11比特总线信号的长度。存储在存储器-B 12中的值表示对应于同步间隔字段的检测到的临时同步信号的长度。

当存储在存储器-B 12中的值等于或大于由除法器/加法器18计算的值时，确定临时同步信号为同步信号，并且比较器-B 16输出如图2所示的触发信号SYNC。

图8A是根据LIN规范的同步信号，图8B是根据用于检测同步信号的现有技术方法的时序图。在现有技术方法中，测量自作为字段开始(SOF)的下降沿到下一上升沿的低电平间隔(11)，然后测量自下一下降沿开始的连续8个间隔(12)。然后，该连续8个间隔(12)的总长度除以8以计算平均1比特长度。然后，当低电平间隔(11)除以平均1比特长度为11或更大时，将低电平间隔(11)确定为同步间隔字段。

然而，如图8B所示，现有技术方法需要至少6个存储器。因此，要通过硬件实现现有技术方法，需要增加电路尺寸。

以下概述了本实施例相对于现有技术方法的优点。根据本实施例，用于总线信号数据的存储设备由两个存储器构成，即，存储器-A 11和存储器-B 12。因此，可以减小电路尺寸。

根据本实施例，当在接收以高电平开始的交替比特之前接收到2的N次幂个连续比特的低电平时，临时同步信号检测器7确定检测到临时同步信号。因此，如果低电平的连续比特的数量小于2的N次幂，则不需要执行用于检测同步信号的复杂计算。因此，可降低执行复杂计算的频率。

当临时同步信号的连续比特的数量等于或大于取决于通信协议的预定值(即，整数M)时，最终同步信号检测器8确定临时同步信号检测器7检测到的临时同步信号是同步信号的头部。例如，在LIN的情况下，预定值可以是11。

计时器-A 10测量下降沿(即，当总线信号自高电平变为低电平时)和上升沿(即，当总线信号自低电平变为高电平时)之间的边沿检测时间间隔。测量的边沿检测时间间隔存储在存储器-A 11中。

比较器-A 13将存储在存储器-A11中的先前测量间隔与由计时器-A 10当前测量的当前测量间隔进行比较。当先前测量间隔是当前测量间隔的8(即，2的N次幂)倍或更多倍时，临时同步信号检测器7检测到临时同步信号。用于检测临时同步信号的临时同步信号检测器7由除法器17、计时器-A 10、存储器-A 11和比较器-A 13构成。因此，可以简化临时同步信号检测器7的硬件配置，从而减小电路尺寸。

在检测11(即，整数M)比特的同步间隔字段的情况下，当先前测量间隔为当前测量间隔的8(即，2的N次幂)倍或更多倍时，临时同步信号检测器7检测到临时同步信号。即，2的N次幂等于或小于整数M，并且2的(N+1)次幂大于整数M。在这种方法中，可以尽可能地降低临时同步信号检测器7检测到不必要的临时同步信号的频率。因此，可以尽可能地降低最终同步信号检测器8执行不必要的复杂计算的频率。

除法器/加法器18计算11/8与计时器-B 14的值的乘积，从而同步字段的8比特(即，八个间隔)的平均持续时间可以乘以11。在这种方法中，即使当总线信号的1比特长度由于噪声等原因改变时，仍然可以准确地测量8比特的平均持续时间。

在最终同步信号检测器8中，比较器-B 16将存储在存储器-B 12中的先前测量值与计时器-B 14的当前测量值乘以11/8进行比较。然后，当先前测量值大于当前测量值乘以11/8时，最终同步信号检测器8确定临时同步信号是同步信号的头部。在这种方法中，即使当总线信号的1比特长度由于噪声等原因改变时，仍然可以准确地检测同步信号。同样地，由于波特率计算器15将计时器-B 14的值除以8的倒数设置为波特率，所以可以提高计算波特率的准确度。

例如，计时器-A 10和计时器-B 14可由晶体振荡器或CR振荡器构成。一般地，CR振荡器一般比晶体振荡器低廉，但不如晶体振荡器准确。因此，如果计时器-A 10和计时器-B 14由CR振荡器构成，则总线信号的1比特长度可能由于抖动等原因而不能被准确地检测。特别地，根据LIN规范2.0的主节点2和从节点3中振荡频率的错误界限小于根据LIN规范1.3的错误界限。因此，准确地检测1比特长度以便满足LIN规范2.0是重要的。

根据本实施例，通过对多个间隔的测量值取平均来计算总线信号的1比特长度，其中多个间隔中的每一个对应1比特。在这种方法中，即使当一个测量值由于振荡器的准确度而不准确时，仍然可以尽可能准确地检测1比特长度。此外，即使当计时器-A 10和计时器-B 14的准确度在产品间不同时，仍然可以尽可能准确地检测1比特长度。因此，可以提高检测同步信号的准确度和计算波特率的准确度。

根据本实施例，波特率(即，比特率)被自动地检测。因此，可以在波特率的宽泛范围内容易地检测波特率。

计时器-B 14与计时器-A 10联合工作以测量连续8个间隔，其中所述连续8个间隔的每一个对应1比特。除法器/加法器18分别将计时器-B 14的值除以2的三次幂比特的持续时间、2的二次幂比特的持续时间和2的零次幂比特的持续时间。然后，该值除以2的三次幂比特的持续时间的商、该值除以2的二次幂比特的持续时间的商以及该值除以2的零次幂比特的持续时间的商被相加以计算总线信号的11比特的持续时间。将计算的11比特的持续时间与存储在存储器-B 12中的值进行比较。即，由除法器/加法器18执行的计算可以通过二进制移位运算来实现。因此，除法器/加法器18在配置上可以简化，并由例如移位寄存器构成。

根据本实施例，同步间隔字段在任何时间通过总线1自主节点2发送到从节点3，从节点3可以将同步间隔字段检测为同步字段(即，同步信号)的头部。

(修改)

可以以诸如以下方式的各种方式修改上述实施例。

在图4B所示的流程图的S5处，在存储器-A 11中存储自下降沿到上升沿的间隔。可替换地，可以在存储器-A11中存储自上升沿到下降沿的间隔。

计时器-B 14测量自下降沿到上升沿的间隔和自上升沿到下降沿的间隔二者以计算总线信号的平均1比特长度。可替换地，计时器-B 14可以仅测量自下降沿到上升沿的间隔以计算总线信号的平均1比特长度。可替换地，计时器-B 14可以仅测量自上升沿到下降沿的间隔以计算总线信号的平均1比特长度。

在图5所示的流程图的T3中，通过检测下降沿来计数测量的间隔(即，比特)的数量。可替换地，可以通过检测上升沿来计数测量的间隔的数量。

在本实施例中，当先前测量间隔是当前测量的间隔的8(8是2的三次(即，N次)幂)倍或更多倍时，临时同步信号检测器7检测到临时同步信号，因为数8是2的幂并且小于根据LIN规范的同步间隔字段的连续低比特的最小数目11的最大数。整数N可以取决于通信协议规范而改变。由于整数N可以通过二进制移位运算来改变，所以临时同步信号检测器7的配置可以被简化并且尺寸可以被减小。

这些改变和修改应当理解为在由所附权利要求定义的本发明的范围内。

Claims (8)

1.一种用于总线信号的同步信号检测装置，所述总线信号在第一电平和第二电平之间变化，所述总线信号包括头部字段和所述头部字段之后的同步信号字段，所述头部字段具有所述第一电平的至少M个连续比特，其中M是大于2的N次幂的整数，其中N是正整数，所述同步信号字段具有以所述第二电平开始的交替比特，所述头部字段和所述同步信号字段的每一个的单独比特具有相同的比特长度，所述同步信号检测器包括：

临时同步信号检测器(7)，其被配置为当在接收所述交替比特之前接收到所述第一电平的2的N次幂个连续比特时，检测到作为临时同步信号的所述第一电平的2的N次幂个连续比特；以及

最终同步信号检测器(8)，其被配置为当接收到所述第一电平的至少M个连续比特时，确定所检测到的临时同步信号是所述头部字段。

2.根据权利要求1所述的同步信号检测装置，其中：

所述临时同步信号检测器(7)包括计时器(10，14)、存储器(11，12)和比较器(13)，

所述计时器(10，14)测量从当所述总线信号自所述第二电平变为所述第一电平时到当所述总线信号自所述第一电平变为所述第二电平时的间隔，和/或从当所述总线信号自所述第一电平变为所述第二电平时到当所述总线信号自所述第二电平变为所述第一电平时的间隔，

所述存储器(11，12)存储所测得的间隔，

所述比较器(13)将存储在所述存储器(11，12)中的先前测量间隔与由所述计时器(10，14)当前测量的当前测量间隔进行比较，并且

当所述先前测量间隔是所述当前测量间隔的2的N次幂倍或更多倍时，所述临时同步信号检测器(7)检测到所述临时同步信号。

3.根据权利要求1或2所述的同步信号检测装置，其中：

2的N次幂等于或小于所述整数M，并且

2的(N+1)次幂大于所述整数M。

4.根据权利要求1所述的同步信号检测器，还包括：

计时器(10，14)，其被配置为测量从当所述总线信号自所述第二电平变为所述第一电平时到当所述总线信号自所述第一电平变为所述第二电平时的间隔，和/或从当所述总线信号自所述第一电平变为所述第二电平时到当所述总线信号自所述第二电平变为所述第一电平时的间隔，其中每一个间隔对应于所述比特长度，以及

平均持续时间计算器(18)，其被配置为通过对多个间隔取平均来计算对应于所述比特长度的平均持续时间，其中所述多个间隔中的每一个由所述计时器(10，14)来测量，其中

当所检测到的临时同步信号的长度除以所计算出的平均持续时间是所述整数M或更大时，所述最终同步信号检测器(8)确定所检测到的临时同步信号是所述头部字段。

5.根据权利要求1所述的同步信号检测装置，还包括：

计时器(10，14)，其被配置为测量从当所述总线信号自所述第二电平变为所述第一电平时到当所述总线信号自所述第一电平变为所述第二电平时的间隔，和/或从当所述总线信号自所述第一电平变为所述第二电平时到当所述总线信号自所述第二电平变为所述第一电平时的间隔，其中每一个间隔对应于所述比特长度，以及

平均持续时间计算器(18)，其被配置为通过对多个间隔取平均来计算对应于所述比特长度的平均持续时间，其中所述多个间隔中的每一个由所述计时器(10，14)来测量；以及

波特率计算器(15)，其被配置为通过计算所计算出的平均持续时间的倒数来计算波特率。

6.根据权利要求2所述的同步信号检测装置，其中

所述计时器(10，14)具有CR振荡器。

7.根据权利要求2所述的同步信号检测装置，其中

所述整数M是11，

所述计时器(10，14)测量所述总线信号的连续八个间隔的持续时间，

所述临时同步信号检测器(7)将所测得的持续时间除以2的三次幂比特以获取1比特的第一持续时间，将所测得的持续时间除以2的二次幂比特以获取2比特的第二持续时间，并且将所测得的持续时间除以2的零次幂比特以获取8比特的第三持续时间，

所述临时同步信号检测器(7)计算所述第一持续时间、所述第二持续时间和所述第三持续时间的总和以获取11比特的第四持续时间，并且

所述临时同步信号检测器(7)将11比特的所述第四持续时间与存储在所述存储器(11，12)中的所述先前测量间隔进行比较，以确定所检测到的临时同步信号是否是所述头部字段。

8.根据权利要求7所述的同步信号检测装置，其中

所述临时同步信号检测器(7)包括移位寄存器，并且

所述第一持续时间、所述第二持续时间和所述第三持续时间是通过使用所述移位寄存器而获取的。

Images