DE10236900B4

DE10236900B4 - Verfahren zum Durchführen eines Bitfehlerratentests und Bitfehlerratentestsystem

Info

Publication number: DE10236900B4
Application number: DE10236900A
Authority: DE
Inventors: Lee A. San Jose Barford
Original assignee: Agilent Technologies Inc
Current assignee: Agilent Technologies Inc
Priority date: 2001-08-31
Filing date: 2002-08-12
Publication date: 2007-05-03
Anticipated expiration: 2022-08-13
Also published as: DE10236900A1; JP4050109B2; JP2003087226A; US20030065990A1; US6816988B2

Abstract

Verfahren zum Durchführen eines Bitfehlerratentests an einer zu testenden Vorrichtung (104), wobei das Verfahren das Wiederholen eines Testprozesses bis zu dessen Beendigung umfaßt, wobei der Testprozeß folgende Schritte aufweist:
(a) Messen einer Mehrzahl von Bits, die von der zu testenden Vorrichtung (104) ausgegeben werden, um Bitfehler zu identifizieren;
(b) Bestimmen der kumulativen Anzahl der Bitfehler (R), die in allen Durchläufen des Schritts (a) identifiziert wurden;
(c) Berechnen einer Nachkumulationsverteilungsfunktion (pcdf) einer Bitfehlerrate basierend auf der kumulativen Anzahl von Bitfehlern;
(d) Bestimmen, ob die pcdf größer oder gleich einer erwünschten Wahrscheinlichkeit (C) ist, daß die Bitfehlerrate der zu testenden Vorrichtung (104) kleiner als eine Bitfehlerratentestgrenze (L) ist;
(e) falls die pcdf größer oder gleich C ist, Bestimmen, daß der Test bestanden wurde, und Beenden des Testprozesses;
(f) falls die pcdf nicht größer oder gleich C ist, Bestimmen, ob 1-pcdf größer oder gleich C ist;...

Description

Die vorliegende Erfindung bezieht sich allgemein auf das Gebiet des Bitfehlerratentestens und insbesondere auf ein Verfahren zum Durchführen eines Bitfehlerratentests und einen Bitfehlerratentestsystem, die eine statistische Analyse verwenden.
Eine Bestimmung einer Bitfehlerrate für eine zu testende Vorrichtung (DUT; DUT = device under test) hat viele Anwendungen, einschließlich, jedoch nicht einschränkend, eines Testens von Vorrichtungen in einem Herstellungskontext. Die zu testende Vorrichtung kann z. B. eine digitale Kommunikationsvorrichtung, ein -System oder ein -Kanal sein. Messungen von Bitfehlern einer zu testenden Vorrichtung beinhalten üblicherweise ein Eingeben einer Sequenz von Bits in die zu testende Vorrichtung und ein Vergleichen eines Ausgangs der Vorrichtung mit einem bekannten, korrekten Ergebnis, um eine Anzahl von Bitfehlern von der Vorrichtung zu bestimmen. Ein typisches Bitfehlertestsystem testet ein korrektes Senden einer Anzahl von Bits (N) durch die zu testende Vorrichtung und zählt eine Anzahl nicht korrekt empfangener Bits (R), die aus dem Senden der N Bits resultieren.
Eine Anzahl von Bitfehlerratentestprozeduren wurde entwickelt. Eine erste derartige Prozedur beinhaltet ein Testen einer festen Anzahl von Bits. Bei dieser Prozedur werden N Bits zum Test ausgewählt. R nicht korrekte Bits werden gezählt. Eine Bitfehlerratenschätzung wird dann als R/N berechnet. Der Test wird als bestanden betrachtet, wenn R/N kleiner oder gleich einer Bitfehlerratentestgrenze (L) ist. Der Test wird als durchgefallen betrachtet, wenn R/N größer als L ist.
Ein Nachteil dieser Prozedur besteht darin, daß es keine einfache Beziehung zwischen einem für N ausgewählten Wert und der Genauigkeit der Bitfehlerratenschätzung R/N gibt. Faustregeln werden unvermeidbar verwendet, um N auszuwählen, was entweder zu unnötig langen Testzeiten oder zu einer Bitfehlerratenschätzung führt, die ungenau ist.
Eine zweite Prozedur für ein Bitfehlerratentesten beinhaltet ein Testen der zu testenden Vorrichtung, bis eine feste Anzahl von Fehler gezählt wurde. Bei dieser Prozedur werden Bits gezählt, bis R nicht korrekte Bits gezählt werden, oder bis eine maximale Testzeit (T) erreicht ist. Diese Prozedur leidet an den gleichen Nachteilen wie die erste Prozedur. Wieder gibt es keine einfache Beziehung zwischen R und T und der Genauigkeit des Tests. Faustregeln werden unvermeidbar verwendet, um R und T auszuwählen, was entweder zu unnötig langen Testzeiten oder zu ungenauen Testergebnissen führt.
Eine dritte Prozedur zum Bitfehlerratentesten umfaßt eine Dichtenschätzung und eine Extrapolation. Bei dieser Prozedur wird eine Zeitverzögerung zwischen dem Senden eines Bits in eine zu testende Vorrichtung und der Zeit, zu der das Bit aus der zu testenden Vorrichtung herausgelesen wird, zwischen null und einer halben Bitdauer variiert. Eine Anzahl fehlerhafter Bits bei unterschiedlichem Bitdauerversätzen wird gezählt, was verwendet werden kann, um eine Wahrscheinlichkeitsdichtenschätzung der Bitfehlerrate als eine Funktion des Versatzes zu erzeugen.
Die Dichtenschätzung ist in einem Bereich nahe der halben Bitdauer genau. Die Dichtenschätzung wird wieder auf einen Nullversatz extrapoliert, was zu einer Schätzung der Bitfehlerrate führt. Ein Nachteil der dritten Prozedur besteht darin, daß sie von einer Extrapolation einer geschätzten Funktion abhängt, die fern davon ist, wo gemessene Daten verfügbar sind. Eine Genauigkeit ist deshalb zweifelhaft. Zusätzlich ist es nicht möglich, eine vollständige Dichten schätzung für praktische Anwendungen ausreichend schnell zu berechnen. Deshalb werden verschiedene Annäherungsverfahren verwendet, wie z.B. ein Anpassen nur eines Modus der Dichte mit einem Gauß-Profil. Die Dichtenschätzungs- und Extrapolationsverfahren werden oft verwendet, da sie bei Teststandards nachgefragt sind.
Jede der oben erwähnten Prozeduren weist dahingehend einen Nachteil auf, dass es unmöglich ist zu wissen, wie lange Bitfehler gemessen werden sollten, um eine ausreichend genaue Entscheidung darüber zu erhalten, ob die Bitfehlerrate niedrig genug ist oder nicht. Deshalb führt die Verwendung einer der oben beschriebenen Prozeduren oft zu entweder unnötig langen Testzeiten oder ungenauen Testergebnissen. Ferner ist es unmöglich zu wissen, ob die Testzeit zu lang ist oder ob die Testergebnisse ungenau sind. Ein weiterer Nachteil der oben beschriebenen Prozeduren besteht darin, dass sie es nicht ermöglichen, dass frühere Informationen hinsichtlich der Bitfehlerrate in Betracht gezogen werden, um eine Messzeit zu minimieren und einen Durchsatz zu maximieren. Ein weiterer Vorteil der oben beschriebenen Prozeduren besteht darin, dass sie keine direkte Einrichtung zum Festlegen der Genauigkeit des Bitfehlerratentestens liefern.

Die US 6 072 779 A beschreibt ein ADSL Kommunikationssystem, bei dem in Übereinstimmung mit einem adaptiven Algorithmus zu verschiedenen Zeitpunkten Rauchsignalmessungen der Kanäle durchgeführt werden und abhängig von dem Erreichen einer vorgegebenen Bitfehlerrate und einer erwünschten Datenübertragungsrate ein Grenzbereich für jeden Kanal bestimmt wird.

Die EP 0 862 292 A2 beschreibt ein Verfahren zum Erfassen von Fehlerbedingungen, die eine Signalverschlechterung in synchronen digitalen Signalen bewirken, wobei ein Fehlermonitor das Fehlen oder Vorhandensein eines bestimmten Bitfehlerverhältnisses überwacht.

Die US 5 761 216 A beschriebt ein bekanntes Bitfehlermesssystem.

Es ist die Aufgabe der vorliegenden Erfindung, ein Verfahren und ein Bitfehlerratentestsystem zu schaffen, die eine Bitfehlerrate für eine zu testende Vorrichtung mit reduzierter Messzeit, erhöhtem Durchsatz und erhöhter Genauigkeit bestimmen.

Diese Aufgabe wird durch ein Verfahren gemäß Anspruch 1 und ein Bitfehlerratentestsystem gemäß Anspruch 14 gelöst.

Ferner schafft die vorliegende Erfindung einen Datenträger mit darauf enthaltenen Prozessorinstruktionen, die durch einen Prozessor lesbar sind und zu bewirken, dass der Prozessor die Schritte gemäß dem erfindungsgemäßen Verfahren durchführt.

Die oben dargelegten Nachteile und weitere Nachteile des Stands der Technik werden durch die vorliegende Erfindung überwunden. Bei einem ersten Ausführungsbeispiel der vorliegenden Erfindung wird ein Verfahren zum Durchführen eines Bitfehlerratentests geschaffen. Dieses Ausführungsbeispiel umfaßt die Schritte des Berechnens einer Nachkumulationsverteilungsfunktion (pcdf; pcdf = posterior cumulative distribution function) einer Bitfehlerrate basierend auf einer kumulativen Anzahl gemessener, nicht korrekter Bits und des Bestimmens, ob die pcdf größer oder gleich einer erwünschten Wahrscheinlichkeit (C) ist, daß die Bitfehlerrate kleiner als eine Bitfehlerratentestgrenze (L) ist. Der Test ist ansprechend auf eine Bestimmung bestanden und wird gestoppt, daß die pcdf größer oder gleich C ist. Wenn bestimmt wird, daß 1-pcdf größer oder gleich C ist, ist der Test nicht bestanden (durchgefallen) und wird gestoppt. Der Test ist ebenfalls ansprechend auf eine Bestimmung nicht bestanden und wird gestoppt, daß die Zeitmenge, die der Test beansprucht, eine maximale Testzeit (T) überschreitet.

Die oben aufgelisteten Schritte werden ansprechend auf eine Bestimmung wiederholt, daß die pcdf kleiner als C ist, und daß 1-pcdf kleiner als C ist.

Bei einem anderen Ausführungsbeispiel der vorliegenden Erfindung umfaßt ein Herstellungsgegenstand, der einen Bitfehlerratentest durchführt, zumindest ein computerlesbares Medium und Prozessorinstruktionen, die in dem zumindest einen computerlesbaren Medium enthalten sind. Die Prozessorinstruktionen sind konfiguriert, um von dem zumindest einen computerlesbaren Medium durch zumindest einen Prozessor lesbar zu sein. Die Instruktionen bewirken, daß der zumindest eine Prozessor eine Nachkumulationsverteilungsfunktion (pcdf) einer Bitfehlerrate basierend auf einer kumulativen Anzahl von gemessenen, nicht korrekten Bits berechnet und bestimmt, ob die pcdf größer oder gleich einer erwünschten Wahrscheinlichkeit (C) ist, daß die Bitfehlerrate kleiner als eine Bitfehlerratentestgrenze (L) ist.

Der Prozessor ist ebenfalls hergestellt, um zu bewirken, um auszusagen, daß der Test bestanden wurde, und den Test ansprechend auf eine Bestimmung zu stoppen, daß die pcdf größer oder gleich C ist. Der Prozessor wirkt auch, um zu bestimmen, ob 1-pcdf größer oder gleich C ist, und um auszusagen, daß der Test nicht bestanden wurde und der Test ansprechend auf eine Bestimmung gestoppt wird, daß eine 1-pcdf größer oder gleich C ist. Der Prozessor wirkt außerdem, um auszusagen, daß der Test nicht bestanden wurde, und um den Test ansprechend auf eine Bestimmung zu stoppen, daß die Testzeit eine maximale Testzeit (T) überschritten hat. Der Prozessor wirkt, um die oben aufgelisteten Schritte ansprechend auf eine Bestimmung zu wiederholen, daß die pcdf kleiner als C ist, und daß 1-pcdf kleiner als C ist.

Bei einem weiteren Ausführungsbeispiel der vorliegenden Erfindung umfaßt ein System, das zum Durchführen eines Bitfehlerratentests angepaßt ist, einen Bit-Sequenz-Generator, der angepaßt ist, um eine Bitsequenz in eine zu testende Vorrichtung (DUT) einzugeben, und einen Verzögerungsgenerator, der interoperabel mit dem Bit-Sequenz-Generator verbunden ist. Ein Komparator ist interoperabel mit der DUT und dem Verzögerungsgenerator verbunden. Der Komparator ist angepaßt, um einen Ausgang des Verzögerungsgenerators mit einem Ausgang der DUT zu vergleichen. Ein Zähler ist interoperabel mit dem Komparator verbunden und angepaßt, um einen Ausgang des Komparators zu zählen. Der Ausgang ist eine kumulative Anzahl nicht korrekter Bits.

Ein Steuerungscomputer ist interoperabel mit dem Zähler verbunden und angepaßt, um eine Nachkumulationsverteilungsfunktion (pcdf) einer Bitfehlerrate basierend auf der kumulativen Anzahl nicht korrekter Bits zu berechnen. Der Steuerungscomputer bestimmt auch, ob die pcdf größer oder gleich einer erwünschten Wahrscheinlichkeit (C) ist, daß die Bitfehlerrate kleiner als eine Bitfehlerratentestgrenze (L) ist. Der Steuerungscomputer bestimmt, ob der Test bestanden wurde, und stoppt den Test ansprechend auf eine Bestimmung, daß die pcdf kleiner oder gleich C ist. Der Steuerungscomputer bestimmt, ob 1-pcdf größer oder gleich C ist, und sagt aus, daß der Test nicht bestanden wurde, und stoppt den Test ansprechend auf eine Bestimmung, daß 1-pcdf größer oder gleich C ist. Der Steuerungscomputer sagt aus, daß der Test nicht bestanden wurde, und stoppt den Test ansprechend auf eine Bestimmung, daß die Testzeit die maximale Testzeit (T) überschritten hat, und wiederholt auch die oben aufgelisteten Schritte ansprechend auf eine Bestimmung, daß die pcdf kleiner als C ist, und daß 1-pcdf kleiner als C ist.

Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beigefügten Zeichnungen näher erläutert. Es zeigen:
1 ein Blockdiagramm, das ein Bitfehlerratentestsystem darstellt;
2 ein Flußdiagramm, das eine Bitfehlermessung in Verbindung mit einem Bitfehlerratentest gemäß Ausführungsbeispielen der vorliegenden Erfindung darstellt; und
3 ein Flußdiagramm, das eine statistische Bitfehlerratenanalyse in Verbindung mit einem Bitfehlerratentest gemäß Ausführungsbeispielen der vorliegenden Erfindung darstellt.
In der folgenden Beschreibung sind spezifische Details zu Erklärungszwecken und nicht zur Einschränkung dargestellt, um ein gründliches Verständnis von Ausführungsbeispielen der vorliegenden Erfindung zu schaffen. Es ist für Fachleute auf diesem Gebiet jedoch ersichtlich, daß die vorliegende Erfindung in anderen Ausführungsbeispielen praktiziert werden kann, die von diesen spezifischen Details abweichen. In anderen Fällen werden detaillierte Beschreibungen bekannter Verfahren, Vorrichtungen, eines logischen Codes (z. B. Hardware, Software, Firmware), und dergleichen weggelassen, um eine Beschreibung von Ausführungsbeispielen der vorliegenden Erfindung nicht mit unnötigen Details zu verschleiern. Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung und ihre Vorteile werden am besten Bezug nehmend auf die 1 bis 3 der Zeichnungen verstanden.
Es gab eine Revolution in der Anwendung von Bayes-Verfahren auf Statistiken, eine Datenanalyse und eine künstliche Intelligenz. Bayes-Verfahren werden in zunehmendem Maße als leistungsfähige Techniken erkannt, die es ermöglichen, daß basierend auf unsicheren Informationen korrekte Herleitungen getroffen werden. Bayes-Verfahren sind außerdem oft einfacher anzuwenden als konventionelle statistische Interferenzprozeduren. Zusätzlich ermöglichen es Bayes-Verfahren, daß ein a priori-Wissen korrekt und vollständig auf die Durchführung von Herleitungen angewendet werden kann.
Viele Meß- und Testanwendungen nehmen inhärent unsichere Informationen (z. B. Messungen und Tests) und berechnen Informationen basierend auf denselben. Bayes-Verfahren liefern einen konsistenten Rahmen zum Integrieren mehrerer Messungen, Tests und eines a priori-Wissens. Die so hergeleiteten Informationen tragen weitere Informationen über die eigene Unsicherheit mit sich.
Die herkömmliche Wahrscheinlichkeit und die Statistik betrachten die Wahrscheinlichkeit so, daß sie ein Maß der Häufigkeiten eines Auftretens verschiedener Ereignisse bei wiederholten Experimenten ist. Im Gegensatz dazu betrachtet die Bayes-Statistik die Wahrscheinlichkeit so, daß sie ein Maß für die Unsicherheit in dem Zustand eines Wissens ist, das ein objektiver Denker über eine bestimmte Annahme hat, angesichts aller verfügbarer relevanter Teile eines unsicheren Wissens ist. Anders ausgedrückt betrachtet die Bayes-Statistik die Wahrscheinlichkeit so, daß sie eine Logik zum Erörtern eines bestimmten unsicheren Wissens ist.
Statistische Bayes-Berechnungen können berechnungsmäßig aufwendig sein. Das andauernde exponentielle Wachstum der Verarbeitungsleistung als eine Funktion der Kosten hat dieselben jedoch für viele unterschiedliche Datenanalyseprobleme in verschiedenen Bereichen der physischen Messung und Signal- und Bildverarbeitung sehr viel praktischer gemacht, als dies in der Vergangenheit möglich war. Die Verwendung der Wahrscheinlichkeitstheorie als Logik durch die statistischen Bayes-Verfahren liefert ferner einen rechnungsmäßig effizienten Ansatz zum sequentiellen Testen einer Vorrichtung, so daß der Test abgeschlossen werden kann, sobald mit ausreichender Sicherheit bekannt ist, daß die zu testende Vorrichtung eine ausreichend niedrige Bitfehlerrate aufweist. Üblicherweise wird ein verfügbares a priori-Wissen voll in Betracht gezogen, um erwartete Testzeiten zu minimieren.
1 ist ein Blockdiagramm, das ein Bitfehlerratentestsystem 100 gemäß Ausführungsbeispielen der vorliegenden Erfindung darstellt. Das System 100 umfaßt einen Bit-Sequenz-Generator 102, eine zu testende Vorrichtung (DUT) 104, einen Takt 106, einen Verzögerungsgenerator 108, einen Komparator 110, einen Zähler 112 und einen Steuerungscomputer 114.
Der Bit-Sequenz-Generator 102 gibt einen Strom 116(1) von N Bits in die zu testende Vorrichtung ein. Der Bit-Sequenz-Generator 102 liefert außerdem einen identischen Strom von N Bits 116(2), der an die zu testende Vorrichtung 104 geliefert wird, an den Verzögerungsgenerator 108. Der Verzögerungsgenerator 108 empfängt auch einen Eingang 118 von dem Takt 106, um eine Synchronisierung des Systems 100 aufrechtzuerhalten, und eine Steuerung von Verzögerungen durch den Steuerungscomputer 114 aufrechtzuerhalten, die durch den Verzögerungsgenerator 108 eingeführt werden. Der Steuerungscomputer 114 ist interoperabel zu Zwecken von Verzögerungseinstellungen über eine Verbindung 120 mit dem Verzögerungsgenerator 108 verbunden und ist außerdem interoperabel über eine Verbindung 122 mit dem Takt 106 verbunden.
Ansprechend auf den Eingang des N-Bit-Stroms 116(1) durch den Bit-Sequenz-Generator 102 gibt die zu testende Vorrichtung 104 einen N-Bit-Strom 124 an den Komparator 110 aus. Der Verzögerungsgenerator 108 gibt einen Bitstrom 126 an den Komparator 110 aus, der eine verzögerte Version des N-Bit-Stroms 116(2) von dem Bit-Strom-Generator 102 ist. Der Komparator 110 vergleicht den N-Bit-Strom 124 von der zu testenden Vorrichtung 104 mit dem N-Bit-Strom 126 von dem Verzögerungsgenerator 108 und erzeugt einen Ausgang 128 an den Zähler 112, der jedem verzögerten Bit von dem Verzögerungsgenerator 108 entspricht, das nicht mit dem entsprechenden Bit von der zu testenden Vorrichtung 104 übereinstimmt. Diese Nicht-Übereinstimmungen stellen eine Gesamtanzahl von Bitfehlern (R) durch die zu testende Vorrichtung 104 dar. Der Zähler 112 zählt die Gesamtzahl von Bitfehlern R und gibt diese Gesamtanzahl R an den Steuerungscomputer 114 aus.
1 zeigt, daß ein Strom von N Bits in eine zu testende Vorrichtung eingegeben und mit einem Ausgang der zu testenden Vorrichtung verglichen wird. Bitfehler werden durch einen Komparator bestimmt, wobei eine Bitfehlergesamtzahl R durch einen Zähler gezählt wird. Der Zähler gibt die Gesamtzahl R an einen Steuerungscomputer aus.
Ein Verfahren zum Messen von Bitfehlerraten gemäß Ausführungsbeispielen der vorliegenden Erfindung kann ein System, wie z. B. das, das in 1 dargestellt ist, verwenden. Ein Beispiel eines Systems, das ähnlich ist wie das, das in 1 gezeigt ist, ist der Parallel-Bitfehlerratentester 81250 von Agilent. Häufig verwendete Bitfehlertestsysteme, wie z. B. das, das in 1 dargestellt ist, ermöglichen die Messung einer festen Anzahl von Bits, wobei N eine Zahl von getesteten Bits bezeichnet und R eine Anzahl nicht korrekter gezählter Bits darstellt. Eine Bitfehlerrate ρ und Vertrauensbereiche darauf können unter Verwendung von Ausführungsbeispielen der vorliegenden Erfindung berechnet werden. Ausführungsbeispiele der vorliegenden Erfindung minimieren die Zeit, die erforderlich ist, um ρ innerhalb einiger vorbestimmter Vertrauensbereiche festzulegen.
2 ist ein Flußdiagramm, das eine Bitfehlermessung in Verbindung mit einem Bitfehlerratentest gemäß Ausführungsbeispielen der vorliegenden Erfindung darstellt. Ein Fluß 200 beginnt bei einem Schritt 202, bei dem Testparameter gesetzt werden. Diese Testparameter können z. B. eine Bitfehlerratentestgrenze (L), eine erwünschte Wahrscheinlichkeit (C), daß eine Bitfehlerrate jeder zu testenden Vorrichtung kleiner als L ist, ein a priori-Mittel (μ) und eine a priori-Standardabweichung (σ) der Bitfehlerrate, eine Bitrate, mit der die zu testende Vorrichtung getestet werden soll (B), und eine maximale Testzeit (T) umfassen. B wird üblicherweise in Bits pro Sekunde gemessen. Wenn μ und/oder σ nicht festgelegt werden können, ist es vorzuziehen, daß μ = 0,5 und σ = 0,1 verwendet werden.
Von Schritt 202 fährt die Ausführung mit einem Schritt 204 fort. Bei Schritt 204 werden Koeffizienten a und b berechnet, wobei a = sμ und b = s(1μ), wobei folgende Gleichung gilt:
Von Schritt 204 fährt die Ausführung mit einem Schritt 206 fort. Bei Schritt 206 wird ein Zeitgeber gestartet, der verwendet wird, um zu bestimmen, wann die maximale Testzeit T verstrichen ist.
Von Schritt 206 fährt die Ausführung mit einem Schritt 208 fort. Bei Schritt 208 wird eine Mehrzahl von n Bits z. B. unter Verwendung eines Systems, wie z. B. des Systems 100, gemessen. Die Messung aus Schritt 208 resultiert in einer Anzahl von Bitfehlern. Von Schritt 208 fährt die Ausführung mit einem Schritt 210 fort. Bei Schritt 210 wird die Anzahl von Bitfehlern, die bei Schritt 208 gefunden werden, z. B. durch den Zähler 112 des Systems 100 gezählt, was zu einem Wert R führt. Von Schritt 210 bewegt sich die Ausführung zu Schritt 208, bei dem eine zweite Anzahl von n Bits gemessen wird. Von Schritt 208 fährt die Ausführung mit einem Schritt 210 fort. Bei Schritt 210 wird der Wert für R durch ein Hinzufügen der Bitfehler von dem zweiten Durchführen von Schritt 208 zu dem vorhergehenden Wert von R aktualisiert, derart, daß R eine kumulative Anzahl von Bitfehlern darstellt, die während des Tests gezählt werden. Die gemessene Bitrate, die aus dem Fluß 200 resultiert, kann durch R/N dargestellt sein, wobei N = nx und x die Anzahl von Malen ist, die Schritt 208 während des Tests durchgeführt wurde.
2 zeigt, daß nach der Eingabe von Parametern und der Berechnung von Koeffizienten A und B ein Zeitgeber gestartet wird. Nach dem Starten des Zeitgebers werden n Bits gemessen, was zu R Bitfehlern führt. Eine Anzahl von Bitfehlern R wird gezählt, wonach eine zweite Anzahl von n Bits gemessen wird und R durch ein Hinzufügen der Anzahl von Bitfehlern von den zweiten n Bits zu dem vorherigen Wert von R aktualisiert wird. Der Zyklus von Messung und Anhäufung von Bitfehlern fährt während des gesamten Tests fort.
Da eine Bitfehlerrate eine Wahrscheinlichkeit ist, muß dieselbe zwischen 0 und 1 liegen. Wenn ein a priori-μ und ein a priori-σ der Bitfehlerrate der zu testenden Vorrichtung bekannt sind, wie z. B. in einer Herstellungssituation, in der viele ähnlichen Vorrichtungen gemessen wurden, können a priori-μ und -σ gemäß Ausführungsbeispielen der vorliegenden Erfindung verwendet werden, um die Zeitmenge zu reduzieren, die notwendig ist, um das Bitfehlerratentesten durchzuführen. A priori-μ und -σ können z. B. gemessene Werte sein oder alternativ Schätzungen sein, die von Ingenieuren oder anderen Experten erhalten werden, die mit der zu testenden Vorrichtung oder ähnlichen Vorrichtung vertraut sind.
A priori-μ und -σ können in Verbindung mit Ausführungsbeispielen der vorliegenden Erfindung mit einem geringen Risiko nachteiliger Konsequenzen der Testergebnisse verwendet werden, da, wenn μ oder σ leicht unkorrekt sind, die Meßzeit nur leicht beeinflußt wird. Ferner wird, wenn μ oder σ stark unkorrekt sind, dennoch letztendlich eine korrekte Bitfehlerratenmessung erzielt. Die Anwendung eines a priori-Wissens reduziert oft die Breite von Vertrauensbereichen der Bitfehlerrate. Da die Meßzeit wiederholter Experimente üblicherweise quadratisch hinsichtlich eines Anstiegs der gewünschten Genauigkeit zunimmt, führt die Anwendung eines a priori-Wissens oft zu einer Reduzierung der Meßzeit für einen bestimmten erwünschten Genauigkeitspegel.
3 ist ein Flußdiagramm, das eine statistische Bitfehlerratenanalyse in Verbindung mit einem Bitfehlerratentest gemäß Ausführungsbeispielen der vorliegenden Erfindung darstellt. Ein Fluß 300 wird verwendet, um eine Nachkumulationsverteilungsfunktion (pcdf) der Bitfehlerrate basierend auf kumulativen, gemessenen Bitfehlern (R), die aus dem Fluß 200 resultieren, zu berechnen. Bei einem bevorzugten Ausführungsbeispiel tritt der Fluß 300 parallel zu Schritten 208 und 210 des Flusses 200 auf. Die Mehrzahl von Bits (n), die bei Schritt 208 gemessen werden, ist vorzugsweise gleich einem Block, bei dem n gleich einer Zeit eines ungünstigsten Falles zum Durchführen des Flusses 300, multipliziert mit der Bitrate (B) ist, was zu einer pipelinemäßigen Verarbeitung der Schritte 208 und 210 und des Flusses 300 führt. Gemäß diesem bevorzugten Ausführungsbeispiel wurde jedesmal, wenn der Fluß 300 durchgeführt wird, ein neuer Block von n Bits bei Schritt 208 gemessen, wobei R aktualisiert wurde. Bei einem bevorzugten Ausführungsbeispiel wird der Fluß 300 durch den Steuerungscomputer 114 durchgeführt.
Nachdem die Schritte 208 und 210 das erste Mal in dem Test durchgeführt wurden, beginnt der Fluß 300 bei Schritt 302, bei dem die pcdf berechnet wird. Bei einem bevorzugten Ausführungsbeispiel ist die pcdf gleich
Beta (a, b) ist eine Gaußsche Beta-Funktion, die in der Technik bekannt ist. Die pcdf stellt eine Berechnung der Wahrscheinlichkeit dar, daß die Bitfehlerrate kleiner als L ist. Wenn pcdf ≥ C, ist die Wahrscheinlichkeit, daß die Bitfehlerrate kleiner als L ist, zumindest so groß wie die Testgrenze C. Auf eine ähnliche Weise wird, wenn 1-pcdf ≥ C, die Annahme, daß die Bitfehlerrate größer als L ist, auf die erwünschte Wahrscheinlichkeit bestimmt.
Wie aus Tabelle 1 ersichtlich ist, ist N die Anzahl getesteter Bits, wobei R die Anzahl gezählter, nicht korrekter Bits ist. ρ ist die Bitfehlerrate, wobei I eine Annahme anzeigt, daß die Bit-Nichtkorrektheit ein unabhängig und identisch verteiltes Zufallsereignis ist, das mit einer Wahrscheinlichkeit ρ auftritt. K ist eine Annahme, daß das a priori-Mittel (μ) und die a priori-Standardabweichung (σ) von ρ und die Standardabweichung (a) von ρ bekannt sind. K ist eine Annahme, daß 0 < ρ ≥ 1. Beta (x, y) ist die Beta-funktion nach Gauß.
Tabelle 1
Zwei exemplarische Verfahren zum Berechnen der pcdf sind eine numerische Integration der Gleichung (2) und eine Berechnung unter Verwendung einer standardmäßigen Bibliothek-Funktion. Einige Mathematik-Bibliotheken implementieren die unvollständige Beta-Funktion, unvollständig Beta (z; c, d), die durch folgende Gleichung definiert ist:
Wenn eine Bibliotheksimplementierung der Gleichung (3) verfügbar ist, kann die pcdf (d. h. Gleichung 2) als pcdf = unvollständig Beta (L; R + a, N – R + b) (4)berechnet werden.
Ein Beispiel einer unvollständigen Beta-Funktion-Routine ist die Routine incbet aus der C-Bibliothek Cephes, die bei www.netlib.org zu finden ist. Experimentelle Daten zeigen an, daß die Verwendung einer unvollständigen Beta-Funktion zur Berechnung der pcdf wesentlich schneller als die Berechnung der pcdf unter Verwendung eines Quadraturcodes ist.
Theoretisch könnte der Fluß 300, einschließlich der Berechnung der pcdf bei Schritt 302, durchgeführt werden, nachdem jedes einzelne Bit gemessen wurde. Eine Berechnung der pcdf dauert in der Praxis länger als die Zeit, die erforderlich ist, um ein einzelnes Bit zu messen. Da die Zeitmenge, die notwendig ist, um die pcdf zu berechnen, nicht von der Anzahl gemessener Bits abhängt, ist es vorzuziehen, so viele Bits zu testen, wie während der Zeit getestet werden können, die erforderlich ist, um den Fluß 300 durchzuführen. Dies ermöglicht es, daß die Messungs- und Akkumulationsschritte 208 und 210 pipelinemäßig mit dem Fluß 300, wie dies oben beschrieben wurde, verarbeitet werden.
Wieder Bezug nehmend auf 3 fährt die Ausführung von Schritt 302 mit Schritt 304 fort. Bei Schritt 304 wird eine Bestimmung durchgeführt, ob die pcdf größer oder gleich C ist. Wenn dies bestimmt ist, fährt die Ausführung mit Schritt 306 fort, bei dem der Test gestoppt wird und ein BESTEHEN bestimmt wird. Wenn dies bei Schritt 304 nicht bestimmt wird, fährt die Ausführung mit Schritt 308 fort.
Bei Schritt 308 wird eine Bestimmung durchgeführt, ob die 1-pcdf ≥ C ist. Wenn dies bestimmt wird, fährt die Ausführung mit Schritt 310 fort, bei dem dem Test DURCHFALLEN C (Nichtbestehen aufgrund von C) zugeschrieben wird und der Test gestoppt wird. DURCHFALLEN C bedeutet, daß für die erwünschte Wahrscheinlichkeit bestimmt wurde, daß die Bitfehlerrate größer oder gleich der Testgrenze ist. Wenn dies bei Schritt 308 nicht bestimmt wird, fährt die Ausführung mit Schritt 312 fort. Bei Schritt 312 wird eine Bestimmung durchgeführt, ob der Zeitgeber, der bei Schritt 306 gestartet wurde, T überschritten hat. Wenn dies bestimmt wird, fährt das Ausführungsbeispiel mit Schritt 314 fort. Bei Schritt 314 wird dem Test DURCHFALLEN T (Nichtbestehen auf grund der Zeit) zugeschrieben, und der Test wird gestoppt. DURCHFALLEN T bedeutet, daß der Test T überschritten hat, ohne daß eine Bestimmung BESTEHEN oder DURCHFALLEN C aufgetreten ist. Bei einem bevorzugten Ausführungsbeispiel ist C zumindest 1500 mal so groß wie die Zeit des ungünstigsten Falls zum Durchführen des Flusses 300, multipliziert mit der Bitrate (B). Wenn der Test entweder bei Schritt 306, Schritt 310 oder Schritt 314 gestoppt wird, werden sowohl der Fluß 300 als auch der Fluß 200 gestoppt, wobei alle gespeicherten Werte für T, N und R gelöscht werden. Von Schritt 312 fährt die Ausführung, wenn der Zeitgeber, der bei Schritt 206 gestartet wurde, T nicht überschritten hat, mit Schritt 302 fort.
Ausführungsbeispiele der vorliegenden Erfindung ermöglichen es, daß eine Bitfehlerrate in der minimal notwendigen Zeit bestimmt wird, da ein Bitfehlerratentest stoppt, sobald eine Schlußfolgerung auf eine erwünschte Wahrscheinlichkeit gezogen werden kann, daß die Bitfehlerrate ausreichend niedrig ist oder nicht. Ein Messen einer minimalen Anzahl von Bits minimiert die Meßzeit und maximiert einen Testdurchsatz. Eine Maximierung des Durchsatzes ist insbesondere beim Herstellungstesten wichtig, bei dem ein Bitfehlerratentesten potentiell ein kritischer Punkt in einer Fertigungslinie werden kann. Wenn vorherige Informationen über einen erwarteten Normalbereich von Bitfehlerraten verfügbar sind, schließen Ausführungsbeispiele der vorliegenden Erfindung diese Informationen in das Entscheidungsverfahren hinsichtlich dessen ein, wie lang getestet werden soll, wodurch die Meßzeit reduziert und der Durchsatz erhöht wird.

Claims

Verfahren zum Durchführen eines Bitfehlerratentests an einer zu testenden Vorrichtung (104), wobei das Verfahren das Wiederholen eines Testprozesses bis zu dessen Beendigung umfaßt, wobei der Testprozeß folgende Schritte aufweist: (a) Messen einer Mehrzahl von Bits, die von der zu testenden Vorrichtung (104) ausgegeben werden, um Bitfehler zu identifizieren; (b) Bestimmen der kumulativen Anzahl der Bitfehler (R), die in allen Durchläufen des Schritts (a) identifiziert wurden; (c) Berechnen einer Nachkumulationsverteilungsfunktion (pcdf) einer Bitfehlerrate basierend auf der kumulativen Anzahl von Bitfehlern; (d) Bestimmen, ob die pcdf größer oder gleich einer erwünschten Wahrscheinlichkeit (C) ist, daß die Bitfehlerrate der zu testenden Vorrichtung (104) kleiner als eine Bitfehlerratentestgrenze (L) ist; (e) falls die pcdf größer oder gleich C ist, Bestimmen, daß der Test bestanden wurde, und Beenden des Testprozesses; (f) falls die pcdf nicht größer oder gleich C ist, Bestimmen, ob 1-pcdf größer oder gleich C ist; (g) falls 1-pcdf größer oder gleich C ist, Bestimmen, daß der Test nicht bestanden wurde, und Beenden des Testprozesses; (h) falls 1-pcdf nicht größer oder gleich C ist, Bestimmen, ob eine Testzeit eine maximale Testzeit (T) überschritten hat; (i) falls die Testzeit die maximale Testzeit (T) überschritten hat, Bestimmen, daß der Test nicht bestanden wurde, und Beenden des Testprozesses; und (j) falls die Testzeit die maximale Testzeit (T) nicht überschritten hat, Wiederholen des Testprozesses, wobei der Schritt (a) mit einer zusätzlichen Mehrzahl von Bits, die von der zu testenden Vorrichtung (104) ausgegeben werden, durchgeführt wird.
Verfahren gemäß Anspruch 1, bei dem eine Anzahl der im Schritt (a) gemessenen Bits derart eingestellt ist, daß eine Zeitdauer zur Durchführung der Schritte (a) und (b) etwa gleich einer Zeitdauer zur Durchführung der Schritte (c) bis (j) im ungünstigsten Fall ist.
Verfahren gemäß Anspruch 1 oder 2, das ferner folgende Schritte aufweist: Einstellen der Bitfehlerratentestgrenze (L); Einstellen der erwünschten Wahrscheinlichkeit (C), daß die Bitfehlerrate kleiner als eine Bitfehlerratentestgrenze (L) ist; Einstellen eines a priori-Mittels (μ) der Bitfehlerrate; Einstellen einer a priori-Standardabweichung (σ) der Bitfehlerrate; und Einstellen der maximalen Testzeit (T), wobei die Einstellungsschritte durchgeführt werden, bevor Schritt (a) durchgeführt wird.
Verfahren gemäß einem der Ansprüche 1 bis 3, das ferner folgende Schritte aufweist: Einstellen einer Testbitrate; und Bestimmen der Anzahl der gemessenen Mehrzahl von Bits durch ein Multiplizieren der Testbitrate mit der ungünstigsten Zeit.
Verfahren gemäß einem der Ansprüche 1 bis 4, bei dem nach einem ersten Durchführen der Schritte (a) und (b) die Schritte (a) und (b) parallel zu den Schritten (c) bis (j) durchgeführt werden.
Verfahren gemäß einem der Ansprüche 1 bis 5, bei dem das a priori-Mittel und die a priori-Standardabweichung auf historischen Daten oder einer Schätzung basieren.
Verfahren gemäß einem der Ansprüche 1 bis 6, bei dem das a priori-Mittel und die a priori-Standardabweichung auf 0,5 bzw. 0,1 eingestellt sind.
Verfahren gemäß einem der Ansprüche 1 bis 7, das ferner den Schritt des Berechnens von Werten a und b aufweist, bei dem folgende Gleichung gilt:
wobei μ ein a priori-Mittel ist und σ eine a priori-Standardabweichung der Bitfehlerrate ist.
Verfahren gemäß Anspruch 8, bei dem folgende Gleichung gilt:
Verfahren gemäß Anspruch 9, bei dem Beta (a, b) eine Gaußsche Beta-Funktion ist.
Verfahren gemäß einem der Ansprüche 1 bis 10, bei dem der Schritt des Berechnens der pcdf unter Verwendung eines zweckgeschriebenen Codes durchgeführt wird.
Verfahren gemäß Anspruch 11, bei dem der zweckgeschriebene Code eine unvollständige Beta-Funktion ist.
Datenträger mit darauf enthaltenen Prozessorinstruktionen, wobei die Prozessorinstruktionen konfiguriert sind, um durch zumindest einen Prozessor lesbar zu sein und dadurch zu bewirken, dass der zumindest eine Prozessor wirkt, die Schritte gemäß dem Verfahren nach einem der Ansprüche 1 bis 12 durchzuführen.
Bitfehlerratentestsystem mit folgenden Merkmalen: einem Bitfehlertester, der mit einer zu testenden Vorrichtung verbindbar ist (104) und betreibbar ist, um eine Mehrzahl von Bits in die zu testende Vorrichtung einzugeben und um einen Zählerstand der Anzahl von Bitfehlern auszugeben, die durch die zu testende Vorrichtung ansprechend auf die Mehrzahl von Bits erzeugt wurden; und einem Steuerungscomputer (114), der interoperabel mit dem Bitfehlertester (112) verbunden ist, wobei der Computer (114) angepaßt ist, um einen Testprozesses bis zu dessen Beendigung zu wiederholen, wobei der Testprozeß folgende Schritte aufweist: (a) Durchführen eines Bitfehlertests an der zu testenden Vorrichtung (104) unter Verwendung des Bitfehlertesters; (b) Bestimmen der kumulativen Anzahl der Bitfehler (R), die in allen Durchläufen des Schritts (a) durch den Bitfehlertester gezählt wurden; (c) Berechnen einer Nachkumulationsverteilungsfunktion (pcdf) einer Bitfehlerrate basierend auf der kumulativen Anzahl von Bitfehlern; (d) Bestimmen, ob die pcdf größer oder gleich einer erwünschten Wahrscheinlichkeit (C) ist, daß die Bitfehlerrate der zu testenden Vorrichtung (104) kleiner als eine Bitfehlerratentestgrenze (L) ist; (e) falls die pcdf größer oder gleich C ist, Bestimmen, daß der Test bestanden wurde, und Beenden des Testprozesses; (f) falls die pcdf nicht größer oder gleich C ist, Bestimmen, ob 1-pcdf größer oder gleich C ist; (g) falls 1-pcdf größer oder gleich C ist, Bestimmen, daß der Test nicht bestanden wurde, und Beenden des Testprozesses; (h) falls 1-pcdf nicht größer oder gleich C ist, Bestimmen, ob eine Testzeit eine maximale Testzeit (T) überschritten hat; (i) falls die Testzeit die maximale Testzeit (T) überschritten hat, Bestimmen, daß der Test nicht bestanden wurde, und Beenden des Testprozesses; und (j) falls die Testzeit die maximale Testzeit (T) nicht überschritten hat, Wiederholen des Testprozesses, wobei der Schritt (a) mit einer zusätzlichen Mehrzahl von Bits, die in die zu testende Vorrichtung (104) durch den Bitfehlertester eingegeben werden, durchgeführt wird.
System (100) gemäß Anspruch 14, bei dem der Bitfehlertester folgende Merkmale umfasst: einen Bit-Sequenz-Generator (102), der angepasst ist, um eine Bit-Sequenz (116(1)) in die zu testende Vorrichtung (104) einzugeben; einen Verzögerungsgenerator (108), der interoperabel mit dem Bit-Sequenz-Generator (102) verbunden ist; einen Komparator (110), der interoperabel mit der zu testenden Vorrichtung (104) und dem Verzögerungsgenerator (108) verbunden ist, wobei der Komparator (110) angepasst ist, um einen Ausgang (126) des Verzögerungsgenerators (108) mit einem Ausgang (124) der zu testenden Vorrichtung (104) zu vergleichen; und einen Zähler (112), der interoperabel mit dem Komparator (110) verbunden ist, wobei der Zähler (112) angepasst ist, um einen Ausgang (128) des Komparators (110) zu zählen, wobei der Ausgang (128) eine kumulative Anzahl nicht korrekter Bits ist; wobei der Steuerungscomputer (114) interoperabel mit dem Zähler (112) verbunden ist.
System (100) gemäß Anspruch 14 oder 15, bei dem eine Anzahl der gemessenen Bits derart eingestellt ist, daß eine Zeitdauer zur Durchführung der Schritte (a) und (b) etwa gleich einer ungünstigsten Zeitdauer zur Durchführung der Schritte (c) bis (j) ist.
System (100) gemäß einem der Ansprüche 14 bis 16, bei dem der Computer (114) ferner angepaßt ist, um folgende Schritte durchzuführen: Einstellen der Bitfehlerratentestgrenze (L); Einstellen der erwünschten Wahrscheinlichkeit (C), daß die Bitfehlerrate kleiner als eine Bitfehlerratentestgrenze (L) ist; Einstellen eines a priori-Mittels der Bitfehlerrate; Einstellen einer a priori-Standard-Abweichung der Bitfehlerrate; und Einstellen der maximalen Testzeit (T), wobei L, C, das a priori-Mittel, die a priori-Standard-Abweichung und T eingestellt werden, bevor Schritt (a) durchgeführt wird.
System (100) gemäß einem der Ansprüche 14 bis 17, bei dem der Computer (114) ferner angepaßt ist, um folgende Schritte durchzuführen: Einstellen einer Testbitrate; und Bestimmen der Anzahl der gemessenen Mehrzahl von Bits durch ein Multiplizieren der Testbitrate mit der ungünstigsten Zeit.
System (100) gemäß einem der Ansprüche 14 bis 18, bei dem nach einem ersten Durchführen der Schritte (a) und (b) die Schritte (a) und (b) parallel zu dem Schritt (c) durchgeführt werden.
System (100) gemäß einem der Ansprüche 14 bis 19, bei dem das a priori-Mittel und die a priori-Standard-Abweichung basierend auf historischen Daten und einer Schätzung sind.
System (100) gemäß einem der Ansprüche 14 bis 20, bei dem das a priori-Mittel und die a priori-Standard-Abweichung auf 0,5 bzw. 0,1 eingestellt sind.
System (100) gemäß einem der Ansprüche 14 bis 21, bei dem der Computer (114) ferner angepaßt ist, um Werte a und b zu berechnen, wobei folgende Gleichung gilt:
wobei μ ein a priori-Mittel ist und σ eine a priori-Standard-Abweichung der Bitfehlerrate ist.
System (100) gemäß Anspruch 22, bei dem folgende Gleichung gilt:
System (100) gemäß Anspruch 23, bei dem Beta (a, b) eine Gaußsche Beta-Funktion ist.
System gemäß einem der Ansprüche 14 bis 24, bei dem die Berechnung der pcdf unter Verwendung eines zweckgeschriebenen Codes durchgeführt wird.
System (100) gemäß Anspruch 25, bei dem der zweckgeschriebene Code eine unvollständige Beta-Funktion ist.