DE102010016974A1

DE102010016974A1 - Justierung von Inter-Pair-Signalversatz

Info

Publication number: DE102010016974A1
Application number: DE102010016974A
Authority: DE
Inventors: Georgios Lake Forest Asmanis; Faouzi San Jose Chaahoub
Original assignee: Quellan LLC
Current assignee: Intersil Americas LLC
Priority date: 2009-05-20
Filing date: 2010-05-17
Publication date: 2010-11-25
Also published as: TW201042969A; US8429439B2; TWI524717B; US20100295591A1; CN101895316B; CN101895316A

Abstract

Es wird ein Versatzjustierer offenbart, der Inter-Pair-Versatz zwischen differentiellen Signalen reduzieren kann, die über ein Kabel empfangen werden. In einer Ausführungsform umfasst ein Versatzjustierer: einen Versatzdetektor, der Signale aus einem Kabel empfängt und einen detektierten Versatzbetrag bereitstellt, wenn Versatz zwischen zweien der Signale detektiert wird; eine Offset-Steuerung zum Empfangen des detektierten Versatzbetrags und zum Bereitstellen eines Verzögerungssteuersignals in Reaktion darauf sowie eine Versatzverzögerungsschaltung, welche die Signale und das Verzögerungssteuersignal empfängt und auf Basis des Verzögerungssteuersignals eine oder mehrere Verzögerungsstufen in einem Weg eines zuerst eintreffenden der beiden versetzten Signale aktiviert, so dass ein justierter Versatz zwischen den beiden versetzten Signalen an einem Ausgang der Versatzverzögerungsschaltung um einen Betrag, welcher der einen oder den mehreren aktivierten Verzögerungsstufen entspricht, geringer als der detektierte Versatzbetrag ist.

Description

GEBIET DER ERFINDUNG
Die Erfindung betrifft generell Signale im Zusammenhang mit Elektronikvorrichtungen und insbesondere die Justierung von Signalversatz.
HINTERGRUND
Die Signalausbreitung zwischen Computer- oder Elektronikvorrichtungen erfolgt typischerweise mit Hilfe von Kabeln (z. B. Koaxialkabeln, Kabeln mit verdrillten Leitungspaaren usw.). Inter-Pair-Versatz unter Signalpaaren in den Kabeln kann eine Länge solcher Kabel begrenzen. Viele Differentialempfänger, mit oder ohne Neutaktung, leiden unter Inter-Pair-Versatz zwischen den positiven und negativen Signalen in einem differentiellen Signalpaar. Außerdem kann ein maximal zulässiger Inter-Pair-Versatz in einem differentiellen System ca. 0,5 UI (Einheitsintervalle) betragen, und auch Lösungen auf Neutaktungsbasis können unter Begrenzungen durch Inter-Pair-Versatz leiden, trotz einer möglichen Neueinstellung von Taktung und Jitter-Budget.
ZUSAMMENFASSUNG
Besondere Ausführungsformen umfassen einen Versatzjustierer, der den Inter-Pair-Versatz zwischen aus einem Kabel empfangenen differentiellen Signalen reduzieren kann. In einer Ausführungsform umfasst ein Versatzjustierer: einen Versatzdetektor, der Signale aus einem Kabel empfängt und, wenn zwischen zweien der Signale ein Versatz detektiert wird, einen Betrag des detektierten Versatzes bereitstellt; eine Offset-Steuerung zum Empfangen des detektierten Versatzbetrages und zum Bereitstellen eines Verzögerungssteuersignals in Reaktion darauf und eine Versatzverzögerungsschaltung, welche die Signale und das Verzögerungssteuersignal empfängt und auf Basis des Verzögerungssteuersignals eine oder mehrere Verzögerungsstufen in einem Weg eines zuerst eintreffenden der beiden versetzten Signale aktiviert, so dass ein justierter Versatz zwischen den beiden versetzten Signalen an einem Ausgang der Versatzverzögerungsschaltung um einen Betrag, welcher der einen oder den mehreren aktivierten Verzögerungsstufen entspricht, geringer als der detektierte Versatzbetrag ist.
In einer Ausführungsform kann ein Verfahren zum Justieren von Versatz umfassen: Empfangen einer Vielzahl von Signalen in einem Versatzdetektor, wobei die Signale aus einem an einen Sender gekoppelten Kabel stammen; Detektieren eines Versatzbetrags zwischen zweien aus der Vielzahl von Signalen in dem Versatzdetektor; Bereitstellen eines Verzögerungssteuersignals aus einer Offset-Steuerung, die den detektierten Versatzbetrag empfängt; und Aktivieren einer oder mehrerer Verzögerungsstufen in einem Weg eines zuerst eintreffenden der beiden versetzten Signale auf Basis des Verzögerungssteuersignals, so dass ein justierter Versatz zwischen den beiden versetzten Signalen an einem Ausgang der Versatzverzögerungsschaltung um einen Betrag, welcher der einen oder den mehreren aktivierten Verzögerungsstufen entspricht, geringer als der detektierte Versatzbetrag ist.
KURZBESCHREIBUNG DER ZEICHNUNGEN
1 ist ein Blockdiagramm, das ein Beispiel für eine Versatzjustiereranordnung zeigt.
2 ist ein schematisches Blockdiagramm, das ein Beispiel für eine Struktur eines Versatzjustierers zeigt.
3 ist ein schematisches Blockdiagramm, das ein Beispiel für eine Versatzverzögerungsschaltung zeigt.
4 ist ein Wellenformdiagramm, das ein Beispiel für eine Funktionsweise der Versatzjustierung zeigt.
5 ist ein Ablaufdiagramm, das ein Beispiel für ein Verfahren zum Justieren von Signalversatz zeigt.
DETAILLIERTE BESCHREIBUNG
Besondere Ausführungsformen ermöglichen die Kompensation von Signalversatz zwischen Signalen in einem Kabel. In besonderen Ausführungsformen eignet sich ein Versatzjustierer zur Implementierung an Stellen (z. B. in einem Kabelverbinder) in unmittelbarer Nähe einer Senkenseite eines Signalkanals oder an anderen Stellen in unmittelbarer Nähe des Kabels. Außerdem können in besonderen Ausführungsformen alle geeigneten Spannungsniveaus oder jede geeignete Anzahl von Signalen in dem Kabelvorgesehen sein. Mit verschiedenen Verzögerungsschaltungen und Steuerungsgestaltungen kann effektiv auf besondere Signal- oder Kabeleigenschaften abgezielt werden. Wie vorliegend beschrieben, können die verschiedenen Verzögerungsschaltungen und die zugehörigen Schaltungen zur Anpassung an die besonderen Gegebenheiten unterschiedlicher Anwendungen unterschiedlich angeordnet sein.
Eine maximal aktivierbare Kabellänge kann entweder durch die maximale Verstärkungsfähigkeit eines Entzerrers oder durch einen maximal zulässigen Inter-Pair-Versatz begrenzt sein. Die erwarteten Verluste und die ”S21”-Antwort der Signale aus einem bestimmten Kabel bieten eine starke Funktion relativ zur Länge dieses Kabels, relativ zu einer Varianz einer solchen S21-Antwort zwischen Kabeln. Dagegen ist ein erwarteter Inter-Pair-Versatz von Signalen aus einem bestimmten Kabel eine relativ schwache Funktion der Kabellänge (erwarteter Wert 0), während die Varianz eines solchen Parameters proportional zur Länge des Kabels sein kann.
Abhängig von einer Eigenschaft der Fertigungstoleranzen des Kabels können die Inter-Pair-Versatzzahlen im Bereich von ca. 5 ps bis ca. 10 ps pro Meter Kabel liegen. Aufgrund einer solchen Varianz des Inter-Pair-Versatzes kann auch die Ausbeute begrenzt sein, so dass eine inhärente Maximaltoleranz eines differentiellen Systems ca. 0,5 UI (Einheitsintervalle) betragen kann. Um eine Kabelreichweite auf eine bestimmte Länge auszudehnen, sollte ein Entzerrer in der Lage sein, S21 und Versatz dieses Kabels zu entzerren und gleichzeitig hohe Kabelerträge zu wahren. Bei einer gegebenen Spezifikation der Ausbeute eines aktiven Kabels kann eine maximale entzerrbare Kabellänge entweder durch die S21-Bänder des Kabels oder durch die Inter-Pair-Versatzbänder des Kabels begrenzt sein.
Ein Wirkungsgrad des Empfänger-Entzerrers kann durch einen Inter-Pair-Versatz aus einer maximalen Kabellänge von ca. 5 m bis ca. 10 m begrenzt sein. Wenn kein Inter-Pair-Versatz besteht, kann eine Verstärkungsfähigkeit des Entzerrers die Aktivierung eines Kabels ermöglichen, dessen Länge mehr als ca. 10 m beträgt. Während ein erwarteter Inter-Pair-Versatz eines Kabels null beträgt, ist die Standardabweichung größer als null. Somit kann sich aus Inter-Pair-Versatz eine Begrenzung der Ausbeute ergeben, während die Verstärkung des Entzerrers eine erwartete Maximal-Kabellängenbegrenzung bereitstellt.
Zur Verbesserung der Entzerrerausbeute in besonderen Ausführungsformen können Kompensationsschaltungen für den Inter-Pair-Versatz verwendet werden, um eine Reichweite des Entzerrers effektiv auf Kabellängen von ca. 10 m und darüber hinaus auszudehnen, ohne die damit verbundene Ausbeute zu verringern. Bei einer gegebenen Inter-Pair-Versatztoleranz von ca. 0,5 UI für ein unkompensiertes differentielles System kann eine zusätzliche Inter-Pair-Versatzjustierung von 0,5 UI durch Justiererschaltungen eine Inter-Pair-Versatztoleranz von ca. 1 UI zulassen.
Unter Bezugnahme auf 1 ist ein Blockdiagramm eines Beispiels für eine Versatzjustiereranordnung 100 gezeigt. Ein Sender 102 kann Signale über das Kabel 104 senden. Das Kabel 104 kann beispielsweise jede geeignete Verbindungsart sein, etwa ein Koaxialkabel, ein Kabel mit verdrillten Leitungspaaren oder jede Art von Bus (z. B. eine serielle Peripherieschnittstelle (SPI), eine universeller serieller Bus (USB), ein inter-integrierter Schaltungsbus (I²C), gleichspannungsgekoppelte Offenes-Drain-Schnittstellen jeder Art sowie doppelt (senken- und quellen-)terminierte gleichspannungsgekoppelte Schnittstellen usw.), um eine Verbindung bereitzustellen. Außerdem kann ein Signalkanal innerhalb des Kabels 104 jede geeignete Art der Signalisierung umfassen (z. B. differentielles Paar, Stromsignalisierung, Spannungssignalisierung usw.). Beispielsweise können die differentiellen Signale 110P (positiv) und 110N (negativ) über das Kabel 104 bereitgestellt werden.
Der Empfänger 106 kann einen Versatzjustierer 108 aufweisen, der den Differenzpaarausgang 112P/112N bereitstellen kann. Eine oder mehrere Komponenten des Versatzjustierers 108 können innerhalb des Kabels 104 oder an bzw. in der Nähe eines zu einer Terminierung des Kabels 104 gehörigen Verbindungsmoduls oder Verbinders implementiert sein. Beispielsweise können sich in einer Hochauflösungs-Multimedia-Schnittstellen-(HDMI-)-Anwendung eine oder mehrere solche Komponenten (z. B. in einer Leiterbahn einer Schaltungsplatine (PCB) oder einem Chip innerhalb eines Verbinderkanals) in unmittelbarer Nähe einer Senkenseite (z. B. eines Fernsehers) befinden. In einem weiteren Beispiel kann eine HDMI-Spurverlängerer eine oder mehrere solche Komponenten umfassen, wenn der Signalkanal das HDMI-Kabel ist.
Der Sender 102 kann z. B. ein Abspielgerät für digitale Video-Disks (DVD) als HDMI-Sender oder -Quelle sein. In nur einem Beispiel kann das Kabel 104 somit ein HDMI-Kabel mit einem Verbinder oder Verbindungsmodul an einer Senkenterminierungsseite sein, der bzw. das eine Verbindung mit dem Empfänger 106 herstellen kann. Der Versatzjustierer 108 kann in einen Verbinder zu dem Kabel 104 integriert sein oder sich anderweitig in unmittelbarer Nähe des Kabels 104 befinden. Auf diese Weise können längere Kabel 104 (z. B. ca. 10 m, 20 m, 30 m usw. sowie abhängig vom Kabeldurchmesser) vorgesehen werden, weil Versatz, der sich entlang solcher Kabelleitungen entwickelt, mit dem Versatzjustierer 108 kompensierbar ist. Des Weiteren können solche Versatzjustierer 108 bei bidirektional funktionierenden Signalprotokollen an beiden Endendes Kabels 104 verwendet werden.
Unter Bezugnahme auf 2 ist ein schematisches Blockdiagramm eines Beispiels für eine Versatzjustierer-Struktur 200 gezeigt. Der Versatzjustierer 108 kann den Versatzdetektor 202 aufweisen, der zum Abfühlen von Inter-Pair-Versatz verwendbar ist, um einen Betrag des Versatzes an den Signalen 110P/110N zu bestimmen. Die Geschwindigkeits-Offset-Steuerung 204 kann den bestimmten oder detektierten Versatzbetrag aus dem Versatzdetektor 202 empfangen und ein analoges/kontinuierliches, digitales/quantisiertes oder jede andere geeignete Art von Verzögerungssteuersignal (z. B. DCTL<0:7> unten in 3) zum Betreiben der Verzögerungssteuerung der Versatzverzögerungsschaltung 206 erzeugen.
Die Versatzverzögerungsschaltung 206 kann somit aus der Geschwindigkeits-Offset-Steuerung 204 ein Verzögerungssteuersignal empfangen, das auf dem detektierten Versatzbetrag basiert. Diese Inter-Pair-Versatzjustierungschaltungen können eine Seite (z. B. ein positive Seite) des differentiellen Signals in Bezug auf die andere Seite (z. B. eine negative Seite) verzögern, um das versatzjustierte Paar 214P/214N zu liefern. Zusätzlich können beide Seiten 214P/214N über den Entzerrer 208 entzerrt werden, um die differentielle S21-Antwort des Kabels zu eliminieren. Sodann kann das entzerrte Signalpaar 112P/112N aus dem Entzerrer 208 dem begrenzenden Eingangsverstärker (LIA) 210 zugeführt werden. Der Puffer 212 kann Signale aus dem LIA 210 empfangen und das differentielle Ausgangspaar 114P/114N liefern.
Natürlich sind in bestimmten Ausführungsformen viele Varianten des in 2 gezeigten besonderen Beispiels zu finden. Beispielsweise können mehrere oder unterschiedliche Typen von Entzerrern, Verzögerungsschaltungen, Steuerungen, andere Arten von Kabeln, andere Reihenfolgen und Anordnungen von Komponenten sowie unterschiedliche Verbindungspunkte für die Versatzjustiererschaltungen gewählt werden. Für die Verstärkung oder andere Funktionen können auch Schaltungen anderer Art vorgesehen sein. Weiterhin ist für den Versatzdetektor 202 in besonderen Ausführungsformen jede geeignete Versatzdetektion verwendbar. Der Versatzdetektor 202 kann beispielsweise einen Phasendetektor umfassen, mit dem ein Gleichspannungsniveau einer XOR-Funktion zur adaptiven Steuerung auf dem Chip abgetastet wird. Die Versatzdetektion kann auch durch Abtasten einer Anstiegs- und Abfallzeit des differentiellen Signals über ein Oszilloskop oder durch Abtasten einer gemeinsamen Quelle des LIA 210 über eine Spektralanalyseeinrichtung erfolgen. Außerdem kann die Versatzjustierung entweder statisch oder adaptiv sein und an jeder geeigneten Stelle implementiert sein (z. B. auf dem Chip oder außerhalb des Chips, bezogen auf andere zugehörige Schaltungen).
Unter Bezugnahme auf 3 ist ein schematisches Blockdiagramm eines Beispiels für eine Versatzverzögerungsschaltung 206 gezeigt. In diesem Beispiel werden zwei separate Verzögerungswege verwendet, einer für den positiven Eingang (z. B. 110P) und einer für den negativen Eingang (z. B. 110N). Auf diese Weise kann eine inkrementelle Versatzjustierung von ca. 50 ps bereitgestellt werden; zusätzlich zu ca. 0,5 UI, die von dem LIA 210 zugelassen sind. In besonderen Ausführungsformen können ein relativ hohes Netzstörunterdrückungsverhältnis (PSRR) einer differentiellen Konfiguration und auch eine verlängerte maximale Kabelreichweite gewahrt bleiben. Weiterhin kann separate Versatz- und Entzerrungssteuerung verwendet werden, um frequenzabhängigen Versatz zuzulassen, oder beide Funktionen können in Anwendungen, in denen der Versatz nur eine schwache Funktion der Frequenz ist, vereint sein. Die Verzögerungsschaltung 206 kann auch in separaten Schaltungen implementiert sein oder mit EQ-208-Schaltungen integriert sein.
In diesem besonderen Beispiel können die Verzögerungsstufen 302-0, 302-1, 302-2 und 302-3 dazu ausgestaltet sein, auf dem Signal 110P Verzögerung an der positiven Seite bereitzustellen. Ebenso können die Verzögerungsstufen 302-4, 302-5, 302-6 und 302-7 dazu ausgestaltet sein, auf dem Signal 110N Verzögerung an der negativen Seite bereitzustellen. Jede Verzögerungsstufe 302 kann über ein Verzögerungssteuersignal gesteuert sein (z. B. DCTL<7:0>), das analog/kontinuierlich oder digital/quantisiert ist oder jede andere geeignete Form hat. Die Ausgänge über die Verzögerungsstufen 302-3 und 302-7 können in der Summierschaltung 304 kombiniert werden, um die Differenz zwischen den Ausgangssignalen aus den Verzögerungsstufen 302-3 und 302-7 zu extrahieren, um ihre Gleichtaktsignale zu unterdrücken und um das differentielle Ausgangspaar 214P/214N bereitzustellen. Zusätzlich können die Widerstände R1 und R2 sowie der Kondensator C1 eine Gleichtaktspannung des differentiellen 110P- und 110N-Signals extrahieren.
In besonderen Ausführungsformen ist keine Taktsteuerung erforderlich, und die Verzögerungsjustierung kann abhängig vom Schema statisch oder dynamisch sein. Besondere Ausführungsformen können eine Verschlechterung des Signal-Rausch-Verhältnisses (SNR) und der Bitfehlerrate (BER) aufgrund von Inter-Pair-Versatz im Wesentlichen eliminieren. Den Kabelherstellern ermöglicht dies die Fertigung von weniger kostenaufwändigen Kabeln mit weniger strengen Fertigungstoleranzen ohne wesentliche Beeinträchtigung der Kabelausbeuten.
Unter Bezugnahme auf 4 ist ein Wellenformdiagramm eines Beispiels für eine Funktionsweise der Versatzjustierung 400 gezeigt. In diesem besonderen Beispiel kann das differentielle Paar 110P/110N einen Versatz von ca. 80 ps aufweisen. Dieser Versatz kann von dem Versatzdetektor 202 gemessen werden und der Geschwindigkeits-Offset-Steuerung 204 zugeführt werden. Beispielsweise kann die Geschwindigkeits-Offset-Steuerung 204 in der Weise DCTL<7:0>=00000111 einstellen, dass die Verzögerungsstufen 302-0, 302-1 und 302-2 aktiviert sind, während die Verzögerungsstufen 302-3, 302-4, 302-5, 302-6 und 302-7 deaktiviert sind, so dass zu dem entsprechenden Signal keine zusätzliche Verzögerung hinzugefügt wird. Beispielsweise kann der justierte Versatz, wenn jede Verzögerungsstufe 302 eine Verzögerung von 25 ps ergibt, auf ca. 5 ps reduziert sein. Alternativ können Verzögerungssteuersignale DCTL analog statt digital sein, um entsprechende Verzögerung aus den Verzögerungsstufen 302 zu justieren.
Unter Bezugnahme auf 5 ist ein Ablaufdiagramm eines Beispielverfahrens zum Justieren von Signalversatz 500 gezeigt. Der Ablauf beginnt (502), und ein Signalpaar wird aus einem Kabel (504) empfangen. Wenn kein Versatz detektiert wird (506), wird keinem der empfangenen Signale in dem Signalpaar eine zusätzliche Verzögerung hinzugefügt (514). Wird dagegen Versatz detektiert (506), so wird ein Betrag des Versatzes bestimmt (508). Zur Annäherung an den bestimmten Versatzbetrag können dann eine oder mehrere Verzögerungsstufen aktiviert werden (510). Sodann wird die Verzögerung aus den aktivierten Verzögerungsstufen auf ein schnelleres oder zuerst eintreffendes der Signale in dem Signalpaar angewandt, um den Versatz zu reduzieren (512), womit der Ablauf beendet ist (516).
Die hier beschriebenen Versatzjustierer können Signalversatz aus einem Kabel justieren, um verlängerte Kabellängen zuzulassen. Diese Versatzjustierer eignen sich besonders zur Implementierung in der Nähe der Senkenseiten von Kabeln, wo ein Inter-Pair-Signalversatz den Betrieb des Empfängers beeinträchtigen kann. Daneben ist zur Implementierung der hier beschriebenen Schaltungen und Funktionen jede geeignete Technik (z. B. CMOS, Bi-CMOS usw.) und Strukturgröße (z. B. 0,18 um, 0,15 μm, mit 0,13 μm usw.) verwendbar.
Es sind zwar besondere Ausführungsformen der Erfindung beschrieben worden, jedoch sind Varianten solcher Ausführungsformen möglich und liegen innerhalb des Umfangs der Erfindung. Beispielsweise sind zwar besondere Verzögerungsschaltungsanordnungen und -steuerungen beschrieben und gezeigt worden, jedoch können gemäß unterschiedlichen Aspekten auch andere Arten von Verzögerungsschaltungen und dergleichen vorgesehen werden. Außerdem sind zwar für jede Differenzsignalwegpolarität vier Verzögerungsstufen gezeigt, jedoch sind in besonderen Ausführungsformen jede Anzahl Stufen und/oder andere Arten von Verzögerungsschaltungen usw. ebenfalls verwendbar. Weiterhin können gemäß besonderen Ausführungsformen auch andere Anwendungen als die Versatzjustierung aus Differenzpaarkabelsignalisierung oder dergleichen aufgenommen sein.
Zur Implementierung der Routinen besonderer Ausführungsformen kann jede geeignete Programmiersprache verwendet werden, darunter C, C++, Java, Assemblersprache usw. Es können unterschiedliche Programmiertechniken eingesetzt werden, etwa prozedurale oder objektorientierte. Die Routinen können auf einer einzelnen Prozessoreinrichtung oder auf mehreren Prozessoren ausgeführt werden. Auch wenn die Schritte, Operationen oder Berechnungen evtl. in einer bestimmten Reihenfolge dargestellt sind, kann diese Reihenfolge in verschiedenen besonderen Ausführungsformen verändert werden. In manchen besonderen Ausführungsformen können mehrere Schritte, die in dieser Beschreibung als aufeinanderfolgend gezeigt sind, gleichzeitig durchgeführt werden.
Besondere Ausführungsformen können in einem computerlesbaren Speichermedium zur Verwendung durch oder in Verbindung mit dem Befehlausführungssystem, der Vorrichtung, dem System oder der Einrichtung implementiert sein. Besondere Ausführungsformen können in Form von Steuerlogik in Software oder Hardware oder einer Kombination aus beidem implementiert sein. Die Steuerlogik kann, wenn sie von einem oder mehreren Prozessoren ausgeführt wird, zur Durchführung dessen funktionsfähig sein, was in besonderen Ausführungsformen beschrieben ist.
Besondere Ausführungsformen der Erfindung können durch Verwendung eines programmierten digitalen Mehrzweck-Computers, durch Verwendung anwendungsspezifischer integrierter Schaltungen, programmierbarer Logikvorrichtungen, anwenderprogrammierbarer Gatteranordnungen, optischer, chemischer, biologischer, quanten- oder nanotechnischer Systeme, Komponenten und Mechanismen implementiert sein. Generell können die Funktionen besonderer Ausführungsformen mit jedem dem Fachmann bekannten Mittel erzielt werden. Es sind verteilte, Netzwerksysteme, -komponenten und/oder -schaltungen verwendbar. Die Kommunikation bzw. Übertragung von Daten kann leitungsgebunden, drahtlos oder auf jede andere Weise erfolgen.
Außerdem wird darauf hingewiesen, dass eins oder mehrere der in den Zeichnungen/Figuren abgebildeten Elemente auch auf weitergehend separierte oder integrierte Weise implementiert sein können oder in bestimmten Fällen auch entfernt oder außer Funktion gesetzt sein können, wie es einer bestimmten Anwendung entsprechend sinnvoll ist. Ebenso liegt es innerhalb des Gedankens und Umfangs, ein Programm oder Code zu implementieren, das bzw. der in einem maschinenlesbaren Medium gespeichert sein kann, um einem Computer die Durchführung jedes der oben beschriebenen Verfahren zu ermöglichen.
Gemäß ihrer Verwendung in der vorliegenden Beschreibung und in den folgenden Ansprüchen schließen ”ein”, ”eine”, ”der”, ”das” und ”die” Pluralbezeichnungen ein, sofern durch den Zusammenhang nicht eindeutig anders bestimmt. Außerdem schließt die Bedeutung von ”in” gemäß der Verwendung in der vorliegenden Beschreibung und in den folgenden Ansprüchen ”in” und ”auf” ein, sofern durch den Zusammenhang nicht eindeutig anders bestimmt.
Somit sind hier zwar besondere Ausführungsformen beschrieben worden, jedoch sind in den vorangehenden Offenbarungen Spielräume zur Modifikation, für verschiedene Änderungen. und Ersetzungen vorgesehen, und es wird darauf hingewiesen, dass in manchen Fällen einige Merkmale besonderer Ausführungsformen ohne eine entsprechende Verwendung anderer Merkmale eingesetzt werden, ohne den dargelegten Umfang und Gedanken zu verlassen. Es können daher viele Modifikationen vorgenommen werden, um eine besondere Situation oder ein besonderes Material an den wesentlichen Umfang und Gedanken anzupassen.

Claims

Versatzjustierer, umfassend: einen Versatzdetektor, der dazu ausgestaltet ist, eine Vielzahl von Signalen aus einem Kabel zu empfangen und einen detektierten Versatzbetrag bereitzustellen, wenn Versatz zwischen zweien aus der Vielzahl von Signalen detektiert wird; eine Offset-Steuerung, die dazu ausgestaltet ist, den detektierten Versatzbetrag zu empfangen und in Reaktion darauf ein Verzögerungssteuersignal bereitzustellen; und eine Versatzverzögerungsschaltung, die dazu ausgestaltet ist, die Vielzahl von Signalen und das Verzögerungssteuersignal zu empfangen und auf Basis des Verzögerungssteuersignals eine oder mehrere Verzögerungsstufen in einem Weg eines zuerst eintreffenden der beiden versetzten Signale zu aktivieren, so dass ein justierter Versatz zwischen den beiden versetzten Signalen an einem Ausgang der Versatzverzögerungsschaltung um einen Betrag, welcher der einen oder den mehreren aktivierten Verzögerungsstufen entspricht, geringer als der detektierte Versatzbetrag ist.
Versatzjustierer gemäß Anspruch 1, wobei die Vielzahl von Signalen ein differentielles Signalpaar umfasst und die beiden versetzten Signale positive und negative Signale in dem differentiellen Signalpaar umfassen.
Versatzjustierer gemäß Anspruch 1, weiterhin einen Entzerrer umfassend, der an den Ausgang der Versatzverzögerungsschaltung gekoppelt ist.
Versatzjustierer gemäß Anspruch 3, weiterhin einen begrenzenden Eingangsverstärker (LIA) umfassend, der an einen Ausgang des Entzerrers gekoppelt ist.
Versatzjustierer gemäß Anspruch 1, wobei jede der Verzögerungsstufen eine vorbestimmte feste Verzögerung umfasst.
Versatzjustierer gemäß Anspruch 1, wobei jede der Verzögerungsstufen eine justierbare Verzögerung umfasst.
Versatzjustierer gemäß Anspruch 1, wobei der Versatzdetektor einen Phasendetektor umfasst.
Versatzjustierer gemäß Anspruch 2, wobei die Versatzverzögerungsschaltung vier Verzögerungsstufen für jedes der positiven und negativen Signale in dem differentiellen Signalpaar umfasst.
Versatzjustierer gemäß Anspruch 8, wobei das Verzögerungssteuersignal drei Bits breit ist.
Versatzjustierer gemäß Anspruch 1, der in einem Verbinder eines Kabels implementiert ist.
Versatzjustierer gemäß Anspruch 1, der in einem Empfänger implementiert ist, wobei ein Sender und der Empfänger über das Kabel verkoppelt sind.
Versatzjustierer gemäß Anspruch 1, wobei eine Differenz zwischen dem justierten Versatz und dem detektierten Versatz weniger als ca. 150 ps beträgt.
Verfahren zum Justieren von Versatz, wobei das Verfahren umfasst: Empfangen einer Vielzahl von Signalen in einem Versatzdetektor, wobei die Signale aus einem an einen Sender gekoppelten Kabel stammen; Detektieren eines Versatzbetrags zwischen zweien aus der Vielzahl von Signalen in dem Versatzdetektor; Bereitstellen eines Verzögerungssteuersignals aus einer Offset-Steuerung, die den detektierten Versatzbetrag empfängt; und Aktivieren einer oder mehrerer Verzögerungsstufen in einem Weg eines zuerst eintreffenden der beiden versetzten Signale auf Basis des Verzögerungssteuersignals, so dass ein justierter Versatz zwischen den beiden versetzten Signalen an einem Ausgang der Versatzverzögerungsschaltung um einen Betrag, welcher der einen oder den mehreren aktivierten Verzögerungsstufen entspricht, geringer als der detektierte Versatzbetrag ist.
Verfahren gemäß Anspruch 13, wobei das Empfangen der Vielzahl von Signalen ein Empfangen eines differentiellen Signalppars umfasst und die beiden versetzten Signale positive und negative Signale in dem differentiellen Signalpaar umfassen.
Verfahren gemäß Anspruch 13, weiterhin umfassend, den Ausgang der Versatzverzögerung zu entzerren.
Verfahren gemäß Anspruch 15, weiterhin umfassend, den entzerrten Ausgang zu verstärken.
Verfahren gemäß Anspruch 13, wobei das Detektieren des Versatzbetrags die Verwendung eines Phasendetektors umfasst.
Verfahren gemäß Anspruch 13, weiterhin umfassend, eine Verzögerung einer oder mehrerer der Verzögerungsstufen zu justieren.
Verfahren gemäß Anspruch 13, wobei das Aktivieren der Verzögerungsstufen das Hinzufügen eines vorbestimmten festen Verzögerungsbetrags umfasst.
Vorrichtung, umfassend: Mittel zum Empfangen einer Vielzahl von Signalen in einem Versatzdetektor, wobei die Signale aus einem an einen Sender gekoppelten Signal stammen; Mittel zum Detektieren eines Versatzbetrags zwischen zweien aus der Vielzahl von Signalen in dem Versatzdetektor; Mittel zum Bereitstellen eines Verzögerungssteuersignals aus einer Offset-Steuerung, die den detektierten Versatzbetrag empfängt; und Mittel zum Aktivieren einer oder mehrerer Verzögerungsstufen in einem Weg eines zuerst eintreffenden der beiden versetzten Signale auf Basis des Verzögerungssteuersignals, so dass ein justierter Versatz zwischen den beiden versetzten Signalen an einem Ausgang der Versatzverzögerungsschaltung um einen Betrag, welcher der einen oder den mehreren aktivierten Verzögerungsstufen entspricht, geringer als der detektierte Versatzbetrag ist.