CN101895316A - 对间歪斜失真调整 - Google Patents

Abstract

披露一种能减小经由电缆接收的差动信号间的对间歪斜失真的歪斜失真调节器。在一个实施例中，歪斜失真调节器包括：从电缆接收信号并当在两个信号之间检测到歪斜失真时提供检测到的歪斜失真量的歪斜失真检测器；接收检测到的歪斜失真量并响应此提供延时控制信号的偏移控制器；以及接收多个信号和延时控制信号并基于延时控制信号使两个歪斜失真信号的最早到达路径具有一个或多个延时阶以使在歪斜失真延时电路输出端的两歪斜失真信号之间的已调节歪斜失真比检测到的歪斜失真量小对应于所启用的一个或多个延时阶的量的歪斜失真延时电路。

Description

对间歪斜失真调整

技术领域

本发明涉及关联于电子设备的信号，更具体地涉及信号歪斜失真调整。

背景技术

计算设备或电子设备之间的信号传播一般包括电缆(例如同轴电缆、双绞线等)。电缆中的信号对中的对间歪斜失真会限制该电缆的长度。许多差动接收机，不管有没有再定时，都受到差动信号对中的正信号和负信号之间的对间歪斜失真。此外，差动系统中最大容许对间歪斜失真可以是大约0.5UI(单位间隔)，且基于再定时器的解决方案也会遭到对间歪斜失真限制，尽管可以有时序重置和抖动预算。

发明内容

具体实施例包括能减小从电缆接收的差动信号之间的对间歪斜失真的歪斜失真调节器。在一个实施例中，歪斜失真调节器包括：从电缆接收信号并当在两信号之间检测到歪斜失真时提供检测到的歪斜失真量的歪斜失真检测器；用于接收检测到的歪斜失真量并响应此提供延时控制信号的偏移控制器；以及接收信号和延时控制信号并基于该延时控制信号使两个歪斜失真信号的最早到达路径具有一个或多个延时阶以使在歪斜失真延时电路输出端的两歪斜失真信号之间的已调歪斜失真比检测到歪斜失真量小对应于所启用的一个或多个延时阶的量的歪斜失真延时电路。

在一个实施例中，调整歪斜失真的方法可包括：接收歪斜失真检测器中的多个信号，该信号来自耦合于发射机的电缆；检测歪斜失真检测器中的多个信号中的两个信号之间的歪斜失真量；从接收该检测歪斜失真量的偏移控制器提供延时控制信号；并基于延时控制信号使两歪斜失真信号中最早到达的路径具有一个或多个延时阶，以使歪斜失真延时电路输出端的两歪斜失真信号之间的已调歪斜失真比检测到歪斜失真量小对应于所启用的一个或多个延时阶的量。

附图说明

图1是示出示例性歪斜失真调节器配置的方框图。

图2是示出示例性歪斜失真调节器结构的方框示意图。

图3是示出示例性歪斜失真延时电路的方框示意图。

图4是示出示例性歪斜失真调节操作的波形图。

图5是示出调节信号歪斜失真的示例性方法的流程图。

具体实施方式

具体实施例允许补偿电缆中的信号之间的信号歪斜失真。在特定实施例中的歪斜失真调节器适于实现在靠近信号信道的宿侧位置附近(例如电缆连接器)，或实现在靠近电缆的其它位置。此外，特定实施例可接纳任何合适的电压水平或电缆中的信号数。各种延时电路和控制设计可用来有效地针对特定信号或电缆特性。如本文所述，各种延时电路和关联电路可具有不同的配置以适应不同应用场合的特殊约束条件。

可激励的电缆最大长度要么受均衡器最大增幅能力的限制，要么受到最大可容许对间歪斜失真的限制。来自给定电缆的信号的预期损失和“S21”响应提供相对于电缆长度、相对于例如S21响应的电缆间差异的强函数。相反，来自给定电缆的信号的预期对间歪斜失真是电缆长度的相对较弱函数(预期值为0)，同时这种参数的方差可正比于电缆的长度。对间歪斜失真数可从大约每米电缆5ps至10ps，这取决于电缆制造质量容限。也因为这种对间歪斜失真方差而存在产量(yield)限制，籍此差动系统中最大固有容限可以是大约0.5UI(单位间隔)。为了均衡器使电缆延伸达到给定长度，均衡器应当能均衡该电缆的S21和歪斜失真，同时维持高电缆产量。给定一种有效的电缆产量规范，可均衡的最大电缆长度要么受电缆的S21带要么受电缆的对间歪斜失真带的限制。

接收机均衡器效果可受从大约5米至大约10米的最大电缆长度的对间歪斜失真的限制。如果没有对间歪斜失真，则均衡器的增幅能力允许激励长度大于约10米的电缆。尽管电缆的预期对间歪斜失真为零，标准偏移大于零。因此，对间歪斜失真可能导致产量限制，同时均衡器的增幅提供预期的最大电缆长度限制。

在特定实施例中为了提高均衡器的产量，可使用对间歪斜失真补偿电路有效地扩展均衡器的延及范围并使电缆长度超过大约10米而不会降低关联的产量。对无补偿差动系统，给定大约0.5UI的对间歪斜失真容限，则由于调节电路的额外0.5UI对间歪斜失真调节量允许大约1UI的对间歪斜失真容限。

现参见图1，图中示出示例性歪斜失真调节配置100的方框图。发射机102可经由电缆104发送信号。例如，电缆104可以是任意合适类型的连接，例如同轴电缆、双绞线或任意类型的总线(例如串行外围接口(SPI)、通用串行总线(USB)、集成电路间互连总线(I²C)、任意DC耦合漏极开路接口以及双(宿和源)端子DC耦合接口等)以提供连接。此外，电缆104中的信号信道可包括任意合适类型的信令(例如差动对、电流信令、电压信令等)。例如，可经由电缆104提供差动信号110P(正)和110N(负)。

接收机106可包括歪斜失真调节器108，该歪斜失真调节器108可提供差动对输出112P/112N。可在电缆104中实现歪斜失真调节器108的一个或多个组件，或在与电缆104端子相联的连接模块或连接器处或其附近实现。例如，一个或多个这样的组件在高分辨率多媒体接口(HDMI)应用中可以是宿侧(例如电视机)的近端(例如印刷电路板(PCB)迹线或连接信道中的芯片)。在另一实例中，当信号信道是HDMI电缆时，HDMI延长线(lane extender)可包括一个或多个这样的组件。

发射机102可以是作为HDMI发射机或源的，例如，数字视频盘(DVD)播放机。在仅仅的一个示例中，电缆104因此可以是在宿终端侧具有连接器或连接模块的HDMI电缆，所述电缆可连接于接收机106。歪斜失真调节器108可集成在电缆104的连接器中，或位于电缆104的近端。如此，由于沿该电缆路由形成的歪斜失真可使用歪斜失真调节器108补偿，可采用更长的电缆104(例如大约10米、20米、30米等，并取决于电缆规格)。此外，对以双向模式工作的信号协议来说，可在电缆104的任一端采用该歪斜失真调节器108。现在参见图2，图中示出示例性歪斜失真调节器结构200的方框示意图。歪斜失真调节器108可包括歪斜失真检测器202，它可用来检测对间歪斜失真以确定信号110P/110N的歪斜失真量。快速偏移控制器204可从歪斜失真检测器202接收确定的或检测到的歪斜失真量，并可产生模拟/连续、数字/量化或任意其它合适类型的延时控制信号(例如下面图3中的DCTL<0:7>)，用以驱动歪斜失真延时电路206的延时控制。

歪斜失真延时电路206因此可从快速偏移控制器204接收基于检测到歪斜失真量的延时控制信号。这种对间歪斜失真调节电路可使差动信号一侧(例如正侧)相对于另一侧(例如负侧)延时以提供歪斜失真调节的对214P/214N。另外，两侧214P/214N可经由均衡器208均衡以抵消电缆的差动S21响应。随后可提供来自均衡器208的均衡信号对112P/112N以限制输入放大器(LIA)210。缓冲器212可从LIA210接收信号，并提供输出差动对114P/114N。

当然，可在某些实施例中找到图2所示特定例的许多变例。例如，可选择多种或不同类型的均衡器、延时电路、控制、其它类型的电缆、组件的顺序和位置以及歪斜失真调节电路的不同连接点。也可包括放大或其它功能的其它类型的电路。此外，在特定实施例中可将任意适宜的歪斜失真检测用于歪斜失真检测器202。例如，歪斜失真检测器202可包括相位检测器，籍此在芯片上探测XOR函数的DC电平以适应控制。歪斜失真检测也可通过藉由示波器探测差动信号的上升和下降时间来完成，或经由质谱分析仪来探测LIA210的共源极。另外，歪斜失真调节可以是静态的或可调整的，并可在任意合适的地点(例如相对于其它关联电路位于芯片内或芯片外)实现。

现在参见图3，图中示出示例性歪斜失真延时电路206的方框示意图。在本例中，使用了两个单独延时路径，一个用于正输入(例如110P)，一个用于负输入(例如110N)。如此，除了LIA210容限内的大约0.5UI，还可提供大约50ps的增量歪斜失真调整。特定实施例可维持差动配置的相对高的电源抑制率(PSRR)以及扩展的最大电缆延及范围。此外，可使用单独歪斜失真和均衡控制来实现频率依赖歪斜失真，或在歪斜失真仅为频率弱函数的场合下将两个函数合并。也可在分立电路中实现延时电路206，或与EQ 208电路集成在一起。

在本特定例中，可配置延时阶302-0、302-1、302-2和302-3以对信号110P提供正侧延时。同样，可配置延时阶302-4、302-5、302-6和302-7以对信号110N提供负侧延时。可经由延时控制信号(例如DCTL<7:0>)控制每个延时阶302，所述延时控制信号是模拟/连续、数字/量化的，或任意其它适宜形式的。可在求和电路304中组合经由延时阶302-3和302-7的输出，以取出来自延时阶302-3和302-7输出信号之间的差，抑制其共模并提供输出差动对214P/214N。另外，电阻器R1、R2连同电容器C1可取出差动信号110P和110N的共模电压。

在一些特定实施例中，不需要时钟控制，且延时调整根据方案可以是静态或动态的。特定实施例可基本上消除由对间歪斜失真引起的信噪比(SNR)以及误码率(BER)劣化。这使其电缆制造商使用较不严格的制造容限生产出更低成本的电缆而不会显著影响电缆产量。

现在参见图4，图中示出示例性歪斜失真调节操作400的波形图。在特定例中，差动对110P/110N可具有大约80ps的歪斜失真。可通过歪斜失真检测器202测得该偏移失真，并被提供给快速偏移控制器204。例如，快速偏移控制器204可设定DCTL<7:0>＝00000111以启用延时阶302-0、302-1、302-2，同时禁用延时阶302-3、302-4、302-5、302-6和302-7，因此没有附加延时被加至相应信号。例如，如果每个延时阶302提供25ps的延时，则经调节的歪斜失真可减小至大约5ps。或者，延时控制信号DCTL可以是模拟的而非数字的以调整由延时阶302提供的相应延时。

现在参见图5，图中示出调节信号歪斜失真500的示例性方法的流程图。流程开始(502)，并从电缆接收(504)信号对。如果没有检测到(506)歪斜失真，就不将附加延时加至(514)信号对中的任一接收的信号。然而，如果检测到(506)歪斜失真，则确定(508)歪斜失真量。然后启用(510)一个或多个延时阶以逼近所确定的偏移失真量。然后将与所启用延时阶的延时施加于(512)信号对中较快到达或首先到达的信号以减少歪斜失真(512)，流程结束(516)。

本文所述的歪斜失真调节器可调节来自电缆的信号歪斜失真以增加电缆长度。这些歪斜失真调节器尤为适于在电缆宿侧附近实现，在那里对间信号歪斜失真倾向于影响接收机操作。另外，任意合适的技术(例如CMOS、双CMOS等)和特征尺寸(例如0.18μm、0.15μm和0.13μm等)可用来实现本文描述的电路和功能。

尽管已描述本发明的特定实施例，然而这些实施例的变例是可行的并落在本发明的范围内。例如，尽管已描述和示出了特定延时电路配置和控制，然而也可根据各个方面采用其它类型的延时电路等。此外，尽管对每个差动信号路径极性示出了四个延时阶，然而在特定实施例中也可采用任何数量的阶和/或其它类型的延时电路。另外，根据一些特定实施例，可应用于除来自差动对电缆信令等的歪斜失真调节以外的场合。

任意合适的编程语言可用来实现其特定实施例的例程，包括C、C++、Java、汇编语言等。可采用不同编程技术，例如面向程序或面向对象的编程技术。可在单个处理器件或多个处理器上执行例程。尽管可以特定顺序表现步骤、操作或计算，然而在不同的特定实施例中可改变这种顺序。在一些特定实施例中，可同时执行在本说明书中顺序表示的多个步骤。

可在计算机可读存储介质中实现特定实施例，以由指令执行系统、装置、系统或设备使用或与之关联。可以软件或硬件或两者组合的控制逻辑形式实现特定实施例。当由一个或多个处理器执行时，该控制逻辑可工作以执行特定实施例中描述的功能。

可通过使用编程的通用数字计算机、使用专用集成电路、可编程逻辑器件、现场可编程门阵列、光、化学、生物、量子或纳米工程系统、组件和机构来实现特定实施例。通常来说，可藉由业内已知的任意手段来达成特定实施例的功能。可使用分布式联网系统、组件和/或电路。数据的通信或传输可以是有线的、无线的或通过任意其它手段。

还应理解，可以更为分立或集成的方式实现附图/插图中绘出的一个或多个要素，在某些情形下甚至可将其去除或表示为不工作，只要根据特定应用这样做是有益的即可。采用能存储在机器可读介质中以允许计算机执行任意上述方法的程序或代码也落在本发明的精神和范围内。

在本说明书和权利要求书中使用的“一”、“一个”和“该”包括复数表示，除非上下文清楚地陈述了相反情形。另外，在本说明书和权利要求书中所使用的，“在”的含义包括“在……内”和“在……上”，除非上下文清楚地陈述了相反情形。

因此，尽管本文中已描述了特定实施例，然而前面的公开支持各种范围的修正、各种变化和替换，并且应当理解在一些情形下可采用特定实施例的一些实例和特征而不使用其它相应特征，这样做不会脱离所陈述的范围和精神。因此，可作出许多修正来使特殊情况或材料适应实质范围和精神。

Claims (20)

1.一种歪斜失真调节器，包括：

歪斜失真检测器，配置成从电缆接收多个信号，并当在所述多个信号中的两个信号之间检测到歪斜失真时提供检测到的歪斜失真量；

偏移控制器，配置成接收检测到的歪斜失真量并响应于此提供延时控制信号；以及

歪斜失真延时电路，配置成接收所述多个信号和所述延时控制信号，并基于所述延时控制信号在所述两个歪斜失真的信号的初至路径中启用一个或多个延时级，以使在所述歪斜失真延时电路输出端处所述两个歪斜失真的信号之间的已调节歪斜失真比检测到的歪斜失真量小与被启用的所述一个或多个延时级相对应的量。

2.如权利要求1所述的歪斜失真调节器，其特征在于，所述多个信号包括差动信号对，且所述两个歪斜失真的信号包括所述差动信号对中的正信号和负信号。

3.如权利要求1所述的歪斜失真调节器，其特征在于，还包括耦合于所述歪斜失真延时电路的所述输出端的均衡器。

4.如权利要求3所述的歪斜失真调节器，其特征在于，还包括耦合于所述均衡器的输出端的限制输入放大器(LIA)。

5.如权利要求1所述的歪斜失真调节器，其特征在于，每个所述延时级包括预定的固定延时。

6.如权利要求1所述的歪斜失真调节器，其特征在于，每个所述延时级包括可调节延时。

7.如权利要求1所述的歪斜失真调节器，其特征在于，所述歪斜失真检测器包括相位检测器。

8.如权利要求2所述的歪斜失真调节器，其特征在于，所述歪斜失真延时电路对所述差动信号对中的所述正信号和负信号中的每一者包括四个延时级。

9.如权利要求8所述的歪斜失真调节器，其特征在于，所述延时控制信号是三比特宽。

10.如权利要求1所述的歪斜失真调节器，其特征在于，所述歪斜失真调节器实现在电缆的连接器中。

11.如权利要求1所述的歪斜失真调节器，其特征在于，所述歪斜失真调节器实现在接收机中，其中发射机和所述接收机是经由所述电缆耦合的。

12.如权利要求1所述的歪斜失真调节器，其特征在于，所述经调节的歪斜失真与检测到的歪斜失真之差小于大约150ps。

13.一种调整歪斜失真的方法，所述方法包括：

在歪斜失真检测器中接收多个信号，所述信号来自耦合于发射机的电缆；

在歪斜失真检测器中检测所述多个信号中的两个信号之间的歪斜失真量；

从接收检测到的歪斜失真量的偏移控制器提供延时控制信号；以及

基于所述延时控制信号在所述两个歪斜失真的信号的初至路径中启用一个或多个延时级，以使所述歪斜失真延时电路的输出端处所述两个歪斜失真的信号之间的已调节歪斜失真比检测到的歪斜失真量小与被启用的所述一个或多个延时级相对应的量。

14.如权利要求13所述的方法，其特征在于，所述接收多个信号包括接收差动信号对，并且所述两个歪斜失真的信号包括所述差动信号对中的正信号和负信号。

15.如权利要求13所述的方法，其特征在于，还包括均衡所述歪斜失真延时的输出。

16.如权利要求15所述的方法，其特征在于，还包括放大经均衡的输出。

17.如权利要求13所述的方法，其特征在于，所述检测歪斜失真量包括使用相位检测器。

18.如权利要求13所述的方法，其特征在于，还包括调节一个或多个所述延时级的延时。

19.如权利要求13所述的方法，其特征在于，所述启用延时级包括添加预定的固定延时量。

20.一种装置，包括：

在歪斜失真检测器中接收多个信号的装置，所述信号来自耦合于发射机的电缆；

在所述歪斜失真检测器中检测所述多个信号中的两个信号之间的歪斜失真量的装置；

从接收检测到的歪斜失真量的偏移控制器提供延时控制信号的装置；以及

基于所述延时控制信号在所述两个歪斜失真的信号的初至路径中启用一个或多个延时级以使所述歪斜失真延时电路的输出端处所述两个歪斜失真的信号之间的已调节歪斜失真比检测到的歪斜失真量小与被启用的所述一个或多个延时级相对应的量的装置。

Images