TWI524717B - 對間偏斜調整 - Google Patents
對間偏斜調整 Download PDFInfo
- Publication number
- TWI524717B TWI524717B TW099109007A TW99109007A TWI524717B TW I524717 B TWI524717 B TW I524717B TW 099109007 A TW099109007 A TW 099109007A TW 99109007 A TW99109007 A TW 99109007A TW I524717 B TWI524717 B TW I524717B
- Authority
- TW
- Taiwan
- Prior art keywords
- skew
- signals
- delay
- cable
- adjuster
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03878—Line equalisers; line build-out devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
- H04L25/0276—Arrangements for coupling common mode signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0298—Arrangement for terminating transmission lines
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
本發明大致上係關於與電子裝置相關之訊號,且尤其係關於訊號偏斜調整。
於計算及電子裝置間之訊號傳送典型地牽涉到電纜(例如,同軸,絞線對等等)。於電纜內之訊號對間之對間偏斜能夠限制如此電纜之長度。具有或不具有重新計時之許多差動接收器係遭受一個差動訊號對內正及負訊號之間之對間偏斜。再者,於一個差動系統內之最大可容許對間偏斜可以大約0.5單位間隔(Unit Interval,UI),且重新計時為基礎之解決方案亦可能遭受對間偏斜限制,而不論計時及抖動預算的可能的重置為何。
特定的實施例包含一種偏斜調整器,其能夠減少自一個電纜接收而來的差動訊號之間之對間偏斜。於一個實施例中,一個偏斜調整器包含:一個偏斜偵測器,其係接收自一個電纜而來的訊號,及當偏斜於兩個訊號之間被偵測出時,提供一個偵測偏斜量;一個偏移控制器,其用於接收該偵測偏斜量,及用於響應於該偵測偏斜量而提供一個延遲控制訊號;及一個偏斜延遲電路,其係接收該些訊號及該延遲控制訊號,且根據該延遲控制訊號而致能於該兩個偏斜訊號之第一個到達的路徑中之一或多個延遲級,使得於該偏斜延遲電路之輸出處之兩個偏斜訊號之間之調整過的偏斜係小於該偵測偏斜量一個對應於該致能的一或更多延遲級的量。
於一個實施例中,一種調整偏斜之方法,其能夠包含:接收於一個偏斜偵測器中之複數個訊號,該些訊號係自一個連接至一個傳送器之電纜而來;偵測偏斜偵測器內複數個訊號之兩個之間之偏斜量;自一個偏移控制器提供一個延遲控制訊號,該偏移控制器接收該偵測偏斜量;及根據該延遲控制訊號而致能於該兩個偏斜訊號之第一個到達的路徑中之一或多個延遲級,使得於該偏斜延遲電路之輸出處之兩個偏斜訊號之間之調整過的偏斜係小於該偵測偏斜量一個對應於該致能的一或更多延遲級的量。
特定的實施例允許一個電纜內動訊號之間之訊號偏斜。特定的實施例中之一個偏斜調整器係適合於實施於接近一個訊號通道之一個接收點(sink)側之位置(例如,於一個電纜連接器內),或者接近鄰近該電纜之其他位置。再者,該電纜內任何適合的電壓準位或訊號數量係能夠於特定的實施例中被調整。各種不同的延遲電路及控制設計能夠被利用以有效地瞄準電纜特性之特定訊號。如於本文所述,各種不同的延遲電路及相關電路可以具有不同的配置,以調適至不同應用之特定的限制。
能夠被致動之電纜的最大長度係可以被一個等化器之最大升壓能力限制或者可以被一個最大可容許對間偏斜所限制。自一個給定電纜而來的訊號之期望損失及“S21”響應提供一個相對於該電纜長度、相對於如此之S21響應之電纜間變異之強的函數。相較之下,自一個給定電纜而來之訊號的期望之對間偏斜係為該電纜長度之相對弱的函數(期望值為0)。而如此參數之變異可以正比於電纜長度。
對間偏斜數量的範圍能夠自電纜每米大約5ps至大約10ps,其係根據電纜製造容許度之品質而定。亦可以由於如此之對間偏斜變異而有產量限制,藉此一個差動系統之一個既有最大容許度可以為大約0.5單位間隔(UI)。為了一個等化器延伸一個電纜範圍至一個給定長度,該等化器應該能夠等化該電纜之S21及偏斜,同時維持高電纜產量。給定一個主動電纜產量規格,能夠被等化之最大電纜長度可以被電纜之S21帶或電纜之對間偏斜帶所限制。
一個接收器等化器效率可以被一個對間偏斜所限制,最大電纜長度由大約5米至大約10米。假如無對間偏斜,該等化器之一個升壓能力能夠致能一個具有大於大約10米長度之電纜之致動。當一個電纜之一個期望對間偏斜係為0時,標準差係大於0。因此,對間偏斜可以造成產量限制,而等化器之升壓提供一個期望的最大電纜長度限制。
為了改進特定的實施例中等化器之產量,對間偏斜補償電路可以被使用於有效地延伸該等化器至反高於大約10米之電纜長度的範圍,而不減少相關產量。給定對於一個未補償差動系統而言一個大約0.5單位間隔之對間偏斜容許度,由於調整電路之一個額外的0.5單位間隔對間偏斜調整能夠允許大約1單位間隔對間偏斜容許度。
現在參照圖1,其係顯示一個示範偏斜調整器配置100之方塊圖。傳送器102能夠透過電纜104傳送訊號。舉例而言,電纜104能夠為任何連接的適合型式,諸如一個同軸電纜,絞線對,或任何型式之匯流排(例如,一個串列周邊介面(SPI),一個通用串列匯流排(USB),積體電路間匯流排(I2C),任何直流耦合開路汲極介面,以及雙(接收點及來源)端點直流耦合介面等等),以提供連接。再者,一個於電纜104內之訊號通道能夠包含任何適合的發訊型式(例如,差動對,電流發訊,電壓發訊等等)。舉例而言,差動訊號110P(正的)及110N(負的)能夠透過電纜104而被提供。
接收器106能夠包含偏斜調整器108,其能夠提供差動對輸出112P/112N。偏斜調整器108之一或多個構件能夠實施於電纜104內,或者於與電纜104之終端相關之一個連接模組或連接器處或者接近與電纜104之終端相關之連接模組或連接器。舉例而言,一或多個如此之構件能夠於一個高畫質多媒體介面(HDMI)應用中接近(例如,於一個印刷電路板軌線內或一個連接器通道內一個晶片)一個接收點側(例如一個電視)。於另一個實例中,當該訊號通道係為高畫質多媒體介面電纜時,一個高畫質多媒體介面訊道延伸器能夠包含一或多個如此之構件。
傳送器102能夠為舉例而言,一個數位視訊光碟(DVD)播放器作為一個高畫質多媒體介面傳送器或來源。於一個實例中,電纜104因而可以為一個高畫質多媒體介面電纜,其係於一個接收點終端側具有一個連接器或連接模組,其係能夠連接至接收器106。偏斜調整器108能夠整合於一個至電纜104之連接器,或者位於接近電纜104處。以此方式,較長的電纜104(例如,大約10米,20米,30米等等,且根據電纜計表而定)係能夠被容納,因為沿著如此電纜路徑發展之偏斜能夠使用偏斜調整器108而補償。再者,對於操作於一個雙向方式之訊號協定而言,如此之偏斜調整器108能夠採用於電纜104之任一端。
現在參照圖2,其係顯示一個示範偏斜調整器結構200之一個方塊示意圖。偏斜調整器108能夠包含偏斜偵測器202,其能夠被使用於感測對間偏斜,以決定訊號110P/110N上之偏斜量。快速補償控制器204能夠接收自偏斜偵測器202而來之決定的或偵測到的偏斜量,且可以產生一個類比/連續、數位/量化或任何其他適合的延遲控制訊號之型式(例如,圖3下方之DCTL<0:7>),以用於驅動偏斜延遲電路206之延遲控制。
偏斜延遲電路206因而能夠接收自快速補償控制器204而來之根據偵測到的偏斜量之延遲控制訊號此對間偏斜調整電路能夠針對一端(例如,負端)延遲差動訊號之另一端(例如正端),以提供偏斜調整對214P/214N。此外,兩端214P/214N能夠透過等化器208而被等化,以消除電纜之差動21響應。自等化器208而來之等化訊號對112P/112N接著能夠被提供至限制輸入放大器(LIA)210。緩衝器212能夠接收自限制輸入放大器(LIA)210而來之訊號,且提供輸出差動對114P/114N。
當然,示於圖2之特定的實例之許多變化可以於某些實施例中找到。舉例而言,多重或不同的等化器、延遲電路及控制之型式、其他電纜型式、元件之排序及位置以及偏斜調整器電路之不同連接點係能夠被選擇。再者,於特定的實施例中,任何適合的偏斜偵測能夠被使用於偏斜偵測器202。舉例而言,偏斜調整器202能夠包含一個相位偵測器,藉此一個XOR函數之直流準位係於晶片上被偵測,以用於適應性控制。偏斜偵測亦能夠藉由透過一個視波器或透過一個頻譜分析儀探測限制輸入放大器(LIA)210之共同源,藉由探測差動訊號之上升及下降時間而完成。此外,偏斜調整能夠為靜態的或適應性的,且可以於任何適合的位置實施(例如相對於其他相關電路為於晶片上或於晶片外)。
現在返回圖3,所顯示係為一個示範偏斜延遲電路206之方塊示意圖。於此實例中,兩個分離延遲路徑係被使用,一個係用於正輸入(例如110P),且一個用於負輸入(例如110N)。於此方式下,一個大約50ps之漸增偏斜調整加上大約限制輸入放大器(LIA)210所容許之大約0.5單位間隔(UI)係能夠被提供。特定的實施例係能夠維持一個差動組態之相當高的電源供應拒絕比(power supply rejection ratio,PSRR),且亦延伸一個最大電纜範圍。再者,個別的偏斜及等化控制可以被使用於允許頻率相關偏斜,或者此二個函數可以在偏斜僅為頻率之弱函數之應用中被合併。延遲電路206亦能夠於個別電路中實施,或者可以與等化器208積體化在一起。
於此特定的實例中,延遲級302-0、302-1、302-2及302-3係能夠配置成於訊號110P上提供正端延遲。類似地,延遲級302-4、302-5、302-6及302-7係能夠配置成於訊號110N上提供負端延遲。每一個延遲級302能夠透過一個延遲控制訊號(例如,DCTL<7:0>)而被控制,該延遲控制訊號為類比/連續、數位/量化或任何其他適合的形式。透過延遲級302-3及302-7之輸出係能夠於加總電路304中結合,以取出自延遲級302-3及302-7而來之輸出訊號之間之差,以拒絕其之共同模式,且提供輸出差動對214P/214N。此外,電阻器R1及R2以及電容器C1能夠取出差動訊號110P及110N之共同模式電壓。
於特定的實施例中,不需要時脈控制,且延遲調整係能夠為靜態的或動態的,其係根據機制而定。特定的實施例能夠實質上消除訊號對雜訊比(SNR)及由於對間偏斜之位元錯誤率(BER)的劣化。此係允許電纜製造商使用較不嚴格的容許度製造較不昂貴的電纜,而不實質影響電纜產量。
現在參照圖4,其係顯示一個示範偏斜調整操作400之波形圖。於此特定的實施例中,差動對110P/110N可以具有大約80ps之偏斜。此偏斜能夠由偏斜偵測器202測量出,且提供給快速補償控制器204。舉例而言,快速補償控制器204可以設定DCTL<7:0>,使得延遲級302-0、302-1、302-2及302-3係致能,而延遲級302-4、302-5、302-6及302-7係禁能,使得無額外的延遲加至對應訊號。舉例而言,假如每一個延遲級302提供25ps之延遲,則調整過的偏斜能夠被減少至大約5ps。或者,延遲控制訊號DCTL能夠為類比的而取代數位的,以調整由延遲級302所提供之對應延遲。
現在參照圖5,其係為一個顯示調整訊號偏斜500之示範方法之流程圖。該流程開始於(502),且一個訊號係自一個電纜而來被接收(504)。假如無偏斜被偵測出(506),則無額外的延遲係被加入至訊號對之任一接收到的訊號(514)。然而,假如偏斜被偵測出(506),則一偏斜量被決定(508)。接著,一或多個延遲級能夠被致能以近似該決定之偏斜量(510)。自致能的延遲級而來之延遲接著被施加至該訊號對之一個較快或第一個到達之訊號,以減少偏斜(512),完成此流程(516)。
於本文所述之偏斜調整器能夠調整自一個電纜而來之訊號偏斜,以允許增加的電纜長度。這些偏斜調整器係特定適合於實施電纜之近接收點(sink)端,其中,對間訊號偏斜係易於影響接收器之操作。此外,任何適合的技術(例如,CMOS,BiCMOS等等)及特徵尺寸(例如,0.18微米,0.15微米,0.13微米,等等)係能夠被使用於實施於本文所敘述之電路及函數。
雖然本發明之特定實施例已經被敘述,如此之實施例的變化係可能的且於本發明之範疇內。舉例而言,雖然特定的延遲電路配置及控制已經被敘述及顯示,其他延遲電路及類似物係亦能夠根據各種態樣而被調整。再者,雖然顯示4個延遲級用於每一個差動訊號路徑極性,任何數量之級及/或其他延遲電路型式等等亦能夠被使用於特定實施例中。此外,除了差動對電纜發訊而來之偏斜調整或類似情況之外的應用亦能夠根據特定實施例而被調整。
任何適合的程式語言係能夠被使用於實施特定實施例之常式(routine),程式語言係包含C,C++,Java,組合語言等等。不同的程式技術能夠被使用,諸如程序或物件導向。常式能夠於一個單一處理裝置或複數個處理器上實施。雖然步驟、運算或計算可以於一個特定次序下呈現,此次序係可以於不同的特定實施例中被改變。於某些特定實施例中,於此說明書內循序顯示之複數個步驟能夠同時被實施。
特定實施例可以於一個電腦可讀取儲存媒體內實施,其係由指令執行系統、設備、系統或裝置所使用或連接。特定實施例能夠於軟體或硬體或兩者之組合之下於控制邏輯之形式實施。控制邏輯當由一或多個處理器所執行時,係可以操作於實施敘述於特定實施例中之內容。
特定實施例可以藉由使用一個程式化通用目的數位電腦、藉由使用特殊應用積體電路、可程式邏輯元件、場可程式閘陣列、光學、化學、生物、量子或奈米工程系統、構件及機構而被實施。一般而言,特定實施例之功能係能夠藉由任何此技術中已知之方式而達成。分散式系統、連網系統、構件及/或電路能夠被使用。資料的通訊或傳送可以為有線的、無線的或藉由任何其他方式。
亦將體認的是,示於圖式/圖形之一或多個元件亦能夠以一個更分散或更整合的方式或者於某些情況下甚至移除或放棄而實施,只要根據一個特定應用為有用的。實施能夠儲存於一個機器可讀取媒體以允許一個電腦實施任何上文所敘述之方法之程式或碼亦係於精神及範疇之內。
如於本文之說明及後附整個申請專利範圍中所使用,“一”及“一個”係包含複數個元件,除非前後文清楚地指示。此外,如於本文之說明及後附整個申請專利範圍中所使用,“在‧‧‧之中”之意義包含“在‧‧‧之中”及“在‧‧‧之上”,除非前後文清楚地指示。
因此,雖然特定實施例已經於本文敘述,修改、各種變化及取代係意欲於上述揭示內容之內,且將體認的是,於某些情況下,在不偏離提出之本發明之精神及範疇之下,特定實施例之某些特色將被採用而無其他特色之對應使用。因此,許多修改可以被實施,以調適一個特定情況或內容至基本的範疇及精神。
100...延遲調整配置
102...傳送器
104...電纜
106...接收器
108...偏斜調整器
110P,110N...差動訊號
112P,112N...差動對輸出
114P,114N...輸出差動對
200...偏斜調整器結構
202...偏斜偵測器
204...快速補償控制器
206...偏斜延遲電路
208...等化器
210...限制輸入放大器
212...緩衝器
214P,214N...偏斜調整對
302-0,302-1,302-2,302-3...延遲級
302-4,302-5,302-6,302-7...延遲級
304‧‧‧加總電路
R1,R2‧‧‧電阻器
C1‧‧‧電容器
圖1係為一個顯示一個示範偏斜調整器配置之方塊圖;
圖2係為一個顯示一個示範偏斜調整器結構之方塊示意圖;
圖3係為一個顯示一個示範偏斜延遲電路之方塊示意圖;
圖4係為一個顯示一個示範偏斜調整操作之波形圖;
圖5係為一個顯示調整訊號偏斜之示範方法之流程圖。
108...偏斜調整器
110P,110N...差動訊號
112P,112N...差動對輸出
114P,114N...輸出差動對
200...偏斜調整器結構
202...偏斜偵測器
204...快速補償控制器
206...偏斜延遲電路
208...等化器
210...限制輸入放大器
212...緩衝器
214P,214N...偏斜調整對
Claims (20)
- 一種偏斜調整器,其包含:一個偏斜偵測器,其接收自一個電纜而來的複數個訊號,及當偏斜於該複數個訊號之兩個訊號之間被偵測出時,提供一個偵測偏斜量,該電纜包含至少一對差動訊號導體,且該複數個訊號之該兩個訊號中每一個訊號包含來自其中一對差動訊號導體之個別導體的訊號;一個偏移控制器,其接收該偵測偏斜量,且響應於該偵測偏斜量而提供一個延遲控制訊號;及一個偏斜延遲電路,其包含:一個共同模式取出電路,其取出該複數個訊號之該兩個訊號之間的共同模式電壓,及一或多個延遲級,該一或多個延遲級根據該延遲控制訊號而被致能,該延遲控制訊號將與該共同模式電壓相關聯的該複數個訊號之該兩個訊號中的至少其中一個訊號加以延遲,其中,該偏斜延遲電路之輸出處之該複數個訊號之該兩個訊號之間之調整過的偏斜係小於該偵測偏斜量一個對應於該致能的一或更多延遲級的量。
- 如申請專利範圍第1項之偏斜調整器,其中,該偏斜延遲電路進一步包含一個加總電路,其接收該一或多個延遲級的輸出,拒絕來自該一或多個延遲級的輸出的該共同模式電壓,且提供該偏斜延遲電路的輸出,且該複數個訊號之該兩個訊號包含一差動訊號對之正的 及負的訊號。
- 如申請專利範圍第1項之偏斜調整器,其進一步包含一個等化器,其係耦接至該偏斜延遲電路之輸出。
- 如申請專利範圍第3項之偏斜調整器,其進一步包含一個限制輸入放大器(LIA),其係耦接至該等化器之輸出。
- 如申請專利範圍第1項之偏斜調整器,其中,每一個延遲級包含一個預定固定延遲。
- 如申請專利範圍第1項之偏斜調整器,其中,每一個延遲級包含一個可調整延遲。
- 如申請專利範圍第1項之偏斜調整器,其中,該偏斜偵測器包含一個相位偵測器。
- 如申請專利範圍第1項之偏斜調整器,其中,該偏斜延遲電路包含4個延遲級,其係用於該其中一對差動訊號導體之每一個導體。
- 如申請專利範圍第1項之偏斜調整器,其中,該延遲控制訊號包含數位延遲控制信號。
- 如申請專利範圍第1項之偏斜調整器,其係實施於一個電纜之連接器內。
- 如申請專利範圍第1項之偏斜調整器,其係實施於一個電纜內,其中,一個傳送器及一個接收器係透過該電纜而耦接。
- 如申請專利範圍第1項之偏斜調整器,其中,該調整過的偏斜及偵測偏斜之間之差係小於大約150ps。
- 一種調整偏斜之方法,該方法包含: 透過一個偏斜偵測器接收複數個訊號,該複數個訊號係自一個連接至一個傳送器之電纜而來,該電纜包含至少一對差動訊號導體;透過該偏斜偵測器偵測該複數個訊號之兩個訊號之間之偏斜量,該複數個訊號之該兩個訊號中每一個訊號包含來自該至少一對差動訊號導體之個別導體的訊號;透過一個偏移控制器而根據該偵測偏斜量提供一個延遲控制訊號;透過一個偏斜延遲電路的共同模式取出電路取出該複數個訊號之該兩個訊號之間的共同模式電壓;及根據該延遲控制訊號而致能該偏斜延遲電路的一或多個延遲級,且將與該共同模式電壓相關聯的該複數個訊號之該兩個訊號中的至少其中一個訊號加以延遲,其中,該偏斜延遲電路之輸出處之該複數個訊號之該兩個訊號之間之調整過的偏斜係小於該偵測偏斜量一個對應於該致能的一或多個延遲級的量。
- 如申請專利範圍第13項之方法,其進一步包含:透過該偏斜延遲電路的一個加總電路對該一或多個延遲級的輸出加以加總,拒絕來自該一或多個延遲級的輸出的該共同模式電壓,且提供該偏斜延遲電路的輸出,其中,該複數個訊號之該兩個訊號包含一個差動訊號對之正的及負的訊號。
- 如申請專利範圍第13項之方法,其進一步包含等化該偏斜延遲電路之輸出。
- 如申請專利範圍第15項之方法,其進一步包含放大該偏斜延遲電路之經等化輸出。
- 如申請專利範圍第13項之方法,其中,偵測該偏斜量包含使用一個相位偵測器偵測相位差。
- 如申請專利範圍第13項之方法,其進一步包含調整一或多個延遲級之延遲。
- 如申請專利範圍第13項之方法,其中,致能一或多個延遲級包含加入一個預定固定延遲量。
- 一種用於調整偏斜之設備,其係包含:用於接收複數個訊號之裝置,該複數個訊號係自一個連接至一個傳送器之電纜而來,該電纜包含至少一對差動訊號導體;用於偵測該複數個訊號之兩個訊號之間之偏斜量之裝置,該複數個訊號之該兩個訊號中每一個訊號包含來自該至少一對差動訊號導體之個別導體的訊號;用於根據該偵測偏斜量提供一個延遲控制訊號之裝置;用於取出該複數個訊號之該兩個訊號之間的共同模式電壓之裝置;及用於根據該延遲控制訊號而致能一或多個延遲級且將與該共同模式電壓相關聯的該複數個訊號之該兩個訊號中的至少其中一個訊號加以延遲之裝置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/469,450 US8429439B2 (en) | 2009-05-20 | 2009-05-20 | Inter-pair skew adjustment |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201042969A TW201042969A (en) | 2010-12-01 |
TWI524717B true TWI524717B (zh) | 2016-03-01 |
Family
ID=42993759
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW099109007A TWI524717B (zh) | 2009-05-20 | 2010-03-26 | 對間偏斜調整 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8429439B2 (zh) |
CN (1) | CN101895316B (zh) |
DE (1) | DE102010016974A1 (zh) |
TW (1) | TWI524717B (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8773968B2 (en) | 2007-08-06 | 2014-07-08 | Texas Instruments Incorporated | Signaling of random access preamble sequences in wireless networks |
JP5505512B2 (ja) * | 2010-11-05 | 2014-05-28 | 富士通株式会社 | 送受信装置および情報処理装置 |
US8638150B2 (en) * | 2011-12-20 | 2014-01-28 | Intersil Americas LLC | Method and system for compensating mode conversion over a communications channel |
US9537618B2 (en) * | 2012-12-19 | 2017-01-03 | Dell Products L.P. | Systems and methods for differential pair in-pair skew determination and compensation |
US9219470B1 (en) * | 2013-04-30 | 2015-12-22 | Pmc-Sierra Us, Inc. | Systems and methods for clock path single-ended DCD and skew correction |
JP2017028489A (ja) * | 2015-07-22 | 2017-02-02 | 富士通株式会社 | スキュー補正回路、電子装置及びスキュー補正方法 |
TWI601373B (zh) * | 2016-09-13 | 2017-10-01 | 瑞昱半導體股份有限公司 | 差動訊號偏斜偵測電路與方法 |
US10447247B1 (en) * | 2018-04-27 | 2019-10-15 | Sandisk Technologies Llc | Duty cycle correction on an interval-by-interval basis |
US10587252B2 (en) * | 2018-07-25 | 2020-03-10 | Shanghai Zhaoxin Semiconductor Co., Ltd. | Skew compensation circuit |
KR102565658B1 (ko) * | 2019-06-20 | 2023-08-09 | 엘지디스플레이 주식회사 | 터치표시장치, 터치구동회로 및 구동방법 |
JP2022018859A (ja) * | 2020-07-16 | 2022-01-27 | トヨタ自動車株式会社 | 車両用通信装置及びスキュー補正方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6385435B1 (en) * | 2000-04-20 | 2002-05-07 | Jhong Sam Lee | Coupled interference concellation system for wideband repeaters in a cellular system |
US6647518B1 (en) * | 2000-04-28 | 2003-11-11 | Conexant Systems, Inc. | Methods and apparatus for estimating a bit error rate for a communication system |
US7149256B2 (en) * | 2001-03-29 | 2006-12-12 | Quellan, Inc. | Multilevel pulse position modulation for efficient fiber optic communication |
US7307569B2 (en) * | 2001-03-29 | 2007-12-11 | Quellan, Inc. | Increasing data throughput in optical fiber transmission systems |
JP2002374312A (ja) * | 2001-06-18 | 2002-12-26 | Matsushita Electric Ind Co Ltd | 差動信号遅延装置、並びに、それを用いた受信装置及び通信システム |
US7221389B2 (en) * | 2002-02-15 | 2007-05-22 | Avocent Corporation | Automatic equalization of video signals |
AU2003256569A1 (en) * | 2002-07-15 | 2004-02-02 | Quellan, Inc. | Adaptive noise filtering and equalization |
DE60319664T2 (de) * | 2003-01-02 | 2009-04-02 | Texas Instruments Inc., Dallas | Verfahren und Anordung zur Verminderung einer Taktverschiebung zwischen zwei Signalen |
WO2004088857A2 (en) * | 2003-03-26 | 2004-10-14 | Quellan, Inc. | Method and system for equalizing communication signals |
US7050388B2 (en) * | 2003-08-07 | 2006-05-23 | Quellan, Inc. | Method and system for crosstalk cancellation |
US7085337B2 (en) * | 2003-09-30 | 2006-08-01 | Keyeye Communications | Adaptive per-pair skew compensation method for extended reach differential transmission |
EP1687929B1 (en) * | 2003-11-17 | 2010-11-10 | Quellan, Inc. | Method and system for antenna interference cancellation |
US7493509B2 (en) * | 2004-12-10 | 2009-02-17 | Ati Technologies Ulc | Intra-pair differential skew compensation method and apparatus for high-speed cable data transmission systems |
US7725079B2 (en) * | 2004-12-14 | 2010-05-25 | Quellan, Inc. | Method and system for automatic control in an interference cancellation device |
US7522883B2 (en) * | 2004-12-14 | 2009-04-21 | Quellan, Inc. | Method and system for reducing signal interference |
US7650526B2 (en) * | 2005-12-09 | 2010-01-19 | Rambus Inc. | Transmitter with skew reduction |
US8295296B2 (en) * | 2006-11-02 | 2012-10-23 | Redmere Technology Ltd. | Programmable high-speed cable with printed circuit board and boost device |
-
2009
- 2009-05-20 US US12/469,450 patent/US8429439B2/en active Active
-
2010
- 2010-03-26 TW TW099109007A patent/TWI524717B/zh not_active IP Right Cessation
- 2010-05-17 DE DE102010016974A patent/DE102010016974A1/de active Pending
- 2010-05-18 CN CN201010188830.3A patent/CN101895316B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN101895316A (zh) | 2010-11-24 |
CN101895316B (zh) | 2014-08-13 |
DE102010016974A1 (de) | 2010-11-25 |
US20100295591A1 (en) | 2010-11-25 |
US8429439B2 (en) | 2013-04-23 |
TW201042969A (en) | 2010-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI524717B (zh) | 對間偏斜調整 | |
US7493509B2 (en) | Intra-pair differential skew compensation method and apparatus for high-speed cable data transmission systems | |
TWI516939B (zh) | 用於串列i/o接收器之未等化時脈資料恢復 | |
US7787536B2 (en) | Adaptive equalizer apparatus with digital eye-opening monitor unit and method thereof | |
US20150333938A1 (en) | Offset and decision feedback equalization calibration | |
US9584346B2 (en) | Decision-feedback equalizer | |
US11316726B2 (en) | Calibration for mismatch in receiver circuitry with multiple samplers | |
JP6697990B2 (ja) | 半導体装置 | |
KR101497626B1 (ko) | 조절 가능한 유한 임펄스 응답 송신기 | |
US20160134443A1 (en) | Repeatable Backchannel Link Adaptation for High Speed Serial Interfaces | |
US10819499B2 (en) | Method for measuring and correcting multiwire skew | |
US20070030890A1 (en) | Partial response transmission system and equalizing circuit thereof | |
WO2017101788A1 (en) | On-chip test interface for voltage-mode mach-zehnder modulator driver | |
US11675732B2 (en) | Multiphase data receiver with distributed DFE | |
Bae et al. | A 3Gb/s 8b single-ended transceiver for 4-drop DRAM interface with digital calibration of equalization skew and offset coefficients | |
US9300500B2 (en) | Adaptive equalizer and method of controlling the same | |
US9148187B2 (en) | Methods and systems for self-referencing single-ended signals | |
US11018845B1 (en) | Quarter-rate serial-link receiver with low-aperture-delay samplers | |
WO2008118714A2 (en) | Circuits, methods and systems for loss-of-signal detection and equalization | |
KR102599902B1 (ko) | 정적 아날로그 캘리브레이션 회로를 사용하는 클로킹된 데이터 샘플러의 동적 적분 시간 조정 | |
JP4952167B2 (ja) | データ伝送装置 | |
Martirosyan | A HIGH SPEED TRANSMITTER DYNAMIC EQUALIZATION METHOD FOR SERIAL LINKS |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |