DE102008056562A1

DE102008056562A1 - Schaltung

Info

Publication number: DE102008056562A1
Application number: DE102008056562A
Authority: DE
Inventors: Reinhard Dipl.-Ing. Oelmaier
Original assignee: Atmel Automotive GmbH
Current assignee: Atmel Corp
Priority date: 2008-11-10
Filing date: 2008-11-10
Publication date: 2010-05-20
Anticipated expiration: 2028-11-11
Also published as: US20100117735A1; DE102008056562B4; US8004353B2

Abstract

Schaltung und Verfahren zur Einstellung mit einem Differenzverstärker (100, 100') und mit einer Ansteuerschaltung (200, 200'), - bei der der Differenzverstärker (100, 100') einen ersten Verstärkungstransistor (MN1, MP1) aufweist, der zur Verstärkung eines Eingangssignals des Differenzverstärkers (100, 110') in einem ersten Zweig des Differenzverstärkers (100, 100') verbunden ist, - bei der der Differenzverstärker (100, 100') einen zweiten Verstärkungstransistor (MN2, MP2) aufweist, der zur Verstärkung des Eingangssignals des Differenzverstärkers (100, 100') in einem zweiten Zweig des Differenzverstärkers (100, 100') verbunden ist, - bei der der Differenzverstärker (100, 100') zumindest eine erste Reihenschaltung aus einem ersten Transistor (MN11, MP11) und einem ersten Halbleiterschalter (S11, MS11) aufweist, die dem ersten Verstärkungstransistor (MN1, MP1) parallel geschaltet ist, - bei der der Differenzverstärker (100, 100') zumindest eine zweite Reihenschaltung aus einem zweiten Transistor (MN21, MP21) und einem zweiten Halbleiterschalter (S21, MS21) aufweist, die dem zweiten Verstärkertransistor (MN2, MP2) parallel geschaltet ist, - bei der die Ansteuerschaltung (200, 200') mit Schalteingängen der Halbleiterschalter (S11, MS11, S21, MS21) zur Steuerung von Schaltzuständen der Halbleiterschalter (S11, MS11, S21, MS21) verbunden ist, und - bei der die Ansteuerschaltung (200, 200') einen Speicher (250, 250') zur Speicherung der Schaltzustände aufweist.

Description

Die vorliegende Erfindung betrifft eine integrierte Schaltung.
Aus der WO/2007/101708 ist eine Oszillatoranordnung bekannt, die einen Differenzverstärker sowie einen ersten und einen zweiten Anschluss umfasst. Die Stromtreiberfähigkeit der Transistoren ist im ersten Zweig gleich der Stromtreiberfähigkeit der Transistoren im zweiten Zweig des Differenzverstärkers, so dass der Differenzverstärker symmetrisch aufgebaut ist.
Aus der EP 0 400 650 B1 ist ein linearisierter Differenzverstärker bekannt. Mittels Offsetspannungsquellen eines Differenzverstärkers wird in der DE 40 38 217 C2 ein Eingangsspannungsbereich vergrößert. Aus der DE 42 92 255 T1 ist ein Operationsverstärker mit einer Abtast-und-Halte-Einrichtung und mit automatischem Nullabgleich bekannt.
Der Erfindung liegt die Aufgabe zu Grunde eine Schaltung mit einem Differenzverstärker möglichst zu verbessern.
Diese Aufgabe wird durch eine Schaltung mit den Merkmalen des unabhängigen Anspruchs 1 gelöst. Vorteilhafte Weiterbildungen sind Gegenstand von abhängigen Ansprüchen und in der Beschreibung enthalten.
Demzufolge ist eine Schaltung vorgesehen, die vorzugsweise auf einem Halbleiterchip monolithisch integriert ist. Die Schaltung weist einen Differenzverstärker und eine Ansteuerschaltung auf. Der Differenzverstärker weist einen ersten Zweig mit zumindest einem ersten Verstärkertransistor und einen zweiten Zweig mit zumindest einem zweiten Verstärkertransistor auf.
Der erste Verstärkertransistor im ersten Zweig und der zweite Verstärkertransistor im zweiten Zweig sind zur Verstärkung eines Eingangssignals an Eingängen des Differenzverstärkers verbunden. Der Differenzverstärker weist einen invertierenden und einen nicht-invertierenden Eingang auf. Vorzugsweise sind der erste Verstärkertransistor und der zweite Verstärkertransistor als Feldeffekttransistoren ausgebildet. Vorteilhafterweise ist ein Steuereingang (Gate/Source) des ersten Verstärkertransistors mit einem ersten Eingang des Differenzverstärkers direkt oder über eine Impedanz indirekt verbunden. Vorteilhafterweise ist ein Steuereingang (Gate/Source) des zweiten Verstärkertransistors mit einem zweiten Eingang des Differenzverstärkers direkt oder indirekt über eine Impedanz verbunden.
Der Differenzverstärker weist zumindest eine erste Reihenschaltung mit einem ersten Transistor und einem ersten Halbleiterschalter auf, die dem ersten Verstärkertransistor parallel geschaltet ist. Der erste Transistor ist vorzugsweise ein Feldeffekttransistor, der eine kleinere Gateweite als der erste Verstärkertransistor aufweist. Mittels des ersten Halbleiterschalters ist eine Source-Drain-Strecke des ersten Transistors einer Source-Drain-Strecke des ersten Verstärkertransistors parallel schaltbar, um die Verstärkung in diesem Zweig des Differenzverstärkers zu erhöhen.
Der Differenzverstärker weist zumindest eine zweite Reihenschaltung mit einem zweiten Transistor und einem zweiten Halbleiterschalter auf, die dem zweiten Verstärkertransistor parallel geschaltet ist. Der zweite Transistor ist vorzugsweise ein Feldeffekttransistor, der eine kleinere Gateweite als der zweite Verstärkertransistor aufweist. Mittels des zweiten Halbleiterschalters ist eine Source-Drain-Strecke des zweiten Transistors einer Source-Drain-Strecke des zweiten Verstärkertransistors parallel schaltbar, um die Verstärkung in diesem zweiten Zweig des Differenzverstärkers zu erhöhen.
Die Ansteuerschaltung ist mit Schalteingängen der Halbleiterschalter zur Steuerung von Schaltzuständen der Halbleiterschalter verbunden. Beispielsweise sind die Halbleiterschalter als Feldeffekttransistoren oder Bipolartransistoren ausgebildet. Die Ansteuerschaltung ist beispielsweise mit den Gateanschlüssen der Feldeffekttransistoren verbunden. Die Ansteuerschaltung weist einen Speicher zur Speicherung der Schaltzustände auf. Der Speicher ist beispielsweise ein Register oder mehrere Flip-Flops. Auch ist es möglich den Speicher als Schmelz-Sicherungen auszubilden, die zur Einstellung der Schaltzustände durch Ströme aufgetrennt werden.
Der Erfindung liegt weiterhin die Aufgabe zu Grunde ein möglichst verbessertes Verfahren anzugeben.
Diese Aufgabe wird durch das Verfahren mit den Merkmalen des unabhängigen Anspruchs 10 gelöst. Vorteilhafte Weiterbildungen sind Gegenstand von abhängigen Ansprüchen und in der Beschreibung enthalten.
Demzufolge ist ein Verfahren zur Einstellung einer Offset-Ausgangsspannung eines Differenzverstärkers vorgesehen. In dem Verfahren wird eine Ausgangsspannung des Differenzverstärkers gemessen. In Abhängigkeit von der gemessenen Ausgangsspannung wird einem ersten Verstärkertransistor in einem ersten Zweig des Differenzverstärkers zur Änderung der Verstärkung ein erster Transistor mittels eines ersten Halbleiterschalters parallel geschaltet. Alternativ oder in Kombination wird einem zweiten Verstärkertransistor in einem zweiten Zweig des Differenzverstärkers zur Änderung der Verstärkung ein zweiter Transistor mittels eines zweiten Halbleiterschalters parallel geschaltet. Hierdurch kann eine Offset-Ausgangsspannung erhöht oder erniedrigt werden.
Die im Folgenden beschriebenen Weiterbildungen beziehen sich sowohl auf die Schaltung, als auch auf das Verfahren. Verfahrensmerkmale ergeben sich dabei aus Funktionen der Schaltung. Funktionen der Schaltung sind aus Verfahrensmerkmalen ableitbar.
Gemäß einer bevorzugten Weiterbildung ist vorgesehen, dass die Ansteuerschaltung und die erste Reihenschaltung aus dem ersten Transistor und dem ersten Halbleiterschalter und die zweite Reihenschaltung aus dem zweiten Transistor und dem zweiten Halbleiterschalter zur Einstellung eine Offset-Ausgangsspannung des Differenzverstärkers eingerichtet sind. Vorzugsweise ist eine Reduktion des Betrags der Offset-Ausgangsspannung einstellbar. Die Einstellung kann beispielsweise mittels einer Programmierung des Speichers der Ansteuerschaltung erfolgen.
Gemäß einer vorteilhaften Weiterbildungsvariante ist ein Steueranschluss des ersten Transistors der ersten Reihenschaltung mit dem Steueranschluss des ersten Verstärkertransistors mittels eines Schaltmittels verbindbar oder unmittelbar verbunden. Demzufolge liegt an dem ersten Transistor vorzugsweise das gleiche Signal wie an dem ersten Verstärkertransistor an. Gemäß einer vorteilhaften Weiterbildungsvariante ist ein Steueranschluss des zweiten Transistors der zweiten Reihenschaltung mit dem Steueranschluss des zweiten Verstärkertransistors mittels eines Schaltmittels verbindbar oder unmittelbar verbunden. Demzufolge liegt an dem zweiten Transistor vorzugsweise das gleiche Signal wie an dem zweiten Verstärkertransistor an.
In einer ersten Ausgestaltungsvariante ist vorteilhafterweise vorgesehen, dass der Differenzverstärker eine Mehrzahl von ersten Reihenschaltungen aus jeweils einem Transistor und einem Halbleiterschalter aufweist. Jede erste Reihenschaltung ist vorzugsweise dem ersten Verstärkungstransistor parallel geschaltet.
In einer zweiten, auch kombinierbaren Ausgestaltungsvariante ist vorteilhafterweise vorgesehen, dass der Differenzverstärker eine Mehrzahl von zweiten Reihenschaltungen aus jeweils einem Transistor und einem Halbleiterschalter aufweist. Jede zweite Reihenschaltung ist dem zweiten Verstärkungstransistor parallel geschaltet.
Gemäß einer Weiterbildung ist vorgesehen, dass Gate-Weiten der Transistoren der ersten Reihenschaltungen unterschiedlich ausgebildet sind. Gemäß einer Weiterbildung ist vorgesehen, dass Gate-Weiten der Transistoren der zweiten Reihenschaltungen unterschiedlich ausgebildet sind. Ebenfalls ist es vorteilhaft die Gate-Weiten der Transistoren der ersten und zweiten Reihenschaltung zueinander unterschiedlich auszubilden, so dass durch gleichzeitiges Parallelschalten von Transistoren im ersten und zweiten Zweig des Differenzverstärkers kleinere Abstufungen einstellbar sind.
Bevorzugt ist der Unterschied der Gate-Weiten zumindest zweier Transistoren der ersten Reihenschaltung kleiner als die kleinste Strukturbreite, insbesondere kleiner als die kleinste in der verwendeten Technologie herstellbare Gate-Weite. Durch Parallelschalten zweier Transistoren mit geringfügig verschiedener Gate-Weite im ersten Zweig und im zweiten Zweig des Differenzverstärkers ermöglicht dabei eine besonders fein aufgelöste Einstellung der Offsetspannung. Die kleinste Strukturbreite ist dabei durch den Herstellungsprozess, insbesondere durch die verwendete Lithographie bedingt. Vorteilhafterweise ist der Unterschied der Gate-Weiten zumindest zweier Transistoren der zweiten Reihenschaltung ebenfalls kleiner als die kleinste Strukturbreite.
Gemäß einer bevorzugten Ausgestaltung ist ein erster Eingang des Differenzverstärkers mit einer Bandgap-Referenzspannungsquelle verbunden. Bevorzugt ist ein zweiter Eingang des Differenzverstärkers mit einem Rückkopplungsnetzwerk zur Erzeugung einer Ausgangsspannung des Differenzverstärkers zur Ausbildung eines Regelkreises verbunden. Die Ansteuerschaltung ist vorzugsweise zur Veränderung der Ausgangsspannung des Differenzverstärkers eingerichtet.
In einer anderen vorteilhaften Weiterbildung ist vorgesehen, dass ein Drainanschluss des ersten Transistors der Reihenschaltung an einen Drainanschluss des ersten Verstärkertransistors angeschlossen ist. Alternativ kann vorteilhafterweise vorgesehen sein, dass ein Sourceanschluss des ersten Transistors der Reihenschaltung an einen Sourceanschluss des ersten Verstärkertransistors angeschlossen ist.
In einer anderen vorteilhaften Weiterbildung ist ein Drainanschluss des zweiten Transistors der Reihenschaltung an einen Drainanschluss des zweiten Verstärkertransistors angeschlossen. Gemäß einer vorteilhaften Alternative ist ein Sourceanschluss des zweiten Transistors der Reihenschaltung an einen Sourceanschluss des zweiten Verstärkertransistors angeschlossen.
Gemäß einer vorteilhaften Ausgestaltung ist vorgesehen, dass jede erste Reihenschaltung einen weiteren ersten Halbleiterschalter aufweist. Die Reihenschaltung weist daher den ersten Halbleiterschalter, den ersten Transistor und den weiteren ersten Halbleiterschalter in Reihe auf. Vorzugsweise ist der erste Transistor zwischen dem ersten Halbleiterschalter und dem weiteren ersten Halbleiterschalter angeschlossen. Vorzugsweise ist sowohl der Drainanschluss als auch der Sourceanschluss des ersten Transistors durch den ersten Halbleiterschalter beziehungsweise den weiteren ersten Halbleiterschalter vom ersten Verstärkertransistor trennbar.
Gemäß einer vorteilhaften Ausgestaltung ist vorgesehen, dass jede erste Reihenschaltung einen weiteren ersten Halbleiterschalter aufweist. Die erste Reihenschaltung weist daher den ersten Halbleiterschalter, den ersten Transistor und den weiteren ersten Halbleiterschalter in Reihe auf. Vorzugsweise ist der erste Transistor zwischen dem ersten Halbleiterschalter und dem weiteren ersten Halbleiterschalter angeschlossen. Vorzugsweise ist sowohl der Drainanschluss als auch der Sourceanschluss des ersten Transistors durch den ersten Halbleiterschalter beziehungsweise den weiteren ersten Halbleiterschalter vom ersten Verstärkertransistor trennbar.
Gemäß einer anderen vorteilhaften Ausgestaltung ist vorgesehen, dass jede zweite Reihenschaltung einen weiteren zweiten Halbleiterschalter aufweist. Die zweite Reihenschaltung weist daher den zweiten Halbleiterschalter, den zweiten Transistor und den weiteren zweiten Halbleiterschalter in Reihe auf. Vorzugsweise ist der zweite Transistor zwischen dem zweiten Halbleiterschalter und dem weiteren zweiten Halbleiterschalter angeschlossen. Vorzugsweise ist sowohl der Drainanschluss als auch der Sourceanschluss des zweiten Transistors durch den zweiten Halbleiterschalter beziehungsweise den weiteren zweiten Halbleiterschalter vom zweiten Verstärkertransistor trennbar.
Die zuvor beschriebenen Weiterbildungsvarianten sind sowohl einzeln als auch in Kombination besonders vorteilhaft. Dabei können sämtliche Weiterbildungsvarianten untereinander kombiniert werden. Einige mögliche Kombinationen sind in der Beschreibung der Ausführungsbeispiele der Figuren erläutert. Diese dort dargestellten Möglichkeiten von Kombinationen der Weiterbildungsvarianten sind jedoch nicht abschließend.
Im Folgenden wird die Erfindung durch Ausführungsbeispiele anhand zeichnerischer Darstellungen näher erläutert.
Dabei zeigen
1 einen schematischen Schaltplan eines ersten Ausführungsbeispiels, und
2 einen schematischen Schaltplan eines zweiten Ausführungsbeispiels.
In 1 ist ein Schaltplan einer Schaltung mit einem an die Versorgungsspannungen V+ und V– angeschlossenen Differenzverstärker 100 und einer Ansteuerschaltung 200 schematisch dargestellt. Der Differenzverstärker weist einen ersten Zweig mit einem ersten NMOS-Feldeffekttransistor MN1 und einer ersten Last X1 auf. Der erste NMOS-Feldeffekttransistor MN1 ist zur Verstärkung eines Eingangssignals an einem ersten Eingang 101 mit dem ersten Eingang 101, der ersten Last X1 und einer Stromsenke 130 verbunden.
Der Differenzverstärker weist einen zweiten Zweig mit einen zweiten NMOS-Feldeffekttransistor MN2 und einer zweiten Last X2 auf. Der zweite NMOS-Feldeffekttransistor MN2 ist zur Verstärkung eines Eingangssignals an einem zweiten Eingang 102 mit dem zweiten Eingang 102, der zweiten Last X2 und der Stromsenke 130 verbunden.
Die erste Last X1 und die zweite Last X2 sind beispielsweise eine Impedanz, wie ein ohmscher Widerstand oder eine Induktivität, oder eine Aktive Last, wie beispielsweise eine Stromquelle. An der ersten Last X1 und an der zweiten Last X2 sind im Ausführungsbeispiel der 1 jeweils ein Ausgang 103, 104 des Differenzverstärkers 100 angeschlossen. Die Stromsenke 130 definiert die Summe der Ströme durch die beiden Zweige des Differenzverstärkers 100 bei unbelastetem Ausgang.
Im Idealfall sind der erste NMOS-Feldeffekttransistor MN1 und der zweite NMOS-Feldeffekttransistor MN2 exakt gleich, so dass sich der Strom durch die Stromsenke zu gleichen Teilen auf die NMOS-Feldeffekttransistoren MN1 und MN2 aufteilt. Bei in diesem Idealfall identischen Lasten X1 und X2 sind auch die Ausgangsspannungen an den Ausgängen 103 und 104 identisch.
Bedingt durch Fertigungsstreuungen können die NMOS-Feldeffekttransistoren MN1 und MN2 ungleich sein und beispielsweise eine ungleiche Geometrie oder einen ungleichen Steilheitskoeffizienten aufweisen. Diese Ungleichheiten bedingen einen Unterschied der Ausgangsspannungen an den Ausgängen 103 und 104, wenn die Eingangsspannungen an den Eingängen 101 und 102 identisch sind. Der Unterschied zwischen den Ausgangsspannungen wird auch als Offsetspannung bezeichnet.
Zur Einstellung der Offsetspannung sind im Ausführungsbeispiel der 1 im ersten Zweig des Differenzverstärkers 100 die NMOS-Feldeffekttransistoren MN11 und MN12 vorgesehen, wobei die Steuereingänge (Gates) der NMOS-Feldeffekttransistoren MN11 und MN12 mit dem Verstärkertransistor MN1 verbunden sind. Zu jedem NMOS-Feldeffekttransistor MN11 und MN12 ist ein Halbleiterschalter S11, S12 in Reihe geschaltet. Diese Reihenschaltung aus NMOS-Feldeffekttransistor MN11 und Halbleiterschalter S11 (respektive MN12 und S12) ist dem Verstärkertransistor MN1 parallel geschaltet. Im Ausführungsbeispiel der 1 verbindet der Halbleiterschalter S11, S12 den Sourceanschluss des jeweiligen NMOS-Feldeffekttransistors MN11, MN12 mit dem Sourceanschluss des Verstärkertransistors MN1. Im verbundenen Zustand ist daher der jeweilige NMOS-Feldeffekttransistoren MN11, MN12 dem Verstärkertransistor MN1 parallel geschaltet und verändert die Verstärkung des ersten Zweiges des Differenzverstärkers 100.
Vorteilhafterweise weisen der Verstärkertransistor MN1 und die NMOS-Feldeffekttransistoren MN11 und MN12 dabei im Rahmen der Fertigungsstreuungen gleiche Gate-Längen auf. Vorteilhafterweise ist die Gate-Weite des Verstärkertransistors MN1 um zumindest den Faktor zehn größer als die Gate-Weiten der NMOS-Feldeffekttransistoren MN11 und MN12. Die Gate-Weiten der NMOS-Feldeffekttransistoren MN11 und MN12 sind dabei gleich oder größer als die im Herstellungsprozess erzielbare kleinste Strukturbreite. Die kleinste Strukturbreite wird dabei insbesondere durch einen Lithographieprozess bestimmt.
Der zweite Zweig des Differenzverstärkers 100 ist im Ausführungsbeispiel der 1 symmetrisch ausgebildet. Der Differenzverstärker 100, 100' weist zwei zweite Reihenschaltungen aus jeweils einem zweiten NMOS-Feldeffekttransistoren MN21 und MN22 und je einem zweiten Halbleiterschalter S21, respektive S22 auf. Die zweiten Reihenschaltungen sind dem zweiten Verstärkertransistor MN2 parallel geschaltet.
Die Offsetspannung kann mit der im Ausführungsbeispiel der 1 dargestellten Schaltung verändert werden. Wenn beispielsweise der Verstärkertransistor MN1 eine zu geringe Leitfähigkeit im Vergleich zu dem Verstärkertransistor MN2 besitzt, werden ein oder mehrere Transistoren MN11, MN12 parallel zum Verstärkertransistor MN1 geschalten. Dadurch verhalten sich die parallel geschalteten Transistoren MN1, MN11, MN12 wie ein Transistor mit vergrößerter Gate-Weite, bzw. mit vergrößerter Leitfähigkeit. Dasselbe kann im zweiten Zweig des Differenzverstärkers 100 durch Parallelschaltung der Transistoren MN21 und MN22 zum Verstärkertransistor MN2 erreicht werden.
Um die Schaltung programmierbar zu gestalten sind die Transistoren MN11, MN12, MN21, MN22 durch in Reihe geschaltete Halbleiterschalter S11, S12, S21 respektive S22 zu- bzw. abschaltbar. Die Ansteuerschaltung 200 ist mit Schalteingängen der Halbleiterschalter S11, S12, S21, S22 zur Steuerung von Schaltzuständen der Halbleiterschalter S11, S12, S21, S22 verbunden. Der Differenzverstärker weist hierzu Steuereingänge 111, 112, 121, 122 auf, die an Steuerausgänge 211, 212, 221, 222 der Ansteuerschaltung 200 angeschlossen sind. Die Ansteuerschaltung 200 weist einen Speicher 250 zur Speicherung der Schaltzustände der Halbleiterschalter S11, S12, S21, S22 auf. Die Ansteuerschaltung 200 weist einen analogen oder digitalen Eingang 201 auf. Dieser Eingang 201 kann als analoger Eingang beispielsweise mit zumindest einem Ausgang 103 und/oder 104 zur Messung der Ausgangsspannung oder Offsetspannung des Differenzverstärkers 100 verbunden sein (in 1 nicht dargestellt). Alternativ ist der Eingang 201 eine digitale Schnittstelle zur Programmierung des Speichers mittels einer weiteren Schaltung (in 1 nicht dargestellt).
Mittels des Ausführungsbeispiels der 1 wird der Vorteil erzielt, dass Fertigungsstreuungen bei der Herstellung von CMOS-Schaltungen im Betrieb oder in der Applikation durch eine programmierbare Schaltung an Chip korrigiert werden können.
In 2 ist ein weiteres Ausführungsbeispiel einer Schaltung mit einem Differenzverstärker 100' und einer Ansteuerschaltung 200' als schematischer Schaltplan dargestellt. Im Ausführungsbeispiel der 2 sind die Verstärkertransistoren MP1, MP2 in jedem Zweig des Differenzverstärkers 100' als PMOS-Feldeffekttransistoren MP1, MP2 ausgebildet. Als Halbleiterschalter sind die PMOS-Feldeffekttransistoren MS11, MS12, MS21, MS22 vorgesehen, deren Gates mit der Ansteuerschaltung 200' verbunden sind. Die Ansteuerschaltung 200' weist Register 250' zur Speicherung der Schaltzustände der Halbleiterschalter MS11, MS12, MS21, MS22 auf. Die Halbleiterschalter MS11, MS12, MS21, MS22 sind mit den PMOS-Feldeffekttransistoren MP11, MP12, MP21 respektive MP22 in Reihe geschaltet und zur Veränderung der Offsetspannung mit dem jeweiligen Verstärkertransistor MP1, MP2 verbunden.
Als erste Last MX1 ist ein als Stromsenke mittels einer Biasspannung VBS verschalteter NMOS-Transistor MX1 mit dem ersten Verstärkertransistor MP1 verbunden. Als zweite Last MX2 ist ein als Stromsenke mittels der Biasspannung VBS verschalteter NMOS-Transistor MX2 mit denn zweiten Verstärkertransistor MP2 verbunden. Die Sourceanschlüsse beider Verstärkertransistoren MP1 und MP2 sind mit der Stromquelle 130 verbunden.
Zusätzlich zum Differenzverstärker 100' und der Ansteuerschaltung 200' sind in dem Halbleiterchip 10 noch eine Bandgap-Referenzspannungsquelle 300 und ein Spannungsteiler aus den Widerständen R1 und R2 integriert. Die Bandgap-Referenzspannungsquelle 300 erzeugt dabei die Spannung VBG und ist mit einem nicht-invertierenden Eingang des Differenzverstärkers 100' verbunden. Der andere invertierende Eingang des Differenzverstärkers 100' ist mit dem Mittelabgriff des Spannungsteiler R1, R2 verbunden. Der Differenzverstärker 100' bildet zusammen mit den Widerständen R1 und R2 daher einen Regelkreis zur Regelung der Ausgangsspannung in Abhängigkeit von der Referenzspannung der Bandgap-Referenzspannungsquelle 300. Mittels der Bandgap-Referenzspannungsquelle 300, dem Differenzverstärker 100' und dem Spannungsteiler R1, R2 in einem Rückkopplungspfad wird eine Ausgangsspannung bereit gestellt, die von der Referenzspannung VBG der Bandgap-Referenzspannungsquelle 300 abweicht.
Die Ausgangsspannung des Differenzverstärkers 100' ist am Anschluss 11 – beispielsweise einem Pad – des Halbleiterchips 10 messbar. In 2 ist dargestellt, dass eine Messvorrichtung 20 mit einem analogen Eingang 21 an dem Anschluss 11 zur Messung der Ausgangsspannung angeschlossen ist. Die Ausgangsspannung wird mittels eines Analog-Digital-Umsetzers 24 der Messvorrichtung 20 in ein digitales Signal umgesetzt und der Recheneinheit 23, beispielsweise einem Mikrocontroller zugeführt. Die Recheneinheit 24 ist über einen digitalen Ausgang 22 mit dem Anschluss 12 des Halbleiterchips 10 und über diesen mit dem digitalen Eingang 201' der Ansteuerschaltung 200' zur Einstellung der Schaltzustände der Halbleiterschalter MS11, MS12, MS21, MS22 verbunden. Die Ansteuerschaltung 250' behält dabei die Ansteuersignale für die Halbleiterschalter MS11, MS12, MS21, MS22 im Register 250' gespeichert, wenn die Messvorrichtung 20 von den Anschlüssen 11, 12 des Halbleiterchips 10 getrennt wird.
Mittels der Veränderung der Offsetspannung des Differenzverstärkers 100' lässt sich die Ausgangsspannung in kleinen Schritten durch Zu- bzw. Wegschalten der PMOS-Feldeffekttransistoren MP11, MP12, MP21, MP22 einstellen, so dass Fertigungsstreuungen sowohl der Bandgap-Referenzspannungsquelle 300 als auch des Differenzverstärkers 100' vorteilhafterweise berücksichtigt werden können.
Die Erfindung ist nicht auf die dargestellten Ausgestaltungsvarianten der 1 und 2 beschränkt. Beispielsweise ist es möglich zweistufige oder mehrstufige Differenzverstärker vorzusehen. Die Verstärkung zumindest eines Transistors einer der Stufen kann dabei entsprechend dem Ausführungsbeispiel der 1 oder 2 durch Parallelschalten von Transistoren zur Einstellung der Offsetspannung verändert werden. Ebenfalls ist es möglich sowohl die Drainanschlüsse als auch die Sourceanschlüsse durch separate Halbleiterschalter zur trennen, um wirkende parasitäre Kapazitäten getrennter Transistoren zu verringern. Auch ist es möglich andere Transistortypen, wie beispielsweise Sperrschichtfeldeffekttransistoren zu verwenden. Die Auflösung der Einstellung der Offsetspannung kann vorteilhafterweise durch eine größere Anzahl von parallel schaltbaren Transistoren erzielt werden.

10: Halbleiterchip
11, 12: Anschluss
20: Messvorrichtung
21: Eingang
22: Schnittstelle
23: Recheneinheit
24: Analog-Digital-Umsetzer
100, 100': Differenzverstärker
101, 102: Analogeingang
103, 104: Analogausgang
111, 112, 121, 122: Steuereingang
130: Stromquelle/Stromsenke
200, 200': Ansteuerschaltung
201: Eingang
211, 212, 221, 222: Steuerausgang
250, 250': Speicher, Register
300: Bandgap-Referenzspannungsquelle
MN1, MN2, MN11, MN12, MN21, MN22, MX1, MX2: NMOS-Feldeffekttransistor
MP1, MP2, MP11, MP12, MP21, MP22, MS11, MS12, MS21, MS22: PMOS-Feldeffekttransistor
R1, R2: Widerstand
S11, S12, S21, S22: Halbleiterschalter
V+, V–: Versorgungsspannung
VBG: Bandgap-Referenzspannung
VBS: Bias-Spannung

ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

- WO 2007/101708 [0002]
- EP 0400650 B1 [0003]
- DE 4038217 C2 [0003]
- DE 4292255 T1 [0003]

Claims

Schaltung, – mit einem Differenzverstärker (100, 100') und – mit einer Ansteuerschaltung (200, 200'), – bei der der Differenzverstärker (100, 100') einen ersten Verstärkungstransistor (MN1, MP1) aufweist, der zur Verstärkung eines Eingangssignals des Differenzverstärkers (100, 100') in einem ersten Zweig des Differenzverstärkers (100, 100') verbunden ist, – bei der der Differenzverstärker (100, 100') einen zweiten Verstärkungstransistor (MN2, MP2) aufweist, der zur Verstärkung des Eingangssignals des Differenzverstärkers (100, 100') in einem zweiten Zweig des Differenzverstärkers (100, 100') verbunden ist, – bei der der Differenzverstärker (100, 100') zumindest eine erste Reihenschaltung mit einem ersten Transistor (MN11, MP11) und einem ersten Halbleiterschalter (S11, MS11) aufweist, die dem ersten Verstärkertransistor (MN1, MP1) parallel geschaltet ist, – bei der der Differenzverstärker (100, 100') zumindest eine zweite Reihenschaltung mit einem zweiten Transistor (MN21, MP21) und einem zweiten Halbleiterschalter (S21, MS21) aufweist, die dem zweiten Verstärkertransistor (MN2, MP2) parallel geschaltet ist, – bei der die Ansteuerschaltung (200, 200') mit Schalteingängen der Halbleiterschalter (S11, MS11, S21, MS21) zur Steuerung von Schaltzuständen der Halbleiterschalter (S11, MS11, S21, MS21) verbunden ist, und – bei der die Ansteuerschaltung (200, 200') einen Speicher (250, 250') zur Speicherung der Schaltzustände aufweist.
Schaltung nach Anspruch 1, – bei der die Ansteuerschaltung (200, 200') und die erste Reihenschaltung aus dem ersten Transistor (MN11, MP11) und dem ersten Halbleiterschalter (S11, MS11) und die zweite Reihenschaltung aus dem zweiten Transistor (MN21, MP21) und dem zweiten Halbleiterschalter (S21, MS21) zur Einstellung einer Offset-Ausgangsspannung des Differenzverstärkers (100, 100') eingerichtet sind.
Schaltung nach einem der vorhergehenden Ansprüche, – bei der ein Steueranschluss des ersten Transistors (MN11, MP11) der ersten Reihenschaltung mit dem Steueranschluss des ersten Verstärkertransistors (MN1, MP1) mittels eines Schaltmittels verbindbar oder unmittelbar verbunden ist, und/oder – bei der ein Steueranschluss des zweiten Transistors (MN21, MP21) der zweiten Reihenschaltung mit dem Steueranschluss des zweiten Verstärkertransistors (MN2, MP2) mittels eines Schaltmittels verbindbar oder unmittelbar verbunden ist.
Schaltung nach einem der vorhergehenden Ansprüche, – bei der der Differenzverstärker (100, 100) eine Mehrzahl von ersten Reihenschaltungen aus jeweils einem Transistor (MN11, MN12, MP11, MP12) und einem Halbleiterschalter (S11, S12, MS11, MS12) aufweist, wobei jede erste Reihenschaltung dem ersten Verstärkungstransistor (MN1, MP1) parallel geschaltet ist, und/oder – bei der der Differenzverstärker (100, 100') eine Mehrzahl von zweiten Reihenschaltungen aus jeweils einem Transistor (MN21, MN22, MP21, MP22) und einem Halbleiterschalter (S21, S22, MS21, MS22) aufweist, wobei jede zweite Reihenschaltung dem zweiten Verstärkungstransistor (MN2, MP2) parallel geschaltet ist.
Schaltung nach Anspruch 4, – bei der Gate-Weiten der Transistoren (MN11, MN12, MP11, MP12) der ersten Reihenschaltungen unterschiedlich ausgebildet sind, und/oder – bei der Gate-Weiten der Transistoren (MN21, MN22, MP21, MP22) der zweiten Reihenschaltungen unterschiedlich ausgebildet sind.
Schaltung nach Anspruch 5, – bei der der Unterschied der Gate-Weiten zumindest zweier Transistoren (MN11 und MN12, MP11 und MP12) der ersten Reihenschaltung kleiner als die kleinste Strukturbreite ist, und/oder – bei der der Unterschied der Gate-Weiten zumindest zweier Transistoren (MN21 und MN22, MP21 und MP22) der zweiten Reihenschaltung kleiner als die kleinste Strukturbreite ist.
Schaltung nach einem der vorhergehenden Ansprüche, – bei der ein erster Eingang des Differenzverstärkers (100') mit einer Bandgap-Referenzspannungsquelle (300) verbunden ist, – bei der ein zweiter Eingang des Differenzverstärkers (100') mit einem Rückkopplungsnetzwerk (R1, R2) zur Erzeugung einer Ausgangsspannung des Differenzverstärkers (100') verbunden ist, und – bei der die Ansteuerschaltung (200') zur Veränderung der Ausgangsspannung des Differenzverstärkers (100') eingerichtet ist.
Schaltung nach einem der vorhergehenden Ansprüche, – bei der ein Drainanschluss des ersten Transistors der Reihenschaltung an einen Drainanschluss des ersten Verstärkertransistors oder ein Sourceanschluss des ersten Transistors der Reihenschaltung an einen Sourceanschluss des ersten Verstärkertransistors angeschlossen ist, und/oder – bei der ein Drainanschluss des zweiten Transistors der Reihenschaltung an einen Drainanschluss zweiten Verstärkertransistors oder ein Sourceanschluss des zweiten Transistors der Reihenschaltung an einen Sourceanschluss des zweiten Verstärkertransistors angeschlossen ist.
Schaltung nach einem der vorhergehenden Ansprüche, – bei der jede erste Reihenschaltung einen weiteren ersten Halbleiterschalter aufweist, wobei der erste Transistor zwischen dem ersten Halbleiterschalter und dem weiteren ersten Halbleiterschalter angeschlossen ist, und/oder – bei der jede zweite Reihenschaltung einen weiteren zweiten Halbleiterschalter aufweist, wobei der zweite Transistor zwischen dem zweiten Halbleiterschalter und dem weiteren zweiten Halbleiterschalter angeschlossen ist.
Verfahren zur Einstellung einer Offset-Ausgangsspannung eines Differenzverstärkers (100, 100'), – bei dem eine Ausgangsspannung des Differenzverstärkers (100, 100') gemessen wird, – bei dem in Abhängigkeit von der gemessenen Ausgangsspannung einem ersten Verstärkertransistor (MN1, MP1) in einem ersten Zweig des Differenzverstärkers (100, 100') zur Änderung der Verstärkung ein erster Transistor (MN11, MN12, MP11, MP12) mittels eines ersten Halbleiterschalters (S11, S12, MS11, MS12) parallel geschaltet und/oder einem zweiten Verstärkertransistor (MN2, MP2) in einem zweiten Zweig des Differenzverstärkers (100, 100') zur Änderung der Verstärkung ein zweiter Transistor (MN21, MN22, MP21, MP22) mittels eines zweiten Halbleiterschalters (S21, S22, MS21, MS22) parallel geschaltet wird.