JP2020150523A - 半導体回路 - Google Patents
半導体回路 Download PDFInfo
- Publication number
- JP2020150523A JP2020150523A JP2019049083A JP2019049083A JP2020150523A JP 2020150523 A JP2020150523 A JP 2020150523A JP 2019049083 A JP2019049083 A JP 2019049083A JP 2019049083 A JP2019049083 A JP 2019049083A JP 2020150523 A JP2020150523 A JP 2020150523A
- Authority
- JP
- Japan
- Prior art keywords
- pair
- circuit
- transistor
- differential transistor
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
- H03F3/45192—Folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45278—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using BiFET transistors as the active amplifying circuit
- H03F3/45282—Long tailed pairs
- H03F3/45291—Folded cascode stages
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
- H04L25/0282—Provision for current-mode coupling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0292—Arrangements specific to the receiver end
- H04L25/0294—Provision for current-mode coupling
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45028—Indexing scheme relating to differential amplifiers the differential amplifier amplifying transistors are folded cascode coupled transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Logic Circuits (AREA)
Abstract
【課題】伝送線路の寄生容量を増大させることなく、より多くの回路素子の故障を検出できる。【解決手段】半導体回路は、差動トランジスタ対と、差動トランジスタ対に直列に接続される一対の電流源と、を有する第1回路と、差動トランジスタ対に対して電流源とは反対側に接続される一対の伝送線路と、差動トランジスタ対と電流源との間のノードに接続され、一対の電流源の電流出力を停止させた状態で、少なくとも差動トランジスタ対と伝送線路に接続される後段回路との動作をテストする第2回路と、を備える。【選択図】図1
Description
本発明の実施形態は、半導体回路に関する。
プロセッサの処理性能の向上とメモリのアクセス速度の向上に伴って、高速に信号を伝送可能な有線通信回路が実用化されている。
ギガHz帯域の信号を有線で伝送する場合、伝送線路の寄生容量が信号の伝送速度に影響を与える。このため、寄生容量をできるだけ小さくする必要がある。
また、この種の高速の有線通信回路をチップ化して量産する場合、有線通信回路内の各回路素子の故障を検出するためのテスト回路を内蔵する場合がある。このとき、テスト回路が伝送線路に接続されていると、伝送線路の寄生容量が増大し、信号の伝送速度が低下するという問題がある。
さらに、有線通信回路内にテスト回路を設ける場合、有線通信回路内のできるだけ多くの回路素子の故障を検出できることが望ましいが、そのためには、有線通信回路の信号伝送に悪影響を与えない箇所にテスト回路を接続する必要がある。
本発明の実施形態は、伝送線路の寄生容量を増大させることなく、より多くの回路素子の故障検出が可能な回路素子の数を増やすことができる半導体回路を提供するものである。
本実施形態によれば、差動トランジスタ対と、前記差動トランジスタ対に直列に接続される一対の電流源と、を有する第1回路と、前記差動トランジスタ対に対して前記電流源とは反対側に接続される一対の伝送線路と、前記差動トランジスタ対と前記電流源との間のノードに接続され、前記一対の電流源の電流出力を停止させた状態で、少なくとも前記差動トランジスタ対と前記伝送線路に接続される後段回路との動作をテストする第2回路と、を備える、半導体回路が提供される。
以下、図面を参照して実施の形態について説明する。なお、本件明細書と添付図面においては、理解のしやすさと図示の便宜上、一部の構成部分を省略、変更または簡易化して説明および図示しているが、同様の機能を期待し得る程度の技術内容も、本実施の形態に含めて解釈することとする。
図1は一実施形態による半導体回路1の回路図、図2は図1の半導体回路1をより具体化した半導体回路1aの回路図である。図1及び図2の半導体回路1、1a内の各回路素子は、同一の半導体基板上に形成されてチップ化される。なお、このチップ内には、図1の半導体回路1以外の回路も実装されうる。
図1の半導体回路1は、アナログ回路(第1回路)2と、一対の出力伝送線路3と、テスト回路(第2回路)4とを備えている。アナログ回路2とテスト回路4の具体的な回路構成を以下に例示するが、何れもこの例に限定されない。
アナログ回路2は、種々の回路構成を取り得るが、少なくとも、差動トランジスタ対5と、この差動トランジスタ対5の各ソース又はエミッタに接続される一対の電流源6と、この差動トランジスタ対5の各ソースまたはエミッタ間に接続される抵抗値をほぼ無限大に出来る可変抵抗器8とを有する。すなわち、アナログ回路2は、差動トランジスタ対5と、差動トランジスタ対5に直列に接続される一対の電流源6と、を有する。図1では、一対のNMOSトランジスタQ1,Q2を差動トランジスタ対5とする例を示すが、後述するように、一対のPMOSトランジスタを差動トランジスタ対5としてもよい。また、一対のBi−CMOSトランジスタや一対のバイポーラトランジスタを差動トランジスタ対5としてもよい。以下では、一対のNMOSトランジスタを差動トランジスタ対5とする例を主に説明する。
差動トランジスタ対5の各ゲートには、入力信号対InputP, InputNが入力される。差動トランジスタ対5は、入力信号対InputP, InputNを増幅した信号を出力伝送線路3に供給する。入力信号対InputP, InputNは、1GHzを超える高速の信号であってもよい。本実施形態では、16GHz程度の高速の入力信号対InputP, InputNを差動トランジスタ対5の各ゲートに入力することも想定している。もちろん、1GHz以下の低速の入力信号対InputP, InputNを入力する用途にも用いることができる。
一対の電流源6は、一対のNMOSトランジスタQ1,Q2のソースと基準電位ノード(例えば接地ノード)との間に接続されている。
一対の電流源6は、図2の半導体回路1aに備えられるアナログ回路2aに示すように、NMOSトランジスタQ3,Q4を用いて構成することができる。NMOSトランジスタQ3,Q4のゲートには、制御電圧Ctrl2が入力される。一対の電流源6を構成するNMOSトランジスタQ3,Q4のゲートに入力される制御電圧Ctrl2を制御することにより、一対の電流源6から出力される電流を制御できる。また、このNMOSトランジスタQ3,Q4をオフさせることで、一対の電流源6から出力される電流を停止させることができる。
なお、一対の電流源6の具体的な回路構成は図2に限定されるものではない。複数のトランジスタや抵抗素子等を用いて電流源を構成してもよい。
図1の半導体回路1において、差動トランジスタ対5を構成する一対のNMOSトランジスタQ1,Q2のドレインと、電源電圧ノードVDDとの間には、一対の抵抗素子7が接続されている。
一対のNMOSトランジスタQ1,Q2のドレインには、一対の出力伝送線路3が接続されている。すなわち、一対の出力伝送線路(伝送線路)3は、差動トランジスタ対5に対して電流源6とは反対側に接続されている。一対の出力伝送線路3は、不図示の後段回路に接続されている。後段回路がどのような回路動作を行うかは任意である。図1の半導体回路1が内蔵されるチップには、出力伝送線路3に接続された後段回路も合わせて内蔵されていてもよい。あるいは、この後段回路は、チップの外部に設けられてもよい。一対の出力伝送線路3には、アナログ回路2と出力伝送線路3と後段回路による寄生容量C1が付加されている。図1の半導体回路1は、例えば有線通信回路の受信機の一部を構成する回路であってもよいし、それ以外の用途で用いられてもよい。
差動トランジスタ対5を構成する一対のNMOSトランジスタQ1,Q2の各ソース間には、可変抵抗器8が接続されている。可変抵抗器8の抵抗値を制御することで、差動トランジスタ対5が入力信号対InputP, InputNを増幅する際のゲインを調整することができる。ゲイン調整を行う必要がなければ、可変抵抗器8は、固定値と無限大を切り替えられる機能を有する抵抗器に置換してもよい。
可変抵抗器8は、図2の半導体回路1aに備えられるアナログ回路2aに示すように、例えばNMOSトランジスタQ5で構成することができる。NMOSトランジスタQ5のゲートには、制御電圧Ctrl1が入力される。制御電圧Ctrl1にてNMOSトランジスタQ5のゲート電圧を調整することで、NMOSトランジスタQ5のドレイン−ソース間抵抗を可変させることができ、可変抵抗器8として機能させることができる。なお、可変抵抗器8の具体的な回路構成は、図2に示したものに限定されない。
テスト回路4は、差動トランジスタ対5の各ソース又はエミッタに接続されている。図1の半導体回路1では、テスト回路4は、差動トランジスタ対5を構成する一対のNMOSトランジスタQ1,Q2の各ソースに接続されている。図1のテスト回路4内の一対のNMOSトランジスタQ6,Q7の各ドレインは、アナログ回路2内の差動トランジスタ対5の各ソースに接続されている。また、テスト回路4内の一対のNMOSトランジスタQ6,Q7の両ソースと、基準電位ノード(例えば接地ノード)との間に、電流源9が接続されている。図1の半導体回路1は、テストモード時には、アナログ回路2内の一対の電流源6の電流出力を停止させ、可変抵抗器8の抵抗値をほぼ無限大に設定した状態で、テスト回路4を用いて、差動トランジスタ対5と出力伝送線路3に接続される後段回路との故障の有無をテストする。このように、テスト回路4は、後段回路だけでなく、差動トランジスタ対5についても、故障の有無をテストすることができる。テスト回路4は、差動トランジスタ対5と一対の電流源6との間のノードに接続され、一対の電流源6の電流出力を停止させた状態で、差動トランジスタ対5と伝送線路3に接続される後段回路との動作をテストすることができる。
テスト回路4は、差動トランジスタ対5の導電型と同一の導電型の少なくとも一つのトランジスタを有する。図1では、テスト回路4が一対のNMOSトランジスタQ6,Q7と電流源9とを有する例を示している。電流源9は、図2のテスト回路4aに示すように、例えばNMOSトランジスタQ8で構成することも可能である。図1及び図2のNMOSトランジスタQ6,Q7のゲートには、信号対(テストパターン対)ILBP, ILBNが入力され、NMOSトランジスタQ8のゲートには、制御電圧Ctrl3が入力される。なお、本明細書では、通常動作モード時におけるILBP,ILBNを信号対と呼び、テストモードにおけるILBP,ILBNをテストパターン対と呼ぶ。
このように、本実施形態による半導体回路1、1aは、テスト回路4、4a内の一対のNMOSトランジスタQ6,Q7の各ドレインを差動トランジスタ対5の各ソースに接続し、出力伝送線路3にはテスト回路4を接続しないことが特徴の一つである。
図3は一比較例による半導体回路11の回路図である。図3の半導体回路11では、テスト回路4内の一対のNMOSトランジスタQ6,Q7の各ドレインを、一対の出力伝送線路3に接続している。図3のように、テスト回路4を一対の出力伝送線路3に接続すると、一対の出力伝送線路3の寄生容量が増大し、半導体回路11の信号伝送速度が低下するおそれがある。図3では、テスト回路4により増大した出力伝送線路3の寄生容量C2を、アナログ回路による寄生容量C1とは別に図示している。本実施形態では、図1のように、テスト回路4を、出力伝送線路3ではなく、差動トランジスタ対5の各ソースに接続するため、出力伝送線路3の寄生容量が増大するおそれがなく、アナログ回路2の信号伝送速度の低下も起きない。
図1のアナログ回路2とテスト回路4は、モード制御回路(第3回路)12からの信号により、動作を切り替える。図1のモード制御回路12は、アナログ回路2内の差動トランジスタ対5の各ゲートに入力される信号InputP, InputNと、テスト回路4内の一対のNMOSトランジスタの各ゲートに入力される信号対(テストパターン対)ILBP, ILBNとを制御する。また、図2のモード制御回路12aは、図1のモード制御回路12の各制御信号に加えて、可変抵抗器8を制御する信号Ctrl1と、電流源6を制御する信号Ctrl2とを制御する。
モード制御回路12、12aは、通常動作モード時には、アナログ回路2内の差動トランジスタ対5の各ゲートに入力信号対InputP, InputNを入力する。図1のモード制御回路12は、可変抵抗器8を所定の抵抗値に設定するとともに、電流源6から出力される電流を所定値に設定し、テスト回路4内の一対のトランジスタを信号ILBP,ILBNによりオフさせる。また、図2のモード制御回路12aは、可変抵抗器8を構成するトランジスタQ5のゲートに接続される信号Ctrl1により可変抵抗器8を所定の抵抗値に設定し、電流源6を構成するトランジスタQ3,Q4のゲートに接続される信号Ctrl2により電流源6から出力される電流を所定値に設定し、テスト回路4a内の一対のNMOSトランジスタQ6,Q7のゲートに接続される信号ILBP, ILBNによりオフさせる。これにより、通常動作モード時にはテスト回路4、4aは遮断され、アナログ回路2、2a内の可変抵抗器8の抵抗値に応じたゲインで入力信号対InputP, InputNを増幅した出力信号対が出力伝送線路3に供給される。
モード制御回路12、12aは、テストモード時には、アナログ回路2内の差動トランジスタ対5の各ゲートを入力信号対InputP, InputNにより所定の電圧に固定させる。図1のモード制御回路12は、可変抵抗器8の抵抗値を無限大に設定するとともに、電流源6から出力される電流を停止させ、テスト回路4内の電流源9から出力される電流を所定値に設定した状態で、一対のNMOSトランジスタQ6、Q7の各ゲートにテストパターン対ILBP, ILBNを入力する。また、図2のモード制御回路12aは、可変抵抗器8を構成するトランジスタQ5のゲートに接続される信号Ctrl1により可変抵抗器8の抵抗値を無限大に設定するとともに、電流源6を構成するトランジスタQ3,Q4のゲートに接続される信号Ctrl2により、トランジスタQ3,Q4をオフさせて、電流源6から出力される電流を停止させる。また、電流源9を構成するトランジスタQ8のゲートに接続される信号Ctrl3により電流源9から出力される電流を所定値に設定した状態で、一対のNMOSトランジスタQ6、Q7の各ゲートにテストパターン対ILBP, ILBNを入力する。可変抵抗器8の抵抗値を無限大に設定するということは、可変抵抗器8が存在しない状態にすることと等価である。これにより、テストモード時には、テスト回路4、4aから出力されたテスト信号対が、差動トランジスタ対5を介して、出力伝送線路3に供給される。
モード制御回路12は、図1の半導体回路1内のレジスタ回路などを用いて構成することができる。
図4は図1の半導体回路1の通常動作モード時の等価回路図である。図示のように、通常動作モード時には、テスト回路4内の一対のNMOSトランジスタはオフするため、テスト回路4は、差動トランジスタ対5から遮断される。差動トランジスタ対5の各ゲートに入力された入力信号対InputP, InputNを可変抵抗器8の抵抗値に応じたゲインで増幅した出力信号対が、一対の出力伝送線路3に供給される。
図5は図1の半導体回路1のテストモード時の等価回路図である。図示のように、テストモード時には、アナログ回路2内の差動トランジスタ対5の各ゲートは、コモンモード電圧VCM又は電源電圧VDDに設定される。また、アナログ回路2内の可変抵抗器8と電流源6が遮断され、テスト回路4内の一対のNMOSトランジスタQ6,Q7の各ドレインがアナログ回路2内の差動トランジスタ対5の各ソースに接続される。これにより、テスト回路4内の一対のNMOSトランジスタQ6,Q7の各ゲートに入力されるテストパターン対ILBP, ILBNに応じたテスト信号対が、差動トランジスタ対5を通って、一対の出力伝送線路3に供給される。
図1の半導体回路1は、アナログ回路2とテスト回路4内の各トランジスタをNMOSトランジスタで構成する例を示したが、図6に示すように、PMOSトランジスタで構成してもよい。図6の半導体回路1bは、電源電圧ノードVDDと接地ノードとの間の各回路素子の接続関係が図1とは逆になっている。図6の半導体回路1bにおいても、テスト回路4b内の一対のPMOSトランジスタQ6a,Q7aの各ドレインは、アナログ回路2b内の一対のPMOSトランジスタQ1a,Q2aの各ソースに接続されており、出力伝送線路3には、テスト回路4は接続されていない。
このように、第1の実施形態による半導体回路1、1a、1bでは、テスト回路4を出力伝送線路3ではなく、アナログ回路2内の差動トランジスタ対5の各ソースに接続するため、テスト回路4を接続しても、出力伝送線路3の寄生容量が増大するおそれがない。また、テストモード時には、テストパターン対ILBP, ILBNに応じたテスト信号対がアナログ回路2内の差動トランジスタ対5を通って出力伝送線路3に供給されるため、出力伝送線路3の後段回路の故障検出だけでなく、差動トランジスタ対5の故障検出も行うことができる。
(第2の実施形態)
図7は第2の実施形態による半導体回路1cの回路図である。図7の半導体回路1cは、テスト回路4がアナログ回路2内の差動トランジスタ対5の導電型とは異なる導電型の少なくとも一つのトランジスタを有する点で、図1の半導体回路1とは異なっている。
図7は第2の実施形態による半導体回路1cの回路図である。図7の半導体回路1cは、テスト回路4がアナログ回路2内の差動トランジスタ対5の導電型とは異なる導電型の少なくとも一つのトランジスタを有する点で、図1の半導体回路1とは異なっている。
より具体的には、図7の半導体回路1c内のテスト回路4cは、一対のPMOSトランジスタQ6a,Q7aと電流源9を有する。一対のPMOSトランジスタQ6a,Q7aの各ドレインは、アナログ回路2c内の差動トランジスタ対5の各ソースに接続されている。また、一対のPMOSトランジスタQ6a,Q7aの両ソースと、電源電圧ノードVDDとの間に電流源9が接続されている。
このように、図7の半導体回路1cは、アナログ回路2c内の差動トランジスタ対5と、テスト回路4c内の一対のPMOSトランジスタQ6a,Q7aとを、フォールデッドカスコード構成にしている。フォールデッドカスコード構成にすることで、テスト回路4cの動作電圧マージンを拡大することができる。したがって、テスト回路4c内の一対のPMOSトランジスタQ6a,Q7aの各ゲートに入力されるテストパターン対ILBP, ILBNの電圧レベルのマージンを広げることができ、テストモード時の動作をより安定化させることができる。
図7の半導体回路1cは、アナログ回路2c内の差動トランジスタ対5をNMOSトランジスタQ1,Q2で構成し、テスト回路4cに一対のPMOSトランジスタQ6a,Q7aを設ける例を示しているが、電源電圧ノードVDDと接地ノードとの接続関係を逆にして、アナログ回路2c内の差動トランジスタ対5をPMOSトランジスタで構成し、テスト回路4cに一対のNMOSトランジスタを設けてもよい。
このように、第2の実施形態では、アナログ回路2c内の差動トランジスタ対5の導電型と、テスト回路4c内の一対のトランジスタの導電型とを相違させるフォールデッドカスコード構成にするため、テスト回路4cの動作電圧マージンを拡大することができ、テストモード時の動作を安定化させることができる。
(第3の実施形態)
第3の実施形態は、テスト回路4を通常動作モード時に可変抵抗器8として利用するものである。
第3の実施形態は、テスト回路4を通常動作モード時に可変抵抗器8として利用するものである。
図8は第3の実施形態による半導体回路1dの回路図である。図8の半導体回路1dは、図1の半導体回路1から可変抵抗器8を省略する代わりに、機能切替器13を設けたものである。機能切替器13は、テスト回路4を、通常動作モード時には差動トランジスタ対5の一方のソース又はエミッタと、他方のソース又はエミッタとの間に接続される可変抵抗器8として動作させ、テストモード時には差動トランジスタ対5と出力伝送線路3に接続される後段回路との故障の有無をテストさせるために用いる。機能切替器13は、第1スイッチ対14と第2スイッチ対15を有する。
第1スイッチ対14は、テスト回路4内の一対のNMOSトランジスタQ6,Q7の各ゲートにテストパターン対を入力するか否かを切り替える。第1スイッチ対14は、テストモード時にはオンして、テストパターン対を一対のNMOSトランジスタQ6,Q7の各ゲートに入力する。第1スイッチ対14は、通常動作モード時にはオフする。
第2スイッチ対15は、テスト回路4内の一対のNMOSトランジスタQ6,Q7の各ゲートに、可変抵抗器8の抵抗値を可変させる抵抗制御電圧VCTRLを入力するか否かを切り替える。第2スイッチ対15は、通常動作モード時にはオンして、抵抗制御電圧VCTRLをテスト回路4内の一対のNMOSトランジスタQ6,Q7の各ゲートに入力する。第2スイッチ対15は、テストモード時にはオフする。
図9は図8の半導体回路1dの通常動作モード時の等価回路図である。通常動作モード時は、第1スイッチ対14はオフして、第2スイッチ対15がオンし、抵抗制御電圧VCTRLがテスト回路4内の一対のNMOSトランジスタQ6,Q7の各ゲートに入力される。このような構成により、一対のNMOSトランジスタQ6,Q7は、抵抗制御電圧VCTRLに応じた抵抗値の可変抵抗器8として動作する。
図10は図8の半導体回路1dのテストモード時の等価回路図である。テストモード時には、第2スイッチ対15はオフして、第1スイッチ対14がオンし、テストパターン対ILBP, ILBNがテスト回路4内の一対のNMOSトランジスタQ6,Q7の各ゲートに入力される。このような構成により、テストパターン対ILBP, ILBNに応じたテスト信号対がアナログ回路2内の差動トランジスタ対5を通って、出力伝送線路3を伝搬する。
図8は、半導体回路1d内の各トランジスタをNMOSトランジスタで構成しているが、図6と同様に、電源電圧ノードVDDと接地ノードとの間の接続関係を逆にして、PMOSトランジスタで構成してもよい。
このように、第3の実施形態では、可変抵抗器8の代わりに、テスト回路4に機能切替器13を設けて、通常動作モード時とテストモード時で機能切替器13の機能を切り替える。具体的には、機能切替器13は、通常動作モード時にはテスト回路4内の一対のNMOSトランジスタQ6,Q7を可変抵抗器8として利用する。よって、テスト回路4の他に可変抵抗器8を設ける必要がなくなり、回路構成を簡略化できる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1、1a、1b、1c、1d 半導体回路、2 アナログ回路、3 出力伝送線路、4 テスト回路、5 差動トランジスタ対、6 電流源、7 抵抗素子、8 可変抵抗器、9 電流源、11 半導体回路、12 モード制御回路、13 機能切替器、14 第1スイッチ対、15 第2スイッチ対
Claims (18)
- 差動トランジスタ対と、前記差動トランジスタ対に直列に接続される一対の電流源と、を有する第1回路と、
前記差動トランジスタ対に対して前記電流源とは反対側に接続される一対の伝送線路と、
前記差動トランジスタ対と前記電流源との間のノードに接続され、前記一対の電流源の電流出力を停止させた状態で、少なくとも前記差動トランジスタ対と前記伝送線路に接続される後段回路との動作をテストする第2回路と、を備える、半導体回路。 - 前記第2回路は、前記差動トランジスタ対の導電型と同一の導電型の少なくとも一つのトランジスタを有する、請求項1に記載の半導体回路。
- 前記第2回路は、前記差動トランジスタ対の導電型とは異なる導電型の少なくとも一つのトランジスタを有する、請求項1に記載の半導体回路。
- 前記第2回路は、前記差動トランジスタ対の導電型とは異なる導電型の一対のトランジスタを有し、
前記第1回路内の前記差動トランジスタ対と、前記第2回路内の前記一対のトランジスタとは、フォールデットカスコード構成である、請求項3に記載の半導体回路。 - 前記第2回路は、
前記電流源にそれぞれ並列に接続される第1トランジスタ及び第2トランジスタと、
前記第1トランジスタ及び前記第2トランジスタの両ソース又はエミッタに接続される電流源と、を有し、
前記第1トランジスタ及び前記第2トランジスタのゲート又はベースには、テストモード時には一対のテストパターン対が入力され、通常動作モード時には前記第1トランジスタ及び前記第2トランジスタをオフさせる信号が入力される、請求項1乃至4のいずれか一項に記載の半導体回路。 - テストモード時に、前記差動トランジスタ対のゲート又はベースを所定の電圧に固定し、かつ前記一対の電流源の電流出力を停止させ、かつ前記第2回路から出力されたテスト信号対を、前記差動トランジスタ対を介して前記伝送線路に供給する制御を行う、第3回路を備える、請求項1乃至5のいずれか一項に記載の半導体回路。
- 前記第3回路は、通常動作モード時には、前記第2回路からの前記テスト信号対の出力を停止させ、かつ前記一対の電流源に所定の電流を出力させ、かつ前記差動トランジスタ対のゲート又はベースに入力信号対を入力させる、請求項6に記載の半導体回路。
- 前記差動トランジスタ対のうち一方のトランジスタのソース又はエミッタと、他方のトランジスタのソース又はエミッタとの間に接続される抵抗器を備え、
前記抵抗器は、通常動作モード時には抵抗値を可変可能であり、テストモード時には無限大の抵抗値に設定される、請求項1乃至7のいずれか一項に記載の半導体回路。 - 前記第2回路を、通常動作モード時には前記差動トランジスタ対の一方のソース又はエミッタと、他方のソース又はエミッタとの間に接続される可変抵抗器として用い、テストモード時には前記差動トランジスタ対と前記伝送線路に接続される後段回路との動作のテストに用いる機能切替器を備える、請求項1乃至8のいずれか一項に記載の半導体回路。
- 前記第2回路は、少なくとも一つのトランジスタを有し、
前記機能切替器は、前記トランジスタのゲート又はベースにテスト入力信号を入力するか、前記トランジスタのドレイン又はコレクタと、ソース又はエミッタとの間の抵抗値を可変させる抵抗制御電圧を入力するかを切り替える、請求項9に記載の半導体回路。 - 前記第2回路は、
前記差動トランジスタ対の各ソース又はエミッタに接続される第1トランジスタ及び第2トランジスタと、
前記第1トランジスタ及び前記第2トランジスタの両ソース又はエミッタに接続される電流源と、を有し、
前記機能切替器は、テストモード時には前記第1トランジスタ及び前記第2トランジスタのゲート又はベースにテスト信号対を入力し、前記通常動作モード時には前記第1トランジスタ及び前記第2トランジスタのゲート又はベースに前記抵抗制御電圧を入力する、請求項10に記載の半導体回路。 - 差動トランジスタ対と、前記差動トランジスタ対の各ソース又はエミッタに接続される一対の電流源と、を有する第1回路と、
前記差動トランジスタ対の各ドレイン又はコレクタに接続される一対の伝送線路と、
前記差動トランジスタ対の各ソース又はエミッタに接続され、前記一対の電流源の電流出力を停止させた状態で、少なくとも前記差動トランジスタ対と前記伝送線路に接続される後段回路との動作をテストする第2回路と、を備える、半導体回路。 - 前記第2回路は、前記差動トランジスタ対の導電型と同一の導電型の少なくとも一つのトランジスタを有する、請求項12に記載の半導体回路。
- 前記第2回路は、前記差動トランジスタ対の導電型とは異なる導電型の少なくとも一つのトランジスタを有する、請求項12に記載の半導体回路。
- 前記第2回路は、
前記差動トランジスタ対の各ソース又はエミッタに接続される第1トランジスタ及び第2トランジスタと、
前記第1トランジスタ及び前記第2トランジスタの両ソース又はエミッタに接続される電流源と、を有し、
前記第1トランジスタ及び前記第2トランジスタのゲート又はベースには、テストモード時には一対のテストパターン対が入力され、通常動作モード時には前記第1トランジスタ及び前記第2トランジスタをオフさせる信号が入力される、請求項12乃至14のいずれか一項に記載の半導体回路。 - テストモード時に、前記差動トランジスタ対のゲート又はベースを所定の電圧に固定し、かつ前記一対の電流源の電流出力を停止させ、かつ前記第2回路から出力されたテスト信号対を、前記差動トランジスタ対を介して前記伝送線路に供給する制御を行う、第3回路を備え、
前記第3回路は、通常動作モード時には、前記第2回路からの前記テストパターン対の出力を停止させ、かつ前記一対の電流源に所定の電流を出力させ、かつ前記差動トランジスタ対のゲート又はベースに入力信号対を入力させる、請求項15に記載の半導体回路。 - 前記第2回路を、通常動作モード時には前記差動トランジスタ対の一方のソース又はエミッタと、他方のソース又はエミッタとの間に接続される可変抵抗器として用い、テストモード時には前記差動トランジスタ対と前記伝送線路に接続される後段回路との動作のテストに用いる機能切替器を備える、請求項12乃至16のいずれか一項に記載の半導体回路。
- 前記第2回路は、少なくとも一つのトランジスタを有し、
前記機能切替器は、前記トランジスタのゲート又はベースにテスト入力信号を入力するか、前記トランジスタのドレイン又はコレクタと、ソース又はエミッタとの間の抵抗値を可変させる抵抗制御電圧を入力するかを切り替える、請求項17に記載の半導体回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019049083A JP2020150523A (ja) | 2019-03-15 | 2019-03-15 | 半導体回路 |
US16/569,306 US11264961B2 (en) | 2019-03-15 | 2019-09-12 | Semiconductor circuitry |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019049083A JP2020150523A (ja) | 2019-03-15 | 2019-03-15 | 半導体回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020150523A true JP2020150523A (ja) | 2020-09-17 |
Family
ID=72424760
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019049083A Pending JP2020150523A (ja) | 2019-03-15 | 2019-03-15 | 半導体回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11264961B2 (ja) |
JP (1) | JP2020150523A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112398450B (zh) * | 2019-08-13 | 2023-09-01 | 博通集成电路(上海)股份有限公司 | 功率放大器和操作功率放大器的方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006303786A (ja) | 2005-04-19 | 2006-11-02 | Kawasaki Microelectronics Kk | データ送受信回路 |
JP4620717B2 (ja) | 2007-10-15 | 2011-01-26 | 富士通株式会社 | 加入者線端局装置および折り返し試験方法 |
DE102008056562B4 (de) * | 2008-11-10 | 2016-02-04 | Atmel Corp. | Schaltung |
US8606193B2 (en) | 2008-11-13 | 2013-12-10 | Qualcomm Incorporated | RF transceiver IC having internal loopback conductor for IP2 self test |
US8026761B2 (en) * | 2010-01-26 | 2011-09-27 | Microchip Technology Incorporated | Instrumentation amplifier calibration method, system and apparatus |
US8699548B2 (en) | 2010-11-17 | 2014-04-15 | Qualcomm Incorporated | LO generation and distribution in a multi-band transceiver |
-
2019
- 2019-03-15 JP JP2019049083A patent/JP2020150523A/ja active Pending
- 2019-09-12 US US16/569,306 patent/US11264961B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20200295721A1 (en) | 2020-09-17 |
US11264961B2 (en) | 2022-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100304334B1 (ko) | 제어가능한 임피던스를 구비한 집적 회로 | |
US7924085B2 (en) | Negative analog switch design | |
US20040150430A1 (en) | Voltage mode differential driver and method | |
JP2005159803A (ja) | ゲインの可変制御可能な高周波増幅回路 | |
US9106193B2 (en) | Variable gain amplifier | |
US9467310B2 (en) | Wide common-mode range receiver | |
US11677370B2 (en) | Lower-skew receiver circuit with RF immunity for controller area network (CAN) | |
KR0159308B1 (ko) | 전자회로 | |
US7271657B2 (en) | Traveling wave amplifier | |
US7443240B2 (en) | AM intermediate frequency variable gain amplifier circuit, variable gain amplifier circuit and its semiconductor integrated circuit | |
JP2020150523A (ja) | 半導体回路 | |
US5864254A (en) | Differential amplifier circuit with enlarged range for source voltage and semiconductor device using same | |
US6911871B1 (en) | Circuit with voltage clamping for bias transistor to allow power supply over-voltage | |
JP5743983B2 (ja) | 送受切替回路、無線装置および送受切替方法 | |
US20170237415A1 (en) | Buffer circuit | |
KR100695510B1 (ko) | 차동증폭기 | |
EP3451533B1 (en) | Amplification circuit with read/write circuit | |
JP2016096497A (ja) | イコライザ回路及び半導体集積装置 | |
JP2015019328A (ja) | 増幅回路 | |
TWI842700B (zh) | 驅動電路及其操作方法 | |
TWI781598B (zh) | 放大器以及lpddr3輸入緩衝器 | |
US10530358B2 (en) | Switching circuit capable of reducing parasitic capacitance variation | |
US10382041B2 (en) | Buffer circuit | |
JP2018110142A (ja) | スイッチデバイス及びスイッチ回路 | |
US7479813B2 (en) | Low voltage circuit with variable substrate bias |