EP0523266A1 - Integrierbarer Stromspiegel - Google Patents

Integrierbarer Stromspiegel Download PDF

Info

Publication number
EP0523266A1
EP0523266A1 EP91111958A EP91111958A EP0523266A1 EP 0523266 A1 EP0523266 A1 EP 0523266A1 EP 91111958 A EP91111958 A EP 91111958A EP 91111958 A EP91111958 A EP 91111958A EP 0523266 A1 EP0523266 A1 EP 0523266A1
Authority
EP
European Patent Office
Prior art keywords
transistor
load path
connection
terminal
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP91111958A
Other languages
English (en)
French (fr)
Other versions
EP0523266B1 (de
Inventor
Martin Dipl.-Ing. Feldtkeller
Marc Simon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE59108331T priority Critical patent/DE59108331D1/de
Priority to EP19910111958 priority patent/EP0523266B1/de
Publication of EP0523266A1 publication Critical patent/EP0523266A1/de
Application granted granted Critical
Publication of EP0523266B1 publication Critical patent/EP0523266B1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/267—Current mirrors using both bipolar and field-effect technology

Definitions

  • the invention relates to an integrable current mirror circuit arrangement according to the preamble of claim 1.
  • Such a current mirror circuit arrangement is e.g. B. from Tietze Schenk semiconductor circuit technology, 8th edition 1986, p. 62 and ff.
  • Fig. 4.36 shows z. B. a current mirror with transistor diode.
  • Fig. 4.37 shows a so-called Wilson current mirror, which has a high accuracy and a high output resistance.
  • the principle of both circuits is that the current I A flowing in the output circuit is regulated as closely as possible to the current I E flowing in the input circuit.
  • Wilson current mirror in particular has a high degree of accuracy with regard to the input and output current.
  • these known current mirror circuits have a strong dependence of the output current on the output voltage or a relatively high minimum voltage, which must drop at the output for precise regulation. As a result, the output characteristics of such current mirror circuits rise relatively slowly before they reach their saturation point.
  • the object of the invention is to provide a current mirror circuit in which the output current is as independent as possible of the output voltage.
  • the principle of the invention is that means are provided which compare the voltages at the drain-source paths of the reference transistor and the output transistor and the gate voltage of the two transistors is regulated so that both drain-source voltages become the same.
  • the circuit arrangement shown in FIG. 1 has an input terminal 1 to which the supply voltage can be applied.
  • a reference current source 2 and the load path of a MOSFET 3 are connected in series between this and the ground connection.
  • a further MOSFET 4 is provided, the gate connection of which is connected to the gate connection of the MOSFET 3.
  • the two source connections of the MOSFETs 3 and 4 are connected to one another and to ground.
  • two output terminals 6 and 7 are provided, the connection 6 being connected to the drain connection of the MOSFET 4 and the connection 7 being connected to ground.
  • the output circuit can be connected to both terminals 6 and 7.
  • an operational amplifier 5 is provided, the positive input of which is connected to the drain connection of the MOSFET 3 and the negative input of which is connected to the drain connection of the MOSFET 4.
  • the output of the operational amplifier 5 is connected to the two gate connections of the two MOSFETs 3 and 4.
  • the means for comparing the drain-source voltages are shown here as operational amplifiers 5.
  • the operational amplifier 5 adjusts the gate voltage of the two transistors so that for a given drain current, which is equal to the input current I 1, the same drain voltage is present at the reference transistor as at the output transistor.
  • the current I Q in the output branch is in a fixed ratio to that even at relatively low voltages at the output terminals 6 and 7 Current I1 in the input branch, which is determined by the geometry of the transistors 3 and 4. From a certain output voltage, the output current I a of the current mirror circuit is therefore independent of the output voltage of the output circuit.
  • the first exemplary embodiment shown in FIG. 2 again has an input terminal 1 to which the supply voltage can be applied. This is in turn connected to a current source 2, which in turn is connected to ground via the load path of an npn transistor 9 and the load path of an n-channel MOSFET 3.
  • the collector connection of the npn transistor 9 is connected to the base connection of a further npn transistor 8. Its collector is connected to the input terminal 1 and its emitter to the gate terminal of the MOSFET 3.
  • the gate connection of the MOSFET 3 is connected to the gate connection of an n-channel MOSFET 4 via the load path of a p-channel MOSFET 12.
  • Another current source 11 is connected between the gate connection of the MOSFET 3 and ground.
  • a current source 14 and the emitter-collector path of a pnp transistor 10 are also connected in series between the input terminal 1 and ground.
  • the emitter connection of the pnp transistor 10 is connected to the base connection of the npn transistor 9.
  • the base connection of the pnp transistor 10 is connected to the drain connection of the n-channel MOSFET 4 and to the output terminal 6.
  • the source connection of the n-channel MOSFET 4 is connected on the one hand to ground and on the other hand to the output terminal 7.
  • the load path of a further n-channel MOSFET 13 is connected between the gate connection of the n-channel MOSFET 4 and ground.
  • the gate connection of the n-channel MOSFET 13 is connected to the gate connection of the p-channel MOSFET 12 and an input terminal 16.
  • the means for comparing the drain-source voltages from FIG. 1 are formed by the transistors 8, 9, 10 and the two current sources 11 and 14.
  • the transistor 8 provides the desired gate voltage on the two MOSFETs 3 and 4 a.
  • the exact comparison of the input or. Output voltage at the drain-source paths of the two n-channel MOSFETs 3 and 4 is achieved in that a decisive pn junction is provided for both areas. This is on the one hand the emitter base transition of transistor 9 and on the other hand the emitter base transition of transistor 10.
  • the two additional MOS transistors 12 and 13 represent an extension compared to the circuit shown in FIG. 1. These serve as changeover switches and can be connected via the z. B. digital signal can be controlled. Depending on the signal state at connection 16, either p-channel transistor 12 or n-channel MOSFET 13 is conductive. Thus, either the gate connections of the two n-channel MOSFETs 3 and 4 are connected to one another via the load path of the p-channel MOSFET 12, or the gate connection of the n-channel MOSFET 4 is connected to ground via the load path of the n-channel MOSFET 13 connected. In this way, the output current can easily be clocked.
  • the second embodiment which is shown in FIG. 3, again shows an input terminal 1 to which the supply voltage is present.
  • a current source 2 is connected on the one hand to the feeder terminal 1 and on the other hand to the emitter connection of an npn transistor 19. Its collector is connected to the collector of an npn transistor 20, the emitter of which is in turn connected to ground.
  • Between the input terminals 1 and ground is the series connection of a further current source 17 and a diode 18 connected in the direction of flow.
  • This series connection has a center tap which is connected to the base connection of the pnp transistor 19.
  • the connection terminal 1 is connected to the source connection of an enhancement p-channel MOSFET 23. Whose drain connection is connected to the emitter of a pnp transistor 22.
  • the collector terminal of the pnp transistor 22 is on the one hand with the base terminal of the npn transistor 20 and another connected to the collector terminal of an NPN transistor 21.
  • the base terminal of the NPN transistor 21 is connected to the base terminal of the NPN transistor 20.
  • the emitter connection of the npn transistor 21 is connected to the emitter connection of the npn transistor 20.
  • the collector-emitter path of an NPN transistor 24 is connected between the gate connection of the P-channel MOSFET 23 and ground.
  • the base terminal of the NPN transistor 24 is connected to the collector terminal of the first PNP transistor 19.
  • a capacitance 25 is connected between the base connection and the collector connection of the npn transistor 24.
  • a current source 26 is also connected between the input terminal 1 and the gate connection of the p-channel MOSFET 23.
  • the gate connection of the p-channel MOSFET 23 is connected to the gate connection of a p-channel enhancement MOSFET 30 via the load path of an n-channel enhancement MOSFET 27.
  • the source connection of the p-channel MOSFET 30 is in turn connected to the input terminal 1 and an output terminal 33.
  • the drain connection of the p-channel MOSFET 30 is connected on the one hand to an output terminal 32 and on the other hand to the emitter of a pnp transistor 31.
  • the base connection and collector connection of the pnp transistor 31 are short-circuited and connected to ground via a further current source 34.
  • the short-circuited base-collector path is still connected to the base connection of the pnp transistor 22.
  • the load path of a p-channel enhancement MOSFET 28 is connected between the input terminal 1 and the gate connection of the p-channel MOSFET 30.
  • the gate connection of the p-channel MOSFET 28 is connected to the gate connection of the n-channel MOSFET 27 and connected to an input terminal 29.
  • the second embodiment differs from the first in p-channel MOS technology.
  • the input current which flows over the load path of the reference transistor 23 is quasi mirrored via the current mirror arrangement consisting of the transistors 20, 21 into the branch with the reference current source 2. There it is coupled out via transistor 24.
  • the base current of the transistor 22 is compensated for by the transistor 19 and the current source 17 and diode 18 coupled to it.
  • the capacitor 25 serves to avoid vibrations of the control system.
  • the transistor 31 connected as a diode and the current source 34 protect the circuit against overvoltage. These can occur when the potential at the output terminal 32 becomes lower than the potential at the terminal 33.
  • the exemplary embodiments shown can be integrated in MOS bipolar mixing technology.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

Der integrierbare Stromspiegel weist einen Referenztransistor auf, in dessen Laststrecke der Eingangsstrom fließt und weiterhin weist er einen Ausgangstransistor auf, in dessen Laststrecke der Ausgangsstrom fließt, dessen Wert proportional dem Eingangsstrom sein soll. Hierzu sind Mittel vorgesehen, die die Spannungen an den Laststrecken der beiden Transistoren vergleichen und die Steuerspannung an den Steueranschlüssen der Transistoren so lange regeln, bis Ein- und Ausgangsspannung gleich sind. <IMAGE>

Description

  • Die Erfindung betrifft eine integrierbare Stromspiegelschaltungsanordnung gemäß dem Oberbegriff des Anspruches 1.
  • Eine derartige Stromspiegelschaltungsanordnung ist z. B. aus Tietze Schenk Halbleiterschaltungstechnik, 8. Auflage 1986, S. 62 und ff. bekannt. Auf Seite 63 zeigt Abb. 4.36 dort z. B. ein Stromspiegel mit Transistordiode. Abb. 4.37 zeigt einen sogenannten Wilson-Stromspiegel, der eine hohe Genauigkeit und einen hohen Ausgangswiderstand besitzt. Prinzip beider Schaltungen ist, daß der im Ausgangskreis fließende Strom IA möglichst gleich dem im Eingangskreis fließenden Strom IE geregelt wird.
  • Insbesondere der Wilson-Stromspiegel besitzt eine hohe Genauigkeit, was den Eingangs- bzw. Ausgangsstrom betrifft. Diese bekannten Stromspiegelschaltungen haben jedoch eine starke Abhängigkeit des Ausgangsstroms von der Ausgangsspannung oder eine relativ hohe Mindestspannung, die am Ausgang für eine genaue Regelung abfallen muß. Dadurch steigen die Ausgangskennlinien derartiger Stromspiegelschaltungen relativ langsam an, bevor sie ihren Sättigungspunkt erreichen.
  • Aufgabe der Erfindung ist es, eine Stromspiegelschaltung anzugeben, bei der der Ausgangsstrom möglichst unabhängig von der Ausgangsspannung ist.
  • Die Aufgabe wird gelöst durch die kennzeichnenden Merkmale des Anspruchs 1. Weiterbildungen sind Kennzeichen der Unteransprüche. Die Erfindung wird nachfolgend anhand von drei Figuren näher erläutert. Es zeigen
    • FIG 1
    ein Prinzipschaltbild der erfindungsgemäßen Schaltungsanordnung,
    FIG 2
    ein erstes Ausführungsbeispiel mit n-Kanal-Enhancement-MOS-Feldeffekttransistoren,
    FIG 3
    ein zweites Ausführungsbeispiel mit p-Kanal-Enhancement-MOS-Feldeffekttransistoren.
  • Prinzip der Erfindung ist, daß Mittel vorgesehen sind, die die Spannungen an den Drain-Source-Strecken des Referenztransistors und des Ausgangstransistors miteinander vergleichen und die Gatespannung der beiden Transistoren so ausgeregelt wird, daß beide Drain-Source-Spannungen gleich werden.
  • Die in FIG 1 gezeigte Schaltungsanordnung weist eine Eingangsklemme 1 auf, an der die Versorgungsspannung anlegbar ist. Zwischen dieser und dem Masseanschluß ist eine Referenzstromquelle 2 sowie die Laststrecke eines MOSFETs 3 in Reihe geschaltet. Ein weiterer MOSFET 4 ist vorgesehen, dessen Gateanschluß mit dem Gateanschluß des MOSFETs 3 verschaltet ist. Ebenso sind die beiden Sourceanschlüsse der MOSFETs 3 und 4 miteinander und mit Masse verbunden. Weiterhin sind zwei Ausgangsklemmen 6 und 7 vorgesehen, wobei der Anschluß 6 mit dem Drainanschluß des MOSFETs 4 und der Anschluß 7 mit Masse verbunden ist. An den beiden Klemmen 6 und 7 ist der Ausgangskreis anschließbar. Desweiteren ist ein Operationsverstärker 5 vorgesehen, dessen positiver Eingang mit dem Drainanschluß des MOSFETs 3 und dessen negativer Eingang mit dem Drainanschluß des MOSFETs 4 verbunden ist. Der Ausgang des Operationsverstärkers 5 ist mit den beiden Gateanschlüssen der beiden MOSFETs 3 und 4 verschaltet.
  • Die Mittel zum Vergleichen der Drain-Source-Spannungen sind hier als Operationsverstärker 5 dargestellt. Der Operationsverstärker 5 stellt die Gatespannung der beiden Transistoren so ein, daß bei einem gegebenen Drainstrom, welcher gleich dem Eingangsstrom I₁ ist, am Referenztransistor die gleiche Drainspannung anliegt wie am Ausgangstransistor. Dadurch steht schon bei relativ kleinen Spannungen an den Ausgangsklemmen 6 und 7 der Strom IQ im Ausgangszweig in einem festen Verhältnis zu dem Strom I₁ im Eingangszweig, welches durch die Geometrie der Transistoren 3 und 4 bestimmt ist. Der Ausgangsstrom Ia der Stromspiegelschaltung ist also ab einer gewissen Ausgangsspannung unabhängig von der Ausgangsspannung des Ausgangskreises.
  • Das in FIG 2 gezeigte erste Ausführungsbeispiel weist wiederum eine Eingangsklemme 1 auf, an welcher die Versorgungsspannung anlegbar ist. Diese ist wiederum mit einer Stromquelle 2 verbunden, welche ihrerseits über die Laststrecke eines npn-Transistors 9 sowie der Laststrecke eines n-Kanal-MOSFETs 3 mit Masse verschaltet ist. Der Kollektoranschluß des npn-Transistors 9 ist mit dem Basisanschluß eines weiteren npn-Transistors 8 verbunden. Dessen Kollektor ist mit der Eingangsklemme 1 und sein Emitter mit dem Gateanschluß des MOSFETs 3 verschaltet. Weiterhin ist der Gateanschluß des MOSFET 3 über die Laststrecke eines p-Kanal-MOSFETs 12 mit dem Gateanschluß eines n-Kanal-MOSFETs 4 verbunden. Zwischen Gateanschluß des MOSFET 3 und Masse ist eine weitere Stromquelle 11 geschaltet. Zwischen der Eingangsklemme 1 und Masse ist weiterhin eine Stromquelle 14 sowie die Emitter-Kollektorstrecke eines pnp-Transistors 10 in Reihe geschaltet. Der Emitteranschluß des pnp-Transistors 10 ist mit dem Basisanschluß des npn-Transistors 9 verschaltet. Der Basisanschluß des pnp-Transistors 10 ist mit dem Drainanschluß des n-Kanal-MOSFETs 4 und mit der Ausgangsklemme 6 verbunden. Der Sourceanschluß des n-Kanal-MOSFETs 4 ist zum einen mit Masse und zum anderen mit der Ausgangsklemme 7 verschaltet. Schließlich ist zwischen den Gateanschluß des n-Kanal-MOSFETs 4 und Masse die Laststrecke eines weiteren n-Kanal-MOSFETs 13 geschaltet. Der Gateanschluß des n-Kanal-MOSFETs 13 ist mit dem Gateanschluß des p-Kanal-MOSFETs 12 sowie einer Eingangsklemme 16 verbunden.
  • Die Mittel zum Vergleichen der Drain-Source-Spannungen aus FIG 1 werden in dieser Ausführungsform durch die Transistoren 8, 9, 10 sowie die beiden Stromquellen 11 und 14 gebildet. Der Transistor 8 stellt die gewünschte Gatespannung an den beiden MOSFETs 3 und 4 ein. Der genaue Vergleich der Eingangs-bzw. Ausgangsspannung an den Drain-Source-Strecken der beiden n-Kanal-MOSFETs 3 und 4 wird dadurch erreicht, daß für beide Bereiche jeweils ein entscheidender pn-Übergang vorgesehen ist. Dieser ist zum einen der Emitter-Basisübergang des Transistors 9 sowie zum anderen der Emitter-Basisübergang des Transistors 10.
  • Eine Erweiterung gegenüber der in FIG 1 gezeigten Schaltung stellen die beiden zusätzlichen MOS-Transistoren 12 und 13 dar. Diese dienen als Umschalter und können über das am Anschluß 16 anliegende z. B. digitale Signal angesteuert werden. Je nach Signalzustand am Anschluß 16 ist entweder der p-Kanal-Transistor 12 oder der n-Kanal-MOSFET 13 leitend. Somit sind entweder die Gateanschlüsse der beiden n-Kanal-MOSFETs 3 und 4 über die Laststrecke des p-Kanal-MOSFETs 12 miteinander verbunden oder der Gateanschluß des n-Kanal-MOSFETs 4 ist über die Laststrecke des n-Kanal-MOSFETs 13 mit Masse verbunden. Auf diese Weise kann der Ausgangsstrom einfach getaktet werden.
  • Die zweite Ausführungsform, welche in FIG 3 dargestellt ist, zeigt wiederum eine Eingangsklemme 1, an welcher die Versorgungsspannung anliegt. Eine Stromquelle 2 ist zum einen mit der Einzugsklemme 1 und zum anderen mit dem Emitteranschluß eines npn-Transistors 19 verschaltet. Dessen Kollektor ist mit dem Kollektor eines npn-Transistors 20 verschaltet, dessen Emitter wiederum mit Masse verbunden ist. Zwischen den Eingangsklemmen 1 und Masse liegt die Serienschaltung einer weiteren Stromquelle 17 sowie einer in Flußrichtung geschalteten Diode 18. Diese Reihenschaltung weist einen Mittelabgriff auf, der mit dem Basisanschluß des pnp-Transistors 19 verbunden ist. Weiterhin ist die Anschlußklemme 1 mit dem Sourceanschluß eines Enhancement-p-Kanal-MOSFET 23 verbunden. Dessen Drainanschluß ist mit dem Emitter eines pnp-Transistors 22 verschaltet. Der Kollektoranschluß des pnp-Transistors 22 ist zum einen mit dem Basisanschluß des npn-Transistors 20 und zum anderen mit dem Kollektoranschluß eines npn-Transistors 21 verschaltet. Der Basisanschluß des npn-Transistors 21 ist mit dem Basisanschluß des npn-Transistors 20 verbunden. Ebenso ist der Emitteranschluß des npn-Transistors 21 mit dem Emitteranschluß des npn-Transistors 20 verbunden. Zwischen den Gateanschluß des P-Kanal-MOSFETs 23 und Masse ist die Kollektor-Emitterstrecke eines npn-Transistors 24 geschaltet. Der Basisanschluß des npn-Transistors 24 ist mit dem Kollektoranschluß des ersten pnp-Transistors 19 verbunden. Zwischen Basisanschluß und Kollektoranschluß des npn-Transistors 24 ist eine Kapazität 25 geschaltet. Zwischen der Eingangsklemme 1 und dem Gateanschluß des p-Kanal-MOSFETs 23 ist weiterhin eine Stromquelle 26 geschaltet. Der Gateanschluß des p-Kanal-MOSFETs 23 ist über die Laststrecke eines n-Kanal-Enhancement-MOSFETs 27 mit dem Gateanschluß eines p-Kanal-Enhancement-MOSFET 30 verbunden. Der Sourceanschluß des p-Kanal-MOSFETs 30 ist wiederum mit der Eingangsklemme 1 und einer Ausgangsklemme 33 verschaltet. Der Drainanschluß des p-Kanal-MOSFETs 30 ist zum einen mit einer Ausgangsklemme 32 und zum anderen mit dem Emitter eines pnp-Transistors 31 verbunden. Basisanschluß und Kollektoranschluß des pnp-Transistors 31 sind kurzgeschlossen und über eine weitere Stromquelle 34 mit Masse verschaltet. Die kurzgeschlossene Basis-Kollektorstrecke ist weiterhin mit dem Basisanschluß des pnp-Transistors 22 verbunden. Letztlich ist zwischen der Eingangsklemme 1 und dem Gateanschluß des p-Kanal-MOSFETs 30 die Laststrecke eines p-Kanal-Anhancement-MOSFET 28 geschaltet. Der Gateanschluß des p-Kanal-MOSFETs 28 ist mit dem Gateanschluß des n-Kanal-MOSFETs 27 verschaltet und mit einer Eingangsklemme 29 verbunden.
  • Aus schaltungstechnischen Gründen unterscheidet sich die zweite Ausführungsform in p-Kanal-MOS-Technik von der ersten. So wird in diesem Fall quasi der Eingangsstrom, welcher über die Laststrecke des Referenztransistors 23 fließt über die Stromspiegelanordnung bestehend aus den Transistoren 20, 21 in den Zweig mit der Referenzstromquelle 2 gespiegelt. Dort wird er über den Transistor 24 ausgekoppelt. Der Basisstrom des Transistors 22 wird durch den Transistor 19 sowie die an ihn angekoppelte Stromquelle 17 und Diode 18 kompensiert. Der Kondensator 25 dient dazu, Schwingungen des Regelsystems zu vermeiden. Der als Diode geschaltete Transistor 31 sowie die Stromquelle 34 schützen die Schaltung vor Überspannung. Diese können auftreten, wenn das Potential an der Ausgangsklemme 32 niedriger als das Potential an der Klemme 33 wird.
  • Die gezeigten Ausführungsbeispiele sind in MOS-Bipolar-Mischtechnologie integrierbar.

Claims (6)

  1. Integrierbare Stromspiegelschaltungsanordnung mit einer Referenzstromquelle (2) und mit zwei Transistoren (3, 4; 23, 30), deren Steueranschlüsse miteinander verbunden sind und deren Sourceanschlüsse miteinander verbunden sind, wobei die Laststrecke des ersten Transistors (3; 23) mit dem Strom (I₁) der Referenzstromquelle (2) beaufschlagt wird und die Laststrecke des zweiten Transistors (4; 30) einen Teil des Ausgangskreises bildet, durch den der gespiegelte Strom (IQ) fließt,
    dadurch gekennzeichnet,
    daß Mittel (5) vorgesehen sind, die die Spannungen an den Laststrecken der Transistoren (3, 4; 23, 30) vergleichen und ein Ausgangssignal erzeugen, welches den Steueranschlüssen der beiden Transistoren (3, 4; 23, 30) zugeführt wird.
  2. Integrierbare Stromspiegelschaltungsanordnung nach Anspruch 1,
    dadurch gekennzeichnet,
    daß
    - die Laststrecken der beiden Transistoren (3, 4) einerseits mit Masse verbunden sind,
    - die Laststrecke des ersten Transistors (3) andererseits über die Laststrecke eines dritten Transistors (9) mit dem ersten Anschluß der Referenzstromquelle (2) verbunden ist,
    - der zweite Anschluß der Referenzstromquelle (2) mit einer Versorgungsklemme (1) verbunden ist,
    - zwischen der Versorgungsklemme (1) und Masse die Reihenschaltung aus einer zweiten Stromquelle (14) und der Laststrecke eines vierten Transistors (10) liegt,
    - der Mittelabgriff der Reihenschaltung mit dem Steueranschluß des dritten Transistors (9) verbunden ist,
    - ein Abgriff zwischen Referenzstromquelle (2) und Laststrecke des dritten Transistors (9) vorgesehen ist, der mit dem Steueranschluß eines fünften Transistors (8) verbunden ist,
    - die Laststrecke des fünften Transistors (8) zwischen der Versorgungsklemme (1) und den Steueranschlüssen des ersten und zweiten Transistors (3, 4) geschaltet ist,
    - zwischen den Steueranschlüssen des ersten und zweiten Transistors (3, 4) und Masse eine dritte Stromquelle (11) geschaltet ist,
    - der Steueranschluß des vierten Transistors (10) mit dem anderen Anschluß der Laststrecke des zweiten Transistors (4) verbunden ist.
  3. Integrierbare Stromspiegelschaltungsanordnung nach Anspruch 2,
    dadurch gekennzeichnet,
    daß der ersten und zweite Transistor (3, 4) als MOSFET und die übrigen Transistoren (8, 9, 10) in bipolarer Technologie ausgebildet sind.
  4. Integrierbare Stromspiegelschaltungsanordnung nach Anspruch 1,
    dadurch gekennzeichnet,
    daß
    - die Laststrecken der beiden Transistoren (23, 30) mit einer Versorgungsspannungsklemme (1) verbunden sind,
    - zwischen Laststrecke des ersten Transistors (23) und Masse die Laststrecke eines sechsten Transistors (22) sowie der Eingangskreis eines Stromspiegels (20, 21) in Reihe geschaltet ist,
    - zwischen Versorgungsspannungsklemme (1) und Masse die Referenzstromquelle (2), die Laststrecke eines siebten Transistors (19) sowie der Ausgangskreis des Stromspiegels (20) in Reihe geschaltet sind,
    - zwischen Versorgungsspannungsklemme (1) und Masse eine vierte Stromquelle (17) und eine Diode (18) in Flußrichtung in Reihe geschaltet sind, wobei die Reihenschaltung einen Mittelabgriff aufweist, der mit dem Steueranschluß des sechsten Transistors (22) verbunden ist,
    - zwischen Laststrecke des zweiten Transistors (30) und Masse eine Diode (31) in Durchlaßrichtung und eine fünfte Stromquelle (34) in Reihe geschaltet sind, wobei die Reihenschaltung einen Mittelabgriff aufweist, der mit dem Steueranschluß des sechsten Transistors (22) verbunden ist,
    - zwischen den Steueranschlüssen des ersten und zweiten Transistors (23, 30) und Masse die Laststrecke eines achten Transistors (24) geschaltet ist, dessen Steueranschluß mit dem Mittelabgriff der Reihenschaltung aus Laststrecke des siebten Transistors (19) und des Ausgangskreises des Stromspiegels (20, 21) verbunden ist,
    - zwischen den Steueranschlüssen des ersten und zweiten Transistors (23, 30) und der Versorgungsklemme (1) eine sechste Stromquelle (26) geschaltet ist.
  5. Integrierbare Stromspiegelschaltungsanordnung nach Anspruch 4,
    dadurch gekennzeichnet,
    daß erster und zweiter Transistor (23, 30) als Enhancement-MOSFET und die übrigen Transistoren (19, 20, 21, 22, 24) in bipolarer Technik ausgebildet sind.
  6. Integrierbare Stromspiegelschaltungsanordnung nach einem der vorangegangenen Anspruche,
    dadurch gekennzeichnet,
    daß zwischen dem Steueranschluß des zweiten Transistors (4; 30) und seinem Sourceanschluß ein Umschalter (12, 13; 27, 28) vorgesehen ist, wobei der Mittelkontakt des Umschalters (12, 13; 27, 28) mit dem Steueranschluß des zweiten Transistors (4; 30) verbunden ist und der erste Umschaltkontakt mit dem Steueranschluß des ersten Transistors und der zweite Umschaltkontakt mit dem Sourceanschluß des zweiten Transistors (4; 30) verbunden ist.
EP19910111958 1991-07-17 1991-07-17 Integrierbarer Stromspiegel Expired - Lifetime EP0523266B1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE59108331T DE59108331D1 (de) 1991-07-17 1991-07-17 Integrierbarer Stromspiegel
EP19910111958 EP0523266B1 (de) 1991-07-17 1991-07-17 Integrierbarer Stromspiegel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP19910111958 EP0523266B1 (de) 1991-07-17 1991-07-17 Integrierbarer Stromspiegel

Publications (2)

Publication Number Publication Date
EP0523266A1 true EP0523266A1 (de) 1993-01-20
EP0523266B1 EP0523266B1 (de) 1996-11-06

Family

ID=8206940

Family Applications (1)

Application Number Title Priority Date Filing Date
EP19910111958 Expired - Lifetime EP0523266B1 (de) 1991-07-17 1991-07-17 Integrierbarer Stromspiegel

Country Status (2)

Country Link
EP (1) EP0523266B1 (de)
DE (1) DE59108331D1 (de)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5285148A (en) * 1991-08-23 1994-02-08 Deutsche Itt Industries Gmbh Current-regulating circuit having parallel control paths
EP0715239A1 (de) * 1994-11-30 1996-06-05 STMicroelectronics S.r.l. Hochgenauer Stromspiegel für niedrige Versorgungsspannung
EP0733960A2 (de) * 1995-03-20 1996-09-25 Motorola, Inc. Präzisionsstrombegrenzerschaltung
US9961729B1 (en) 2017-03-21 2018-05-01 Dialog Semiconductor (Uk) Limited Trimming system and method for regulated current mirrors
CN114089804A (zh) * 2020-08-25 2022-02-25 意法半导体(鲁塞)公司 用于电子电路供电的设备和方法
EP3961345A1 (de) * 2020-08-25 2022-03-02 STMicroelectronics (Rousset) SAS Stromzufuhr zu einem elektronischen schaltkreis
US20220066494A1 (en) * 2020-08-25 2022-03-03 Stmicroelectronics (Rousset) Sas Device and method for electronic circuit power
US11768512B2 (en) 2019-12-12 2023-09-26 Stmicroelectronics (Rousset) Sas Method of smoothing a current consumed by an integrated circuit, and corresponding device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4647841A (en) * 1985-10-21 1987-03-03 Motorola, Inc. Low voltage, high precision current source
DE3611548A1 (de) * 1986-04-05 1987-10-08 Telefunken Electronic Gmbh Stromspiegelschaltung
DE3913446A1 (de) * 1988-09-02 1990-03-15 Siemens Ag Stromspiegel
EP0403195A1 (de) * 1989-06-12 1990-12-19 Inmos Limited Stromspiegelschaltung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4647841A (en) * 1985-10-21 1987-03-03 Motorola, Inc. Low voltage, high precision current source
DE3611548A1 (de) * 1986-04-05 1987-10-08 Telefunken Electronic Gmbh Stromspiegelschaltung
DE3913446A1 (de) * 1988-09-02 1990-03-15 Siemens Ag Stromspiegel
EP0403195A1 (de) * 1989-06-12 1990-12-19 Inmos Limited Stromspiegelschaltung

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5285148A (en) * 1991-08-23 1994-02-08 Deutsche Itt Industries Gmbh Current-regulating circuit having parallel control paths
EP0529118B1 (de) * 1991-08-23 1996-10-23 Deutsche ITT Industries GmbH Stromregelschaltung
EP0715239A1 (de) * 1994-11-30 1996-06-05 STMicroelectronics S.r.l. Hochgenauer Stromspiegel für niedrige Versorgungsspannung
EP0733960A2 (de) * 1995-03-20 1996-09-25 Motorola, Inc. Präzisionsstrombegrenzerschaltung
EP0733960A3 (de) * 1995-03-20 1998-03-11 Motorola, Inc. Präzisionsstrombegrenzerschaltung
KR100446996B1 (ko) * 1995-03-20 2004-11-26 모토로라 인코포레이티드 정밀전류제한회로
DE102017204718B4 (de) 2017-03-21 2021-12-23 Dialog Semiconductor (Uk) Limited Abgleichsystem und Verfahren für regulierte Stromspiegel
DE102017204718A1 (de) * 2017-03-21 2018-09-27 Dialog Semiconductor (Uk) Limited Abgleichsystem und Verfahren für regulierte Stromspiegel
US9961729B1 (en) 2017-03-21 2018-05-01 Dialog Semiconductor (Uk) Limited Trimming system and method for regulated current mirrors
US11768512B2 (en) 2019-12-12 2023-09-26 Stmicroelectronics (Rousset) Sas Method of smoothing a current consumed by an integrated circuit, and corresponding device
CN114089804A (zh) * 2020-08-25 2022-02-25 意法半导体(鲁塞)公司 用于电子电路供电的设备和方法
EP3961345A1 (de) * 2020-08-25 2022-03-02 STMicroelectronics (Rousset) SAS Stromzufuhr zu einem elektronischen schaltkreis
US20220066494A1 (en) * 2020-08-25 2022-03-03 Stmicroelectronics (Rousset) Sas Device and method for electronic circuit power
FR3113777A1 (fr) * 2020-08-25 2022-03-04 Stmicroelectronics (Rousset) Sas Alimentation de circuit électronique
FR3113776A1 (fr) * 2020-08-25 2022-03-04 Stmicroelectronics (Rousset) Sas Alimentation de circuit électronique
US11698651B2 (en) 2020-08-25 2023-07-11 Stmicroelectronics (Rousset) Sas Device and method for electronic circuit power
US11829178B2 (en) * 2020-08-25 2023-11-28 Stmicroelectronics (Rousset) Sas Device and method for protecting confidential data in an electronic circuit powered by a power supply

Also Published As

Publication number Publication date
EP0523266B1 (de) 1996-11-06
DE59108331D1 (de) 1996-12-12

Similar Documents

Publication Publication Date Title
DE60102486T2 (de) Verstärker mit mehreren spannungsversorgungen und dynamischer spannungssteuerung
DE10000224B4 (de) Leistungsverstärker mit einer Schutzschaltung
EP1321843B1 (de) Stromquellenschaltung
EP0226721B1 (de) Schaltbare bipolare Stromquelle
DE102010006865B4 (de) Stromquelle, Stromquellenanordnung und deren Verwendung
EP0579686B1 (de) Wandlerschaltung
DE4444623A1 (de) Schaltungsanordnung zur Laststromregelung eines Leistungs-MOSFET
EP0523266B1 (de) Integrierbarer Stromspiegel
EP0216265B1 (de) Schaltungsanordnung zur Erzeugung einer Referenzspannung mit vorgebbarer Temperaturdrift
EP0499657B1 (de) Integrierbarer Shunt-Regler
DE19533768C1 (de) Stromtreiberschaltung mit Querstromregelung
EP0570820B1 (de) Schaltbare Stromquellenschaltung und Verwendung einer solchen in einer Phasendetektoranordnung
DE4429716C1 (de) Schaltungsanordnung zur Strombegrenzung
EP1099308B1 (de) Treiberschaltung
EP0642217B1 (de) Gegentaktendstufe mit einer Einstellung des Querstroms der Gegentaktendstufe
EP0990199B1 (de) Reglervorrichtung
EP0277377A1 (de) Schaltungsanordnung zur Bildung eines begrenzten Stromes
DE2820416A1 (de) Schalterkeis
DE3901560C2 (de)
DE10134450A1 (de) Umschaltbare Stromquelle
EP0412566A2 (de) Integrierbarer Differenzverstärker
DE3715731C2 (de)
EP0821472B1 (de) Schaltungsanordnung zur Einstellung des Arbeitspunktes
DE60034131T2 (de) Treiber für einen externen Feldeffekttransistor mit hoher Genauigkeit und Gate-Spannungsschutz
DE4409095C2 (de) Regelschaltung zur Erzeugung einer geregelten Spannung

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): DE FR GB IT NL SE

17P Request for examination filed

Effective date: 19930701

17Q First examination report despatched

Effective date: 19950208

GRAG Despatch of communication of intention to grant

Free format text: ORIGINAL CODE: EPIDOS AGRA

GRAH Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOS IGRA

GRAH Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOS IGRA

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): DE FR GB IT NL SE

REF Corresponds to:

Ref document number: 59108331

Country of ref document: DE

Date of ref document: 19961212

ET Fr: translation filed
ITF It: translation for a ep patent filed

Owner name: STUDIO JAUMANN

GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)

Effective date: 19970123

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed
PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 20010705

Year of fee payment: 11

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: SE

Payment date: 20010717

Year of fee payment: 11

Ref country code: NL

Payment date: 20010717

Year of fee payment: 11

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 20010724

Year of fee payment: 11

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20010919

Year of fee payment: 11

REG Reference to a national code

Ref country code: GB

Ref legal event code: IF02

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20020717

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20020718

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: NL

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20030201

Ref country code: DE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20030201

EUG Se: european patent has lapsed
GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20020717

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20030331

NLV4 Nl: lapsed or anulled due to non-payment of the annual fee

Effective date: 20030201

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES;WARNING: LAPSES OF ITALIAN PATENTS WITH EFFECTIVE DATE BEFORE 2007 MAY HAVE OCCURRED AT ANY TIME BEFORE 2007. THE CORRECT EFFECTIVE DATE MAY BE DIFFERENT FROM THE ONE RECORDED.

Effective date: 20050717