DE102008030032A1

DE102008030032A1 - Integrierte Halbleiterschaltung, Smartcard und Hacking-Detektionsverfahren

Info

Publication number: DE102008030032A1
Application number: DE102008030032A
Authority: DE
Inventors: Seung-Won Seongnam Lee
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2007-06-14
Filing date: 2008-06-12
Publication date: 2009-01-08
Anticipated expiration: 2028-06-13
Also published as: US7932725B2; KR20080110089A; DE102008030032B4; KR100911379B1; US20080309396A1

Abstract

Eine integrierte Halbleiterschaltung umfasst einen Vorladekondensator (C1), der mit einem vorgeladenen Überprüfungsknoten (CHK) verbunden ist, einen Sensorkondensator (C3), der dazu ausgebildet ist, den Vorladekondensator (C1) zu entladen, wenn der Sensorkondensator (C3) freigelegt ist, und einen Detektor, der dazu ausgebildet ist, periodisch basierend auf einer Spannung des Überprüfungsknotens (CHK) zu detektieren, ob der Sensorkondensator (C3) freigelegt ist.

Description

Die vorliegende Erfindung betrifft eine integrierte Halbleiterschaltung, eine Smartcard und ein Hacking-Detektionsverfahren für eine integrierte Halbleiterschaltung.
Seit dem Erscheinen der Kreditkarte in den 1920er-Jahren kamen eine Reihe von elektronischen Informationskarten hinzu, wie Bankkarten (oder Geldkarten), Kreditkarten, Identifikationskarten, Kundenkarten und dergleichen. Unlängst erreichten Chipkarten, auch IC(Integrated Circuit)-Karten, die so genannt werden, weil sie einen in der Karte integrierten Mikrochip aufweisen, wegen ihrer Bequemlichkeit, Stabilität und vielfältigen Anwendungen Beliebtheit.
Allgemein beinhalten IC-Karten ein dünnes Halbleiterbauelement, das auf einer Kunststoffkarte von etwa der gleichen Größe wie eine Kreditkarte angeordnet ist. Im Vergleich zu einer herkömmlichen Kreditkarte, die einen Magnetstreifen beinhaltet, zeigen die IC-Karten verschiedene Vorteile wie hohe Stabilität, Schreibschutz der Daten und hohe Sicherheit. Aus diesem Grund wurden IC-Karten als Multimediainformationsmedien der nächsten Generation verbreitet angenommen.
IC-Karten können grob in kontaktbehaftete Chipkarten, kontaktlose Chipkarten (CICC) und RCCC(Remote Coupling Communication Card)-Karten klassifiziert werden. CICCs, wie sie von AT&T Inc. entwickelt wurden, erreichen eine Abtastdistanz von 1/2 Zoll. Die RCCCs können in einem Abstand von ungefähr 700 cm gelesen werden und sind als ISO DIS 10536 standardisiert.
Es ist möglich, IC-Karten entweder als Smartcard oder als Speicherkarte zu klassifizieren. Die Smartcard ist eine IC-Karte mit einem eingesetzten Mikroprozessor und die Speicherkarte ist eine IC-Karte ohne Mikroprozessor. Die Smartcard kann eine Zentraleinheit (CPU), EEPROM zum Speichern von Anwendungsprogrammen, ROM, RAM und dergleichen beinhalten. Die Smartcard kann eine hohe Zuverlässigkeit/Sicherheit, Großvolumendatenspeicherung, Funktionen einer elektronischen Geldbörse (E-Purse) oder elektronischen Brieftasche, die Fähigkeit zur Speicherung verschiedener Anwendungen und dergleichen aufweisen. Die Smartcard wird auch in der bidirektionalen Kommunikation, dezentralen Verarbeitung, Finanzen und dergleichen angewendet. Solche Dienste sind in einer Karte integriert.
Der Erfindung liegt die technische Aufgabe zugrunde, eine integrierte Halbleiterschaltung, eine Smartcard und ein Hacking-Detektionsverfahren für eine integrierte Halbleiterschaltung zur Verfügung zu stellen, die detektieren können, ob integrierte Schaltungsbauteile gehackt worden sind.
Die Erfindung löst diese Aufgabe durch eine integrierte Halbleiterschaltung mit den Merkmalen des Anspruchs 1, eine Smartcard mit den Merkmalen des Anspruchs 19 und ein Hacking-Detektionsverfahren mit den Merkmalen des Anspruchs 20.
Beispielhafte Ausführungsformen der vorliegenden Erfindung sind darauf gerichtet, ein System zur Verfügung zu stellen, das dazu ausgebildet ist, zu detektieren, ob Bauelemente der integrierten Schaltung gehackt worden sind. Hierbei wird der Ausdruck "gehackt" in der Bedeutung verwendet, dass die Unversehrtheit (Integrität) des IC verletzt ist, zum Beispiel durch vorsätzlichen Angriff.
Ein Aspekt der vorliegenden Erfindung ist darauf gerichtet, eine integrierte Halbleiterschaltung zur Verfügung zu stellen, die einen Vorladekondensator, der mit einem vorgeladenen Überprüfungsknoten verbunden ist, einen Sensorkondensator, der dazu ausgebildet ist, den Vorladekondensator zu entladen, und einen Detektor umfasst, der dazu ausgebildet ist, basierend auf einer Spannung des Überprüfungsknotens nachdem eine vorgegebene Zeit vergangen ist zu detektieren, ob der Sensorkondensator freigelegt ist.
Ein Aspekt der vorliegenden Erfindung ist darauf gerichtet, ein Hacking-Detektionsverfahren für eine integrierte Halbleiterschaltung zur Verfügung zu stellen, das die Schritte umfasst: Vorladen eines Vorladekondensators und eines Referenzvorladekondensators, Entladen des Vorladekondensators mittels eines Sensorkondensators, Entladen des Referenzvorladekondensators mittels eines Referenzkondensators und Bestimmen, dass die integrierte Halbleiterschaltung gehackt ist, wenn Mengen von verbleibender Ladung auf dem Referenzkondensator und dem Vorladekondensator größer sind als eine vorgegebene Menge.
Vorteilhafte Ausführungsformen der Erfindung, die unten ausführlicher beschrieben werden, sind in den Zeichnungen gezeigt. Es zeigt:
1 ein Diagramm einer Hacking-Detektorschaltung in einer integrierten Halbleiterschaltung gemäß einer beispielhaften Ausführungsform der vorliegenden Erfindung,
2A ein Diagramm einer in 1 dargestellten Hacking-Detektorschaltung,
2B ein Diagramm einer Layout-Struktur eines in 1 dargestellten Sensorkondensators und eines Referenzkondensators,
3 ein Zeitdiagramm zur Beschreibung eines Betriebs einer in 1 dargestellten Hacking-Detektorschaltung,
4 ein Flussdiagramm zur Beschreibung eines Betriebs einer in 1 dargestellten Hacking-Detektorschaltung,
5 ein Schaltbild einer Hacking-Detektorschaltung gemäß einer beispielhaften Ausführungsform der vorliegenden Erfindung und
6 ein Blockdiagramm einer Smartcard mit einer Hacking-Detektorschaltung gemäß einer beispielhaften Ausführungsform der vorliegenden Erfindung.
Beispielhafte Ausführungsformen der vorliegenden Erfindung werden unten ausführlicher mit Bezug zu den begleitenden Zeichnungen beschrieben, die eine Flash-Speichereinrichtung als ein Beispiel zur Erläuterung der Struktur- und Funktionsmerkmale zeigt.
1 ist ein Diagramm, das eine Hacking-Detektorschaltung in einer integrierten Halbleiterschaltung gemäß einer beispielhaften Ausführungsform der vorliegenden Erfindung zeigt.
Mit Bezug zu 1 kann eine Hacking-Detektorschaltung 100 einen Detektionssignalgenerator 110, eine Entladeschaltung 130, einen Sensorkondensator C3 und einen Inverter 150 beinhalten. Der Detektionssignalgenerator 110 kann ein UND-Gatter 111, einen Inverter 121, einen Puffer 112, einen PMOS-Transistor 113, einen Vorladekondensator C1, eine Vorladeschaltung 115 und einen Referenzsignalgenerator 120 aufweisen. Der PMOS-Transistor 113 ist zwischen eine Versorgungsspannung VDD und einen Überprüfungsknoten CHK eingeschleift und wird durch ein Signal S1 vom Referenzsignalgenerator 120 angesteuert. Der Vorladekondensator C1 ist zwischen den Überprüfungsknoten CHK und eine Massespannung eingeschleift. Der Puffer 112 ist mit dem Überprüfungsknoten CHK verbunden und gibt in Abhängigkeit von einer Spannung des Überprüfungsknotens CHK ein Prüfsignal CHK_DET aus. Die Entladeschaltung 130 ist zwischen den Detektionssignalgenerator 110 und den Sensorkondensator C3 eingeschleift und weist NMOS-Transistoren 131 und 132 auf. Der NMOS-Transistor 131 ist zwischen den Überprüfungsknoten CHK und einen Knoten N11 eingeschleift und wird durch ein erstes Taktsignal CLK1 angesteuert. Der Sensorkondensator C3 ist zwischen Knoten N11 und N12 eingeschleift. Der NMOS-Transistor 132 ist zwischen den Knoten N11 und eine Massespannung eingeschleift und wird durch ein zweites Taktsignal CLK2 angesteuert. Der Inverter 150 invertiert das erste Taktsignal CLK1 und der Knoten N12 ist mit einem Ausgang des Inverters 150 verbunden.
Der Referenzsignalgenerator 120 beinhaltet einen Puffer 122, einen PMOS-Transistor 123, einen Referenzvorladekondensator C2, NMOS-Transistoren 124 und 125 und einen Referenzkondensator C4. Der PMOS-Transistor 123 ist zwischen eine Versorgungsspannung VDD und einen Referenzknoten REF eingeschleift und wird durch ein Signal S1 angesteuert. Der Referenzvorladekondensator C2 ist zwischen den Referenzknoten REF und einen Masseknoten eingeschleift. Der Puffer 122 spricht auf eine Spannung des Referenzknotens REF an und gibt das Signal S1 aus. Der Inverter 121 invertiert das Signal S1 vom Puffer 122 und gibt das invertierte Signal als Referenzsignal REF_DET aus. Der NMOS-Transistor 124 ist zwischen den Referenzknoten REF und einen Knoten N21 eingeschleift und wird durch das erste Taktsignal CLK1 angesteuert. Der NMOS-Transistor 125 ist zwischen den Knoten N21 und eine Massespannung eingeschleift und wird durch das zweite Taktsignal CLK2 angesteuert. Ein Ausgang eines Inverters 150 ist sowohl mit dem Knoten N12 wie dem Knoten N22 verbunden.
Der Vorladekondensator C1 und der Referenzvorladekondensator C2 können so ausgelegt sein, dass sie die gleiche Kapazität aufweisen. Ferner können die Kondensatoren C1 und C2 so ausgebildet sein, dass sie ausreichend mehr Kapazität aufweisen, als die Kapazität des Sensorkondensators C3 und des Referenzkondensators C4.
Die Vorladeschaltung 115 ist dazu ausgebildet, den Überprüfungsknoten CHK und den Referenzknoten REF in einem Anfangszustand vorzuladen. Das UND-Gatter 111 empfängt das Überprüfungssignal CHK und das Referenzsignal REF_DET und gibt ein Detektionssignal DET aus.
2A ist ein Diagramm, das eine Ausbildung einer in 1 dargestellten Hacking-Detektorschaltung zeigt, und 2B ist ein Diagramm, das eine Layout-Struktur eines in 1 dargestellten Sensorkondensators und eines Referenzkondensators zeigt.
Wie in den 2A und 2B dargestellt ist, ist eine Hacking-Detektorschaltung 100 in einer integrierten Halbleiterschaltung 200 angeordnet. Die integrierte Halbleiterschaltung 200 kann eine Mehrzahl von Hacking-Detektorschaltungen 100 beinhalten, um eine Detektion von Hacking zu erleichtern.
Die integrierte Halbleiterschaltung 200, zum Beispiel eine Smartcard, soll Daten sicher speichern. Die Datenintegrität kann beeinträchtigt werden, wenn Versuche unternommen werden, in unerlaubter Weise auf die Daten in der integrierten Halbleiterschaltung 200 Zugriff zu nehmen. Dementsprechend suchen beispielhafte Ausführungsformen der vorliegenden Erfindung die Unversehrtheit (Integrität) der integrierten Schaltung zu überwachen. Ein Ansatz zum Zugreifen auf Daten von einer integrierten Schaltung in unzulässiger Weise beinhaltet ein Entfernen eines Siliciumoxidfilms, der einer Chipoberfläche bedeckt, und ein Freilegen einer metallischen Leitung auf einer Chipoberfläche. Die metallische Leitung kann dann zum Beispiel unter Verwendung eines Oszilloskops überwacht werden. Dieser Vorgang wird als "Decapsulation" bezeichnet. Um zu verhindern, dass interne Chipsignale überwacht werden, kann die Hacking-Detektorschaltung 100 gemäß einer beispielhaften Ausführungsform der vorliegenden Erfindung ein Detektionssignal DET aktivieren, das angibt, ob ein Chip decapsuliert ist. Wenn die Anzahl an Hacking-Detektorschaltungen 100 erhöht ist, ist es möglich, genau zu detektieren, ob die integrierte Halbleiterschaltung 200 von unerlaubten Benutzern gehackt ist.
Eine Layout-Struktur 210 eines Sensorkondensators C3 und eines Referenzkondensators C4 ist in 2B dargestellt. Der Sensorkondensator C3 weist eine erste Elektrode 211 auf, die mit dem Knoten Nil verbunden ist, und eine zweite Elektrode 212 auf, die mit dem Knoten N12 verbunden ist. Der Referenzkondensator C4 weist eine erste Elektrode 213 auf, die mit dem Knoten N21 verbunden ist und eine zweite Elektrode 214 auf, die mit dem Knoten N22 verbunden ist. Die Elektroden 211–214 können aus einer metallischen Leitung, wie Aluminium, Kupfer oder dergleichen, gebildet sein. Lücken zwischen den Elektroden 211–214 sind mit einem Isoliermaterial gefüllt, das ein Material wie einen Siliciumoxidfilm beinhaltet. Der Vorlade- und der Referenzvorladekondensator C1 und C2 können in einem unteren Bereich des Sensor- und Referenz kondensators C3 und C4 ausgebildet sein. Die Kapazität CC3 zwischen den Elektroden 211 und 212 des Sensorkondensators C3 ist so ausgelegt, dass sie größer ist, als die Kapazität CC4 zwischen den Elektroden 213 und 214 des Referenzkondensators C4 im Normalzustand, in dem die integrierte Halbleiterschaltung 200 nicht gehackt ist (CC3 > CC4). In einem Fall, in dem die integrierte Halbleiterschaltung 200 gehackt ist, ist die Kapazität CC3 zwischen den Elektroden 211 und 212 des Sensorkondensators C3 so ausgelegt, dass sie kleiner ist als die Kapazität CC4 zwischen den Elektroden 213 und 214 des Referenzkondensators C4 (CC3 < CC4).
Wenn daher eine Spannung eines Überprüfungsknotens CHK geringer ist als die eines Referenzknotens REF, kann ein dielektrischer Film zwischen den Elektroden 211 und 212 als nicht geschädigt bestimmt werden. Wenn eine Spannung des Überprüfungsknotens CHK höher ist als die des Referenzknotens REF, kann ein dielektrischer Film zwischen den Elektroden 211 und 212 als geschädigt bestimmt werden.
Die Kapazität eines Kondensators ist proportional zur Elektrodenfläche und -länge. Dementsprechend kann die Kapazität eines Kondensators dadurch erhöht werden, dass eine Elektrodenfläche und -länge vergrößert wird. Ferner kann eine Größe des Sensorkondensators C3 so ausgebildet sein, dass sie, unter Berücksichtigung einer Kapazitätsverzerrung des Sensorkondensators C3 aufgrund von parasitären Kapazitäten der integrierten Halbleiterschaltung 200, ausreichend groß ist. Eine Erhöhung der Größe des Sensorkondensators C3 kann jedoch zu einer Erhöhung der Größe der integrierten Halbleiterschaltung 200 führen. Ferner kann eine erhöhte Größe eine Freilegung der Sensorkondensatoren C3 erleichtern. Aus diesen Gründen kann die Größe des Sensorkondensators C3 minimiert sein.
3 ist ein Zeitdiagramm zur Beschreibung eines Betriebs einer in 1 dargestellten Hacking-Detektorschaltung und 4 ist ein Flussdiagramm, das einen Betrieb der in 1 dargestellten Hacking-Detektorschaltung zeigt. Ein Betrieb einer Hacking-Detektorschaltung 100 von 1 wird mit Bezug zu 3 genauer beschrieben.
In Schritt 410 lädt eine Vorladeschaltung 115 einen Überprüfungsknoten CHK und einen Referenzknoten REF auf eine vorgegebene Spannung vor (zum Beispiel eine Versorgungsspannung). Der Überprüfungsknoten CHK kann an einem Ende eines Vorladekondensators C1 liegen und der Referenzknoten REF kann an einem Ende eines Referenzvorladekondensators C2 liegen. Wenn der Referenzknoten REF mit der gegebenen Spannung vorgeladen ist, weist ein Ausgabesignal S1 eines Puffers 122 einen hohen Pegel auf. Dies schaltet PMOS-Transistoren 113 und 123 aus.
Wenn ein erstes Taktsignal CLK1 und ein zweites Taktsignal CLK2 jeweils auf einen hohen/niedrigen Pegel überwechselt, werden NMOS-Transistoren 131 und 124 an-/ausgeschaltet und NMOS-Transistoren 132 und 125 werden entsprechend aus-/angeschaltet. Dies ermöglicht, dass Ladungen im Vorladekondensator C1 und dem Referenzvorladekondensator C2 über den Sensorkondensator C3 und den Referenzkondensator C4 in den Schritten 420 bzw. 430 entladen werden. Ein Entladevorgang der Kondensatoren C1 und C2 wird unten genauer beschrieben.
Das erste und das zweite Taktsignal CLK1 und CLK2 sind komplementäre Signale und ein Tastverhältnis des ersten Taktsignals CLK1 ist größer als das Tastverhältnis des zweiten Taktsignals CLK2. Wenn das erste Taktsignal CLK1 auf einen hohen Pegel steigt, werden die NMOS-Transistoren 131 und 124 angeschaltet. Da hierbei über einen Inverter 150 eine invertierte Version des ersten Taktsignals CLK1 an den Knoten N12 angelegt wird, werden Ladungen, die einer Kapazität CC3 entsprechen, am Sensorkondensator C3 geladen. Wenn das erste Taktsignal CLK1 auf einen niedrigen Pegel fällt und das zweite Taktsignal CLK2 auf einen hohen Pegel steigt, wird der NMOS-Transistor 131 ausgeschaltet und der NMOS-Transistor 132 wird angeschaltet. Auf diese Weise werden Ladungen am Kondensator C3 über den NMOS-Transistor 132 entladen. Hierbei wird eine Spannung des Knotens N12 über den Inverter 150 auf eine Versorgungsspannung VDD erhöht.
In einem nächsten Durchgang, in dem das erste Taktsignal CLK1 auf einen hohen Pegel zurückkehrt, wird eine Ladungsmenge im Sensorkondensator C3 als Q = C·V = C·(2·VDD – ΔV) ausgedrückt.
Hierbei ist C die Kapazität des Sensorkondensators C3, V eine Spannung des Knotens N11 und ΔV eine in einem vorhergehenden Durchgang reduzierte Spannung. Da eine Spannung des Knotens N12 eine Versorgungsspannung in einem vorhergehenden Durchgang des ersten und zweiten Taktsignals CLK1 und CLK2 ist, wird eine Spannung des Überprüfungsknotens CHK über den Sensorkondensator C3 und den NMOS-Transistor 132 proportional zu 2VDD reduziert.
Da das erste und zweite Taktsignal CLK1 und CLK2 periodisch auf einen hohen Pegel und einen niedrigen Pegel überwechseln, wird der Kondensator C3 geladen und entladen. Dies ermöglicht, dass eine Spannung des Überprüfungsknotens CHK stufenweise erhöht wird. Gleichermaßen wird der Referenzkondensator C4 geladen und entladen, wenn die NMOS-Transistoren 124 und 125 abwechselnd an- und ausgeschaltet werden. Dies reduziert eine Spannung des Referenzknotens REF stufenweise.
Wenn ein dielektrischer Film nicht beschädigt ist, ist die Kapazität CC3 des Sensorkondensators C3 größer als die Kapazität CC4 des Refe renzkondensators C4. Dementsprechend wird eine Spannung des Überprüfungsknotens CHK schneller gesenkt als die des Referenzknotens REF. Wenn in Schritt 440 nach vorgegebenen Durchgängen des ersten und zweiten Taktsignals CLK1 und CLK2 eine Spannung des Referenzknotens REF ausreichend gesenkt ist, kann der Puffer 122 das Signal S1 mit einem niedrigen Pegel ausgeben. Der Inverter 121 invertiert das Signal S1 und gibt ein Referenzsignal REF_DET mit einem hohen Pegel aus. Wenn hierbei in Schritt 450 eine Spannung des Überprüfungsknotens CHK ausreichend gesenkt ist, gibt der Puffer 112 ein Überprüfungssignal CHK_DET mit einem niedrigen Pegel aus. Dementsprechend wird das Detektionssignal DET auf einem niedrigen Pegel gehalten. Wenn in Schritt 410 das Signal S1 auf einen niedrigen Pegel fällt, werden die PMOS-Transistoren 113 und 123 angeschaltet. Dies ermöglicht, dass die Überprüfungs- und Referenzknoten CHK und REF mit einer Vorsorgungsspannung vorgeladen werden.
Wenn ein dielektrischer Film zwischen den Elektroden 211 und 212 des Sensorkondensators C3 entfernt ist, ist seine Kapazität CC3 reduziert. Dies führt langsam zu einer Senkung der Spannung des Überprüfungsknotens CHK, wie es in 3 gezeigt ist. Nach Ablauf einer Zeit wird das Überprüfungssignal CHK_DET auf einem hohen Pegel gehalten, wenn das Referenzsignal REF_DET ansteigt. Dementsprechend gibt in Schritt 460 das UND-Gatter 111 das Detektionssignal DET mit einem hohen Pegel aus, was anzeigt, dass eine integrierte Halbleiterschaltung gehackt ist.
Bei der oben beschriebenen Konfiguration kann die Hacking-Detektorschaltung 100 der vorliegenden Erfindung basierend auf einer Menge an verbleibender Ladung am Vorladekondensator C1, nachdem die Ladungen des Vorladekondensators, der mit einer Versorgungsspannung vorgeladen wurde, schrittweise entladen wurden und nachdem eine vorgegebene Zeit vergangen ist, bestimmen, ob ein dielektrischer Film, der den Sensorkondensator C3 umgibt, entfernt wurde. Die vorliegende Hacking-Detektorschaltung 100 ist dazu ausgebildet, ein Hacking bei einer integrierten Halbleiterschaltung zu detektieren, indem eine Menge an entladenen Ladungen des Vorladekondensators C1 während einer gegebenen Zeitdauer akkumuliert wird, obwohl der Sensorkondensator C3, der auf einer Oberfläche der integrierten Halbleiterschaltung angeordnet ist, so ausgebildet ist, dass er im Vergleich zum Vorladekondensator C1 klein ist. Dementsprechend kann die Hacking-Detektorschaltung gemäß beispielhaften Ausführungsformen der vorliegenden Erfindung verhindern, dass ein Hacking der integrierten Halbleiterschaltung aufgrund von parasitären Kapazitäten fehlerhaft detektiert wird, obwohl eine Größe des Sensorkondensators C3 so ausgelegt ist, dass sie relativ klein ist.
Wenn eine Größe des Sensorkondensators C3 klein wird, kann die Größe der Hacking-Detektorschaltung 100 reduziert werden. Dementsprechend erhöht sich die Anzahl an Hacking-Detektorschaltungen 100 in der integrierten Halbleiterschaltung 200. Wenn die Anzahl an Hacking-Detektorschaltungen 100 in der integrierten Halbleiterschaltung 200 erhöht ist, kann eine präzise Hacking-Detektion dennoch erreicht werden, obwohl ein auf einer Oberfläche der integrierten Halbleiterschaltung 200 ausgebildeter Isolierfilm (nicht gezeigt) teilweise entfernt ist.
5 ist ein Schaltbild, das eine Hacking-Detektorschaltung gemäß einer beispielhaften Ausführungsform der vorliegenden Erfindung zeigt.
Wie bei der in 1 dargestellten Hacking-Detektorschaltung 100 wird ein erstes Taktsignal CLK1 an ein Ende N12 eines Sensorkondensators C3 und ein Ende N22 eines Referenzkondensators C4 über einen Inverter 150 angelegt. Im Gegensatz zur Hacking-Detektorschaltung von 1 ist eine in 5 dargestellte Hacking-Detektorschaltung 500 derart ausgebildet, dass die Enden N14 und N24 des Sensor- und Refe renzkondensators C13 und C14 mit Masse verbunden sind. Die Hacking-Detektorschaltung 500 von 5 ist ansonsten gleich der von 1.
Wenn das erste und zweite Taktsignal CLK1 und CLK2 von hohem/niedrigem zu niedrigem/hohem Pegel wechseln, wird eine Ladungsmenge im Sensorkondensator C13 durch Q = C·V = C·(VDD – ΔV) ausgedrückt.
Hierbei ist C die Kapazität des Sensorkondensators C13, V eine Spannung des Knotens N13 und ΔV eine in einem vorhergehenden Durchgang des ersten und zweiten Taktsignals CLK1 und CLK2 reduzierte Spannung.
Da der Knoten N12 in einem vorhergehenden Durchgang des ersten und zweiten Taktsignals CLK1 und CLK2 eine Versorgungsspannung VDD aufweist, kann eine Spannung des Überprüfungsknoten CHK über den Sensorkondensator C3 und einen NMOS-Transistor 132 proportional zu VDD gesenkt werden.
Wie aus den oben beschriebenen Gleichungen hervorgeht, sind, wenn jeweils ein Ende des Sensorkondensators und des Referenzkondensators, zum Beispiel an den Knoten N12 und N22, mit Masse verbunden ist, Entladungsgeschwindigkeiten von Überprüfungs- und Referenzknoten CHK und REF im Vergleich zum Fall, bei dem sie mit dem ersten Taktsignal CLK1 verbunden sind, verdoppelt. Im Vergleich zu der in 1 dargestellten Hacking-Detektorschaltung kann es jedoch doppelt so lang dauern, bis ein Hacking detektiert werden kann, nachdem die Knoten CHK und REF mit einer Versorgungsspannung vorgeladen sind. Die vorliegende Hacking-Detektorschaltung 500 ist so ausgebildet, dass sie mithilfe des Sensorkondensators C13, der eine geringe Größe aufweist, detektiert, ob ein Hacking in einer integrierten Halbleiterschaltung aufgetreten ist oder nicht.
6 ist ein Blockdiagramm, das eine Smartcard mit einer Hacking-Detektorschaltung gemäß einer beispielhaften Ausführungsform der vorliegenden Erfindung zeigt.
Mit Bezug zu 6 kann ein Smartcardchip 600 einen RAM 610, einen nichtflüchtigen Speicher 620, einen Prozessor 630, eine Eingabe/Ausgabe-Schnittstelle 640, einen Taktgenerator 650 und eine Hacking-Detektorschaltung 660 beinhalten, die über einen Bus 602 miteinander verbunden sind. Die Eingabe/Ausgabe-Schnittstelle 640 ist mit der Außenwelt (z. B. einem Host) über Terminals zur Aufnahme externer Energie und mit Terminals 604 zur Datenkommunikation verbunden. Die Eingabe/Ausgabe-Schnittstelle 640 kann dem USB-Protokoll, International-Standardization-Organization(ISO) 7816 und dergleichen entsprechen.
Der Taktgenerator 650 kann in Abhängigkeit von Steuersignalen der Eingabe/Ausgabe-Schnittstelle 640 Taktsignale für den Smartcardchip 600 erzeugen. Ferner kann der Taktgenerator 650 erste und zweite Taktsignale für die Hacking-Detektorschaltung 660 erzeugen. Die Hacking-Detektorschaltung 660 spricht auf das erste und zweite Taktsignal CLK1 und CLK2 an, um zu detektieren, ob ein auf einer Oberfläche des Smartcardchips 600 ausgebildeter Isolierfilm entfernt wurde. Die Hacking-Detektorschaltung 660 gibt basierend auf dem Detektionsergebnis ein Detektionssignal DET an den Prozessor 630. Die Hacking-Detektorschaltung 660 kann so wie die in 1 oder 5 Dargestellte ausgebildet sein.
Der Prozessor 630 setzt den Smartcardchip 600 in Abhängigkeit von einer Aktivierung des Detektionssignals DET von der Hacking-Detekt orschaltung 660 so zurück, dass verhindert wird, dass in den Speichern 610 und 620 gespeicherte Daten oder über den Bus 602 übertragene Daten durch Hacking belauscht oder beschädigt werden.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Nicht-Patentliteratur

- ISO DIS 10536 [0004]
- International-Standardization-Organization(ISO) 7816 [0049]

Claims

Integrierte Halbleiterschaltung, umfassend: – einen Vorladekondensator (C1), der mit einem vorgeladenen Überprüfungsknoten (CHK) verbunden ist, – einen Sensorkondensator (C3), der dazu ausgebildet ist, den Vorladekondensator (C1) zu entladen, wenn der Sensorkondensator (C3) freigelegt ist, und – einen Detektor, der dazu ausgebildet ist, periodisch basierend auf einer Spannung des Überprüfungsknotens (CHK) zu detektieren, ob der Sensorkondensator (C3) freigelegt ist.
Integrierte Halbleiterschaltung nach Anspruch 1, wobei eine Kapazität des Sensorkondensators kleiner ist als eine Kapazität des Vorladekondensators.
Integrierte Halbleiterschaltung nach Anspruch 1 oder 2, wobei der Sensorkondensator während eines Detektionsintervalls schrittweise entlädt.
Integrierte Halbleiterschaltung nach einem der Ansprüche 1 bis 3, weiter umfassend: – eine Entladeschaltung (130), die zwischen den Überprüfungsknoten und ein Ende des Sensorkondensators eingeschleift ist und die dazu ausgebildet ist, den Sensorkondensator in Abhängigkeit von einem ersten und einem zweiten Taktsignal zu entladen.
Integrierte Halbleiterschaltung nach Anspruch 4, wobei die Entladeschaltung umfasst: – einen ersten Transistor (131), der durch das erste Taktsignal angesteuert ist und der zwischen den Überprüfungsknoten und das eine Ende des Sensorkondensators eingeschleift ist, und – einen zweiten Transistor (132), der durch das zweite Taktsignal angesteuert ist und der zwischen das eine Ende des Sensorkondensators und eine Massespannung eingeschleift ist.
Integrierte Halbleiterschaltung nach einem der Ansprüche 1 bis 5, wobei der Detektor umfasst: – einen Puffer (112), der dazu ausgebildet ist, ein Überprüfungssignal in Abhängigkeit von einer Spannung des Überprüfungsknotens auszugeben, – eine Referenzsignalerzeugungsschaltung (120), die dazu ausgebildet ist, ein Referenzsignal zu erzeugen, und – eine Logikschaltung (111), die dazu ausgebildet ist, das Überprüfungssignal und das Referenzsignal zu vergleichen und ein Detektionssignal auszugeben, das anzeigt, ob der Sensorkondensator freigelegt ist.
Integrierte Halbleiterschaltung nach Anspruch 6, wobei die Referenzsignalerzeugungsschaltung umfasst: – einen Referenzvorladekondensator (C2), der zwischen einen Referenzknoten und eine Massespannung eingeschleift ist, – einen Referenzkondensator (C4), der mit einem zweiten Knoten verbunden ist, – einen dritten Transistor (124), der zwischen den Referenzknoten und einen ersten Knoten eingeschleift ist und der durch ein erstes Taktsignal angesteuert ist, und – einen vierten Transistor (125), der zwischen den ersten Knoten und eine Massespannung eingeschleift ist und der durch ein zweites Taktsignal angesteuert ist.
Integrierte Halbleiterschaltung nach einem der Ansprüche 1 bis 7, wobei in einem normalen Modus eine Spannung des Überprüfungsknotens schneller entladen wird als eine Spannung des Referenzknotens.
Integrierte Halbleiterschaltung nach einem der Ansprüche 1 bis 8, wobei für den Fall, dass der Sensorkondensator freigelegt ist, eine Spannung des Überprüfungsknotens langsamer entladen wird als eine Spannung des Referenzknotens.
Integrierte Halbleiterschaltung nach einem der Ansprüche 7 bis 9, wobei der Vorladekondensator und der Referenzvorladekondensator die gleiche Größe aufweisen.
Integrierte Halbleiterschaltung nach einem der Ansprüche 7 bis 10, wobei der Referenzkondensator kleiner ist als der Referenzvorladekondensator.
Integrierte Halbleiterschaltung nach einem der Ansprüche 7 bis 11, wobei in einem normalen Modus eine Kapazität des Sensorkondensators größer ist als eine Kapazität des Referenzkondensators.
Integrierte Halbleiterschaltung nach einem der Ansprüche 7 bis 12, wobei für den Fall, dass der Sensorkondensator freigelegt ist, die Kapazität des Sensorkondensators kleiner ist als die Kapazität des Referenzkondensators.
Integrierte Halbleiterschaltung nach einem der Ansprüche 1 bis 13, wobei der Detektor weiter eine Vorladeschaltung (115) umfasst, die dazu ausgebildet ist, den Überprüfungsknoten und den Referenzknoten mit einer gegebenen Spannung vorzuladen.
Integrierte Halbleiterschaltung nach einem der Ansprüche 6 bis 14, wobei die Referenzsignalerzeugungsschaltung weiter umfasst: – einen Puffer (122), der dazu ausgebildet ist, ein erstes Signal in Abhängigkeit von einer Spannung des Referenzknotens auszugeben, – einen Inverter (121), der dazu ausgebildet ist, das erste Signal zu invertieren, um das Referenzsignal auszugeben, und – einen ersten Vorladetransistor (123), der zwischen eine Versorgungsspannung und den Referenzknoten eingeschleift ist und der durch das erste Signal angesteuert ist.
Integrierte Halbleiterschaltung nach Anspruch 15, wobei der Detektor weiter einen zweiten Vorladetransistor (113) umfasst, der zwischen eine Versorgungsspannung und den Überprüfungsknoten eingeschleift ist und der durch das erste Taktsignal angesteuert ist.
Integrierte Halbleiterschaltung nach einem der Ansprüche 4 bis 16, wobei das eine Ende des Sensorkondensators mit dem Entladeschaltkreis verbunden ist und das andere Ende des Sensorkondensators mit Masse verbunden ist.
Integrierte Halbleiterschaltung nach einem der Ansprüche 4 bis 16, weiter umfassend: – einen Inverter (150), der dazu ausgebildet ist, das erste Taktsignal zu invertieren, wobei das eine Ende des Sensorkondensators mit der Entladeschaltung verbunden ist und das andere Ende des Sensorkondensators mit einem Ausgang des Inverters verbunden ist.
Smartcard, umfassend: – einen Hacking-Detektor mit einer integrierten Halbleiterschaltung nach einem der Ansprüche 1 bis 18 und – einen Prozessor, der die Smartcard in Abhängigkeit von dem Detektionssignal zurücksetzt.
Hacking-Detektionsverfahren für eine integrierte Halbleiterschaltung mit den Schritten: – Vorladen eines Vorladekondensators (C1) und eines Referenzvorladekondensators (C2), – Entladen des Vorladekondensators (C1) mittels eines Sensorkondensators (C3), – Entladen des Referenzvorladekondensators (C2) mittels eines Referenzkondensators (C4) und – Bestimmen, dass die integrierte Halbleiterschaltung gehackt ist, wenn eine Menge von verbleibender Ladung auf dem Referenzkondensator (C4) und dem Vorladekondensator (C1) größer als eine gegebene Ladungsmenge ist.
Hacking-Detektionsverfahren nach Anspruch 20, wobei das Entladen des Vorladekondensators umfasst: – Verbinden eines Endes des Vorladekondensators mit einem Ende des Sensorkondensators in Abhängigkeit von einem ersten Taktsignal, – Trennen des einen Endes des Vorladekondensators von dem einen Ende des Sensorkondensators in Abhängigkeit von dem ersten Taktsignal und – Entladen des einen Endes des Sensorkondensators in Abhängigkeit von einem zweiten Taktsignal.
Hacking-Detektionsverfahren nach Anspruch 20 oder 21, wobei das Entladen des Referenzvorladekondensators umfasst: – Verbinden eines Endes des Referenzvorladekondensators mit einem Ende des Referenzkondensators in Abhängigkeit von einem ersten Taktsignal, – Trennen des einen Endes des Referenzvorladekondensators von dem einen Ende des Referenzkondensators in Abhängigkeit von dem ersten Taktsignal und – Entladen des einen Endes des Referenzkondensators in Abhängigkeit von einem zweiten Taktsignal.
Hacking-Detektionsverfahren nach Anspruch 21 oder 22, wobei eine Kapazität des Sensorkondensators kleiner ist als eine Kapazität des Vorladekondensators, das erste und das zweite Taktsignal komplementäre Signale sind und das erste Taktsignal ein größeres Tastverhältnis als das zweite Taktsignal aufweist.