WO2007129265A1 - Sensor mit einer schaltungs anordnung - Google Patents

Sensor mit einer schaltungs anordnung Download PDF

Info

Publication number
WO2007129265A1
WO2007129265A1 PCT/IB2007/051652 IB2007051652W WO2007129265A1 WO 2007129265 A1 WO2007129265 A1 WO 2007129265A1 IB 2007051652 W IB2007051652 W IB 2007051652W WO 2007129265 A1 WO2007129265 A1 WO 2007129265A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
circuit arrangement
supply voltage
chip
voltage
Prior art date
Application number
PCT/IB2007/051652
Other languages
English (en)
French (fr)
Inventor
Soenke Ostertun
Joachim Garbe
Johannes Toriyabe
Original Assignee
Nxp B.V.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nxp B.V. filed Critical Nxp B.V.
Priority to JP2009508619A priority Critical patent/JP2009536389A/ja
Priority to EP07735748A priority patent/EP2019996A1/de
Priority to US12/299,950 priority patent/US20100299756A1/en
Publication of WO2007129265A1 publication Critical patent/WO2007129265A1/de

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07363—Means for preventing undesired reading or writing from or onto record carriers by preventing analysis of the circuit, e.g. dynamic or static power analysis or current analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07345—Means for preventing undesired reading or writing from or onto record carriers by activating or deactivating at least a part of the circuit on the record carrier, e.g. ON/OFF switches

Definitions

  • the invention relates to a sensor, in particular for the detection of attacks on signal-carrying lines of, for example, smart cards.
  • Smart cards also known as smart cards, are used very frequently today. Such smart cards are usually designed as plastic cards with integrated electronic chip, which preferably contains a hardware logic, a memory and a microprocessor. Such smart cards are used to perform certain transactions, such as cash transactions in cashless payments, and / or perform an identification or authorization of a user. For example, you can provide access to places or services, or manage or allow transactions in money accounts.
  • the confidential information stored on the chip card is typically not accessible from the outside, since this data would otherwise be exposed to potential abuse.
  • key data are of particular interest, by means of which information carried to the outside is encrypted. These are therefore particularly sensitive and therefore particularly protect.
  • Such smart cards or other circuits whose signals must be protected for security reasons such as circuits in the field of set-top boxes, for example for pay-TV or DRM circuits for digital rights management, are in the meantime also due to the in Confidential or secret information stored on them, such as the key data, is increasingly exposed to attacks in order to access the stored data in an unauthorized manner.
  • sensors are applied to such chips, which can detect voltage, temperature, frequency or voltage spikes or light irradiation. If a possible unauthorized attack is detected by one of these sensors, a reset is carried out, ie the chip restarts its boot sequence in order to return to a defined state and thus also to prevent uncontrolled operations.
  • the detectors used for static signal voltage spikes are used, that is, they monitor the continuity of supply lines, as is known from US Pat. No. 6,542,010 B2.
  • US 2003/0226082 A1 discloses a so-called voltage glitch detection for detection of short-term voltage deviations of the supply voltage.
  • the object of the invention is to provide a sensor or a circuit arrangement which increases security, in particular with chip cards, so that suitable defense mechanisms can be initiated in the event of an attack, in particular on the chip card.
  • a sensor in particular for detecting attacks on at least one signal-carrying line, in particular chip cards, having a circuit arrangement which has a first circuit arrangement for detecting a current voltage value above a first supply voltage and a second circuit arrangement for detecting a current voltage value below a second Supply voltage comprises, wherein upon detection of a voltage value outside the range between the first and the second supply voltage, a signal is generated, on the basis of which a protective measure can be initiated.
  • a signal is generated, on the basis of which a protective measure can be initiated.
  • circuit arrangement for generating the underflow signal and / or the circuit arrangement for generating the overflow signal are formed at least by means of two field effect transistors. It is also advantageous if the entire circuit arrangement is constructed from field-effect transistors.
  • circuit arrangement described above is integrated in the general chip logic of the chip, in particular of the chip card.
  • the sensor is not easily identifiable locally to manipulate him targeted. This is advantageously possible since the circuit as a whole can be constructed only with logic transistors and thus also has a small space or area requirement.
  • the invention can be used not only for the protection of circuits of smart cards, but generally for the protection of circuits whose signals must be protected for security reasons, such as circuits in the field of set-top boxes, for example for pay-TV or DRM circuits for digital rights management.
  • Fig. 1 is a schematic representation of a chip card
  • Fig. 2 is a schematic representation of a circuit arrangement
  • Fig. 3 is a circuit diagram of a erf ⁇ ndungshielen circuit arrangement.
  • FIG. 1 shows a schematic representation of a chip card 1, in which a chip 2 is arranged on the chip card 1.
  • contact surfaces 3 or contact lugs are provided, by means of which the chip 2 of the chip card 1 can be brought into electrical contact with other devices and via which data or signals between the corresponding device and the chip 2 of the chip card 1 are interchangeable.
  • FIG. 2 shows schematically an embodiment of a circuit arrangement 10 and a sensor for detecting attacks on signal-carrying lines 11 of a chip 2, for example, a chip card 1.
  • a signal-carrying line 11 is shown schematically, by means of which supplies a further circuit 12 with data or signals is transmitted or via which signals, for example, internally.
  • circuit arrangements 13 and 14 are provided which monitor the signal-carrying line 11.
  • the circuit arrangement with the circuits 13 and 14 monitors the signal-carrying line 11 with respect to a validity check, wherein it is preferably permanently monitored whether the current voltage value applied to the signal-carrying line is in the range between the two supply voltages.
  • the output of the circuit 14 confirms that the signal 11 to be monitored is above the lower supply voltage and the output of the circuit 13 (signal 16) confirms that the signal 11 to be monitored is below the upper supply voltage. As soon as one of the two signals 15, 16 no longer confirms the permitted voltage range, this can be indexed as an attempted attack. This is advantageously possible by means of a NAND circuit 18 whose output represents the sensor signal 19. Then, a reset can be performed or the entire circuit can be at least temporarily deactivated for safety.
  • FIG. 3 shows a further exemplary embodiment of a circuit arrangement 20 according to FIG of the present invention.
  • the circuit 20 monitors the voltage of the signal carrying line 21 based on the signal sigin.
  • a first circuit arrangement 22 is connected or coupled as part of the circuit arrangement 20 according to the invention.
  • two transistors MPO and MN3 are connected such that the two drain electrodes are connected together and the two gate electrodes together at the potential vdd! the positive or upper supply voltage.
  • the source of transistor MPO is connected to line 21 and the source of MN3 is on gnd! -Potential of the negative or lower supply voltage.
  • the two drain electrodes of MPO and MN3 are further connected to the inverter 25.
  • a second circuit arrangement 23 is connected or coupled to the signal-carrying line 21 as part of the circuit arrangement 20 according to the invention.
  • two transistors MNO and MP3 are connected in such a way that the two drain electrodes are connected together and are connected to the circuit 24.
  • the two gate electrodes of MNO and MP3 are at common potential gnd! the negative supply voltage.
  • the source of transistor MNO is connected to line 21 and the source of MP3 is on vdd! Potential of the positive supply voltage.
  • the two inverters 30 and 31 between the input signal sigin and the output signal sigout with their transistors MPl and MNl or MP2 and MN2 are not part of the circuit arrangement according to the invention or of the sensor according to the invention. They are merely representative of a circuit to be controlled with the signal to be monitored sigin.
  • the input signal sigin should only voltages between the positive supply voltage vdd! and the negative supply voltage gnd !, such as ground lead.
  • the two transistors MNO and MPO the circuit assemblies 22 and 23 regardless of the exact voltage applied always blocking.
  • the two transistors used as resistors MP3 and MN3 of the circuits 22 and 23 ensure that the voltages bor_n at the drain electrodes of MNO and MP3 on vdd! Potential and the voltage tor of the drain electrodes of MN3 and MPO on gnd! Potential lie.
  • sigin exceeds the supply voltage vdd! around a first predetermined threshold voltage of MPO, so the voltage at gate also increases and indicates an overvoltage.
  • Sigin falls below the supply voltage gnd! around the threshold voltage of MNO, the voltage on bor n drops and indicates an undervoltage.
  • the circuit arrangement of the inverter 25 is connected in such a way that the two gate electrodes of MP4 and MN4 are connected to one another and are connected to the drain electrodes of MPO and MN3.
  • the two drain electrodes of MP4 and MN4 are interconnected and connected to the circuit 24.
  • the source electrode of MP4 is on vdd! Potential and the source electrode of MN4 on gnd! -Potential.
  • the NAND circuit 24 with the transistors MP5, MN5, MP6 and MN6 is connected in such a way that the two gate electrodes of MP6 and MN6 are connected to one another and are connected to the drain electrodes of MNO and MP3. Furthermore, the two gate electrodes of MP5 and MN5 are connected together and connected to the drain electrodes of MP4 and MN4. The two drain electrodes of MP5 and MN5 are connected to the drain of MP6, with the source of MP6 switched to vdd! Potential and the source of MP5 is also at vdd! Potential lies. The source electrode of MN6 is gnd! -Potential. Finally, the drain of MN6 is connected to the source of MN5. The output line carrying the signal sor_sensed is connected to the drain electrodes of MN5, MP5 and MP6.
  • Circuit arrangement for overvoltage test 14 Circuit arrangement for undervoltage test

Abstract

Die Erfindung betrifft einen Sensor insbesondere zur Detektion von Angriffen auf zumindest eine signalfuhrende Leitung (11) insbesondere von Chipkarten (1), mit einer Schaltungsanordnung (10), welche eine erste Schaltungsanordnung (13) zur Detektion eines aktuellen Spannungswerts oberhalb einer ersten Versorgungsspannung und eine zweite Schaltungsanordnung (14) zur Detektion eines aktuellen Spannungswerts unterhalb einer zweiten Versorgungsspannung umfasst, wobei bei Detektion eines Spannungswerts auBerhalb des Bereichs zwischen der ersten und der zweiten Versorgungsspannung ein Signal (19) erzeugt wird, aufgrund dessen eine SchutzmaBnahme initiierbar ist.

Description

BESCHREIBUNG
Sensor mit einer Schaltungsanordnung
Die Erfindung betrifft einen Sensor, insbesondere zur Detektion von Angriffen auf signalführende Leitungen von beispielsweise Chipkarten.
Chipkarten, auch als sogenannte Smart-Cards bekannt, werden heute sehr häufig verwendet. Solche Chipkarten sind in der Regel als Plastikkarten mit integriertem elektronischem Chip ausgebildet, welcher vorzugsweise eine Hardware-Logik, einen Speicher und einen Mikroprozessor enthält. Solche Chipkarten werden verwendet um gewisse Transaktionen, wie Geldgeschäfte beim bargeldlosen Zahlungsverkehr, durchzuführen und/oder eine Identifikation oder Autorisierung eines Benutzers durchzuführen. Sie können beispielsweise Zugang zu Orten oder Services ermöglichen oder Geldkonten verwalten bzw. diesbezügliche Transaktionen zulassen.
Daher sind die auf der Chipkarte gespeicherten auch vertraulichen Informationen typischer Weise von außen nicht zugänglich, da diese Daten ansonsten dem potentiellen Missbrauch ausgesetzt wären. Dabei sind besonders auch Schlüsseldaten von besonderem Interesse, mittels welchen nach außen getragene Informationen verschlüsselt werden. Diese sind daher besonders sensibel und daher auch besonders zu schützen.
Solche Chipkarten oder auch andere Schaltungen, deren Signale aus Sicherheitsgründen geschützt werden müssen, wie beispielsweise Schaltungen im Bereich von Set-Top- Boxen beispielsweise für das Bezahlfernsehen oder DRM-Schaltungen für das Digitale- Rechte-Management, sind in der Zwischenzeit auch aufgrund der in ihnen gespeicherten vertraulichen oder geheimen Informationen, wie beispielsweise der Schlüsseldaten, immer häufiger Angriffen ausgesetzt, um auf unerlaubte Art und Weise an die gespeicherten Daten zu gelangen.
Typischer Weise werden solche Angriffe auf die Sicherheit und die gespeicherten Daten der Chipkarten durch deren Verwendung außerhalb der Spezifikationen versucht. Dabei sind Anwendungen außerhalb der Spezifikationen von Parametern, wie von Temperatur, der Versorgungsspannung oder der Taktfrequenz möglich oder durch das Verwenden von Spannungsspitzen oder Lichteinstrahlung. In solchen Anwendungsfällen soll der Chip der Chipkarte in seiner Funktion gestört werden, so dass er einen unkontrollierten Datenzugang erlaubt oder er unkontrollierte Operationen durchfuhrt, über welche Informationen über die geheimen Daten erlangt werden können.
Zur Verhinderung oder Vereitelung solcher ungewollter Zugriffe auf die auf dem Chip gespeicherten vertraulichen Daten, sind auf solchen Chips Sensoren aufgebracht, welche Spannung, Temperatur, Frequenz oder Spannungsspitzen oder Lichteinstrahlung detektieren können. Wird von einem dieser Sensoren ein möglicher unerlaubter Angriff detektiert, wird ein Reset durchgeführt, dass heißt, der Chip startet seine Bootsequenz neu, um wieder in einen definierten Zustand zu gelangen und um so auch unkontrollierte Operationen zu verhindern.
Bei den bekannten Chipkarten werden die eingesetzten Detektoren für Spannungsspitzen für statische Signale verwendet, dass heißt, sie überwachen die Konstanz von Versorgungsleitungen, wie es durch die US 6 542 010 B2 bekannt ist.
Durch die US 6 745 331 Bl ist eine Detektionseinrichtung für Chipkarten bekannt geworden, mittels welcher eine Ober- oder Unterspannung von Versorgungsleitungen erkannt wird.
Die US 2003/0226082 Al offenbart eine sogenannte Spannungs-glitch Detektion zu Detektion kurzzeitiger Spannungsabweichungen der Versorgungsspannung.
Diese Druckschriften zum Stand der Technik beziehen sich auf Leitungen, welche als Versorgungsleitungen auf konstantem Versorgungsspannungsniveau liegen. Diese Maßnahmen eignen sich aber nicht für signalführende Leitungen. Darüber hinaus werden sicherheitsrelevante Signalleitungen zum Schutz vor Angriffen in den unteren Metalllagen eines Mehrlagenprozesses der Chips geführt. Dennoch können durch geschickte Manipulationen von darüber liegenden Leitungen Störungen in darunter liegenden Lagen eingekoppelt werden, wobei diese Manipulationen durchaus auch derart erfolgen können, dass der Logik-Level in den oberen Schichten nicht wesentlich gestört oder verfälscht wird. Dies kann bei einer logischen 1 eine Spannung oberhalb der Versorgungsspannung oder bei einer logischen 0 eine Spannung unterhalb des Grundpegels (Ground-Pegel) sein. Durch genügend schnelle Spannungsänderungen kann dann ein darunter liegendes Signal gestört werden. Auch kann über eine zusätzlich aufgebrachte Metallisierung eine Störung kapazitiv eingekoppelt werden, wenn genügend steile Spannungsflanken bei dem Störsignal verwendet werden.
Die Aufgabe der Erfindung ist es, einen Sensor oder eine Schaltungsanordnung zu schaffen, welcher die Sicherheit insbesondere bei Chipkarten erhöht, so dass bei einem Angriff insbesondere auf die Chipkarte geeignete Abwehrmechanismen veranlasst werden können.
Erfindungsgemäß wird dies erreicht mit einem Sensor insbesondere zur Detektion von Angriffen auf zumindest eine signalführende Leitung insbesondere von Chipkarten, mit einer Schaltungsanordnung, welche eine erste Schaltungsanordnung zur Detektion eines aktuellen Spannungswerts oberhalb einer ersten Versorgungsspannung und eine zweite Schaltungsanordnung zur Detektion eines aktuellen Spannungswerts unterhalb einer zweiten Versorgungsspannung umfasst, wobei bei Detektion eines Spannungswerts außerhalb des Bereichs zwischen der ersten und der zweiten Versorgungsspannung ein Signal erzeugt wird, aufgrund dessen eine Schutzmaßnahme initiierbar ist. Dadurch wird erfindungsgemäß erreicht, dass erkannt wird, wenn der Spannungswert der überwachten signalführenden Leitung außerhalb des zulässigen Bereiches liegt, woraufhin auf eine missbräuchliche Anwendung bzw. einen Angriff geschlossen werden kann. AIs Abwehrmaßnahme nach erkanntem Verlassen des zulässigen Spannungsbereichs ist es zweckmäßig, wenn bei Vorliegen des einen Angriff signalisierenden Signals ein Reset des Chips insbesondere der Chipkarte durchgeführt wird oder die Gesamtschaltung des Chips zumindest zeitweise deaktiviert wird.
Besonders vorteilhaft ist es, wenn die Schaltungsanordnung zur Erzeugung des Unterschreitungssignals und/oder die Schaltungsanordnung zur Erzeugung des Überschreitungssignals zumindest mittels zweier Feldeffekttransistoren gebildet sind. Auch ist es vorteilhaft, wenn die gesamte Schaltungsanordnung aus Feldeffekttransistoren aufgebaut ist.
Besonders vorteilhaft ist es, wenn die oben beschriebene Schaltungsanordnung in der allgemeinen Chiplogik des Chips insbesondere der Chipkarte integriert ist. Dadurch ist der Sensor nicht so leicht lokal identifizierbar, um ihn gezielt zu manipulieren. Dies ist vorteilhaft möglich, da die Schaltung insgesamt nur mit Logiktransistoren aufgebaut sein kann und dadurch auch einen geringen Raum- bzw. Flächenbedarf hat.
Die Erfindung kann nicht nur zum Schutz von Schaltungen von Chipkarten eingesetzt werden, sondern allgemein zum Schutz von Schaltungen, deren Signale aus Sicherheitsgründen geschützt werden müssen, wie beispielsweise auch Schaltungen im Bereich von Set-Top-Boxen beispielsweise für das Bezahlfernsehen oder auch DRM- Schaltungen für das Digitale-Rechte-Management.
Vorteilhafte Weiterbildungen sind in den Unteransprüchen beschrieben.
Nachstehend wird die Erfindung auf der Grundlage eines Ausführungsbeispiels anhand der Zeichnung näher erläutert. Es zeigt:
Fig. 1 eine schematische Darstellung einer Chipkarte; Fig. 2 eine schematische Darstellung einer Schaltungsanordnung; und Fig. 3 ein Schaltschema einer erfϊndungsgemäßen Schaltungsanordnung.
Die Figur 1 zeigt eine schematische Darstellung einer Chipkarte 1, bei welcher ein Chip 2 auf der Chipkarte 1 angeordnet ist. Dabei sind Kontaktflächen 3 oder Kontaktfahnen vorgesehen, mittels welchen der Chip 2 der Chipkarte 1 in elektrischem Kontakt mit anderen Vorrichtungen bringbar ist und über welche Daten oder Signale zwischen der entsprechenden Vorrichtung und dem Chip 2 der Chipkarte 1 austauschbar sind.
Die Figur 2 zeigt schematisch ein Ausführungsbeispiel einer Schaltungsanordnung 10 bzw. eines Sensors zur Detektion von Angriffen auf signalführende Leitungen 11 eines Chips 2 beispielsweise einer Chipkarte 1. Dabei ist schematisch eine signalführende Leitung 11 dargestellt, mittels welcher eine weitere Schaltungsanordnung 12 mit Daten oder Signalen versorgt wird bzw. über welche Signale auch beispielsweise intern übermittelt werden. Ausgehend von der signalführenden Leitung 11 sind Schaltungsanordnungen 13 und 14 vorgesehen, welche die signalführende Leitung 11 überwachen. Dabei überwacht die Schaltungsanordnung mit den Schaltungen 13 und 14 die signalführende Leitung 11 hinsichtlich einer Gültigkeitskontrolle, wobei vorzugsweise permanent überwacht wird, ob der aktuelle Spannungswert der an der signalführenden Leitung anliegt, im Bereich zwischen den beiden Versorgungsspannungen liegt. Der Ausgang der Schaltungsanordnung 14 (Signal 15) bestätigt, dass das zu überwachende Signal 11 oberhalb der unteren Versorgungsspannung liegt und der Ausgang der Schaltungsanordnung 13 (Signal 16) bestätigt, dass das zu überwachende Signal 11 unterhalb der oberen Versorgungsspannung liegt. Sobald eines der beiden Signale 15, 16 nicht mehr den erlaubten Spannungsbereich bestätigt, kann dies als ein Angriffsversuch indiziert werden. Dies ist vorteilhaft durch eine NAND-Schaltung 18 möglich, deren Ausgang das Sensorsignal 19 darstellt. Daraufhin kann ein Reset durchgeführt werden oder die Gesamtschaltung kann zur Sicherheit zumindest zeitweise deaktiviert werden.
Die Figur 3 zeigt ein weiteres Ausführungsbeispiel einer Schaltungsanordnung 20 gemäß der vorliegenden Erfindung. Die Schaltungsanordnung 20 überwacht die Spannung der signalführenden Leitung 21 aufgrund des Signals sigin. An die signalführende Leitung 21 ist eine erste Schaltungsanordnung 22 als Teil der erfindungsgemäßen Schaltungsanordnung 20 angeschlossen oder gekoppelt. Bei der Schaltungsanordnung 22 sind zwei Transistoren MPO und MN3 derart verschaltet, dass die beiden Drain- Elektroden zusammengeschaltet sind und die beiden Gate-Elektroden gemeinsam auf dem Potential vdd! der positiven oder oberen Versorgungsspannung liegen. Die Source- Elektrode von Transistor MPO ist mit Leitung 21 verbunden und die Source-Elektrode von MN3 ist auf gnd! -Potential der negativen oder unteren Versorgungsspannung. Die beiden Drain-Elektroden von MPO und MN3 sind weiterhin mit der Inverter 25 verbunden.
Ebenso ist an die signalführende Leitung 21 ist eine zweite Schaltungsanordnung 23 als Teil der erfindungsgemäßen Schaltungsanordnung 20 angeschlossen oder gekoppelt. Bei der Schaltungsanordnung 23 sind zwei Transistoren MNO und MP3 derart verschaltet, dass die beiden Drain-Elektroden zusammengeschaltet sind und mit der Schaltung 24 verbunden sind. Die beiden Gate-Elektroden von MNO und MP3 liegen auf gemeinsamem Potential gnd! der negativen Versorgungsspannung. Die Source- Elektrode von Transistor MNO ist mit Leitung 21 verbunden und die Source-Elektrode von MP3 ist auf vdd! -Potential der positiven Versorgungsspannung.
Die beiden Inverter 30 und 31 zwischen dem Eingangssignal sigin und dem Ausgangssignal sigout mit ihren Transistoren MPl und MNl bzw. MP2 und MN2 sind jedoch nicht Bestandteil der erfindungsgemäßen Schaltungsanordnung bzw. des erfindungsgemäßen Sensors. Sie sind lediglich stellvertretend für eine Schaltung dargestellt, die mit dem zu überwachenden Signal sigin angesteuert werden soll.
Im Normalbetrieb soll das Eingangsignal sigin nur Spannungen zwischen der positiven Versorgungsspannung vdd! und der negativen Versorgungsspannung gnd!, wie beispielsweise auch Masse, führen. Dabei sind die beiden Transistoren MNO und MPO der Schaltungsanordnungen 22 und 23 unabhängig von der genauen anliegenden Spannung stets sperrend. Die zwei als Widerstände verwendete Transistoren MP3 und MN3 der Schaltungsanordnungen 22 und 23 sorgen dafür, dass die Spannungen bor_n an den Drain-Elektroden von MNO und MP3 auf vdd! -Potential und die Spannung tor der Drain-Elektroden von MN3 und MPO auf gnd! -Potential liegen.
Übersteigt hingegen sigin die Versorgungsspannung vdd! um eine erste vorgebbare Schwellspannung von MPO, so steigt die Spannung an tor ebenfalls an und indiziert eine Überspannung. Unterschreitet sigin die Versorgungsspannung gnd! um die Schwellspannung von MNO, so fällt die Spannung an bor n ab und indiziert eine Unterspannung.
Diese beiden eine Überspannung bzw. eine Unterspannung indizierenden Sensorsignale an den Drain-Elektroden von MP0/MN3 bzw. MP3/MN0 werden über den Inverter mit den Transistoren MP4 und MN4 und mittels der NAND-Schaltung mit den Transistoren MP5, MP6, MN5 und MN6 zu einem gemeinsamen Signal sor_sensed zusammengefasst. Sobald sigin um eine Schwellspannung außerhalb der Versorgungsspannung liegt, wird das Signal sor sensed ansprechen.
Die Schaltungsanordnung des Inverters 25 ist dabei derart verschaltet, dass die beiden Gate-Elektroden von MP4 und MN4 miteinander verbunden sind und mit den Drain- Elektroden von MPO und MN3 verschaltet sind. Die beiden Drain-Elektroden von MP4 und MN4 sind verschaltet und sind mit der Schaltung 24 verbunden. Weiterhin ist die Source-Elektrode von MP4 auf vdd! -Potential und die Source-Elektrode von MN4 auf gnd! -Potential.
Die NAND-Schaltung 24 mit den Transistoren MP5, MN5, MP6 und MN6 ist dabei derart verschaltet, dass die beiden Gate-Elektroden von MP6 und MN6 miteinander verbunden sind und mit den Drain-Elektroden von MNO und MP3 verschaltet sind. Weiterhin sind die beiden Gate-Elektroden von MP5 und MN5 miteinander verbunden und mit den Drain-Elektroden von MP4 und MN4 verschaltet. Die beiden Drain- Elektroden von MP5 und MN5 sind mit der Drain-Elektrode von MP6 verschaltet, wobei die Source-Elektrode von MP6 auf vdd! -Potential liegt und die Source-Elektrode von MP5 ebenfalls auf vdd! -Potential liegt. Die Source-Elektrode von MN6 liegt dabei auf gnd! -Potential. Abschließend ist die Drain-Elektrode von MN6 mit der Source- Elektrode von MN5 verbunden. Die Ausgangsleitung, welche das Signal sor_sensed führt, ist mit den Drain-Elektroden von MN5, MP5 und MP6 verschaltet.
Ein vorteilhafter weiterer Effekt dieser Schaltungsanordnung ist die Begrenzung der möglichen Spannungsabweichungen, da die Transistoren MPO und MNO über den Substratanschluss auch als Dioden zu den Versorgungsspannungen wirken.
BEZUGSZEICHENLISTE
1 Chipkarte
2 Chip 3 Kontaktflächen
10 Schaltungsanordnung
11 signalführende Leitung
12 Schaltungsanordnung
13 Schaltungsanordnung zur Überspannungsprüfung 14 Schaltungsanordnung zur Unterspannungsprüfung
15 Gültigkeitssignal
16 Gültigkeitssignal
18 NAND-Schaltung
19 Sensorsignal 20 Schaltungsanordnung
21 signalführende Leitung
22 Schaltungsanordnung zur Überspannungsprüfung
23 Schaltungsanordnung zur Unterspannungsprüfung
24 NAND-Schaltung 25 Schaltungsanordnung des Inverters
30 Inverter
31 Inverter

Claims

PATENTANSPRÜCHE
1. Sensor insbesondere zur Detektion von Angriffen auf zumindest eine signalführende Leitung (11, 21) insbesondere von Chipkarten (1), mit einer Schaltungsanordnung (10, 20), welche eine erste Schaltungsanordnung (13, 22) zur Detektion eines aktuellen Spannungswerts oberhalb einer ersten Versorgungsspannung und eine zweite Schaltungsanordnung (14, 23) zur
Detektion eines aktuellen Spannungswerts unterhalb einer zweiten Versorgungsspannung umfasst, wobei bei Detektion eines Spannungswerts außerhalb des Bereichs zwischen der ersten und der zweiten Versorgungsspannung ein Signal (19) erzeugt wird, aufgrund dessen eine Schutzmaßnahme initiierbar ist.
2. Sensor nach Anspruch 1 , dadurch gekennzeichnet, dass bei Überschreiten der ersten Versorgungsspannung durch den Spannungswert der signalführenden Leitung (11) ein Gültigkeitssignal (15) unterdrückt wird oder ein Überschreitungssignal erzeugt wird.
3. Sensor nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass bei Unterschreiten der zweiten Versorgungsspannung durch den Spannungswert der signalführenden Leitung (11) ein Gültigkeitssignal (16) unterdrückt oder ein Unterschreitungssignal erzeugt wird.
4. Sensor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass bei Vorliegende des Signals (19) ein Reset des Chips (2) insbesondere der Chipkarte (1) durchgeführt wird oder die Gesamtschaltung des Chips (2) insbesondere der Chipkarte (1) zumindest zeitweise deaktiviert wird.
5. Sensor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Schaltungsanordnung (14) zur Erzeugung des Unterschreitungssignals und/oder die Schaltungsanordnung (13) zur Erzeugung des Überschreitungssignals zumindest mittels zweier Feldeffekttransistoren gebildet sind.
6. Sensor nach Anspruch 6 , dadurch gekennzeichnet, dass die beiden Feldeffekttransistoren mit ihren Drain- Elektroden verschaltet sind.
PCT/IB2007/051652 2006-05-10 2007-05-03 Sensor mit einer schaltungs anordnung WO2007129265A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009508619A JP2009536389A (ja) 2006-05-10 2007-05-03 回路装置付きセンサ
EP07735748A EP2019996A1 (de) 2006-05-10 2007-05-03 Sensor mit einer schaltungs anordnung
US12/299,950 US20100299756A1 (en) 2006-05-10 2007-05-03 Sensor with a circuit arrangement

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP06113747 2006-05-10
EP06113747.7 2006-05-10

Publications (1)

Publication Number Publication Date
WO2007129265A1 true WO2007129265A1 (de) 2007-11-15

Family

ID=38515838

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2007/051652 WO2007129265A1 (de) 2006-05-10 2007-05-03 Sensor mit einer schaltungs anordnung

Country Status (6)

Country Link
US (1) US20100299756A1 (de)
EP (1) EP2019996A1 (de)
JP (1) JP2009536389A (de)
KR (1) KR20090010109A (de)
CN (1) CN101438303A (de)
WO (1) WO2007129265A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2953960B1 (fr) * 2009-12-14 2012-01-13 Oberthur Technologies Composant electronique apte a detecter des attaques par apport d'energie
US8605401B2 (en) * 2011-04-29 2013-12-10 Altera Corporation Systems and methods for securing a programmable device against an over-voltage attack
CN105510688B (zh) * 2016-01-25 2018-09-04 大唐微电子技术有限公司 一种实现cp测试的电压检测器
CN107643121A (zh) * 2016-07-20 2018-01-30 国民技术股份有限公司 传感器阵列及其排布方法
US10726122B2 (en) 2017-07-03 2020-07-28 Nxp B.V. Automatic reset filter deactivation during critical security processes
WO2021196094A1 (zh) * 2020-04-01 2021-10-07 深圳市汇顶科技股份有限公司 电压攻击检测电路和芯片

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001075786A1 (en) * 2000-04-04 2001-10-11 Koninklijke Philips Electronics N.V. Output stage for a communication contact for a data carrier
DE10120142A1 (de) * 2001-04-25 2002-10-31 Philips Corp Intellectual Pty Detektorschaltung zur Detektion von Spannungs-Spikes
US20030226082A1 (en) * 2002-05-31 2003-12-04 Samsung Electronics Co., Ltd. Voltage-glitch detection device and method for securing integrated circuit device from voltage glitch attack
US6745331B1 (en) * 1998-07-10 2004-06-01 Silverbrook Research Pty Ltd Authentication chip with protection from power supply attacks

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3457560A (en) * 1965-09-24 1969-07-22 Milton Arthur Mckinley Undervoltage and overvoltage alarm circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6745331B1 (en) * 1998-07-10 2004-06-01 Silverbrook Research Pty Ltd Authentication chip with protection from power supply attacks
WO2001075786A1 (en) * 2000-04-04 2001-10-11 Koninklijke Philips Electronics N.V. Output stage for a communication contact for a data carrier
DE10120142A1 (de) * 2001-04-25 2002-10-31 Philips Corp Intellectual Pty Detektorschaltung zur Detektion von Spannungs-Spikes
US20030226082A1 (en) * 2002-05-31 2003-12-04 Samsung Electronics Co., Ltd. Voltage-glitch detection device and method for securing integrated circuit device from voltage glitch attack

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2019996A1 *

Also Published As

Publication number Publication date
JP2009536389A (ja) 2009-10-08
US20100299756A1 (en) 2010-11-25
CN101438303A (zh) 2009-05-20
EP2019996A1 (de) 2009-02-04
KR20090010109A (ko) 2009-01-28

Similar Documents

Publication Publication Date Title
DE10324875B4 (de) Störimpuls-Detektionsschaltung und intelligente Karte
DE112007002037B4 (de) Erkennen von auf Strahlung basierenden Angriffen
DE10305587B4 (de) Integrierte Sicherheitshalbleiterschaltung und Halbleiterschaltungskarte und zugehöriges Überwachungsverfahren
DE3041109C2 (de)
DE102005058238B4 (de) Detektorschaltung zur Erfassung einer externen Manipulation einer elektrischen Schaltung sowie Verfahren zum Betreiben einer Schaltungsanordnung, bei dem externe Manipulation erfasst werden
DE102006034271B4 (de) Spannungsstörimpulsdetektionsschaltung, zugehörige integrierte Schaltung und Steuerverfahren
WO2007129265A1 (de) Sensor mit einer schaltungs anordnung
DE60008544T2 (de) Gegen angriffe über den strom geschützter mikrokontroller
DE60310139T2 (de) Erkennung von manipulation an einer chipkartenschnittstelle
DE102005056940B4 (de) Vorrichtung und Verfahren zum nicht-flüchtigen Speichern eines Statuswertes
DE102005055158A1 (de) Schaltungsanordnung mit einer Einrichtung zur Erkennung von Manipulationsversuchen und Verfahren zur Erkennung von Manipulationsversuchen bei einer Schaltungsanordnung
DE102017102037A1 (de) Physisch unklonbare funktionsschaltung
DE69913142T2 (de) Vorrichtung und verfahren zur sicheren informationsverarbeitung
DE19910605A1 (de) Schutzschaltung für einen Halbleiterspeicher
DE102004015546B4 (de) Halbleiterchip mit integrierter Schaltung und Verfahren zum Sichern einer integrierten Halbleiterschaltung
EP1114460B1 (de) Halbleiterchip mit oberflächenabdeckung
EP1368834B1 (de) Schaltung für focused ion beam-sensor
DE10326089B3 (de) Manipulationsüberwachung für eine Schaltung
DE102008030263A1 (de) Halbleiterbauelement, Verfahren zum Zurücksetzen einer CPU und Speicherkarte
EP1326203A2 (de) Verfahren und Anordnung zum Schutz von digitalen Schaltungsteilen
DE102006048969B4 (de) Schaltungsanordnung und Verfahren zum Unterbinden eines Schaltungsbetriebs
CN109388956B (zh) 对集成电路的保护
EP2428918B1 (de) Portabler Datenträger
DE102019116468B3 (de) Integrierte Schaltung mit Detektionsschaltung und zugehörige Chipkarte
WO2004036649A1 (de) Chip mit angriffsschutz

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07735748

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2007735748

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2009508619

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 200780016514.4

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 10143/DELNP/2008

Country of ref document: IN

WWE Wipo information: entry into national phase

Ref document number: 1020087029984

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 12299950

Country of ref document: US