DE102008019599A1 - Verfahren zur Herstellung eines Bauelementes durch lokales Erwärmen einer oder mehrerer Metallisierungsschichten und mittels selektiven Ätzens - Google Patents

Verfahren zur Herstellung eines Bauelementes durch lokales Erwärmen einer oder mehrerer Metallisierungsschichten und mittels selektiven Ätzens Download PDF

Info

Publication number
DE102008019599A1
DE102008019599A1 DE102008019599A DE102008019599A DE102008019599A1 DE 102008019599 A1 DE102008019599 A1 DE 102008019599A1 DE 102008019599 A DE102008019599 A DE 102008019599A DE 102008019599 A DE102008019599 A DE 102008019599A DE 102008019599 A1 DE102008019599 A1 DE 102008019599A1
Authority
DE
Germany
Prior art keywords
metallization
region
metallization layers
substrate
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102008019599A
Other languages
English (en)
Other versions
DE102008019599B4 (de
Inventor
Roland Dr. Rupp
Stefan Dr. Wöhlert
Thomas Gutt
Michael Dr. Treu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102008019599A1 publication Critical patent/DE102008019599A1/de
Application granted granted Critical
Publication of DE102008019599B4 publication Critical patent/DE102008019599B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H01L29/66901—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with a PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H01L29/66901—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with a PN homojunction gate
    • H01L29/66909—Vertical transistors, e.g. tecnetrons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Ein Verfahren zur Herstellung eines Bauelements weist ein Aufbringen einer oder mehrerer Metallisierungsschichten auf ein Substrat, ein lokales Erwärmen eines Bereiches der einen oder der mehreren Metallisierungsschichten, um eine Substrat/Metallisierungsschicht-Verbindung oder eine Metallisierungsschichtverbindung zu erhalten, wobei die Verbindung eine Ätzselektivität gegenüber einem Ätzmedium aufweist, die sich von dieser der einen oder der mehreren Metallisierungsschichten außerhalb des Bereiches unterscheidet und ein Entfernen der einen oder der mehreren Metallisierungsschichten in dem Bereich oder außerhalb des Bereiches abhängig von der Ätzselektivität in dem Bereich oder außerhalb des Bereiches durch ein Ätzen mit dem Ätzmedium, um das Bauelement auszubilden, auf.

Description

  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Bauelements durch lokales Erwärmen einer oder mehrerer Metallisierungsschichten und mittels selektiven Ätzens, und auf ein Bauelement, das durch dasselbe hergestellt ist.
  • Mittels einer Metallisierung werden Kontakte zu Halbleiterbauelementen hergestellt. Die Metallisierungen müssen dabei eine Reihe von Voraussetzungen erfüllen, um in der Halbleitertechnik eingesetzt werden zu können. Neben einer guten Haftung auf der jeweiligen Halbleiterschicht, wie z. B. Silizium (Si) oder Siliziumkarbid (SiC), sind ebenfalls ein hoher Pegel einer Stromtragefähigkeit, ein geringer elektrischer Widerstand, ein geringer Kontaktwiderstand zwischen der Metallisierung und dem Halbleiter, sowie eine leichte Strukturierbarkeit der Metallisierung wünschenswert.
  • Zur Herstellung von strukturierten Metallkontakten z. B. auf SiC-Bauelementen kann die so genannte Abhebetechnik bzw. Lift-Off-Technik verwendet werden. Dieselbe betrifft anfänglich ein Aufbringen einer geeignet strukturierten Resistmaske auf dem SiC-Bauelement und ein nachfolgendes Aufbringen der erwünschten Metallisierungsschicht. In einem nachfolgenden Schritt wird die Resistmaske zusammen mit der darauf befindlichen Metallisierung entfernt. Es entsteht also ein strukturierter Metallkontakt auf dem SiC-Bauelement mit dem Bild der negativen Resistmaske. Die Herstellung dicker Metallschichten, die beispielsweise dicker als 200 nm sind, kann dabei kritisch oder unmöglich sein, da dicke Oxide und Resistmasken benötigt werden und/oder da unregelmäßige Abrisskanten entstehen würden. Zudem ist die Gefahr einer Verunreinigung der Halbleiteroberfläche durch Metallpartikel oder durch den nasschemischen Prozess des Entfernens der Resistmaske zusammen mit der Metallisierungsschicht sehr hoch. Dies kann insbesondere bei oberflächensensitiven Bauelementen wie beispielsweise Schottky-Dioden zu hohen Ausbeuteverlusten bei der Herstellung führen. Für die Metallaufbringung vor dem Lift-Off-Prozess sollte nur ein Verfahren mit einer anisotropen Aufbringungscharakteristik eingesetzt werden, da sonst eine Kantenabdeckung der Resistmaske oder Lift-Off-Maske auftritt.
  • Eine andere Möglichkeit, strukturierte Metallkontakte auf Halbleiterbauelemente aufzubringen, stellen maskierte Ätztechniken, wie z. B. nasschemisches Ätzen oder Plasmaätzen dar. Die kann jedoch ebenfalls zu Problemen führen. So kann beispielsweise das nasschemische Ätzen aufgrund von Haftungsproblemen der Photolackmaske eine unerwünschten lokale Unterätzung bewirken. Die Metallkante kann unregelmäßig ausgebildet werden und kleine Strukturen nicht mehr zuverlässig realisiert werden. Beim Plasmaätzen ist ein Ätzstop, d. h. eine hohe Ätzselektivität, des Metalls gegenüber dem SiC oder Hilfsschichten wie Oxiden kaum realisierbar. Zudem kann die freigelegte Halbleiteroberfläche durch den Plasmaätzprozess beschädigt werden.
  • Wünschenswert wäre also ein alternatives Verfahren zum Erreichen einer lokal strukturierte Metallisierung zum Herstellen beispielsweise eines SiC-Bauelementes, ohne die oben erwähnten Nachteile in Kauf nehmen zu müssen.
  • Es ist die Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung eines Bauelements, ein Verfahren zur Herstellung einer SiC-Diode, ein Verfahren zur Herstellung eines SiC-Sperrschicht-FET, ein Verfahren zur Herstellung eines Vertikal-SiC-Sperrschicht-FET, ein Bauelement und eine Kaskodenschaltung mit verbesserten Charakteristika zu schaffen.
  • Diese Aufgabe wird durch ein Verfahren gemäß Anspruch 1, Anspruch 24, Anspruch 25 und Anspruch 26, ein Bauelement gemäß Anspruch 27 und eine Schaltung gemäß Anspruch 31 gelöst.
  • Gemäß zumindest einigen Ausführungsbeispielen schafft die vorliegende Erfindung ein Verfahren zur Herstellung eines Bauelements durch ein Aufbringen einer oder mehrerer Metallisierungsschichten auf ein Substrat, ein lokales Erwärmen eines Bereiches der einen oder der mehreren Metallisierungsschichten, um eine Substrat/Metallisierungsschicht-Verbindung oder eine Metallisierungsschicht-Verbindung zu erhalten, wobei die Verbindung eine Ätzselektivität gegenüber einem Ätzmedium aufweist, die sich von dieser der einen oder der mehreren Metallisierungsschichten außerhalb des Bereiches unterscheidet, und durch ein Entfernen der einen oder der mehreren Metallisierungsschichten in dem Bereich oder außerhalb des Bereiches abhängig von der Ätzselektivität in dem Bereich oder außerhalb des Bereiches durch ein Ätzen mit dem Ätzmedium, um das Bauelement zu erhalten.
  • Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Figuren näher erläutert. Es zeigen:
  • 1 ein Flussdiagramm eines Verfahrens zur Herstellung eines Bauelements durch ein lokales Erwärmen einer oder mehrerer Metallisierungsschichten und mittels selektiven Ätzens;
  • 2 eine schematisierte Darstellung zur Ausbildung eines Halbleiterbauelementes mit einem strukturierten Metallkontakt;
  • 3 ein Diagramm zur wellenlängenabhängigen Eindringtiefe von elektromagnetischer Strahlung in Nickel;
  • 4 ein Diagramm zur wellenlängenabhängigen Eindringtiefe von elektromagnetischer Strahlung in Aluminium;
  • 5 ein Diagramm zur wellenlängenabhängigen Eindringtiefe von elektromagnetischer Strahlung in Gold;
  • 6 ein Temperaturtiefenprofil für eine absorbierte Laserleistung von 350 KW/cm2 und einer Pulsdauer von 10 μs;
  • 7 ein Temperaturtiefenprofil für eine absorbierte Laserleistung von 1 MW/cm2 bei einer Pulsdauer von 1 μs;
  • 8 ein Temperaturtiefenprofil für eine absorbierte Laserleistung von 3,5 MW/cm2 bei einer Pulsdauer von 100 ns;
  • 9 ein Temperaturtiefenprofil für eine absorbierte Laserleistung von 10 MW/cm2 bei einer Pulsdauer von 10 ns;
  • 10 ein Diagramm einer Simulation mit den Temperaturtiefenprofilen für Laserpulse mit unterschiedlicher Pulsdauer;
  • 11 eine schematische Darstellung eines Bestrahlens lokaler Bereiche eines Wafers mit Laserpulsen unter Verwendung einer Maske und eines Spiegels;
  • 12 eine schematische Darstellung des Bestrahlens lokaler Bereiche eines Wafers mit Laserpulsen unter Verwendung einer Maske, die oberhalb des Wafers oder auf dem Wafer angeordnet ist;
  • 13a eine erste Folge von schematisierten Querschnitten einer SiC-Diode während des erfindungsgemäßen Herstellungsverfahrens;
  • 13b eine zweite Folge von schematisierten Querschnitten einer SiC-Diode während des erfindungsgemäßen Herstellungsverfahrens;
  • 14 einen schematisierten Querschnitt einer SiC-Diode;
  • 15 eine Folge von schematisierten Querschnitten eines SiC-Sperrschicht-FET (FET = Feldeffekttransistor) während des erfindungsgemäßen Herstellungsverfahrens;
  • 16a einen schematisierten Querschnitt eines Lateral-SiC-Sperrschicht-FET;
  • 16b einen schematisierten Querschnitt eines Vertikal-SiC-Sperrschicht-FET; und
  • 17 ein AlNi-Phasendiagramm mit einer Tabelle der Al-Ni-Strukturdaten
  • Im Nachfolgenden werden Bezug nehmend auf die beiliegenden 1–17 Ausführungsbeispiele zu dem Verfahren zur Herstellung eines Bauelementes durch lokales Erwärmen einer oder mehrerer Metallisierungsschichten und mittels selektiven Ätzens detailliert dargestellt.
  • Bezug nehmend auf 1 wird das Verfahren zur Herstellung eines Bauelements in einem Flussdiagramm detailliert erläutert. Das Verfahren zur Herstellung eines Bauelements durch lokales Erwärmen einer oder mehrerer Metallisierungsschichten und mittels selektiven Ätzens weist ein Aufbringen 10 einer oder mehrerer Metallisierungsschichten auf ein Substrat, ein lokales Erwärmen 12 eines Bereiches der einen oder der mehreren Metallisierungsschichten, um eine Substrat/Metallisierungsschicht-Verbindung oder eine Verbindung der mehreren Metallisierungsschichten zu erhalten, wobei die Verbindung eine andere Ätzselektivität gegenüber einem Ätzmedium aufweist als die eine oder die mehreren Metallisierungsschichten außerhalb des Bereiches, und ein Entfernen 14 der einen oder mehreren Metallisierungsschichten in dem Bereich oder außerhalb des Bereiches abhängig von der Ätzselektivität in dem Bereich oder außerhalb des Bereiches durch ein Ätzen mit dem Ätzmedium, um das Bauelement zu erhalten, auf.
  • Die Aufbringung 10 einer oder mehrerer Metallisierungsschichten auf ein Substrat kann beispielsweise ein ganzflächiges Aufbringen eines mehrlagigen Metallsystems auf einen gegebenenfalls vorprozessierten Wafer, der beispielsweise SiC oder Si aufweist, aufweisen. Die Aufbringung 10 kann beispielsweise ein ganzflächiges Aufdampfen oder Sputtern eines Ni/Al-Metallisierungsschichtsystems aufweisen. Die Schichtzusammensetzung kann dabei so gewählt werden, dass sich beispielsweise bei geeigneter Erwärmung eine intermetallische AlNi3-Phase ausbildet und ein geringfügiger Aluminiumüberschuss zurückbleiben kann. Die Gesamtschichtdicke des mehrlagigen Metallisierungssystems kann in diesem Fall z. B. 20–200 nm betragen. Das Aufdampfen oder Sputtern kann auch aus einem Mischtarget erfolgen, das die entsprechenden Metallisierungsbestandteile aufweist.
  • Es kann auch eine einzelne Metallisierungsschicht beispielsweise aus Nickel oder Titan direkt und ohne Verwendung einer Maske auf ein Siliziumsubstrat aufgebracht werden. Die sich bei geeigneter Erwärmung bildenden Nickel- und Titansilizide können gegen bestimmte Ätzmedien resistent sein, die die reinen Metalle ätzen können. Die Metallisierungsschicht kann auch als ternärer Stapel aus Ni/Al/Si oder aus einer ternären Mischung aus einem Mischtarget ausgebildet werden, so dass sich nach einem lokalen Erwärmen ein Mischkristall der Form Al(1-x)NiSi(x) ausbilden kann.
  • Das lokale Erwärmen 12 eines Bereiches der einen oder der mehreren Metallisierungsschichten kann beispielsweise mit einem energiereichen Laserpuls erfolgen. Durch das lokale Bestrahlen der metallisierten Oberfläche kann es in dem bestrahlten Bereich innerhalb der Metallisierungsschichten oder auch zwischen den Metallisierungsschichten und dem Substrat zu einer intermetallischen Reaktion bzw. einer Legierungsbildung kommen. Beim Aufbringen einer einzelnen Metallisierungsschicht kann es zu einer Reaktion zwischen der Metallisierungsschicht und dem Substrat kommen.
  • Durch Anpassung der Laserpulsdauer und der Laserleistung können so auch vergleichsweise dicke Metallisierungsschichten zur Reaktion gebracht werden. Gleichzeitig kann eine Reaktion oder ein Einlegieren in das Halbleitersubstrat im Bereich der lokal bestrahlten Bereiche ermöglicht werden, um so ohne weitere Temperschritte lokal ohmsche Kontakte herzustellen. Mit diesem Verfahren kann also die Strukturierung relativ dicker Metallschichten, ohne Unterätzrisiko, dem sogenannten „Kronkorkeneffekt", welches bei schlechter Lackhaftung auftreten kann, und ohne Schädigung der Halbleitersubstratoberfläche ermöglicht werden.
  • Die durch das lokale Erwärmen 12 eines Bereiches erzeugten Verbindungen können eine andere Ätzselektivität gegenüber einem Ätzmedium aufweisen als die eine oder die mehreren Metallisierungsschichten außerhalb des Bereichs. Deshalb kann die Entfernung 14 der einen oder mehreren Metallisierungsschichten in dem Bereich der lokalen Erwärmung oder außerhalb des Bereiches abhängig von der Ätzselektivität in dem Bereich oder außerhalb des Bereiches durch Ätzen mit dem Ätzmedium erfolgen. Beispielsweise weist eine Nickel/Silizid-Verbindung, die durch das Aufbringen einer Nickelmetallisierungsschicht auf einem Siliziumwafer und mittels anschließenden Bestrahlens mit Laserpulsen geeigneter Energie hergestellt werden kann, eine ungefähr 2000-fache Ätzselektivität in einer NH4OH/H2O2/H2O-Säure gegenüber Nickel auf. Nickel kann also 2000 Mal schneller geätzt werden als das Nickelsilizid. Gleiches gilt auch für TiSi2 gegenüber Ti in NHCl/H2O2. Durch das Aufbringen eines Metallisierungsstapels aus Ni und Al kann sich durch lokales Erwärmen beispielsweise NiAl bilden, was in Flusssäure oder einer HF/HNO3-Mischung nicht ätzbar ist, wohingegen reines Ni und Al in diesen Ätzlösungen ohne weiteres ätzbar sind. Bei diesen Beispielen können also nicht bestrahlte Bereiche ohne weiteres durch entsprechende Ätzmedien entfernt werden. Denkbar ist jedoch auch der andere Fall, bei dem die bestrahlten Bereiche durch entsprechende Ätzmedien leichter entfernt werden können. Das Ausbilden der strukturierten Kontakte für das Halbleiterbauelement kann also durch selektives Ätzen der einen oder mehreren Metallisierungsschichten ohne weitere Maskenschichten, die z. B. aus Photolack oder Oxiden hergestellt sind, durchgeführt werden.
  • 2 zeigt eine schematische Darstellung des Verfahrens zur Herstellung eines Bauelements durch lokales Erwärmen einer oder mehrerer Metallisierungsschichten und mittels selektiven Ätzens gemäß einem Ausführungsbeispiel der vorliegenden Erfindung.
  • Auf einen Wafer 20, der z. B. Si oder SiC aufweist, werden zwei Metallschichten 22 und 24 aufgebracht, bei denen es sich beispielsweise um Nickel und Aluminium handeln kann. Diese Metallisierungsschichten werden mit einem Laser geeigneter Pulsdauer und Leistung lokal bestrahlt 26. Durch die lokale Bestrahlung und der damit verbundenen lokalen Erwärmung kann es zu einer Ausbildung einer intermetallischen Reaktion und/oder zu einer Legierungsbildung zwischen den Metallisierungsschichten 22 und 24 oder zu einer Ausbildung einer Substrat/Metallisierungsschicht-Verbindung zwischen den Metallisierungsschichten 24, 22 und der Waferoberfläche 20 kommen. Die bei dem Prozess entstehende Verbindung 28 kann eine andere Ätzselektivität gegenüber einem Ätzmedium aufweisen als die Metallisierungsschichten 22, 24 oder auch der Wafer 20. Im Fall des Aufbringens einer Ni/Al-Metallisierung 22, 24 kann so beispielsweise eine intermetallische AlNi3-Phase ausgebildet werden.
  • Die bestrahlten und die nicht bestrahlten Bereiche können ein unterschiedliches chemisches Verhalten gegenüber Ätzmedien aufweisen. Mittels eines anschließenden selektiven Ätzens unter Verwendung geeigneter Ätzmedien bleibt die Metallbedeckung der Oberfläche des Halbleitersubstrats lediglich im Bereich der Verbindung 28 zurück. Dabei kann sich beispielweise zwischen dem Wafer 20 und der lokal bestrahlten Zone 28 ein ohmscher Kontakt 32 ausbilden. Das nasschemische Ätzen mit einer geeigneten Ätzlösung kann eine Abfolge von verschiedenen Ätzlösungen betreffen und kann so durchgeführt werden, dass eine hohe Ätzselektivität zwischen den nicht reagierten und den reagierten Bereichen der Metallisierungsschichten vorliegt. Bei der Verwendung von Ni und Al als den Metallisierungsschichten 22 und 24 kann beispielsweise mittels der Bestrahlung unter Verwendung eines Lasers geeigneter Laserleistung eine Nickel/Aluminium-Legierung in dem Bereich 28 ausgebildet werden. Diese Nickel/Aluminium-Legierung ist beispielsweise in HF oder einer Mischung aus HF/HNO3 nicht ätzbar, wohingegen reines Nickel und Aluminium in diesen Ätzlösungen ohne weiteres zu ätzen sind. Zur abschließenden Herstellung des Bauelements können nach dem Entfernen der reagierten Bereiche durch selektives Ätzen weitere Prozessschritte, wie beispielsweise ein Aufbringen einer Isolationsoxidschicht, einer Passivierung oder andere Prozessschritte durchgeführt werden.
  • 3 zeigt ein Diagramm, das die wellenlängenabhängige Eindringtiefe von elektromagnetischer Strahlung in Nickel darstellt.
  • Zur lokalen Erwärmung eines Bereiches der einen oder mehreren Metallisierungsschichten mittels elektromagnetischer Strahlung kann beispielsweise ein Laserpuls geeigneter Pulsdauer und Leistung gewählt werden. Mittels Anpassung der Laserpulsdauer und der Laserleistung können auch vergleichsweise dicke Metallschichten zur Reaktion gebracht werden. Dazu kann die betreffende Laserwellenlänge und deren Eindringtiefe in die eine oder die mehreren Metallisierungsschichten und die zur Ausbildung der intermetallischen Reaktion und/oder der Legierungsbildung zwischen den einen oder der mehreren Metallisierungsschichten benötigte Erwärmung aufeinander abgestimmt werden.
  • Alternativ kann man eine Reihe von Laserpulsen mit zwei oder mehr Pulsen an Stelle eines einzigen Laserpulses einer geeigneten Pulsdauer anlegen. Durch Steuern der Dauern der Pulse in den Reihen von Pulsen und/oder Zeitabständen zwischen Pulsen in der Reihe von Pulsen kann man bestimmte Wärmeverteilungscharakteristika und daher bestimmte Strukturdetails einstellen.
  • 4 zeigt die wellenlängenabhängige Eindringtiefe von elektromagnetischer Strahlung in Aluminium. Wie ein Vergleich mit 3 zeigt, hängt die Eindringtiefe unter anderem auch von dem verwendeten Metall ab.
  • 5 zeigt die wellenlängenabhängige Eindringtiefe von elektromagnetischer Strahlung in Gold. Für die lokale Erwärmung der einen oder der mehreren Metallisierungsschichten, beispielsweise durch Verwendung eines Laserpulses, kann ein weites Spektrum von Parametern verändert werden. Neben der Laserwellenlänge, die in einem Bereich handelsüblicher Laser frei gewählt werden kann, kann auch die Pulsdauer und die Laserleistung ausgewählt werden.
  • Das Diagramm in 6 zeigt das schichtdickenabhängige Temperaturprofil einer Metallschicht nach der Absorption einer Laserleistung von 350 KW/cm2 bei einer Laserpulsdauer von 10 μs. Der Temperaturunterschied an der Oberfläche beträgt mehr als 700 K und fällt dann beispielsweise bei einer Schichtdicke von 20 μm auf 400 K ab.
  • 7 zeigt ebenfalls das schichtdickenabhängige Temperaturprofil in Abhängigkeit der erwärmten Schichtdicke nach der Absorption einer Laserleistung von 1 MW/cm2 bei einer Pulsdauer von 1 μs. Im Vergleich zu 6 erreicht die Temperatur in der Metallschicht bereits in einer Tiefe von 20 μm wieder annähernd die Anfangstemperatur.
  • 8 zeigt die Temperatur in Abhängigkeit der Schichtdicke des bestrahlten Metalls bei einer absorbierten Laserleistung von 3,5 MW/cm2 bei einer Pulsdauer von 100 ns. Bei diesem Beispiel ist bereits in einer Schichtdicke von 20 μm keine Erwärmung mehr feststellbar.
  • 9 zeigt das schichtdickenabhängige Temperaturprofil bei einer absorbierten Laserleistung von 10 MW/cm2 bei einer Pulsdauer von 10 ns. Wie man den 6–9 entnehmen kann, kann das Temperaturtiefenprofil in einer Metallschicht gezielt mittels der Laserpulsdauer und der Laserleistung eingestellt werden. Je nach Dicke der einen oder mehreren Metallisierungsschichten, die zur Ausbildung einer intermetallischen Reaktion und/oder Legierung auf eine bestimmte Temperatur erwärmt werden sollen, kann dementsprechend die Pulsdauer des zur lokalen Erwärmung eines Bereiches eingesetzten Lasers ausgewählt werden. Typischerweise können zum Beispiel Pulsdauern im Bereich zwischen 1 ns und 100 μs, oder zwischen 10 ns und 10 μs ausgewählt werden. Falls das lokale Erwärmen eines Bereiches der einen oder der mehreren Metallisierungsschichten so durchgeführt wird, dass auch das Substrat mit einbezogen ist, so sollte die Temperatur so gewählt werden, dass die entsprechende Reaktion mit der Substratoberfläche ermöglich werden kann. Beispielsweise kann es nötig sein, bei der Verwendung von SiC als Substrat eine Oberflächentemperatur größer 950°C zu erreichen, so dass die SiC-Oberfläche mit der einen oder den mehreren Metallisierungsschichten reagieren kann.
  • Das Diagramm in 10 zeigt die Simulation eines eindimensionalen Wärmeflussdiffusionsmodells, bei dem das Temperaturtiefenprofil für unterschiedliche Laserpulsdauern gezeigt ist. Durch die Laserpulsdauer, die in der Simulation zwischen 20 ns und 20 μs variiert wurde, kann in einfacher Weise eine definierte Temperatur in einer bestimmten Substratdicke erzeugt werden. Es kann also passend zu dem Bauelement und dem zu strukturierenden Metallkontakt die Laserleistung und die Pulsdauer ausgewählt werden.
  • 11 zeigt schematisch eine Bestrahlung ausgewählter Bereiche auf einem Wafer zur lokalen Erwärmung eines definierten Bereiches mit einem Laser 100 und einer Maske oder einem Retikel 114. Ein geeigneter Laserpuls eines Lasers 100 kann beispielsweise über Linsen 112 und eine Maske oder ein Retikel 114 und eine entsprechende Strahlablenkeinheit 116, beispielsweise einen Spiegel, auf einen Wafer 118 mit seinen vorprozessierten Bauelementen 120, die mit einer oder mehreren Metallisierungen beschichtet sind, gerichtet werden, derart, dass die durch die Maske oder das Retikel definierten Bereiche 122 auf der Metallisierung lokal so erwärmt werden, dass sich die ätzselektive intermetallische Verbindung oder Legierung ausbilden kann. Mittels der Maske oder des Retikels können also mittels einer lokalen Direktbelichtung die eine oder die mehreren Metallisierungsschichten so erwärmt werden, dass es innerhalb der Metallisierungsschichten zu einer intermetallischen Reaktion oder Legierungsbildung kommt.
  • Im Vergleich zu 11 befindet sich in 12 die Maske 114 oder das Retikel, das die lokal zu bestrahlenden Bereiche 122 auf dem Wafer 118 mit seinen vorprozessierten Bauelementen 120 definiert, direkt auf oder oberhalb des Wafers. Bei diesen Ausführungsbeispielen kann beispielsweise ein Laserpuls geeigneter Pulsdauer von einem Laser 100 durch eine Linse 112 und ein Ablenksystem 116 auf die durch die Maske 114 oder das Retikel definierten Bereiche gerichtet werden, um dieselben lokal zu erwärmen.
  • Diese Konfiguration ist dahingehend nützlich, dass eine gesteuerte oder zumindest beschleunigte Wärmedissipation in Bereichen, die durch die Maske 114 bedeckt sind, erreicht wird, wenn die Maske eine höhere Wärmeleitfähigkeit als das Material aufweist, auf dem die Maske positioniert ist. Somit wird die Wärme, die durch die Maske absorbiert wird, schnell weg transportiert, ohne das darunter liegende Material zu beeinflussen. Dies führt zu feineren strukturellen Details verglichen mit einer Konfiguration, bei der die Maske nicht direkt auf dem darunter liegenden Material, wie beispielsweise dem Wafer positioniert ist. Daher vermeidet die Maske wirksam ein Erwärmen des Metalls unterhalb der Maske und benachbart zu den Maskenöffnungen, da die Maske direkt die darunter liegende Metallschicht an dem Substrat, wie beispielsweise dem Halbleiterwafer kontaktiert.
  • Selbst wenn die Maske die gleiche Wärmeleitfähigkeit oder eine geringere Wärmeleitfähigkeit als die darunter liegende Metallschicht aufweist, ist der Lateraltemperaturgradient dennoch auf Grund der Tatsache erhöht, dass die Maske eine bestimmte Wärmeabsorptionskapazität aufweist. Dies kann mit der Parallelschaltung zweier Widerstände verglichen werden, bei denen der wirksame Widerstandswert beider parallel geschalteter Widerstände gesenkt ist, selbst wenn der Widerstandswert des zusätzlichen Widerstands, der der Maske entsprechen würde, höher als der des bereits vorhandenen Widerstands ist. Daher können kleinere strukturelle Details hergestellt werden, wenn die Maske direkt das darunter liegende Substrat kontaktiert, das eine oder mehrere Metallschichten auf einem Halbleitersubstrat aufweisen kann.
  • In 13 ist beispielhaft für das Verfahren zur Herstellung eines Bauelementes durch lokales Erwärmen einer oder mehrerer Metallisierungsschichten und mittels selektiven Ätzens, die Herstellung einer vereinigten pn-Schottky-SiC-Diode in einer Abfolge von schematisierten Querschnitten durch ein SiC-Substrat dargestellt.
  • Ein vorprozessierter Wafer 130 aus SiC kann beispielsweise eine Feldstoppschicht 132 und eine schwach n–-dotierte Epitaxieschicht 134 aufweisen. In dieser Epitaxieschicht können stark dotierte p+-Bereiche 136, die als Emitter für die Diodenstruktur dienen, implantiert sein, so dass sich eine Zellstruktur von abwechselnd hochdotierten p+-Gebieten und schwach dotierten n–-Gebieten ergibt. Die p+-Gebiete können bei hohen Temperaturen vollständig ausgeheilt werden. Mehrere geeignete Metallisierungsschichten, wie beispielsweise eine erste Metallisierungsschicht aus Ni 138 und eine zweite Metallisierungsschicht aus Al 140 können ganzflächig aufgebracht werden. Ebenso ist das Co-Verdampfen oder Sputtern der Metallisierungsschicht auf der Basis eines Mischtargets, das beide Metalle aufweist, möglich. Die Schichtzusammensetzung kann so gewählt werden, dass sich beispielsweise eine intermetallische AlNi3-Phase ausbilden kann. Die Gesamtschichtdicke kann beispielsweise 20–200 nm betragen. Denkbar ist jedoch auch, dass die Metallisierung aus einem ternären Stapel, der z. B. Ni/Al/Si aufweist, oder aus einer ternären Mischung, die Ni, Al, Si aufweist, besteht.
  • Nachfolgend können durch lokales Bestrahlen des Wafers mit einem Laserpuls 142 geeigneter Leistung und Pulsdauer die Metallisierungsschichten wie oben beschrieben zur Reaktion gebracht werden. Die zu bestrahlenden Bereiche werden durch eine Maske oder ein Retikel definiert, das sich im Laserstrahlengang befinden kann. Die Maske oder das Retikel kann zu den bereits im Wafer erzeugten p+-Gebieten 136 so justiert sein, dass die Metallisierungsschichten lediglich auf den p+-Gebieten 136 reagieren. Dabei kann die Laserleistung und die Pulsdauer so gewählt werden, dass die SiC-Oberfläche in die Reaktion miteinbezogen wird. Die Oberflächentemperatur des SiC sollte dazu auf Temperaturen größer 950°C erwärmt werden. In den durch den Laser bestrahlten Bereichen 146 kommt es im Falle geeigneter Wahl der Metallisierungsschichten zu einer intermetallischen Reaktion oder einer Legierungsbildung, in die das Oberflächensubstrat miteinbezogen sein kann. Aus einem Ni/Al-Stapel kann beispielsweise AlNi3 146 ausgebildet werden. Bei der Verwendung eines ternären Stapels aus Ni/Al/Si kann sich ein Mischkristall der Form Al(1-x)NiSi(x) ausbilden. Nachfolgend können die nicht bestrahlten Metallisierungsbereiche des Wafers in einem Ätzschritt 148 unter Verwendung einer oder mehrerer Ätzlösungen entfernt werden. Beispielsweise können unter Verwendung eines Ätzmediums aus H2SO4/HNO3/HF/H3PO4 Si, Ni und Al geätzt werden, wohingegen eine intermetallische Verbindung zwischen Ni und Al kaum angegriffen wird, da zu einer Ätzung von NiAl ein elektrochemischer Prozess notwendig ist. Nach dem Ätzen befindet sich also die intermetallische Verbindung 146 auf den p+-Gebieten 136, wobei sich zwischen diesen beiden Bereichen aufgrund der Reaktion ein guter ohmscher Kontakt 144 ausbilden kann. Nach einer anschließenden Reinigung der Oberfläche kann ganzflächig ein Schottky-Metall, wie z. B. Titan 152 abgeschieden werden. Das Titan kann dann beispielsweise einen sperrenden Kontakt 154 zu der n-dotierten Epitaxieschicht ausbilden. Zur Kontaktverstärkung kann in einem weiteren Schritt 156 als Kontaktverstärkungsmetall 158 z. B. Aluminium aufgebracht werden. Die SiC-Diode weist also zwischen dem p+-Gebiet und den Kontaktverstärkungsmetallen einen ohmschen Kontakt 144 auf, während sich in den Gebieten zwischen den p+-Gebieten ein sperrender Schottky-Kontakt 154 zu der n-dotierten Epitaxieschicht ausbilden kann.
  • 14 zeigt den schematischen Querschnitt einer SiC-Diode, wie sie beispielsweise gemäß dem erfindungsgemäßen Verfahren hergestellt werden kann. Die Diode weist ein Substrat, beispielsweise aus SiC 130, das sich benachbart zu einer Feldstoppzone 132 befinden kann, sowie eine schwach n–-dotierte Epitaxieschicht 134 auf, wobei sich in derselben mehrere implantierte p+-Gebiete 136 befinden können. Über den p+-Gebieten befinden sich die durch das erfindungsgemäße Verfahren hergestellten Kontaktbereiche 144, die beispielsweise ein gutes ohmsches Verhalten zu der darüber liegenden Schottky-Metallschicht, die aus Titan 152 gebildet ist, und einer Aluminiumschicht 158 ausbilden. Die SiC-Diode kann außerdem eine Randterminierung 161 und eine Passivierung aus Polyimid 160 aufweisen, sowie auf der Rückseite eine Metallisierungsschicht 162 als Kontaktanschluss.
  • 15 zeigt ein weiteres Ausführungsbeispiel des Verfahrens an einer Abfolge von schematisierten Querschnitten zur Herstellung beispielsweise eines SiC-Sperrschicht-FET. Das SiC-Substrat weist einen p-dotierten Bereich 180 auf, in den ein n-dotierter Bereich 182 implantiert ist. Diese n-dotierte Wanne weist ferner einen stark p+-dotierten Bereich auf – den Gate-Bereich. Auf dieses vorprozessierte Substrat können nun eine oder mehrere Metallisierungsschichten 186 und 188 ganzflächig aufgebracht werden.
  • Bei den Metallisierungsschichten kann es sich z. B. um eine Nickel- und eine Aluminiumschicht handeln. Die eine oder die mehreren Metallisierungsschichten können unter anderem als Gatemetallisierungen verwendet werden und dieselben können entsprechend einer späteren Anwendung beispielsweise in einer Kaskodenschaltung in einer Dicke von z. B. 100 nm bis 5 μm aufgebracht werden, da im Falle eines Durchbruchs des Sperrschicht-FETs der Strom über den Gatekontakt fließt und deshalb der Kontakt relativ dick ausgebildet sein sollte. Ferner wird mit dieser Metallisierung auch der Halbleiter kontaktiert, d. h. es ist ein geeignetes Kontaktmaterial zu verwenden, das bei hohen Temperaturen getempert werden kann. Das lokale Bestrahlen unter Verwendung eines Laserpulses 190 geeigneter Pulsdauer und Leistung kann nun wieder eine intermetallische Reaktion oder Legierungsbildung 192 zwischen den Metallisierungsschichten 186 und 188 und der Substratoberfläche bewirken, was zur Ausbildung eines guten ohmschen Kontaktes 191 führen kann. In einem nachfolgenden selektiven Ätzprozess 193 können alle nicht bestrahlten Bereiche von der Metallisierung entfernt werden. So können der Sourcekontakt 196 und der Drainkontakt 194 auf dem n-dotierten Gebiet, sowie der Gatekontakt 198 auf dem p+-Gebiet ausgebildet werden. In weiteren Prozessschritten können beispielsweise der rückseitige Gateanschluss 202 und eine Isolationsschicht aufgebracht werden.
  • Mittels des Verfahrens kann also ein relativ dicker Gatemetallkontakt mit einem geringen ohmschen Kontakt ausgebildet werden. Üblicherweise wird mit dieser Metallisierung auch der Halbleiter kontaktiert, d. h. es wird ein Kontaktmetall verwendet, das auch bei hohen Temperaturen getempert werden kann, um ein günstiges Kontaktverhalten zu erzeugen. Die in Frage kommenden Metalle oder Legierungen sind meist schwer oder nicht rückstandsfrei mit nasschemischen Ätzungen in Kombination mit Lithographieschritten zu strukturieren. Falls die Metallisierung in einem Lift-Off-Prozess strukturiert wird, können bei großer Dicke, z. B. größer als einige 100 nm, Defektdichteprobleme auftreten, wobei die Defektdichteprobleme aufgrund des Abreißens der Metallisierung an den Kanten aufgrund einer sich ausbildenden durchgehenden Schicht entstehen. Bei dem erfindungsgemäßen Verfahren sollten diese Probleme nicht auftreten.
  • 16a zeigt den schematisierten Querschnitt eines SiC-Sperrschicht-FET und dem entsprechenden Gatemetallisierungskontakt, wie derselbe durch das Verfahren ausgebildet werden kann.
  • Der SiC-Sperrschicht-FET weist ein p-dotiertes Gebiet 210, eine n-dotierte Wanne 212 und darin implantiert einen stark p+-dotierter Bereich 214, auf dem sich der Gatekontakt 216 befindet, auf. Das Verfahren kann ermöglichen, dass der Gatekontakt relativ dick ausgebildet werden kann. In der n-dotierten Wanne können der Sourcekontakt 218 und der Drainkontakt 220 angeordnet sein. In weiteren Prozessschritten können beispielsweise Isolationsschichten, Passivierungsschichten und auch ein rückseitiger Gatekontakt aufgebracht werden.
  • 16d ist ein schematisierter Querschnitt eines Vertikal-SiC-FET. Im Gegensatz zu 16a ist der Drainkontakt auf der Rückseite des Halbleiterabschnitts vorgesehen, der die Driftzone darstellt. Zum Steuern eines Stromflusses von dem Sourcekontakt 218 zu dem Drainkontakt 20 ist eine p-Mulde in dem n-Substrat vorgesehen. Ferner ist der Gatekontakt 216 an einem p-Halbleiterabschnitt positioniert, der das n-Substrat abschließt. Wenn eine ausreichende negative Spannung zwischen Gate und Source angelegt ist, ist das Gebiet zwischen der p-Mulde und dem Gate an Trägern vollständig verarmt, so dass ein Stromfluss von dem Sourcekontakt zu dem Drainkontakt unterbrochen ist. Der Gatekontakt 216 in 16b kann auf die gleiche Weise wie der Gatekontakt 216 in 16a unter Verwendung des hierin beschriebenen Verfahrens hergestellt werden.
  • Der Sourcekontakt ist an einem stark dotierten n-Gebiet positioniert, zum Kontaktieren des Substrats zwischen der p-Mulde und dem p-Gebiet, an dem der Gatekontakt vorgesehen ist. Der Gatekontakt ist von diesem n-Halbleiterbereich zwischen der p-Mulde und dem p-Abschnitt unterhalb des Gatekontakts durch einen Isolator 217, wie beispielsweise ein Oxid, getrennt. Auf ähnliche Weise ist der Sourcekontakt von der p-Mulde über einen Isolator, wie beispielsweise ein Oxid 215, getrennt.
  • 17 zeigt das Phasendiagramm eines Nickel/Aluminium-Systems, aus dem man die Schichtzusammensetzung bei der entsprechenden Temperatur und die sich daraus bildende intermetallische Phase ableiten kann, sowie eine Tabelle, die die Al-Ni-Kristallstrukturdaten enthält.
  • Für das Aufbringen einer oder mehrerer Metallisierungsschichten aus einzelnen Metallschichten oder auf der Basis eines Mischtargets steht eine Anzahl von möglichen metallischen Mischverbindungen zur Verfügung. Dabei kann es sich um binäre Systeme, z. B. AlNi, AlSi, NiSi, oder auch ternäre Systeme, z. B. AlNiSi, NiFeSi oder AlCoSi, handeln.
  • Es ist auch denkbar, dass das lokale Erwärmen eines Bereiches der einen oder der mehreren Metallisierungsschichten mittels einer anderen Vorrichtung durchgeführt wird. Beispielsweise könnte durch das gezielte Bestrahlen unter Verwendung von energiereichen Teilchen, wie z. B. Elektronen, eine lokale Erwärmung eingesetzt werden, die zur Ausbildung einer ätzselektiven Verbindung in der einen oder den mehreren Metallisierungsschichten führt.
  • Neben der Ausbildung von wenig resistiven ohmschen Kontakten in den Bereichen der lokalen Erwärmung zwischen den Metallisierungsschichten und dem Substrat, können in Abhängigkeit von den verwendeten Materialien auch sperrende Schottky-Kontakte ausgebildet werden.
  • Durch das lokale Erwärmen eines Bereiches der einen oder mehreren Metallisierungsschichten beispielsweise mittels eines Laserpulses und der damit verbundenen Temperaturtiefenprofile, und durch das nachfolgende selektive Ätzen können die so ausgebildeten Metallisierungskontakte eine weiche Querschnittskurve aufweisen, als es bei typischen Ätzprozessen mit herkömmlichen Masken erzielt werden kann. Der Metallisierungskontakt kann also so ausgebildet sein, dass der Querschnitt keine scharfen Kanten, sondern eine flache „hügelartige" Kurve aufweist. Der Querschnitt kann somit eine laterale Dickenkurve aufweisen, die über ihre gesamte Länge eine gleichmäßige und gleichförmige Kurve aufweist. Zur lokalen Erwärmung eines Bereiches der einen oder mehreren Metallisierungsschichten können neben Laserpulsen oder Reihen von Laserpulsen aus dem sichtbaren Spektralbereich auch Laserpulse oder Reihen von Pulsen von Lasern eingesetzt werden, die im infraroten oder ultravioletten Bereich elektromagnetische Strahlung emittieren. Die lokale Erwärmung unter Verwendung elektromagnetischer Strahlung kann bei spielsweise in einem Spektralbereich von 100 nm bis 20 μm durchgeführt werden.

Claims (35)

  1. Verfahren zur Herstellung eines Bauelements mit folgenden Schritten: Bereitstellen (10) einer oder mehrerer Metallisierungsschichten auf einem Substrat; lokales Erwärmen (12) eines Bereiches der einen oder der mehreren Metallisierungsschichten, um eine Substrat/Metallisierungsschicht-Verbindung oder eine Metallisierungsschicht-Verbindung zu erhalten, wobei die Verbindung eine Atzselektivität gegenüber einem Ätzmedium aufweist, die sich von dieser der einen oder der mehreren Metallisierungsschichten außerhalb des Bereiches unterscheidet; und Entfernen (14) der einen oder der mehreren Metallisierungsschichten entweder in dem Bereich oder außerhalb des Bereiches abhängig von der Ätzselektivität in dem Bereich oder außerhalb des Bereiches durch ein Ätzen mit dem Ätzmedium.
  2. Verfahren gemäß Anspruch 1, bei dem das lokale Erwärmen (12) eines Bereiches der einen oder der mehreren Metallisierungsschichten ein Anlegen von Laserenergie aufweist.
  3. Verfahren gemäß Anspruch 2, bei dem das lokale Erwärmen (12) einen gepulsten Betrieb eines Lasers aufweist, wobei der gepulste Betrieb zumindest einen Laserpuls aufweist, und wobei eine vorbestimmte laterale oder vertikale Ausdehnung des Bereichs durch ein Einstellen zumindest eines der Gruppe von Parametern erreicht wird, die folgendes umfasst: eine Pulsdauer, eine Laserleistung und einen Abstand zwischen benachbarten Pulsen.
  4. Verfahren gemäß Anspruch 3, bei dem die Laserpulsdauer in einem Bereich zwischen 10 ns und 20 μs gewählt wird, und bei dem die Laserwellenlänge in einem Bereich von 100 nm und 10 μm gewählt wird.
  5. Verfahren gemäß einem der Ansprüche 1 bis 4, bei dem das lokale Erwärmen (12) ein Ausrichten von elektromagnetischer Strahlung unter Verwendung einer Maske (114) oder eines Retikels aufweist, wobei die Maske oder das Retikel ausgebildet sind, um den Bereich der lokalen Erwärmung zu definieren.
  6. Verfahren gemäß Anspruch 5, bei dem die Maske an dem Substrat positioniert ist und bei dem die Maske eine Wärmekapazität aufweist.
  7. Verfahren gemäß einem der Ansprüche 1 bis 6, bei dem das Substrat ein Halbleitersubstrat ist, das SiC oder Si aufweist.
  8. Verfahren gemäß einem der Ansprüche 1 bis 7, bei dem beim lokalen Erwärmen (12) eines Bereiches lediglich die Gebiete eines Dotierungstyps erwärmt werden, derart, dass die Substrat/Metallisierungsschicht-Verbindung oder die Metallisierungsschichtverbindung ausgebildet wird, wobei in den Bereichen des anderen Dotierungstyps eine verringerte lokale Erwärmung oder keine lokale Erwärmung durchgeführt wird.
  9. Verfahren gemäß einem der Ansprüche 1 bis 8, bei dem das Bereitstellen (10) zumindest einer ersten der einen oder mehreren Metallisierungsschichten durchgeführt wird, derart, dass die eine oder die mehreren Metallisierungsschichten zusammen mit dem Substrat in p-dotierten Gebieten einen besseren ohmschen Kontakt bilden als in n-dotierten Gebieten.
  10. Verfahren gemäß einem der Ansprüche 1 bis 9, bei dem beim Bereitstellen (10) einer oder mehrerer Metallisierungsschichten ein Metallisierungsmaterial ausgewählt wird, das nach dem Erwärmen einen Schottky-Kontakt mit dem Substrat ausbildet, wobei das Substrat ein Halbleitersubstrat ist.
  11. Verfahren gemäß einem der Ansprüche 1 bis 10, bei dem das lokale Erwärmen (12) einer oder mehrerer Metallisierungsschichten zu der Ausbildung einer Silizidschicht führt, die zumindest eines aus der Gruppe aufweist, die folgendes umfasst: Ni, Al, W, Ta, Ti, Pt, Pd, Mo, Co, Fe und Nb.
  12. Verfahren gemäß einem der Ansprüche 1 bis 11, bei dem die Entfernung (14) durch ein Ätzen in einem oder mehreren Ätzschritten unter Verwendung eines Ätzmediums durchgeführt wird, das zumindest eines aus der Gruppe aufweist, die folgendes umfasst: HF, HNO3, HCl, H2O2, NH4, NHO3, H3PO4, CH3COOH, NH4F und KOH.
  13. Verfahren gemäß einem der Ansprüche 1 bis 12, bei dem zumindest eine erste Metallisierungsschicht Nickel aufweist, wobei das lokale Erwärmen (12) ausreicht, um eine Nickel/Silizid-Verbindung an der Substratoberfläche auszubilden, und wobei das Ätzmedium ein Gemisch aus NH4OH/H2O2/H2O umfasst.
  14. Verfahren gemäß einem der Ansprüche 1 bis 13, bei dem zumindest eine erste Metallisierungsschicht Titan aufweist, wobei das lokale Erwärmen (12) ausreicht, um eine Titan/Silizid-Verbindung an der Substratoberfläche auszubilden, und wobei das Ätzmedium ein Gemisch aus HCl/H2O2 umfasst.
  15. Verfahren gemäß einem der Ansprüche 1 bis 14, bei dem die eine oder die mehreren Metallisierungsschichten Ni/Al aufweisen, wobei das lokale Erwärmen (12) durchgeführt wird, derart, dass sich in dem Bereich eine intermetallische Phase aus AlxNiy ausbildet, und wobei das Ätzmedium HF oder ein Gemisch aus HF/HNO3 umfasst.
  16. Verfahren gemäß einem der Ansprüche 1 bis 15, bei dem die eine oder die mehreren Metallisierungsschichten eine Schichtzusammensetzung aus Ni/Al/Si aufweisen, wobei die Schichtzusammensetzung ausgebildet ist, derart, dass sich im Falle geeigneter lokaler Erwärmung (12) ein Mischkristall der Form Al(1-x)NiSix ausbildet, und wobei das Ätzmedium HF oder ein Gemisch aus HF/HNO3 umfasst.
  17. Verfahren gemäß einem der Ansprüche 1 bis 16, bei dem das Bereitstellen (10) einer oder mehrerer Metallisierungsschichten ein gleichzeitiges Co-Verdampfen unterschiedlicher Metalle oder ein Sputtern oder Verdampfen aus einem Mischtarget, das unterschiedliche Metalle aufweist, umfasst.
  18. Verfahren gemäß einem der Ansprüche 1 bis 17, bei dem eine Gesamtdicke der einen oder der mehreren Metallisierungsschichten zwischen 10 nm und 10 um liegt.
  19. Verfahren gemäß einem der Ansprüche 1 bis 18, bei dem das Bauelement eine SiC-Diode ist, bei der vor dem Bereitstellen (10) einer oder mehrerer Metallisierungsschichten p-dotierte Gebiete in einem n-dotierten SiC-Halbleitersubstrat erzeugt werden und das Halbleitersubstrat thermisch ausgeheilt wird.
  20. Verfahren gemäß Anspruch 19, bei dem das Bereitstellen (10) einer oder mehrerer Metallisierungsschichten ein ganzflächiges Aufdampfen oder Sputtern der einen oder mehreren Metallisierungsschichten aufweist, die geeignet sind, in den p-dotierten Gebieten einen ohmschen Kontakt zu bilden, wobei das lokale Erwärmen (12) der einen oder der mehreren Metallisierungsschichten ein lokales Erwärmen von Bereichen aufweist, die an die p-dotierten Gebiete angrenzen, und wobei die Entfernung (14) ein Entfernen der einen oder der mehreren Metallisierungsschichten außerhalb der p-dotierten Gebiete aufweist.
  21. Verfahren gemäß Anspruch 19 oder 20, das ferner nach dem Entfernen (14) ein Tempern des Halbleitersubstrats aufweist.
  22. Verfahren gemäß einem der Ansprüche 19 bis 21, das ferner nach dem Entfernen (14) ein Durchführen einer Abscheidung eines weiteren Metalls, das geeignet ist, um mit dem n-dotierten Gebiet einen sperrenden Schottky-Kontakt über dem n-dotierten Gebiet zu bilden, und ein Verstärken des weiteren Metalls durch ein Aufbringen eines Metalls in einer Dicke, die größer ist als eine Dicke des weiteren Metalls, aufweist.
  23. Verfahren gemäß Anspruch 22, bei dem in weiteren Bereichen, in denen ein Sägen eines Wafers vorgesehen ist, das weitere Metall und das Unterstützungsmetall entfernt werden.
  24. Verfahren zur Herstellung einer SiC-Diode mit folgenden Schritten: Erzeugen von p-dotierten Gebieten in einem n-dotierten SiC-Halbleitersubstrat; thermisches Ausheilen des Halbleitersubstrats; Aufdampfen oder Sputtern eines oder mehrerer Metallisierungsschichten, die geeignet sind, um mit den p-dotierten Gebieten einen ohmschen Kontakt zu bilden, auf einen ersten Bereich; lokales Erwärmen der einen oder der mehreren Metallisierungsschichten in einem lokalen Bereich, der an die p-dotierten Gebiete angrenzt, um eine Substrat/Metallisierungsschicht-Verbindung oder eine Metallisierungsschicht-Verbindung auszubilden, wobei die Verbindung eine Ätzselektivität gegenüber einem Ätzmedium aufweist, die sich von dieser der einen oder der mehreren Metallisierungsschichten außerhalb des lokalen Bereichs unterscheidet; Entfernen der einen oder der mehreren Metallisierungsschichten außerhalb der p-dotierten Gebiete durch ein Ätzen mit dem Ätzmedium; Abscheiden eines weiteren Metalls, das geeignet ist, um mit einem n-dotierten Gebiet des SiC-Halbleitersubstrats einen sperrenden Schottky-Kontakt zu bilden, auf das n-dotierte Gebiet und auf die ein oder die mehreren Metallisierungsschichten auf den p-dotierten Gebieten; Verstärken des weiteren Metalls durch ein Aufbringen eines Metalls in einer Dicke, die größer ist als eine Dicke des weiteren Metalls.
  25. Verfahren zur Herstellung eines SiC-Sperrschicht-FET mit folgenden Schritten: Erzeugen einer Wanne in einem SiC-Halbleitersubstrat mit einer ersten Dotierungscharakteristik, die sich von einer zweiten Dotierungscharakteristik unterscheidet, mit der ein die Wanne umgebendes Halbleitergebiet dotiert ist; Erzeugen eines Gatebereichs in der Wanne, das mit der zweiten Dotierungscharakteristik dotiert ist; Aufbringen einer oder mehrerer Metallisierungsschichten, sowohl auf die Wanne als auch auf den Gatebereich; lokales Erwärmen eines Sourcekontaktbereichs und eines separaten Drainkontaktbereichs in der Wanne und eines getrennten Gatekontaktbereichs in dem Gategebiet, um eine Halbleitersubstrat/Metallisierungsschicht-Verbindung zu erhalten, wobei die Verbindung eine Ätzselektivität gegenüber einem Ätzmedium aufweist, die sich von dieser der einen oder der mehreren Metallisierungsschichten außerhalb der Kontaktbereiche unterscheidet; und Entfernen der einen oder der mehreren Metallisierungsschichten außerhalb der Kontaktbereiche durch ein Ätzen mit dem Ätzmedium, um einen Sourcekontakt, einen Drainkontakt und einen Gatekontakt auszubilden.
  26. Verfahren zur Herstellung eines Vertikal-SiC-Sperrschicht-FET mit folgenden Schritten: Erzeugen einer Mulde mit einer ersten Dotierungscharakteristik, die sich von einer zweiten Dotierungscharakteristik unterscheidet, mit der ein die Mulde umgebendes Halbleitergebiet dotiert ist; Erzeugen eines Gatebereichs, der mit der ersten Dotierungscharakteristik dotiert ist, über der Mulde und durch ein Halbleitergebiet von der Mulde getrennt; Aufbringen einer oder mehrerer Metallisierungsschichten zumindest auf den Gatebereich; lokales Erwärmen eines definierten Gatekontaktgebiets in dem Gatebereich, um eine Halbleitersustrat/Metallisierungsschicht-Verbindung zu erhalten, wobei die Verbindung eine Ätzselektivität gegenüber einem Ätzmedium aufweist, die sich von dieser der einen oder mehreren Metallisierungsschichten außerhalb der Kontaktbereiche unterscheidet; und Entfernen der einen oder mehreren Metallisierungsschichten außerhalb des Gatekontaktgebiets durch ein Ätzen mit dem Ätzmedium, um einen Gatekontakt auszubilden.
  27. Bauelement mit folgenden Merkmalen: einem Substrat; einer Metallisierung, die lokal auf einem ausgewählten Bereich angeordnet ist, wobei die Metallisierung eine Legierung aus mindestens zwei Ausgangsmetallen oder eine Verbindung eines oder mehrerer Ausgangsmetalle mit dem Substrat aufweist, wobei die Ausgangsmetalle oder das Substrat derart sind, dass dieselben eine Ätzselektivität gegenüber einem Ätzmedium aufweisen, die sich von dieser der Legierung oder der Verbindung unterscheidet.
  28. Bauelement nach Anspruch 27, bei dem es sich bei dem Substrat um ein Halbleitersubstrat handelt, das n- und p-dotierte Bereiche aufweist, wobei eine erste Metallisierung lokal auf den p-dotierten Bereichen angeordnet ist, wobei die erste Metallisierung ein gutes ohmsches Kontaktverhalten zu dem Halbleitersubstrat aufweist, wobei eine zweite metallische Schicht ganzflächig über die Metallisierung und die n-dotierten Bereiche ausgebildet ist, wobei die zweite metallische Schicht mit den n-dotierten Bereichen einen sperrenden Schottky-Kontakt ausbildet, und wobei eine weitere metallische Schicht ausgebildet ist, derart, dass dieselbe die zweite metallische Schicht ganz oder teilweise bedeckt und dazu dient, den Kontakt zu verbessern.
  29. Bauelement gemäß Anspruch 27 oder 28, bei dem es sich bei dem Substrat um ein Halbleitersubstrat handelt, das eine Wanne mit einer ersten Dotierungscharakteristik aufweist, die sich hinsichtlich ihrer Dotierungscharakteristik von einer zweiten Dotierungscharakteristik unterscheidet, mit der ein die Wanne umgebendes Halbleitergebiet dotiert ist, wobei das Bauelement ein Gategebiet in der Wanne aufweist, das mit der zweiten Dotierungscharakteristik dotiert ist, und das eine Metallisierung aufweist, die einen Sourcekontakt und einen getrennten Drainkontakt in der Wanne und einen getrennten Gatekontakt in dem Gategebiet aufweist.
  30. Bauelement gemäß Anspruch 29, bei dem die Gesamtschichtdicke der Metallisierung zwischen 10 nm und 20 μm liegt.
  31. Kaskodenschaltung, die ein Bauelement mit folgenden Merkmalen aufweist: einem Substrat; einer Metallisierung, die lokal auf einem ausgewählten Bereich angeordnet ist, wobei die Metallisierung eine Legierung aus mindestens zwei Ausgangsmetallen oder eine Verbindung eines oder mehrerer Aus gangsmetalle mit dem Substrat aufweist, wobei die Ausgangsmetalle oder das Substrat derart sind, dass dieselben eine Ätzselektivität gegenüber einem Ätzmedium aufweisen, die sich von dieser der Legierung oder der Verbindung unterscheidet.
  32. Schaltung gemäß Anspruch 31, bei der die Metallisierung eine Oberfläche aufweist, die eine Oberflächenrauhigkeit kleiner als eine Grenzrauhigkeit aufweist, wobei die Grenzrauhigkeit kleiner oder gleich einer mittels eines Atzprozesses erreichbaren Rauhigkeit ist.
  33. Schaltung gemäß Anspruch 32, bei der die Oberflächenrauhigkeit kleiner 0.5 nm rms ist.
  34. Schaltung gemäß einem der Ansprüche 31 bis 33, bei der die Metallisierung eine laterale Dickenkurve aufweist, die über eine längliche Erstreckung der Metallisierung gleichmäßig ist.
  35. Schaltung gemäß Anspruch 34, bei der die Dickenkurve einen Gradienten aufweist, der kleiner als 4, kleiner als 3 oder kleiner als 2 ist.
DE102008019599A 2007-04-23 2008-04-18 Verfahren zur Herstellung eines Bauelementes durch lokales Erwärmen einer oder mehrerer Metallisierungsschichten und mittels selektiven Ätzens, Bauelemente gemäß den Verfahren und Kaskodenschaltung mit einem Bauelement gemäß dem Verfahren Active DE102008019599B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/789,045 2007-04-23
US11/789,045 US9209281B2 (en) 2007-04-23 2007-04-23 Method of manufacturing a device by locally heating one or more metallization layers and by means of selective etching

Publications (2)

Publication Number Publication Date
DE102008019599A1 true DE102008019599A1 (de) 2008-10-30
DE102008019599B4 DE102008019599B4 (de) 2011-05-05

Family

ID=39777773

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008019599A Active DE102008019599B4 (de) 2007-04-23 2008-04-18 Verfahren zur Herstellung eines Bauelementes durch lokales Erwärmen einer oder mehrerer Metallisierungsschichten und mittels selektiven Ätzens, Bauelemente gemäß den Verfahren und Kaskodenschaltung mit einem Bauelement gemäß dem Verfahren

Country Status (2)

Country Link
US (3) US9209281B2 (de)
DE (1) DE102008019599B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11367683B2 (en) 2018-07-03 2022-06-21 Infineon Technologies Ag Silicon carbide device and method for forming a silicon carbide device
US11869840B2 (en) 2018-07-03 2024-01-09 Infineon Technologies Ag Silicon carbide device and method for forming a silicon carbide device

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5282382B2 (ja) * 2007-08-17 2013-09-04 富士電機株式会社 炭化珪素半導体装置、その製造方法および炭化珪素デバイス
JP5482107B2 (ja) * 2009-10-30 2014-04-23 株式会社デンソー 炭化珪素半導体装置の製造方法
JP5464192B2 (ja) * 2011-09-29 2014-04-09 株式会社デンソー 半導体装置の製造方法
KR102098209B1 (ko) * 2013-02-05 2020-04-08 엘지이노텍 주식회사 에피택셜 웨이퍼 및 그 제조 방법
CN104919571B (zh) * 2012-11-30 2018-01-23 Lg伊诺特有限公司 外延晶元，以及使用其的开关元件和发光元件
DE112015007227T5 (de) * 2015-12-24 2018-09-13 Intel Corporation Kontaktstruktur mit niedriger Schottky-Barriere für Ge-NMOS
DE102017107952B4 (de) * 2017-04-12 2022-07-07 Infineon Technologies Ag Herstellungsverfahren für eine halbleitervorrichtung
CN110148581B (zh) * 2018-02-10 2022-05-17 姜富帅 一种金属-半导体的金属化工艺及方法
CN113410135B (zh) * 2021-06-15 2023-06-30 西安微电子技术研究所 一种抗辐照结型场效应晶体管的制作方法
CN116864379B (zh) * 2023-09-05 2023-12-01 珠海格力电子元器件有限公司 欧姆接触电极的制备方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4847675A (en) * 1987-05-07 1989-07-11 The Aerospace Corporation Stable rare-earth alloy graded junction contact devices using III-V type substrates
US5011565A (en) * 1989-12-06 1991-04-30 Mobil Solar Energy Corporation Dotted contact solar cell and method of making same
US6261938B1 (en) * 1997-02-12 2001-07-17 Quantiscript, Inc. Fabrication of sub-micron etch-resistant metal/semiconductor structures using resistless electron beam lithography
CN1131548C (zh) * 1997-04-04 2003-12-17 松下电器产业株式会社 半导体装置
JP3216804B2 (ja) * 1998-01-06 2001-10-09 富士電機株式会社 炭化けい素縦形ｆｅｔの製造方法および炭化けい素縦形ｆｅｔ
DE19839969C2 (de) 1998-09-02 2003-02-27 Infineon Technologies Ag Siliziumcarbid-Junction-Feldeffekttransistor
EP1114465B1 (de) * 1998-09-02 2007-03-21 SiCED Electronics Development GmbH & Co KG Halbleitervorrichtung mit ohmscher kontaktierung und verfahren zur ohmschen kontaktierung einer halbleitervorrichtung
DE19939107A1 (de) * 1998-09-23 2000-03-30 Siemens Ag Verfahren zum Herstellen eines ohmschen Kontakts
JP4160752B2 (ja) 1999-09-22 2008-10-08 サイスド エレクトロニクス デヴェロプメント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニ コマンディートゲゼルシャフト 炭化珪素からなる半導体装置とその製造方法
US6613620B2 (en) * 2000-07-31 2003-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6387786B1 (en) * 2000-12-08 2002-05-14 Advanced Micro Devices Method of salicide formation by siliciding a gate area prior to siliciding a source and drain area
JP4545975B2 (ja) 2001-03-27 2010-09-15 日本特殊陶業株式会社 炭化珪素半導体用電極の製造方法、及び炭化珪素半導体用電極を備える炭化珪素半導体素子の製造方法
US6759683B1 (en) * 2001-08-27 2004-07-06 The United States Of America As Represented By The Secretary Of The Army Formulation and fabrication of an improved Ni based composite Ohmic contact to n-SiC for high temperature and high power device applications
US6841812B2 (en) * 2001-11-09 2005-01-11 United Silicon Carbide, Inc. Double-gated vertical junction field effect power transistor
US7038260B1 (en) * 2003-03-04 2006-05-02 Lovoltech, Incorporated Dual gate structure for a FET and method for fabricating same
US20050104072A1 (en) * 2003-08-14 2005-05-19 Slater David B.Jr. Localized annealing of metal-silicon carbide ohmic contacts and devices so formed
US7135753B2 (en) * 2003-12-05 2006-11-14 International Rectifier Corporation Structure and method for III-nitride monolithic power IC
US7405452B2 (en) * 2004-02-02 2008-07-29 Hamza Yilmaz Semiconductor device containing dielectrically isolated PN junction for enhanced breakdown characteristics
US8093633B2 (en) * 2004-02-17 2012-01-10 Nanyang Technological University Method and device for wavelength-sensitive photo-sensing
JP4105654B2 (ja) * 2004-04-14 2008-06-25 富士通株式会社 垂直磁気記録媒体、磁気記憶装置、および垂直磁気記録媒体の製造方法
KR100618861B1 (ko) * 2004-09-09 2006-08-31 삼성전자주식회사 로컬 리세스 채널 트랜지스터를 구비하는 반도체 소자 및그 제조 방법
JP4906256B2 (ja) * 2004-11-10 2012-03-28 株式会社沖データ 半導体複合装置の製造方法
US7456443B2 (en) * 2004-11-23 2008-11-25 Cree, Inc. Transistors having buried n-type and p-type regions beneath the source region
US7321140B2 (en) * 2005-03-11 2008-01-22 Applied Materials, Inc. Magnetron sputtered metallization of a nickel silicon alloy, especially useful as solder bump barrier
US20070134861A1 (en) * 2005-12-14 2007-06-14 Jin-Ping Han Semiconductor devices and methods of manufacture thereof
DE102006050360B4 (de) 2006-10-25 2014-05-15 Infineon Technologies Austria Ag Verfahren zum Erzeugen eines elektrischen Kontakts auf SiC

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11367683B2 (en) 2018-07-03 2022-06-21 Infineon Technologies Ag Silicon carbide device and method for forming a silicon carbide device
US11869840B2 (en) 2018-07-03 2024-01-09 Infineon Technologies Ag Silicon carbide device and method for forming a silicon carbide device

Also Published As

Publication number Publication date
US9391154B2 (en) 2016-07-12
US20160064504A1 (en) 2016-03-03
US20160155861A1 (en) 2016-06-02
US9209281B2 (en) 2015-12-08
US9634108B2 (en) 2017-04-25
DE102008019599B4 (de) 2011-05-05
US20080258183A1 (en) 2008-10-23

Similar Documents

Publication Publication Date Title
DE102008019599B4 (de) Verfahren zur Herstellung eines Bauelementes durch lokales Erwärmen einer oder mehrerer Metallisierungsschichten und mittels selektiven Ätzens, Bauelemente gemäß den Verfahren und Kaskodenschaltung mit einem Bauelement gemäß dem Verfahren
DE102006050360B4 (de) Verfahren zum Erzeugen eines elektrischen Kontakts auf SiC
DE2056220C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE10205323B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE19824514B4 (de) Diode
DE102016104327B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE112015001055B4 (de) Halbleitereinheit und Verfahren zur Herstellung einer Halbleitereinheit
DE2050497A1 (de) Verfahren zur Steigerung der Diffu sion von Atomen in eine erhitzte Unter lage durch Bombardierung
DE2713298C3 (de) Halbleiterlaser
DE102016103350B4 (de) Verfahren zum einbringen von störstellen und herstellungsverfahren für halbleitervorrichtung
DE112013001821T5 (de) Siliciumcarbid-Halbleiterbauelement
DE19904065A1 (de) Verfahren zum Herstellen thermisch stabilen Silizids
DE102013013514A1 (de) Thermische laserausheil- bzw. -annealingverfahren ohne schmelzen für dünne wafer
DE3240162C2 (de) Verfahren zum Herstellen eines doppelt-diffundierten Leistungs-MOSFET mit Source-Basis-Kurzschluß
EP1794816A2 (de) Verfahren zur herstellung eines d]nnfilmhalbleiterchips
DE102013201076A1 (de) Gestalten einer grenzfläche zum optimieren von metall-iii-v-kontakten
DE102008035537B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Bildung
CH638641A5 (de) Halbleiterbauelement, verfahren zu dessen herstellung und verwendung des halbleiterbauelements.
DE102022100072A1 (de) Verfahren zum herstellen einer metallsilicidschicht oberhalb eines siliciumcarbidsubstrats und halbleitervorrichtung, die eine metallsilicidschicht umfasst
DE2658304C2 (de) Halbleitervorrichtung
DE112012000501T5 (de) Verfahren zur Herstellung eines rückwärts sperrenden Halbleiterelements
WO2009153048A1 (de) Verfahren zur herstellung einer metallstruktur auf einer oberfläche eines halbleitersubstrates
DE102018129467A1 (de) Verfahren zum herstellen eines halbleiterbauelements
WO2003019637A2 (de) Verfahren zur wärmebehandlung der oberflächenbehandlung eines halbleiters mit hilfe eines laserpulses
DE102019212656A1 (de) Verfahren zum ausbilden einer elektrischen kontaktstruktur auf einem siliciumcarbid-substrat, vorrichtung zum ausbilden derselben und elektrisches bauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R082 Change of representative
R020 Patent grant now final

Effective date: 20110806