DE102007056741B4 - Feldeffekttransistor und Verfahren zu dessen Herstellung - Google Patents

Feldeffekttransistor und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102007056741B4
DE102007056741B4 DE102007056741A DE102007056741A DE102007056741B4 DE 102007056741 B4 DE102007056741 B4 DE 102007056741B4 DE 102007056741 A DE102007056741 A DE 102007056741A DE 102007056741 A DE102007056741 A DE 102007056741A DE 102007056741 B4 DE102007056741 B4 DE 102007056741B4
Authority
DE
Germany
Prior art keywords
insulating layer
field effect
channel region
effect transistor
width direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102007056741A
Other languages
English (en)
Other versions
DE102007056741A1 (de
Inventor
Peter Dr. 80331 Baumgartner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102007056741A1 publication Critical patent/DE102007056741A1/de
Application granted granted Critical
Publication of DE102007056741B4 publication Critical patent/DE102007056741B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/512—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being parallel to the channel plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Feldeffekttransistor (3), der Folgendes aufweist: einen Source-Bereich (30); einen Drain-Bereich (31); und einen zwischen dem Source-Bereich (30) und dem Drain-Bereich (31) angeordneten Kanalbereich (32), wobei der Kanalbereich (32) eine Breite hat, dadurch gekennzeichnet, dass der Kanalbereich (32) eine in Breitenrichtung variable Länge hat, sodass eine Schwellenspannung für den Stromfluss durch den Kanalbereich (32) an unterschiedlichen Punkten entlang der Breitenrichtung des Feldeffekttransistors (3) variiert.

Description

  • Die Erfindung betrifft generell das Gebiet der Feldeffekttransistoren und insbesondere die Entwicklung und Herstellung eines Feldeffekttransistors, der eine verminderte harmonische Verzerrung aufweist.
  • Transistoren des Feldeffekttyps werden seit vielen Jahren auf dem Gebiet der Verstärkerschaltungen eingesetzt und stellen eine sehr nützliche Einrichtung für integrierte Schaltungen bereit. Die Verwendung von Feldeffekttransistoren ist weit verbreitet; Transistoren als solche haben eine wiederholbare Leistungscharakteristik und nützliche und vielseitige Verstärkungseigenschaften.
  • Unglücklicherweise sind Feldeffekttransistoren bei der Verwendung in Hochfrequenz-(HF)-Verstärkerschaltungen normalerweise durch Nachteile beeinträchtigt. Insbesondere neigt die in den Signalen bei Hochfrequenzen verstärkte harmonische Verzerrung dazu, mit der Signalamplitude zuzunehmen. Dies schränkt den Dynamikbereich ein, für den der Feldeffekttransistor verwendet werden kann, und es schränkt dem zufolge den Dynamikbereich der Verstärkerschaltung ein.
  • Insbesondere wird die kritischste Quelle der Verzerrung durch die dritte Oberwelle des Signals verursacht. Solche Oberwellen liegen bei Frequenzen vor, die ziemlich nahe an den Frequenzen sind, die den eigentlichen Signalen selbst zugeordnet sind, und in Anbetracht dessen lassen sie sich nicht durch simples Filtern unterdrücken. Während es möglich ist, die vorstehend erwähnte harmonische Verzerrung bei Feldeffekttransistoren nach dem Stand der Technik zu verbessern, erfolgt dies auf Kosten eines steigenden Energieverbrauchs. Der typischste Ansatz zur Verbesserung der Verzerrungscharakteristik ist die Erhöhung des Vorstroms, der im Verstärkungstransistor verwendet wird.
  • Diese Erhöhung des Vorstroms führt natürlich zu einem erhöhten Stromverbrauch, was eine geringe Leistung mit sich bringt, wenn viele derartige Verstärkerschaltungen bereitgestellt werden, wobei zusätzliche Probleme in Zusammenhang mit Hitzezerstreuung usw. auftreten.
  • Aus der US 6 404 022 B1 und US 6 160 280 A ist ein Feldeffekttransistor nach dem Oberbegriff des Anspruchs 1 sowie ein Verfahren zu dessen Herstellung bekannt. Des Weiteren ist aus der US 6 005 267 A ein Feldeffekttransistor nach dem Oberbegriff des Anspruchs 6 und ein Verfahren zu dessen Herstellung bekannt.
  • Der Erfindung liegt die Aufgabe der Bereitstellung eines verbesserten Feldeffekttransistors und eines Verfahrens zu dessen Herstellung zugrunde, der insbesondere einen erweiterten Dynamikbereich und geringere harmonische Verzerrungen mit geringem Energieverbrauch vereinbart.
  • Diese Aufgabe wird in ihrem Vorrichtungsaspekt durch einen Feldeffekttransistor mit den Merkmalen des Anspruchs 1 bzw. 5 und in ihrem Verfahrensaspekt durch ein Verfahren mit den Merkmalen des Anspruchs 14 gelöst. Zweckmäßige Fortbildungen des Erfindungsgedankens sind Gegenstand der jeweiligen abhängigen Ansprüche.
  • Zum umfassenderen Verständnis der Erfindung und ihrer Vorteile wird hier auf die folgenden Beschreibungen zusammen mit den beigefügten Zeichnungen Bezug genommen.
  • 1 ist eine Darstellung einer Simulation der dritten Ableitung der Transferkennlinie des Transistors gegen die beaufschlagte Gate-Spannung für mehrere Einrichtungen.
  • 2 zeigt zwei Darstellungen mit der Wiedergabe der normalisierten Verstärkung der in 1 dargestellten Transistoren gegenüber dem normalisierten Strom sowie der Leistungskennzahl (VIP3) gegenüber dem normalisierten Strom.
  • 3A bis 3E zeigen mehrere Transistorkonzepte.
  • Entsprechend der vorstehenden Beschreibung ergibt sich die harmonische Verzerrung von Signalen in einer HF-Verstärkerschaltung aus der dritten Ableitung der Transferkennlinie des Transistors. Wenn die Transferkennlinie des Transistors durch Id/Vg vorgegeben ist, ist die dritte Ableitung g3 durch Gleichung 1 gegeben:
    Figure 00030001
  • Hierbei ist Id der Drain-Strom des Transistors, und Vg ist die Gate-Spannung, mit dem der Gate-Anschluss des Transistors beaufschlagt wird. Um daher die dritte Ableitung der Transferkennlinie des Transistors (entsprechend Gleichung 1) zu beeinflussen, ändert die Variation der Gate-Spannung, die für den Stromfluss durch den Transistor beaufschlagt werden muss, die erzeugte dritte Oberwelle.
  • Damit dies in einem einzelnen Transistor wirksam wird, variiert die Erfindung die Schwellenspannung des Transistors mit der Kanalbreite des Transistors, und zwar vorzugsweise auf periodische Weise. Das heißt, dass der Kanalbereich zwischen dem Source- und Drain-Bereich des Transistors so ausgeführt ist, dass sich die Schwellenspannung Vg an Punkten ändert, die über die Breite des Kanalbereichs der Einrichtung gewählt sind.
  • In Ausführungsformen der Erfindung ist die Bereitstellung eines verbesserten Halbleiter-Feldeffekttransistors berücksichtigt, wobei dies eine Verbesserung der Verzerrungscharakteristik bei Verwendung mit HF-Signalen in einer Verstärkerschaltung ergibt, ohne aber den Vorstrom erhöhen zu müssen.
  • Der vorgeschlagene Feldeffekttransistor weist einen Source- und einen Drain-Bereich im Halbleiter auf, wobei diese Bereiche einen dazwischen angeordneten Kanalbereich haben. Der Kanalbereich hat eine Länge, die die Distanz zwischen dem Source- und Drain-Bereich definiert, sowie eine Breite, die die Breite des gegenüberliegenden Abschnitts des Source- und Drain-Bereichs definiert.
  • An den inneren Enden des Source- und Drain-Bereichs können jeweils sogenannte Erweiterungen ausgebildet sein, die neben der Innenfläche des entsprechenden Source- oder Drain-Bereichs angeordnet sind und die mit einer niedrigeren Dotierkonzentration dotiert sind als der Source- und Drain-Bereich und die zum Anschluss des Transistors dienen. Ferner kann in diesen Bereichen eine sogenannte Halo-Dotierung bereitgestellt werden, wobei die Halo-Dotierung komplementär zur Standarddotierung ist und mittels einer schrägen Implantation ausgeführt wird. Wenn im Folgenden der Begriff „Erweiterung” verwendet wird, soll dies in einem weitläufigen Sinn gelten und auch einen eventuell vorhandenen Bereich mit Halo-Dotierung abdecken.
  • Der Feldeffekttransistor ist so hergestellt, dass sich die Schwellenspannung für den Stromfluss durch den Kanalbereich an unterschiedlichen Punkten entlang der Breitenrichtung des Transistors ändert. Der Transistor weist dabei eine verbesserte Verzerrungscharakteristik für HF-Signale auf.
  • Ein einzelner Transistor, der so hergestellt ist, dass sich die Schwellenspannung entlang der Breite des Kanalbereichs ändert, entspricht im Wesentlichen einer parallelen Verbindung vieler Transistoren, wobei jeder davon eine unterschiedliche Schwellenspannung hat. Mit Bezug auf 1 sind simulierte Werte der dritten Ableitung der Transferkennlinie g3 des Transistors mit veränderlichen beaufschlagten Gate-Spannungen wiedergegeben. In 1 bezieht sich die durchgehende Linie auf einen standardmäßigen NMOS-Feldeffekttransistor, wobei die gepunktete Linie und die Strichpunktlinie zwei Beispiele von Transistoren mit veränderlichen Schwellenspannungen gemäß Ausführungsformen der Erfindung wiedergeben.
  • Wie aus 1 ersichtlich ist, weisen die beiden Transistoren gemäß Ausführungsformen der Erfindung, d. h. die Transistoren mit einer Schwellenspannungsänderung von 300 mV und 500 mV entlang der Breite des Kanalbereichs der Transistoren, eine wesentliche Reduktion der dritten Ableitung der Transferkennlinie des Transistors auf. Bei der Änderung der Gate-Spannung geht jede der wiedergegebenen Einrichtungen durch einen Maximalwert zurück über den Nullwert bei ungefähr 0,5 V und anschließend durch ein Minimum, bis sie sich stabilisiert. Durch die Bereitstellung der Schwellenspannungsänderung gemäß Ausführungsformen der Erfindung ist klar, dass die spezifischen Werte für die dritte Ableitung der Transferkennlinie stark reduziert werden, und zwar bei der Schwellenspannungsänderung von 500 mV bis zu einem Faktor von etwa drei gegenüber der Standardeinrichtung. Die Reduktion der dritten Ableitung der Transferkennlinie des Transistors führt natürlich zu einer starken Verbesserung bei der harmonischen Verzerrung von Signalen in den Schaltungen von HF-Einrichtungen.
  • Weitere Vorteile der Einrichtungen gemäß Ausführungsformen der Erfindung sind bei Würdigung der beiden in 2 wiedergegebenen Darstellungen ersichtlich. Die untere Darstellung zeigt die Änderung der Verstärkung des Transistors geteilt durch den beaufschlagten Drain-Strom gegenüber dem normalisierten Vorstrom: Id/W, wobei dies der Drain-Vorstrom Id geteilt durch die Breite W des Kanalbereichs der Einrichtung ist. Wiederum gibt die Darstellung die modellierten Daten für die drei Transistoren entsprechend der Darstellung in 1 wieder. Wie aus dieser Darstellung ersichtlich ist, können die Einrichtungen mit kleineren Vorströmen für einen Betrieb mit geringer Energie betrieben werden, und die benötigte Verstärkung kann mit einer Skalierung der Breite des Transistors erzeugt werden.
  • Die obere Darstellung in 2 zeigt die Leistungskennzahl für harmonische Verzerrung (gemäß Woerlee, P. H. [u. a.]: „RFCMOS Performance Trends”, Proceedings of 30th ESSDERC, Seiten 576–579, Paris 2000.) gegenüber dem normalisierten Drain-Vorstrom. Wie aus dieser Darstellung ersichtlich ist, verläuft die Leistungskennzahl VIP3, die durch Gleichung 2 gegeben ist:
    Figure 00060001
    von einem niedrigen Wert bei niedrigen normalisierten Vorströmen durch ein Maximum, durch einen weiteren niedrigen Wert und steigt anschließend erneut an. Es ist wünschenswert, Einrichtungen mit einem hohen VIP3-Wert zu betreiben, da dies eine reduzierte harmonische Verzerrung mit sich bringt.
  • Wie aus der oberen Darstellung aus 2 ersichtlich ist, hat der erste Maximalwert des VIP3-Werts für die normale NMOS-Einrichtung ein ziemlich schmales Profil, und es ist wegen Variationen des Herstellungsprozesses, die zur Verschiebung der Grafik neigen, schwierig, in diesem Bereich eine normale Einrichtung zu verwenden. Daher werden standardmäßige NMOS-Einrichtungen bevorzugt mit höheren normalisierten Drain-Strömen verwendet, sodass die verbesserten VIP3-Werte erzielt werden können. Dies ist in 2 dargestellt, wobei die standardmäßige NMOS-Einrichtung mit ungefähr 0,17 mA/μm betrieben würde, um einen VIP3-Wert von ungefähr 1,7 V sicherzustellen. Obwohl es theoretisch möglich wäre, die standardmäßige NMOS-Einrichtung im Bereich des ersten Maximums zu betreiben, wird aus der Simulation klar, dass dies einen sehr engen Bereich normalisierter Vorströme ergeben würde, und zwar im Wesentlichen von 0,015 mV bis 0,025 mV. Entsprechend der vorstehenden Beschreibung ist dies nicht praktikabel, da Prozessschwankungen in einer Charge von Schaltungen dazu tendieren würden, die präzise Position des ersten Maximums leicht zu verschieben, und da der VIP3-Wert deshalb nicht präzise gewährleistet sein könnte.
  • Mit Bezug auf die beiden weiteren Darstellungen gemäß Ausführungsformen der Erfindung wird deutlich, dass sich die Spitzen des ersten Maximums in jedem der Transistoren mit variabler Schwellenspannung verbreitern. Dies ist besonders vorteilhaft, da es bedeutet, dass selbst bei Prozessschwankungen während der Herstellung der Effekt auf die Position des Maximums der VIP3-Werte nicht signifikant ist und dass daher niedrigere normalisierte Vorströme verwendet werden können. Dies ist in der oberen Darstellung aus 2 gezeigt, wobei der VIP3-Wert von 1,7 V leicht durch einen normalisierten Vorstrom von 0,024 mA für den vorgeschlagenen Transistor mit einer Schwellenspannungsänderung von 500 mV erzielt werden könnte, ohne dass die Breite dieser Spitze bedenklich ist. Dies führt natürlich zu einer signifikanten Reduzierung des Energieverbrauchs der vorgeschlagenen Einrichtungen.
  • Es gibt zahlreiche Möglichkeiten der Änderung der Schwellenspannung des Kanalbereichs eines Transistors, wobei mehrere davon in 3B bis 3D dargestellt sind.
  • Zunächst mit Bezug auf 3A ist eine vereinfachte Draufsicht bzw. ein horizontaler Querschnitt eines standardmäßigen Feldeffekttransistors wiedergegeben. Hierbei sind der Source-Bereich 10 und der Drain-Bereich 11 so dargestellt, dass sie durch einen Kanalbereich 12 getrennt sind. Source- und Drain-Erweiterungen sowie jeweilige Halo-Dotierungsbereiche können an den Innenflächen des Source-Bereichs 10 und des Drain-Bereichs 11 vorliegen, sind in den schematischen Darstellungen jedoch nicht wiedergegeben. Der Source-Bereich 10 und der Drain-Bereich 11 des Transistors 1 und, sofern vorhanden, die entsprechenden Erweiterungen und Halo-Dotierungsbereiche sind unter Verwendung standardmäßiger Halbleiterverarbeitungstechnologie ausgebildet. Das heißt, dass das Halbleitersubstrat eines ersten Halbleitertyps unter Verwendung bereits bekannter Verfahren strukturiert wird, und der Source-Bereich 10 und der Drain-Bereich 11 werden mit hoch dotierten Dotiermaterialien implantiert, um ein Halbleitermaterial eines zweiten Typs zu erzeugen.
  • Wie aus 3A ersichtlich ist, hat der Transistor 1 eine Breite W, die durch die gegenüberliegenden Bereiche des Source-Bereichs 10 und des Drain-Bereichs 11 definiert ist. Bei der Bildung des Source-Bereichs 10 und des Drain-Bereichs 11 wird dazwischen der Kanalbereich positioniert. Dieser Kanalbereich weist normalerweise das Halbleitersubstrat eines ersten Halbleitertyps auf, und die Länge L des Kanalbereichs 12 ist der Abstand zwischen dem Source-Bereich 10 und dem Drain-Bereich 11. Für einen kompletten Transistor würde selbstverständlich eine Isolierschicht über dem Kanalbereich 12 aufgetragen, auf der anschließend eine Gate-Elektrode strukturiert und aufgetragen würde.
  • Im Betrieb wird zwischen dem Source-Bereich 10 und dem Drain-Bereich 11 eine Vorspannung angelegt, und eine erforderliche Spannung wird an der Gate-Elektrode angelegt. Wenn die Gate-Elektrode mit der erforderlichen Spannung beaufschlagt ist, führt der Effekt der elektrostatischen Abstoßung zur Invertierung der Kanäle im Kanalbereich 12 und zur Bildung einer Inversionsschicht. Dadurch wird anschließend auf eine Fachleuten auf diesem Gebiet bereits bekannte Art im Wesentlichen der Transistor eingeschaltet.
  • Mit Bezug auf 3B ist eine Transistoreinrichtung 2 wiedergegeben. Wie aus dieser Darstellung ersichtlich ist, weisen der Source-Bereich 20 und der Drain-Bereich 21 Erweiterungen 20e, 21e auf, die aus Abschnitten gebildet sind, die unterschiedliche Schwellenspannungen für den Stromfluss durch die Kanalbereiche 22 aufweisen. Eine Möglichkeit der Änderung der Schwellenspannungen auf diese Weise betrifft die Dotiermaterialien, die in das Halbleitersubstrat in den Erweiterungen implantiert werden. Die Änderung der Konzentration dieser Dotiermaterialien ändert die Anzahl der verfügbaren Träger in diesen Bereichen und damit auch die Schwellenspannung für die Bildung der Inversionsschicht durch den Kanalbereich 22.
  • Die Änderung der Konzentration oder des Typs der Dotiermittel ändert natürlich die Anzahl der verfügbaren Träger und führt zu einer Änderung der Schwellenspannung in diesen Bereichen. Das Vorliegen von Bereichen mit höheren und niedrigeren Dotiermittelkonzentrationen im Source-Bereich 20 und im Drain-Bereich 21 entlang der Breitenrichtung des Transistors führt zu einer einzelnen Transistoreinrichtung, die im Wesentlichen aus vielen parallelen Transistoren zusammengesetzt ist. Eine derartige Einrichtung kann sehr einfach hergestellt werden, indem Erweiterungsbereiche von Source 20 und Drain 21 während des Auftrags der Dotiermaterialien selektiv maskiert werden. Falls die Erweiterungen von Source 20 und Drain 21 anfänglich mit einer ersten Konzentration von Dotiermaterialien hergestellt werden, können Bereiche neben den Kanten des Gates (zuvor aufgetragen) auf bereits bekannte Weise maskiert werden, und eine weitere Implantation von Dotiermaterialien kann anschließend in den belichteten Bereichen vorgenommen werden. Dies führt daher zu der Struktur entsprechend der Darstellung in 3B.
  • Ein weiterer Mechanismus zum Erzeugen der in 3B wiedergegebenen Einrichtung ist die Änderung des Dotiermaterials in den Erweiterungen 20e, 21e von Source 20 und Drain 21. Auf die gleiche Weise, die vorstehend beschrieben ist, könnten Erweiterungsbereiche 20e, 21e bei der Herstellung zunächst über selektive Strukturierung und Implantation einem ersten Dotiermaterial ausgesetzt werden. Nach diesem Schritt könnten nicht dotierte Bereiche einem separaten Dotiermaterial ausgesetzt werden, wobei die bereits dotierten Bereiche von Source 20 und Drain 21 selektiv maskiert werden. Wie vorstehend beschrieben ist, führt dies zu einer Einrichtung 2, bei der der Source-Bereich 20 und der Drain-Bereich 21 bei Betrachtung in der Breitenrichtung unterschiedliche Schwellenspannungen an Punkten der Einrichtung 2 haben.
  • Entsprechend der Darstellung in 3B und mit Bezug auf die beiden vorstehend beschriebenen möglichen Mechanismen kann die Konzentration bzw. das Material des Dotiermittels in der Breitenrichtung der Einrichtung 2 geändert werden. Das heißt, dass sich die Konzentration des Dotiermaterials im ersten beschriebenen Fall von einer höheren zu einer niedrigeren Konzentration usw. in der Breitenrichtung ändert, oder dass im zweiten Fall in der Breitenrichtung der Einrichtung 2 das Dotiermaterial von einem Material zu einem anderen Material usw. geändert wird.
  • Bei einer weiteren Ausführungsform erfolgt die Änderung der Konzentration oder des Materials des Dotiermittels schrittweise. Streifen mit höherer und dann niedrigerer Konzentration oder aus einem Dotiermaterial, auf das das nächste Dotiermaterial folgt, bedecken den Source-Bereich 20 und den Drain-Bereich 21. Dies wäre eindeutig das Ergebnis des vorstehend beschriebenen Herstellungsverfahrens, wobei Abschnitte des Source-Bereichs 20 und des Drain-Bereichs 21 während des Auftrags des Dotiermaterials selektiv maskiert werden.
  • Bei dem Fall, in dem die Konzentration von Dotiermaterial geändert wird, um unterschiedliche Schwellenspannungen über dem Kanalbereich 22 zu ergeben, könnte die Konzentration zusätzlich auf unterschiedliche Weise im Vergleich zur gestreiften Struktur variieren. So könnte es möglich sein, die Konzentration der Dotiermaterialien auf in etwa sinusförmige Weise zu variieren. Das bedeutet, dass eine Änderung des Dotiermittels in etwa sinusförmig entlang der Breitenrichtung der Einrichtung von höheren zu niedrigeren Werten variiert.
  • Während in 3B der Eindruck entsteht, dass Bereiche höherer Konzentration und Bereiche niedrigerer Konzentration im Verlauf des Kanalbereichs einander gegenüberliegen, ist dies jedoch lediglich ein Beispiel. Es ist ferner bei den Bereichen höherer Konzentration in der Source-Erweiterung 20e natürlich möglich, dass sie Bereichen niedrigerer Konzentration in der Drain-Erweiterung 21e gegenüberstehen. Entsprechend muss das implantierte Dotiermaterial in den Erweiterungen 20e und 21e von Source 20 bzw. Drain 21 auf entgegengesetzten Seiten des Kanalbereichs 22 nicht gleich sein, und es ist gut möglich, dass die beiden Dotiermittelbereiche aus unterschiedlichem Material gebildet sind.
  • In beiden vorstehend beschriebenen Fällen ist es weiter möglich, dass gewisse Ausrichtungsfehler der gestreiften Bereiche im Source-Bereich 20 und im Drain-Bereich 21 auftreten, sodass bei Betrachtung in der Breitenrichtung der Einrichtung 2 weitere Werte für die Schwellenspannung bereitgestellt werden. Schließlich ist es nicht erforderlich, dass sowohl der Source-Bereich 20 als auch der Drain-Bereich 21 die vorstehend beschriebenen Eigenschaften der veränderlichen Konzentration oder Materialien der Dotiermittel aufweisen. So ist es auch möglich, nur den Source-Bereich 20 oder nur den Drain-Bereich 21 herzustellen.
  • Mit Bezug auf 3C ist eine weitere Ausführungsform der Erfindung dargestellt. Bei dieser Ausführungsform variiert die Länge des Kanalbereichs 32 mit Bezug auf die Breitenrichtung der Einrichtung 3 parallel zu einer Kante des Source-Anschlusses 30 und des Drain-Anschlusses 31. Dies lässt sich sehr leicht erreichen, indem einfach der als Implantationsmaske dienende Gate-Leiter strukturiert wird und damit auf diese Weise die Grenzlinie des Kanalbereichs definiert wird. Durch die lokale Reduzierung der Länge des Kanalbereichs 32 ändert sich natürlich die Schwellenspannung für den Stromfluss durch die Einrichtung 3. Eine verringerte Länge ergibt eine geänderte Schwellenspannung und umgekehrt.
  • Es ist möglich, dass die Länge des Kanalbereichs 32 in der Breitenrichtung schrittweise variiert, d. h., dass auf Bereiche einer ersten Länge Bereiche einer zweiten Länge folgen. Zusätzlich ist es möglich, wenngleich schwieriger in der Herstellung, dass sich die Länge des Kanalbereichs 32 in der Breitenrichtung der Einrichtung 3 auf etwa sinusförmige Weise ändert. Diese beiden Optionen werden selbstverständlich lediglich als Beispiele aufgeführt, und ein Fachmann auf diesem Gebiet erkennt weitere Verfahren und Strukturen, die zur Längenänderung des Kanalbereichs 32 verwendet werden könnten. Eine gemäß der vorstehenden Beschreibung hergestellte Einrichtung wie die in 3C wiedergegebene Einrichtung stellt zweifellos eine einzelne Transistoreinrichtung 3 bereit, die eine parallele Kombination vieler Transistoreinrichtungen mit unterschiedlichen Schwellenspannungen zu sein scheint. Damit würde eine auf diese Weise hergestellte Einrichtung die gewünschte/verbesserte Verzerrungscharakteristik aufweisen.
  • Eine ähnliche Änderung der Konzentration und/oder des Materials der Dotiermittel (bei der Implantation verwendete Ionen) entsprechend der vorstehenden Beschreibung für die Source- und Drain-Erweiterungen kann über dem Kanalbereich 22 des Transistors 2 erzeugt werden. Entsprechende Änderungen der implantierten Ionen und/oder der Implantationsdosis und/oder der Implantationsenergie müssen zwar innerhalb der zulässigen Grenzen für die Bildung des Kanalbereichs bleiben, doch sie können innerhalb dieser Grenzen vergleichbare Effekte entsprechend der vorstehenden Beschreibung haben. Details derartiger Prozessschritte sind für Fachleute auf diesem Gebiet leicht ableitbar, und zwar einerseits auf der Grundlage der vorstehenden Erläuterungen und auch in Anbetracht vorhandener Kenntnisse von aktuellen MOSFET-Herstellungsprozessen.
  • 3D zeigt eine Draufsicht einer weiteren erfindungsgemäßen Ausführungsform. Bei dieser Ausführungsform ist eine Isolierschicht 43 dargestellt, die über einem Kanalbereich 42 und einer Gate-Elektrode (nicht dargestellt) liegt. Bei standardmäßigen Feldeffekttransistor-Einrichtungen weist die Isolierschicht zwischen dem Kanalbereich 42 und der Gate-Elektrode ein einzelnes Isoliermaterial auf, das normalerweise eine Oxid- oder Nitridschicht ist und das eine in etwa gleichmäßige Dicke aufweist. Bei der Erfindung weist das Isoliermaterial 43 entsprechend der Darstellung in 3D mehrere (d. h. in 3D: 2) Isoliermaterialien auf.
  • Wenn eine zusätzliche Schicht auf einem Halbleitersubstrat aufgetragen wird, führt die Verschiebung der Gitterkonstante zwischen den Atomen des Halbleitersubstrats und der aufgetragenen Isolierschicht zu bestimmten Änderungen der Atomanordnung in beiden Schichten. Diese Neuanordnung führt eine gewisse mechanische Belastung in das Halbleitersubstrat ein.
  • Diese Ausführungsform entsprechend der Darstellung in 3D nutzt diese Differenz der Gitterkonstante und die Einführung einer mechanischen Belastung aus, um die Schwellenspannung des Kanalbereichs 42 in der Breitenrichtung der Einrichtung 4 zu ändern. Wie auf diesem Gebiet bereits bekannt ist, führt mechanische Belastung in Halbleiterschichten zu unterschiedlichen Eigenschaften des Ladungsflusses durch solche Bereiche. Durch die Strukturierung der Isolierschicht zwischen dem Kanalbereich 42 und der Gate-Elektrode, z. B. durch ihre Zusammensetzung aus einer Vielzahl von Materialien, ist es möglich, im Halbleitersubstrat im Kanalbereich 42 Bereiche unterschiedlicher mechanischer Belastung einzuführen. Derartige Bereiche unterschiedlicher mechanischer Belastung ergeben unterschiedliche Ladungstransporteigenschaften und damit veränderliche Schwellenspannungseigenschaften. Durch die Bereitstellung einer Vielzahl von Materialien der Isolierschicht 43 kann die mechanische Belastung und damit die Schwellenspannungscharakteristik der Einrichtung 4 in der Breitenrichtung der Einrichtung 4 variiert werden.
  • Auf die gleiche vorstehend mit Bezug auf die in 3D dargestellte Ausführungsform beschriebene Weise kann das Material, aus dem die Isolierschicht 43 besteht, in periodischer Form geändert werden. Dies lässt sich einfach erreichen, indem Bereiche des Halbleitersubstrats im Kanalbereich 42 selektiv strukturiert werden, sodass bestimmte Bereiche für einen Auftrag eines ersten Materialtyps der Isolierschicht 43 offen sind, wobei in einem zweiten Schritt auf die gleiche Weise in den zuvor maskierten Bereichen ein zweiter Materialtyp der Isolierschicht 43 selektiv aufgetragen wird.
  • Eine auf die vorstehend beschriebene Weise hergestellte Isolierschicht 43 führt zweifellos zu Abschnitten des Kanalbereichs 42 mit unterschiedlicher mechanischer Belastung und deshalb mit unterschiedlichen Schwellenspannungen. Während im vorstehenden Beispiel nur zwei Materialien dargestellt sind, soll dies nicht einschränkend gelten, und zahlreiche Materialien sind Fachleuten auf diesem Gebiet für die Ausführung des vorstehenden Verfahrens bereits bekannt. Zwei derartige Materialien sind Oxid und Nitrid, und der Auftrag dieser Materialien ist Fachleuten auf diesem Gebiet bereits bekannt. Falls mehr als zwei Materialien zur Bildung der Isolierschicht 43 verwendet werden, werden selbstverständlich viele Bereiche mit veränderlichen Schwellenspannungen an Punkten über der Breite der Einrichtung 4 gebildet.
  • In allen vorstehenden Beispielen ist es nicht erforderlich, dass die Abstände der periodischen Änderungen, die zu unterschiedlichen Schwellenspannungen führen, gleich sind. Während in 3B, 3C und 3D periodische Änderungen der Dotierkonzentration, des Dotiermaterials, der Kanallänge und des Materials, aus dem die dazugehörige Isolierschicht zusammengesetzt ist, jeweils in gleichen Abständen dargestellt sind, bedeutet dies, dass diese Darstellung lediglich als Beispiel erfolgt. Für Fachleute auf diesem Gebiet ist verständlich, dass die Abstände dieser Bereiche über der Breite der Einrichtung unterschiedlich sein können.
  • Eine weitere Ausführungsform, deren geometrisches Erscheinungsbild (bei einer Draufsicht oder einem horizontalen Querschnitt) identisch mit oder zumindest ähnlich 3D ist, kann eine streifenförmige Isolierschicht aufweisen (Gate-Oxid zwischen Kanal und Gate-Leiter), wobei die Dicke und die Zusammensetzung und die sich ergebende dielektrische Konstante der Isolierschicht von Streifen zu Streifen variieren. Die Variation kann insbesondere eine Änderung dickerer und dünnerer Abschnitte sein, und/oder sie kann periodische Änderungen der Materialzusammensetzung beinhalten.
  • Da normalerweise gewachsene Oxide, die nitridiert sein können, als Material der Isolierschicht verwendet werden, besteht ein geeignetes Verfahren zum Erzielen einer derartigen wechselnden Dicke und Zusammensetzung in der lokalen Implantation von Stickstoff in das Halbleitersubstrat vor dem thermischen Wachsen des Gate-Oxids. Die Stickstoffimplantation führt zu einer reduzierten Wachstumsrate des Gate-Oxids und zu einem erhöhten Stickstoffanteil des dazugehörigen Bereichs, während sie zu einer lokal erhöhten dielektrischen Konstante der Isolierschicht führt. Beide Effekte erhöhen die kapazitive Kopplung des Gate-Leiters mit dem Kanal und ergeben daher eine verringerte Schwellenspannung und eine erhöhte Verstärkung und einen erhöhten Strom des „lokalen Transistors”, d. h. jenes Abschnitts des Transistors, der den Abschnitt der Isolierschicht mit der erhöhten dielektrischen Konstanten einschließt.
  • Andererseits kann die vorstehend erwähnte Änderung der Dicke und der Zusammensetzung der Isolierschicht durch Fluorimplantation erreicht werden, die zu lokal erhöhter Dicke und zu einer reduzierten dielektrischen Konstanten der Isolierschicht über den mit Fluor dotierten Oberflächenabschnitten führt. Weiter können Stickstoff- und Fluorimplantation in streifenförmiger oder ähnlicher Weise miteinander kombiniert angewandt werden, um die periodischen Änderungen der Schichtdicke und der dielektrischen Konstanten zu erweitern.
  • Die vorstehend erwähnte lokale Implantation von Stickstoff und/oder Fluor kann auf einem maskierten Substrat ausgeführt werden, um die lokale Beschränkung des Einflusses des entsprechenden Dotiermittels zu erreichen. Andererseits können, wie bei beliebigen vorstehend erwähnten Änderungen des Materials der Isolierschicht, lokale Änderungen durch einen ersten Prozess der nicht selektiven Erzeugung einer homogenen ersten Materialschicht über die gesamte Breite des Kanals erreicht werden, an den sich ein selektives Ätzen vorbestimmter Abschnitte davon unter Verwendung einer Maske anschließt, sowie der Ersatz des abgeätzten ersten Materials durch ein zweites Material in einem zweiten Schritt thermischen Wachstums bzw. Auftrags.
  • Während zahlreiche Ausführungsformen vorstehend mit Bezug auf die Änderung der Schwellenspannung an Stellen entlang der Breite der erfindungsgemäßen Einrichtung beschrieben wurden, sollen diese Ausführungsformen keine individuellen Lösungen sein. So ist es für Fachleute auf diesem Gebiet ersichtlich, dass zahlreiche der vorstehenden Ausführungsformen miteinander kombiniert werden können, um eine Einrichtung mit variabler Schwellenspannung an unterschiedlichen Punkten entlang der Breite der Einrichtung 1 zu ergeben. Das bedeutet, dass es möglich ist, eine Einrichtung bereitzustellen, die Source- und Drain-Bereiche mit unterschiedlichen Konzentrationen von Dotiermaterial und mit variablen Längen des Kanalbereichs aufweist. Es ist ferner möglich, die strukturierte Isolierschicht mit beliebigen der vorstehenden Einrichtungen zu kombinieren usw.
  • 3E zeigt eine weitere Bauelementstruktur, wobei eine Änderung der Breitenrichtung einer Feldeffekteinrichtung 5 mit einem Source-Bereich 50 und einem Drain-Bereich 51 mittels einer periodisch alternierenden Dotierung eines Kanalbereichs 52 erreicht wird, sodass der Kanalbereich in (unterschiedlich ausgebildete) Kanalbereichsabschnitte mit deutlich unterschiedlichen dielektrischen Eigenschaften unterteilt wird. Wie weiter vorstehend z. B. in Verbindung mit 3B erwähnt ist, sind Verfahren zur Erzielung einer derartigen lokal selektiven Implantation, z. B. der streifenweise Wechsel, bereits bekannt und leicht für die Ausführung dieser Ausführungsform der Erfindung verfügbar.
  • Eine derartige Dotierung des Kanalbereichs unter Verwendung unterschiedlicher Dotiermaterialien und/oder unterschiedlicher Dotierkonzentrationen kann über der gesamten Länge des Halbleitersubstrats der Transistorstruktur ausgeführt werden. Nachdem die Gate-Elektrode in darauf folgenden Prozessschritten über einer Isolierschicht auf der Oberfläche des Substrats aufgetragen worden ist und nachdem anschließend die Source- und Drain-Bereiche durch einen weiteren Implantationsschritt unter Verwendung der Gate-Elektrode als Maske für die selbsttätige Ausrichtung der Source- und Drain-Bereiche ausgebildet worden sind, ist der Einfluss dieses ursprünglich variablen Dotierprofils in den Source- und Drain-Bereichen weitaus weniger erheblich als im Kanalbereich. Dies geht zurück auf die im Vergleich zum Kanalbereich wesentlich höhere Dotierkonzentration in den Source- und Drain-Bereichen.

Claims (29)

  1. Feldeffekttransistor (3), der Folgendes aufweist: einen Source-Bereich (30); einen Drain-Bereich (31); und einen zwischen dem Source-Bereich (30) und dem Drain-Bereich (31) angeordneten Kanalbereich (32), wobei der Kanalbereich (32) eine Breite hat, dadurch gekennzeichnet, dass der Kanalbereich (32) eine in Breitenrichtung variable Länge hat, sodass eine Schwellenspannung für den Stromfluss durch den Kanalbereich (32) an unterschiedlichen Punkten entlang der Breitenrichtung des Feldeffekttransistors (3) variiert.
  2. Feldeffekttransistor (3) nach Anspruch 1, wobei die Änderung der Schwellenspannung die Verzerrungscharakteristik verbessert, die mit einer dritten Ableitung einer Transferkennlinie des Feldeffekttransistors (3) in Zusammenhang steht und sich auf eine dritte Oberwelle einer HF-Frequenz bezieht, mit der der Feldeffekttransistor (3) betrieben wird.
  3. Feldeffekttransistor (3) nach Anspruch 1, wobei die Länge des Kanals auf periodische Weise entlang der Breitenrichtung des Kanalbereichs (32) zwischen Bereichen mit größerer Länge und Bereichen mit kleinerer Länge variiert.
  4. Feldeffekttransistor (3) nach Anspruch 1, wobei die Länge des Kanalbereichs (32) schrittweise in der Breitenrichtung variiert.
  5. Feldeffekttransistor (4), der Folgendes aufweist: einen Source-Bereich (40); einen Drain-Bereich (41); und einen zwischen dem Source-Bereich (40) und dem Drain-Bereich (41) angeordneten Kanalbereich (42), wobei der Kanalbereich (42) eine Länge hat, die eine Distanz zwischen dem Source-Bereich (40) und dem Drain-Bereich (41) definiert, und wobei der Kanalbereich (42) ferner eine Breite hat; einen über dem Kanalbereich (42) positionierten Gate-Anschluss; und eine zwischen dem Gate und dem Kanalbereich (42) angeordnete Isolierschicht (43), dadurch gekennzeichnet, dass die Isolierschicht (43) eine Vielzahl von Abschnitten aufweist, die mit der Halbleiteroberfläche entlang der Breitenrichtung des Kanalbereichs (42) Kontakt haben, wobei die Vielzahl von mit der Halbleiteroberfläche in Kontakt befindlichen Abschnitten der Isolierschicht (43) jeweils unterschiedliche Werte von mindestens einem geometrischen oder physikalischen Parameter hat.
  6. Feldeffekttransistor (4) nach Anspruch 5, wobei die Abschnitte der Isolierschicht (43) unterschiedliche Gitterkonstanten haben, die daher in einem zugrunde liegenden Halbleitermaterial eine unterschiedliche mechanische Belastung bewirken.
  7. Feldeffekttransistor (4) nach Anspruch 5, wobei nebeneinanderliegende Abschnitte der Isolierschicht (43) unterschiedliche Dickewerte haben.
  8. Feldeffekttransistor (4) nach Anspruch 7, wobei Abschnitte der Isolierschicht (43) mit einer ersten Dicke und Abschnitte der Isolierschicht (43) mit einer zweiten Dicke als Streifen in der Breitenrichtung des Kanalbereichs (42) angeordnet sind, sodass sich Abschnitte der Isolierschicht (43) mit erster und zweiter Dicke entlang der Breitenrichtung abwechseln.
  9. Feldeffekttransistor (4) nach Anspruch 5, wobei nebeneinanderliegende Abschnitte der Isolierschicht (43) unterschiedliche Werte der dielektrischen Konstanten haben.
  10. Feldeffekttransistor (4) nach Anspruch 5, wobei die Isolierschicht (43) eine Vielzahl von Materialien aufweist, die entlang der Breitenrichtung des Kanalbereichs (42) auf periodische Weise variieren.
  11. Feldeffekttransistor (4) nach Anspruch 10, wobei die Vielzahl von Materialien der Isolierschicht (43) strukturiert ist, um eine gestreifte Isolierschicht (43) mit einer Vielzahl von Streifen bereitzustellen, wobei jeder der Streifen ein Material aus der Vielzahl von Materialien aufweist, aus denen die Isolierschicht (43) zusammengesetzt ist.
  12. Feldeffekttransistor (4) nach Anspruch 11, wobei die Vielzahl von Materialien, aus denen die Isolierschicht (43) zusammengesetzt ist, ein erstes und ein zweites Material einschließt, die als Streifen in der Breitenrichtung des Kanalbereichs (42) angeordnet sind, sodass sich das erste und zweite Material entlang der Breitenrichtung abwechseln.
  13. Feldeffekttransistor (4) nach Anspruch 11, wobei das erste Material ein Halbleiteroxid aufweist und wobei das zweite Material ein Halbleiternitrid aufweist.
  14. Verfahren zur Herstellung eines Feldeffekttransistors (4), wobei das Verfahren Folgendes aufweist: selektive Bildung von Bereichen mit Dotiermaterial in einem Halbleiter eines ersten Typs, um einen Source-Bereich (40) und einen Drain-Bereich (41) des Feldeffekttransistors (4) eines zweiten Halbleitertyps zu bilden, wodurch ein Kanalbereich (42) zwischen dem Source-Bereich (40) und dem Drain-Bereich (41) definiert wird, wobei der Kanalbereich (42) eine Länge hat, die eine Distanz zwischen dem Source-Bereich (40) und dem Drain-Bereich (41) definiert, und wobei der Kanalbereich (42) ferner eine Breite hat; Bildung einer elektrischen Isolierschicht (43) über mindestens dem Kanalbereich (42); und Bildung einer Gate-Elektrode über der Isolierschicht (43), wobei die Isolierschicht (43) entlang der Breitenrichtung des Kanalbereichs (42) eine Vielzahl von mit der Halbleiteroberfläche in Kontakt befindlichen Abschnitten der Isolierschicht (43) aufweist, wobei die Vielzahl von mit der Halbleiteroberfläche in Kontakt befindlichen Abschnitten der Isolierschicht (43) jeweils unterschiedliche Werte mindestens eines geometrischen oder physikalischen Parameters hat.
  15. Verfahren nach Anspruch 14, wobei die Abschnitte der Isolierschicht (43) unterschiedliche Gitterkonstanten haben.
  16. Verfahren nach Anspruch 14, wobei nebeneinanderliegende Abschnitte der Isolierschicht (43) unterschiedliche Dickenwerte haben.
  17. Verfahren nach Anspruch 14, wobei nebeneinanderliegende Abschnitte der Isolierschicht (43) unterschiedliche Werte der dielektrischen Konstanten haben.
  18. Verfahren nach Anspruch 14, wobei die Isolierschicht (43) eine Vielzahl von Materialien aufweist, die entlang der Breitenrichtung des Kanalbereichs (42) in periodischer Weise variieren.
  19. Verfahren nach Anspruch 18, wobei die Vielzahl von Materialien strukturiert ist, um eine gestreifte Isolierschicht (43) bereitzustellen.
  20. Verfahren nach Anspruch 18, wobei jeder Streifen ein Material aus der Vielzahl von Materialien aufweist.
  21. Verfahren nach Anspruch 18, wobei die Vielzahl von Materialien, aus denen die Isolierschicht (43) zusammengesetzt ist, ein Halbleiteroxid und ein Halbleiternitrid einschließt.
  22. Verfahren nach Anspruch 16, wobei die unterschiedlichen Dickenwerte der die Isolierschicht (43) für die Gate-Elektrode entlang der Breitenrichtung des Kanalbereichs (42) auf periodische Weise variieren.
  23. Verfahren nach Anspruch 22, wobei die Bildung der Isolierschicht (43) Folgendes aufweist: Implantation eines Dotiermittels in vorbestimmten Abschnitten des Halbleiters; nach der Implantation, thermisches Wachsen des die Isolierschicht bildenden Materials, sodass eine Wachstumsrate des Materials vom Dotiermittel in den vorbestimmten Abschnitten beeinflusst wird.
  24. Verfahren nach Anspruch 23, wobei das Dotiermittel aus der Gruppe ausgewählt wird, die aus Stickstoff und Fluor besteht.
  25. Verfahren nach Anspruch 14, wobei ein Materialparameter und eine Dicke des die Isolierschicht (43) für die Gate-Elektrode bildenden Materials entlang der Breitenrichtung des Kanalbereichs auf periodische Weise variieren.
  26. Verfahren nach Anspruch 25, wobei die Bildung der elektrischen Isolierschicht (43) Folgendes aufweist: Implantation eines Dotiermittels in vorbestimmten Abschnitten des Halbleiters; nach der Implantation, thermisches Wachsen des die Isolierschicht bildenden Materials, sodass eine Wachstumsrate des Materials vom Dotiermittel in den vorbestimmten Abschnitten beeinflusst wird.
  27. Verfahren nach Anspruch 26, wobei das Dotiermittel aus der Gruppe ausgewählt wird, die Stickstoff und Fluor einschließt.
  28. Verfahren nach Anspruch 14, wobei die Bildung der Isolierschicht (43) Folgendes aufweist: Maskieren ausgewählter Bereiche der Halbleiteroberfläche im Kanalbereich (42); Auftrag eines ersten Materials, um entlang der Breitenrichtung des Kanalbereichs (42) Kontakt mit der Halbleiteroberfläche herzustellen; Maskieren zusätzlicher ausgewählter Bereiche der Halbleiteroberfläche, die mindestens zuvor nicht maskierte Bereiche der Halbleiteroberfläche einschließen; und Auftrag eines zweiten Materials, um entlang der Breitenrichtung des Kanalbereichs (42) Kontakt mit der Halbleiteroberfläche herzustellen.
  29. Verfahren nach Anspruch 14, wobei die Bildung der Isolierschicht (43) Folgendes aufweist: Auftrag eines ersten Materials, um entlang der Breitenrichtung des Kanalbereichs (42) Kontakt mit der Halbleiteroberfläche herzustellen; Maskieren ausgewählter Bereiche des aufgetragenen ersten Materials; anschließendes Ätzen des aufgetragenen ersten Materials in nicht maskierten Bereichen; und anschließender Auftrag eines zweiten Materials, um mit der Halbleiteroberfläche oder der Oberfläche einer verbleibenden Dicke des ersten Materials Kontakt herzustellen.
DE102007056741A 2006-11-27 2007-11-26 Feldeffekttransistor und Verfahren zu dessen Herstellung Expired - Fee Related DE102007056741B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/604,650 US7880202B2 (en) 2006-11-27 2006-11-27 Modulated-Vt transistor
US11/604,650 2006-11-27

Publications (2)

Publication Number Publication Date
DE102007056741A1 DE102007056741A1 (de) 2008-06-05
DE102007056741B4 true DE102007056741B4 (de) 2011-07-07

Family

ID=39339144

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007056741A Expired - Fee Related DE102007056741B4 (de) 2006-11-27 2007-11-26 Feldeffekttransistor und Verfahren zu dessen Herstellung

Country Status (2)

Country Link
US (1) US7880202B2 (de)
DE (1) DE102007056741B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7906802B2 (en) * 2009-01-28 2011-03-15 Infineon Technologies Ag Semiconductor element and a method for producing the same
US7948016B1 (en) * 2009-11-03 2011-05-24 3M Innovative Properties Company Off-center deposition of organic semiconductor in an organic semiconductor device
WO2011083162A2 (de) * 2010-01-11 2011-07-14 Elmos Semiconductor Ag Mikroelektromechanisches halbleiterbauelement
US8962434B2 (en) 2012-07-10 2015-02-24 International Business Machines Corporation Field effect transistors with varying threshold voltages
FR3011678B1 (fr) * 2013-10-07 2017-01-27 St Microelectronics Crolles 2 Sas Procede de relaxation des contraites mecaniques transversales dans la region active d'un transistor mos, et circuit integre correspondant
US9711616B2 (en) * 2014-12-23 2017-07-18 Northrop Grumman Systems Corporation Dual-channel field effect transistor device having increased amplifier linearity

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6005267A (en) * 1995-09-29 1999-12-21 Itt Corporation MES/MIS FET with split-gate RF input
US6160280A (en) * 1996-03-04 2000-12-12 Motorola, Inc. Field effect transistor
US6404022B1 (en) * 2001-02-26 2002-06-11 Ericsson Inc. AM/PM non-linearities in FETs

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6498376B1 (en) * 1994-06-03 2002-12-24 Seiko Instruments Inc Semiconductor device and manufacturing method thereof
JP4103968B2 (ja) * 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
JP4104701B2 (ja) * 1997-06-26 2008-06-18 株式会社半導体エネルギー研究所 半導体装置
AU2001283217A1 (en) * 2000-08-08 2002-02-18 Advanced Power Technology, Inc. Power mos device with asymmetrical channel structure
JP2005086024A (ja) * 2003-09-09 2005-03-31 Toshiba Corp 半導体装置及びその製造方法
US8405165B2 (en) * 2005-06-07 2013-03-26 International Business Machines Corporation Field effect transistor having multiple conduction states

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6005267A (en) * 1995-09-29 1999-12-21 Itt Corporation MES/MIS FET with split-gate RF input
US6160280A (en) * 1996-03-04 2000-12-12 Motorola, Inc. Field effect transistor
US6404022B1 (en) * 2001-02-26 2002-06-11 Ericsson Inc. AM/PM non-linearities in FETs

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Woerlee, P.H [u.a.]: RF-CMOS Performance Trends. In: Proceedings of 30th ESSDERC, Paris 2000, S. 576-579 *

Also Published As

Publication number Publication date
US20080122015A1 (en) 2008-05-29
DE102007056741A1 (de) 2008-06-05
US7880202B2 (en) 2011-02-01

Similar Documents

Publication Publication Date Title
DE4344285B4 (de) Verfahren zur Herstellung eines Transistors
DE60225768T2 (de) LDMOS-Feldeffekttransistoren
DE19654738B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE2721397C3 (de) Verfahren zur Herstellung eines mindestens eine Planardiode enthaltenden HF-Halbleiterbauelementes
DE4219319A1 (de) Mos-fet und herstellungsverfahren dafuer
DE102007056741B4 (de) Feldeffekttransistor und Verfahren zu dessen Herstellung
DE2703877A1 (de) Mis-feldeffekttransistor mit kurzer kanallaenge
DE69627975T2 (de) MOS-Transistor und Verfahren zu seiner Herstellung
EP1958262A1 (de) Isolationsgrabenstruktur für eine hohe spannungsfestigkeit
DE3228588A1 (de) Verfahren zur herstellung eines misfet und danach hergestellter misfet
DE2915024A1 (de) Halbleiterbauelement
DE2922016A1 (de) Vlsi-schaltungen
DE112016000050B4 (de) Verfahren zur Herstellung eines Splitgate-Leistungsbauelements
DE2720653C2 (de)
DE4417154C2 (de) Dünnfilmtransistor und Verfahren zu deren Herstellung
DE2645014C3 (de) Verfahren zur Herstellung einer integrierten MOS-Schaltungsstrukrur mit doppelten Schichten aus polykristallinem Silizium auf einem Silizium-Substrat
DE10052680A1 (de) Verfahren zum Einstellen einer Form einer auf einem Substrat gebildeten Oxidschicht
DE4441901C2 (de) MOSFET auf SOI-Substrat und Verfahren zu dessen Herstellung
DE10012897B4 (de) Transistor und Verfahren zu seiner Herstellung bzw. Hestellung einer Halbleitervorrichtung
DE2724165A1 (de) Oberflaechen-feldeffekttransistorvorrichtung
DE2834724A1 (de) Mos-feldeffekttransistoren fuer hoehere spannungen
DE3736009C2 (de) Sperrschicht-FET
DE102004030848A1 (de) LDMOS-Transistor-Vorrichtung, integrierter Schaltkreis und Verfahren zur Herstellung dieser
DE2752335A1 (de) Verfahren zur herstellung eines sperrschicht-feldeffekttransistors
DE4140173C2 (de) DRAM und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20111008

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee