DE102007016461B4 - Verfahren zum Übertragen DC-balance-kodierter Daten, Verfahren zum Reduzieren von Simultaneous Switching Noise, Datensender, Datenempfänger und Daten-Sender/ Empfänger - Google Patents

Verfahren zum Übertragen DC-balance-kodierter Daten, Verfahren zum Reduzieren von Simultaneous Switching Noise, Datensender, Datenempfänger und Daten-Sender/ Empfänger Download PDF

Info

Publication number
DE102007016461B4
DE102007016461B4 DE102007016461A DE102007016461A DE102007016461B4 DE 102007016461 B4 DE102007016461 B4 DE 102007016461B4 DE 102007016461 A DE102007016461 A DE 102007016461A DE 102007016461 A DE102007016461 A DE 102007016461A DE 102007016461 B4 DE102007016461 B4 DE 102007016461B4
Authority
DE
Germany
Prior art keywords
data
bits
logic value
word
header
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102007016461A
Other languages
German (de)
English (en)
Other versions
DE102007016461A1 (de
Inventor
Seung-Jun Bae
Seong-Jin Jang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102007016461A1 publication Critical patent/DE102007016461A1/de
Application granted granted Critical
Publication of DE102007016461B4 publication Critical patent/DE102007016461B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
    • H03M5/145—Conversion to or from block codes or representations thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Dram (AREA)
DE102007016461A 2006-04-04 2007-03-29 Verfahren zum Übertragen DC-balance-kodierter Daten, Verfahren zum Reduzieren von Simultaneous Switching Noise, Datensender, Datenempfänger und Daten-Sender/ Empfänger Active DE102007016461B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2006-0030752 2006-04-04
KR1020060030752A KR100885869B1 (ko) 2006-04-04 2006-04-04 프리엠블 코드를 사용하여 노이즈를 감소시키는 단일형병렬데이터 인터페이스 방법, 기록매체 및 반도체 장치

Publications (2)

Publication Number Publication Date
DE102007016461A1 DE102007016461A1 (de) 2007-11-29
DE102007016461B4 true DE102007016461B4 (de) 2012-03-08

Family

ID=38558042

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007016461A Active DE102007016461B4 (de) 2006-04-04 2007-03-29 Verfahren zum Übertragen DC-balance-kodierter Daten, Verfahren zum Reduzieren von Simultaneous Switching Noise, Datensender, Datenempfänger und Daten-Sender/ Empfänger

Country Status (5)

Country Link
US (4) US7492288B2 (enExample)
JP (2) JP5064867B2 (enExample)
KR (1) KR100885869B1 (enExample)
DE (1) DE102007016461B4 (enExample)
TW (1) TW200810372A (enExample)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8027405B2 (en) * 2003-01-29 2011-09-27 Nxp B.V. Data communication using constant total current
KR100885869B1 (ko) * 2006-04-04 2009-02-27 삼성전자주식회사 프리엠블 코드를 사용하여 노이즈를 감소시키는 단일형병렬데이터 인터페이스 방법, 기록매체 및 반도체 장치
US7936289B2 (en) * 2006-04-04 2011-05-03 Samsung Electronics Co., Ltd. Method, device, and system for data communication with preamble for reduced switching noise
JP5030698B2 (ja) * 2007-07-24 2012-09-19 株式会社リコー 半導体装置及びノイズ低減方法
JP5465376B2 (ja) * 2007-10-18 2014-04-09 ピーエスフォー ルクスコ エスエイアールエル 半導体装置、およびドライバ制御方法
JP5365132B2 (ja) * 2008-10-17 2013-12-11 富士ゼロックス株式会社 直列信号の受信装置、直列伝送システム、直列伝送方法、直列信号の送信装置
KR101653205B1 (ko) * 2010-04-01 2016-09-01 삼성전자주식회사 멀티 프리앰블 프레임 구조를 이용한 데이터 전송 시스템
WO2012170780A2 (en) * 2011-06-10 2012-12-13 Mayo Foundation For Medical Education And Research Zero sum signaling in a digital system environment
KR101960242B1 (ko) * 2012-09-18 2019-03-20 삼성전자주식회사 신체 영역 네트워크 또는 저전력 네트워크에서 직류 발란싱을 수행하는 최소 에너지 코딩 방법 및 장치
US10396840B2 (en) * 2013-12-27 2019-08-27 Intel Corporation High speed short reach input/output (I/O)
KR102509941B1 (ko) * 2016-10-06 2023-03-13 에스케이하이닉스 주식회사 송신 장치 및 이를 포함하는 시스템
JP2021044046A (ja) * 2019-09-13 2021-03-18 キオクシア株式会社 メモリシステム、半導体集積回路、及びブリッジ通信システム
GB2593691B (en) * 2020-03-30 2022-08-24 Imagination Tech Ltd Efficient encoding methods
US11756592B2 (en) * 2020-09-29 2023-09-12 Samsung Electronics Co., Ltd. Memory device supporting DBI interface and operating method of memory device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4486739A (en) * 1982-06-30 1984-12-04 International Business Machines Corporation Byte oriented DC balanced (0,4) 8B/10B partitioned block transmission code
US5387911A (en) * 1992-02-21 1995-02-07 Gleichert; Marc C. Method and apparatus for transmitting and receiving both 8B/10B code and 10B/12B code in a switchable 8B/10B transmitter and receiver
US6026124A (en) * 1995-10-05 2000-02-15 Silicon Image, Inc. Transition-controlled digital encoding and signal transmission system

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1244110A (en) * 1984-12-27 1988-11-01 Masashi Hirome Transmitting data processing system
US5185717A (en) * 1988-08-05 1993-02-09 Ryoichi Mori Tamper resistant module having logical elements arranged in multiple layers on the outer surface of a substrate to protect stored information
US5533034A (en) * 1992-06-26 1996-07-02 Matsushita Electric Industrial Co., Ltd. High speed data transfer device having improved efficiency
US5508967A (en) * 1993-08-09 1996-04-16 Matsushita Electric Industrial Co., Ltd. Line memory
JPH0965464A (ja) * 1995-08-22 1997-03-07 Matsushita Electric Ind Co Ltd 無線通信装置
JP2000311028A (ja) * 1999-04-28 2000-11-07 Hitachi Ltd 位相制御回路、半導体装置及び半導体メモリ
JP4282170B2 (ja) * 1999-07-29 2009-06-17 株式会社ルネサステクノロジ 半導体装置
JP3522597B2 (ja) * 1999-08-02 2004-04-26 松下電器産業株式会社 Ｉｃカード接続装置
US6633951B2 (en) 2001-03-15 2003-10-14 Intel Corporation Method for reducing power consumption through dynamic memory storage inversion
KR100626375B1 (ko) * 2003-07-21 2006-09-20 삼성전자주식회사 고주파로 동작하는 반도체 메모리 장치 및 모듈
KR100667594B1 (ko) * 2004-10-19 2007-01-11 삼성전자주식회사 프리엠퍼시스 출력버퍼와, 반도체 메모리 장치 및 데이터출력구동방법.
JP4620504B2 (ja) * 2005-03-10 2011-01-26 富士通セミコンダクター株式会社 半導体メモリおよびシステム装置
KR100885869B1 (ko) * 2006-04-04 2009-02-27 삼성전자주식회사 프리엠블 코드를 사용하여 노이즈를 감소시키는 단일형병렬데이터 인터페이스 방법, 기록매체 및 반도체 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4486739A (en) * 1982-06-30 1984-12-04 International Business Machines Corporation Byte oriented DC balanced (0,4) 8B/10B partitioned block transmission code
US5387911A (en) * 1992-02-21 1995-02-07 Gleichert; Marc C. Method and apparatus for transmitting and receiving both 8B/10B code and 10B/12B code in a switchable 8B/10B transmitter and receiver
US6026124A (en) * 1995-10-05 2000-02-15 Silicon Image, Inc. Transition-controlled digital encoding and signal transmission system

Also Published As

Publication number Publication date
US20070229320A1 (en) 2007-10-04
KR20070099374A (ko) 2007-10-09
US7768429B2 (en) 2010-08-03
JP2007282235A (ja) 2007-10-25
DE102007016461A1 (de) 2007-11-29
TW200810372A (en) 2008-02-16
US20100259426A1 (en) 2010-10-14
US7961121B2 (en) 2011-06-14
US20090146850A1 (en) 2009-06-11
US7492288B2 (en) 2009-02-17
KR100885869B1 (ko) 2009-02-27
JP2010172002A (ja) 2010-08-05
US20110249513A1 (en) 2011-10-13
JP5064867B2 (ja) 2012-10-31

Similar Documents

Publication Publication Date Title
DE102007016461B4 (de) Verfahren zum Übertragen DC-balance-kodierter Daten, Verfahren zum Reduzieren von Simultaneous Switching Noise, Datensender, Datenempfänger und Daten-Sender/ Empfänger
DE60215573T2 (de) Programmierbare Logikschaltung mit einer seriellen Hochgeschwindigkeitsschnittstelle
DE69626211T2 (de) Blockkodierung für übertragung von digitalen videosignalen
DE19781914C2 (de) System zum Implementieren von lauflängenbegrenzten Codes
DE69226361T2 (de) TCM-Schema mit nichtganzzahligen Datenraten, Rahmensignalen und Konstellationsumformung
DE69922972T2 (de) System und verfahren zum senden und empfängen von datensignalen über eine taktsignalleitung
DE69529522T2 (de) Verfahren und gerat zur implementierung eines kodierers und dekodierers vom typ 8b6t
DE102006023878A1 (de) Codieren und Decodieren von paketierten Daten
DE69425298T2 (de) Einrichtung zur Kodierung/Dekodierung von n-bit Quellworten in entsprechende m-bit Kanalworte und umgekehrt
DE10134472A1 (de) Sende- und Empfangsschnittstelle und Verfahren zur Datenübertragung
DE3125529A1 (de) "verfahren zum umkodieren einer folge von datenbits in eine folge von kanalbits, anordnung zum dekodieren der nach diesem verfahren kodierten kanalbits und aufzeichnungstraeger mit einer informationsstruktur"
US6859154B2 (en) Method to overlay a secondary communication channel onto an encoded primary communication channel
DE69934663T2 (de) Serielles hochgeschwindigkeitsübertragungssystem
DE69328642T2 (de) Datenumsetzungsverfahren und Aufzeichnungs-/Wiedergabegerät zur Durchführung desselben
DE60304857T2 (de) Ausrichtungs- und versetzungsentfernungseinrichtung, -system und verfahren
US7290202B2 (en) MB810 encoder/decoder, dual mode encoder/decoder, and MB810 code generating method
DE19983344B4 (de) Effizienter lauflängenbegrenzter Code mit einer kurzen verschachtelten Randbedingung
DE102018005554A1 (de) Hochgeschwindigkeitslösungen für kopplungsverbindungen mit unterstützung für zeitkontinuierliche, bandinterne rückkanalkommunikation und proprietäre merkmale
DE60218478T2 (de) Verfahren und gerät zur handhabung des datenverarbeitungsendes in einer datenspeichervorrichtung
DE112018008223T5 (de) Vorrichtung und Verfahren zum Senden von Seitenkanalbits auf einem Ethernet-Kabel
DE69719305T2 (de) Übertragung, aufzeichnung und wiedergabe eines digitalen informationssignals
DE3412986A1 (de) Digitales nachrichtenuebertragungssystem mit integrierter uebertragung einer zusatzinformation mit geringer bitfolgefrequenz
DE112004003153B4 (de) Datenübertragungssystem mit reduziertem Leistungsverbrauch, Verfahren und Übertragungsschaltung
EP4236132A2 (de) Effizient übertragbare bitfolge mit eingeschränkter disparität und leitungskodierter vorwärtsfehlerkorrektur
EP4236219B1 (de) Effizient übertragbare bitfolge mit eingeschränkter disparität

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20120609