JP2006517767A - 一定全電流を用いるデータ通信 - Google Patents

Abstract

少なくとも３つの信号導体と、前記信号導体に互いに反対方向の電流をそれぞれ供給する第１及び第２の電源端子とを具えるデータ通信システムである。ドライバ回路は、第１の電源端子から及び第２の電源端子への電流との組合せを含む一組の選択可能な組合せの中から個別の組合せを信号導体に設定し、各組合せごとに信号導体を流れる電流の和がほぼ同一の値を有するとともに動作中における少なくとも１つの導体が前記信号導体の他の１つと差動対関係で作用しないようにする。ドライバ回路は、伝送すべき情報に基づいて、前記可能な組合せの組のうちのどの組合せを設定すべきか決定する。

Description

本発明は、データ通信システム及びデータ通信方法に関する。

ＵＳ特許第６，００５，８９５号から、データを複数の信号導体で伝送することが既知である。従来、データは雑音感度及び妨害を低減するために信号導体の差動対を用いて伝送されていた。差動対による２進データの伝送中に、伝送すべき２進値に依存して、差動対の何れか一方の導体又は他方の導体から電流が流れる。従って、差動対の一方の導体の電流の変化は差動対の他方の導体の電流の反対の変化を伴うため、全電流は一定のままである。従って、伝送により生ずる放射電磁場は非補償の電流変化により生ずる放射電磁場より弱い。

ＵＳ特許第６，００５，８９５号も、一定の全電流での伝送を用いているが、この伝送は信号導体を対として使用してない。基本アイディアは、一組の異なる電流を使用可能とし且つ種々の信号導体へのこれらの電流の割り当ての種々の順列を用いて種々のシンボルを符号化するものである。各信号導体の受信中、すべての他の信号導体を流れる電流の各々との差を検出する。一組のすべての検出結果を用いて送信シンボルを復号化する。その結果、全電流は一定のままであるが、信号導体を対として取り扱う場合よりも多数のビットを伝送することができる。ＵＳ特許第６，００５，８９５号は電流のいくつかを同一にすることもできる。この場合にはこれらの電流間に一意の差を測定できないために、使用可能なシンボル数が減少する。

ＵＳ特許第６，００５，８９５号の通信システムは、すべて同一の電流を供給するが各々異なる一つの信号導体に結合することができる一組の電流源で実現される。信号はどの電流源をどの信号導体に結合するか選択することにより符号化される。

ＵＳ特許第６，００５，８９５号の通信システムは、大きなコード容量を提供すためには多数の異なるレベルの電流が必要とされる欠点を有する。このような電流を識別可能にするためには、これらの電流はかなり大きな電流を含む必要があり、電力消費を増大する。

特に、本発明の一つの目的は、通信システムにおいてコードバランスを維持しながら低電力消費で異なるシンボルを識別し得る多数の異なるシンボルを提供することにある。

特に、本発明の一つの目的は、異なるシンボルを識別するために必要とされる電流レベルの範囲を減少させることにある。

特に、本発明の他の一つの目的は、このようなシステムにおいて電源バウンスを減少させることにある。

特に、本発明の他の一つの目的は、このようなシステムにおいて電力消費を更に減少させることにある。

特に、本発明の他の一つの目的は、マルチビットデータアイテムの各々を複数の信号導体上の電流の組合せにより符号化されたシンボルで伝送し、マルチビットデータアイテムのためのコーディング容量を必要としない簡単な通信プロトコルを実現することにある。

本発明の通信システムは請求項１に記載されている。このシステムでは、正方向及び負方向の電流、即ち電源の正及び負極からの電流と、好ましくは零電流のような少なくとも１つの追加の電流レベルとから選択された電流の組合せを信号導体に割り当てることによってシンボルが少なくとも３つの信号導体上に符号化される。通信シンボルは、各シンボルが信号導体を流れる電流の少なくとも１つの異なる組合せに対応する一組のシンボルから使用する。信号導体を流れる同一の振幅の電流Ｉ，−Ｉ及び零電流の組合せを用いてシンボルを符号化して検出を簡単化するのが好ましい。一般に、種々の組合せは、和電流が同一になる正電流、負電流及び零電流の組合せの異なる順列、例えば４つの信号導体上の電流の組合せ（Ｉ，Ｉ，−Ｉ，−Ｉ）及び（Ｉ，−Ｉ，０，０）の順列に対応するものとする。しかし、もっと多数のレベル、例えばI1，I2，０，-I1，-I2を使用することもできる。

前記組合せは、種々のデータの符号化に使用するすべの組合せが信号導体を流れる電流の同一の和を生ずるように選択される。前記組合せはすべての信号導体が差動対の一部である組合せに限定されず、この組合せの場合には対の一方の導体の電流が上がるとき他方の導体の電流が常に下がる。一つの導体の電流が上がるとき、信号導体の異なる導体の電流又は組合せが符号化されるデータにアイテムに依存して下がり、電流の和を一定に維持する。

信号の受信部は信号導体を流れる電流の大きさ及び方向に関する情報を測定して、少なくとも3つの電流レベルを識別し、異なる信号導体に対して識別されたレベルに関する情報を用いて、電流の組合せからデータを複合する。

一実施例では、本発明の通信システムは電源の両極間に内部電流路を具え、該内部電流路は、電源の各極から信号導体への全電流の変化と反対方向に変化する内部電流を流すように制御される。従って、正電流Iをｎ（例えばｎ＝２）本の信号導体に流すとともに負電流−Ｉをｎ本の他の導体に流すシンボルが最初に送信され、次に電流Ｉをｍ（例えばｍ＝１）本の導体に、電流−Ｉをｍ本の他の導体に流す第２のシンボルが送信される場合には、内部電流が第1のシンボルから第２のシンボルへの変化時に（ｎ−ｍ）＊Ｉだけ変化する。その結果、電源の各極から流れる全電流は一定のままとなり、電源バウンス問題が軽減される。

本発明の通信システムは、シンボルが伝送されないとともに、内部電流がほぼ零に低減される低電力モードに切替え可能にするのが好ましい。これは電力の節約をもたらす。また、内部電流は正規伝送中の変化よりゆっくり零に低減するのが好ましい。これは電源バウンスの低減をもたらす。内部電流は、例えば伝送中の正規シンボル期間より長いＲＣ時定数に従って徐々に低減するのが好ましい。

一般に、上述した一組のシンボルは正確に２のべき数である多数の異なる可能なシンボルにならない。２のべき数の可能なシンボルのみを異なるマルチビットデータアイテムを符号化するのに使用して、使用するシンボルの数が同一の和電流になる組合せの総数に最近のこれより低い２のべき数になるようにするのが好ましい。残りの（スペア）シンボルは通信プロトコルをサポートするために使用することができる。例えば、一つのシンボルをアイドルシンボルとして用いて、データが伝送されないこと）及び送信アイドルシンボルはデータとして処理すべきでないこと）を示すことができる。アイドルシンボルは、電源の両極からの零電流に対応するものを使用するのが好ましい。これにより、信号導体に接続された別のデバイスからのドライバが信号導体への電流の駆動を開始させることが可能になり、信号接続が安全双方向インターフェースをエネーブルする恐れがなくなる。また、システムはこのようなアイドルシンボルの列を送信するとき低電力モードにスイッチバックするのが好ましい。スイッチバック中、内部補償電流を零に低減する。このようにすると、低電力モードでは何の電流も消費されない。低電力伝送中に使用される零電源電流シンボルを用いて正規動作（アイドルでない）中にデータを符号化してもよいこと勿論であるが、これは複雑な複合化を必要とする。

他のスペアシンボルを他のプロトコル目的、例えば前シンボルの反復を指示するために用いて、伝送されるシンボルが常に変化するようにしてクロック再生を可能にすることができる。他のスペアシンボルをスタート及び／又はストップシンボルとして用いて、アイドルシンボルから正規伝送へのデータ内容独立遷移を信号し、クロック再生回路をデータ転送前に安定化させることもできる。

本発明のこれらの目的及び他の目的及び利点は図示の模範的実施例について説明され、
図１はデータ通信システムの第１の実施例を示し、
図２はデータ通信システムの第２の実施例を示し、
図３はデータ通信システムの第３の実施例を示し、
図４はデータ通信システムの受信部を示し、
図５は受信回路のしきい値レベルを示し、
図６はバイパス電流回路を示し、
図７はプロトコルを説明するための信号を示す図である。

図１には、データ通信システム１が示されている。４つの信号導体ワイヤ又はライン３がマルチワイヤ伝送チャネル２を形成する。チャネル２の受信側には受信部２８が接続される。チャネル２の信号発生側では、導体ライン３の各々が第１の複数の電流源４のそれぞれの正電流源４と、第２の複数の電流源５のそれぞれの負電流源５とに接続されている。第１の複数の電流源４は、予め規定された一定の正の単位電流を導体ライン３の方向へ供給するように構成され、第２の複数の電流源５は、導体ライン３から前記単位電流を引き出すように構成されている。第１の複数の電流源４は、使用中電位Ｖ_Sに接続される第１の電源端子６から給電される。同様に、第２の複数の電流源５は、使用中電位Ｖ_Dに接続される第２の電源端子７から給電される。電位差Ｖ_S−Ｖ_Dは正である。

１対のバイパス電流源８，９が第１及び第２の電源端子６，７間に電流源４，５と並列に結合されている。制御回路１０が第１及び第２の複数の電流源４，５及びバイパス電流源のそれぞれの制御入力端子に結合されている。制御回路１０は伝送すべきデータシンボルを受信する入力端子２５を有する。

制御回路１０は、入力端子２５の入力コード信号の制御の下で、導体ライン３の組合せに流入する電流のパターンを設定するように構成されている。更に、制御回路１０は、ドライバがアイドル状態（アイドルシンボルのみを駆動する）にすべきかアクティブ状態にすべきかを示すとともに、正当なデータアイテムが入力端子に使用可能かを示す信号を受信する入力端子を有している。信号導体ライン３上の個別の電流パターンは入力端子２５の個別のデータアイテムと対応する。

制御回路１０は、入力端子２５に受信されたデータに基づいて、信号導体ライン３に順次の電流パターンを設定するよう構成され、この設定は、導体ライン３を流れる電流の和がすべてのパターンに対してほぼ同一、好ましくは零になるように行われる。これにより、デルタＩ又はＥＭＩ雑音、即ち電流変化により伝送チャネル近傍に生ずる電磁放射を最小にする平衡伝送チャネル２が得られる。即ち、制御回路１０は１つのシンボルを伝送するために１以上の正の電流源４をスイッチオン又はオフするとき、同数の負の電流源５もスイッチオン又はオフする。制御回路は、例えばルックアップテーブル（図示せず）を用いて、入力端子２５における各データアイテム値に対して個別のパターンの制御信号を電流源４，５，８，９に供給することにより実現することができる。

第１の複数の電流源４により供給される電流の和自体は、第２の複数の電流源５により供給される電流の和自体も同様に、必ずしも時間とともに一定にする必要はない。これらの２つの和の和を一定にするだけでよい。第１の例として、シンボル（１１０２）は、ライン３の２つが無電流で（シンボル１）、ライン３の他の１つに負の電流が供給され（シンボル０）、ライン３の更に他の１つに正の電流が供給される（シンボル２）電流パターンを表す。この場合には、第１の電流源４は正の電流のみを１つの導体ライン３に供給する。第２の例として、シンボル（０２０２）も零和電流を表すが、第１の複数の電流源４は正の電流を導体ライン３の２つに供給し、第１の例の場合と比較して２倍の電流を供給する。

従って、シンボル（０１１２），（１１１１）、（００２２）並びにこれらのシンボルの順列もシンボルの伝送に使用することができ、例えば（１０２１）、（１２０１）及び（２１０１）も上述の制限を満足する。

これは差動符号化と相違する。２つのシンボルが１つの位置で相違するとき、だからといって、これらのシンボルは対を構成する固定の他の位置で相違するとは限らない。このことは、純粋な差動符号化よりも大きなシンボルセットが使用可能になることを意味し、その理由は、対向差が信号導体の対に限定されないためである。差動符号化では、特定の選択可能な組合せが組合せの集合の部分集合の他の組合せとは信号導体の第１導体を流れる電流で相違する場合には、部分集合のすべての組合せが信号導体の同一の相補導体を流れる電流と同一の電流を有する。本発明の回路では、選択可能な組合せの集合は該集合の部分集合の組合せと信号導体の第１導体を流れる電流が相違する少なくとも１つの組合せを含むため、部分集合の組合せはシンボルごとに信号導体の第２導体を流れる電流が相違し、サブセットの組合せはすべて信号導体の一つを同一の電流で共用するとはかぎらない。

バイパス電流源８，９は、例えばボンディングワイヤのインダクタンスのような電源接続のインピーダンスの結果として電源接続を流れる電流の変動により生ずる電源バウンス（電源ラインへの雑音効果）の低減を実現するために使用される。電源バウンスの低減は、バイパス電流源８，９を用いて信号電流源４，５により生ずる変化を相殺して、第１及び第２の電源端子６，７から流れる電流を一定に維持することにより得られる。バイパス電流源８，９は内部電流シンクとして作用し、このシンクは電流源４，５により引き出される電流に依存する電流をシンクするため、全電源電流はライン３上の電流パターンと無関係に一定のままとなる。

シンボル（１１０２）で表される第１の例の場合には、正電流源４の一つがライン３の一つに電流を供給するが、他の３つの正電流源４は電流を供給しない。制御回路１０は第１のバイパス電流源８も活性化して正の電流を供給させる。第１の電源端子６から引き出される全電流は正電流源４から引き出される電流の量の２倍になる。

第１の例の状態から第２の例（０２０２）の状態への遷移時には、正電流源４により供給される電流の量が２倍になるとともに、バイパス電流源８が制御回路１０により不活性化されるので、第１の電源端子６から引き出される電流は一定に維持される。導体ライン３を流れる電流がない状態では、制御回路１０は第１のバイパス電流源８のみならず第２のバイパス電流源９を活性化して正電流源４からの電流がない状態を補償する。

データ伝送中、種々の電流パターンが導体ライン３に供給される。このとき、制御回路１０は伝送モードで動作可能である。データを伝送する必要がない場合には、制御回路１０はアイドルモードで動作し、零の正味電流で特徴付けられる“ＩＤＬＥ”電流パターン（１１１１）を伝送する。このモードでは、導体ライン３のどれにも電流は流れない。上述したように、アイドルモード中バイパス電流源８，９は通常２倍の強度の電流を供給する。アイドルモードが所定の期間より長く継続する場合には、制御回路１０はバイパス電流源８，９の電流値を徐々に零値に低減させるのが好ましい。上述の電流の低減は伝送システムのエネルギー消費を低減する。制御回路１０は、例えば有効データアイテムが使用可能でないことを示す信号に応答して、受信機２８が処理を停止できるように、好ましくは１以上のストップシンボルの列を（好ましくはリピートシンボルと交互に）を出力した後に、バイパス電流源８，９による電力消費の低減を開始させることができる。制御回路１０は、受信機２８がデータを処理できるように、好ましくは１以上のスタートシンボル（及びオプションのリピートシンボル）の列に続いて伝送される有効データを示す信号の受信に応答して電力消費の上昇を開始させることができる。しかし、正規モードと低電力モードとの切替えを制御するために、制御回路１０は専用の入力端子（図示せず）を含んでもよく、また制御回路１０は所定の期間より長い時間インターバルに亘って有効データアイテムが存在しないことを検出してモードの切替えを信号する検出器（図示せず）を含んでもよい。

データを再度伝送する必要があるとき、制御回路１０はアイドルモードから出る必要がある。アイドルモードから出る前に、制御回路はバイパス電流源８，９を制御してそれらの合成電流を電流源４，５の各自により引き出される単位電流の２倍になるまで徐々に増大させる。この増大は正規伝送中の電流の変化より（ずっと）ゆっくり行うのが好ましく、例えば少なくとも２以上、好ましくは８以上の正規のシンボル持続時間をかけて電流をその電力節約レベルからその所要レベルの９０％まで増大させるのが好ましい。電力節約モードへの復帰時も、同様に内部電流をゆっくり低減させるのが好ましい。

図６は、アイドルモード中にバイパス電流源８，９を流れる電流の緩やかなアナログ低減を実現するために使用することができる電流源回路の一例を示す。本例では、バイパス電流源はそれらの主電流チャネルが直列に接続された第１及び第２ＰＭＯＳトランジスタ４０，４１によって実現される。ＰＭＯＳトランジスタ４０のゲートはキャパシタ４２の第１端子に接続される。ＰＭＯＳトランジスタ４０のゲートは、抵抗素子４４及びＮＭＯＳトランジスタ４５の主電流チャネルを順に経てバイアス電圧源Ｖbに結合される。第３ＰＭＯＳトランジスタ４３の主電流チャネルが第１の電源端子６とインピーダンス４４及びＮＭＯＳトランジスタ４５間のノードとの間に結合される。ＮＭＯＳトランジスタ４５及び第３ＰＭＯＳトランジスタのゲート並びに第２ＰＭＯＳトランジスタ４１のゲートは制御回路１０により制御される。

動作中、制御回路１０は第２ＰＭＯＳトランジスタ４１を制御する。このトランジスタはどのシンボルを伝送するか制御するオン／オフスイッチとして作用する。伝送モード中、第１ＰＭＯＳトランジスタのゲートはＶbに接続され、従って定電流を供給する。

伝送モードから低電力モード（ＩＤＬＥシンボルが伝送される）へ切り替えるために、制御回路１０はＮＭＯＳトランジスタ４５を非導通にするとともに第３ＰＭＯＳトランジスタ４３を導通させるため、第１ＰＭＯＳトランジスタ４０のゲート電位が抵抗素子４４とキャパシタ４２により決まるＲＣ時定数で増大し、第１ＰＭＯＳトランジスタ４０を流れる電流が零に減少する。

このエネルギー節約モードは、制御回路１０が再び伝送モードに入りＰＭＯＳトランジスタ４３を閉じるとともにＮＭＯＳトランジスタ４５を開くまで続く。第１ＰＭＯＳトランジスタ４０のゲートの電位はＶbになるまで減少し、ＰＭＯＳトランジスタ４１は上述したようにスイッチとして作用することが可能になる。エネルギー節約回路は図６に示す実施例に限定されず、他の実施例も可能であること勿論である。

一実施例では、バイパス電流源８，９は省略することができる。この実施例では、バイパス電流は同一のライン３に接続された正電流源４と負電流源５との間の短絡回路を経て流れる。これは、制御回路１０により対応する第１及び第２の電流源４，５を同時に活性化することにより達成される。この構成では、バイパス電流は正電流源４と負電流源５との間の接続及び導体ライン３との接続点を経て流れる。この実施例は電源バウンスの低減効果を維持したまま必要とされる電流源を少数にしうるが、緩やかなスイッチオン及びオフを必要とする場合には、緩やかにスイッチオン及びオフする回路を少なくとも２対の電流源４，５と一緒に含める必要がある。

図示してないが、図１の電流源は、電流をスイッチオン及びオフするスイッチが付加された、共通基本電流を反映出力するカレントミラー回路の出力部として構成することができること勿論である。

この目的のために電流源４，５を使用することは、バイパス電流源８，９と電流減４，５との間のミスマッチが電源バウンスに影響を及ぼさない利点を有する。しかし、ライン３の両側から電流を供給することはライン３上の雑音を僅かに増大しうる。

本発明のデータ伝送システム１の第２の実施例を図２に示す。第１の電源端子６は２つの正電流源４に接続され、各正電流源は被制御５状態スイッチ１２を経て伝送チャネル２の４つの導体ライン３に接続されている。同様に、第２の電源端子７は２つの負電流源５に接続され、各負電流源は被制御５状態スイッチ１３を経て伝送チャネル２の４つの導体ライン３に接続されている。（実際には各スイッチ１２，１３の１つからライン３の１つへの１つの接続は省略することができる。）５状態スイッチ１２，１３の４つの状態はそれぞれの電流源４，５をそれぞれの導体ライン３と接続するが、第５の状態は電流源４，５を互いに接続してバイパス接続を形成する。制御回路１０はスイッチ１２，１３を制御する。

使用中、制御回路１０はそれぞれのライン３をそれぞれの正及び負電流源４，５と結合させることにより導体ライン３上に電流パターンを発生させる。これは、５状態スイッチ１２，１３の状態を適切に選択することにより達成される。伝送モードでは、本例システムも最大で２つの正電流と２つの負電流を導体ライン３に対して許容する。同様に、最大電流より小さい電流を使用する（１１１１）及び（１１０２）のようなシンボルの伝送中は、ライン３に供給されない余分の電流は内部的にシンクする。この目的のためには、スイッチ１２，１３の第５位置を使用することができる。また、制御回路１０が対応するスイッチ１２，１３を同じ状態に選択するとき生起する正及び負電流源４，５間の短絡回路を使用することもできる。この場合にはスイッチ１２，１３の第５状態は不要になる。

送信機がＩＤＬＥシンボル（１１１１）を連続的に送信するとき、第１の実施例と同様に、制御回路１０は電流源４，５からの電流を徐々に零に減少させる。

図３は本発明のデータ通信システム１の第３の実施例を示す。第１の実施例に対して、被制御正及び負電流源４，５が、電源接続６，７とライン３との間に直列に接続された抵抗性インピーダンス２９及び被制御スイッチ１２，１３と置換されている。同様に、被接続バイパス電流源８，９もインピーダンス３０及び被制御スイッチ１４，１５と置換されている。

第１及び第２の電源端子６，７は、対応するスイッチ１２，１３が制御回路１０により導通されたとき導体ライン３の終端インピーダンス２９を経て各導体ライン３に所望の電流を発生させる電位を供給する。バイパス電流も図３に示すバイパス回路１４，１５，３０により、或いは、それぞれのスイッチ１２，１３の短絡回路を経て発生される。スイッチ１４及び１５を両方とも閉じることにより２倍の強度のバイパス電流を発生させることができる。導体ライン３に接続することができるインピーダンス２９のインピーダンス値Ｚ₀はライン３の伝送線路インピーダンスにほぼ等しくするのが好ましいが、他の選択も可能である。

導体ライン３の正電流は、Ｖ_D（第１の電源端子６の電位）と受信機２８内の仮想接地点Ｖ_G（図４につき後述する）との電位差とこれらの間のインピーダンスとにより決まる。同様のことが導体ライン３の負電流の場合にも言え、この負電流はＶ_S（第２の電源端子７の電位）と仮想接地点V_Gとの電位差により決まる。バイパス回路内のインピーダンス３０のインピーダンス値はインピーダンスＺ₀と受信機２８内の内部インピーダンスとの和のほぼ２倍に等しくして、導体ライン３を流れる電流とほぼ同一の強さのバイパス電流を実現する。

ＩＤＬＥモードにおいて徐々のスイッチオフが望まれる場合には、制御回路１０はトランジスタ１４，１５のゲート電圧をＩＤＬＥモード中徐々に変化させてこれらの抵抗を流れる電流を徐々に零に減少させる必要がある。

図４はデータ伝送システム１の受信部２８の一実施例を詳細に示す。伝送チャネル２の各導体ライン３はインピーダンス値Ｚ₀を有する終端インピーダンス１６を経て仮想接地点２３に接続する（仮想接地点２３と実際の接地点との間の結合は、ライン３を流れる電流の和が零になる場合には不要になるが、設けてもよく、例えば低インピーダンス結合又ブリーダ抵抗（図示せず）を用いて小さな偏差を補償してもよい；低インピーダンス結合はライン３の電流の和を零にしない場合に好ましい）。

各導体ライン３は２つの比較器２０，２１の第１入力端子に接続される（明瞭のため一つのライン３についてのみ示す）。比較器２０，２１の第２入力端子２６，２７は基準電圧Ｖ₁及びＶ₂に接続される。比較器２０，２１の出力はルックアップテーブル２２に供給され、このテーブルの出力はメモリ素子３５（代表的にはレジスタ）に結合され、更に後続回路３６に結合される。

ライン３の各々の信号電流は３つのレベル：正の単位電流、負の単位電流及び零電流をとり得る。導体ライン上の３レベル信号電流は、ライン３の電圧を第１及び第２の比較器２０，２１により測定することによって検出される。図５に示すように、第１の比較器２０は、ライン３の電圧を、正電流信号の場合に得られる正電圧Ｖ_Dとライン３に電流が供給されない場合の受動電圧Ｖ₀との中間の第１の基準電圧Ｖ₁と比較する。同様に、第２の比較器２１は、ライン３の電圧を、負電流信号の場合に得られる正電圧Ｖ_Sと受動電圧Ｖ₀との中間の第２の基準電圧Ｖ₂と比較する（Ｖ₀自体は一般にＶ_DとＶ_Sの中間にある）。

各ラインの３レベル電圧信号はライン３毎に２つの比較器２１，２２により取り出される。ルックアップテーブル２２はこれらの比較器からの信号を用いてもとの伝送入力信号と対応するデータ信号を発生する。得られたデータ信号はメモリ素子３５に格納され、後続回路３６で更に処理される。

クロック信号はライン３上のデータ信号から取り出される。種々のライン上の電流の組合せが変化するたびに新しいクロック周期が検出される。変化検出信号をクロック信号として直接使用してもよいが、ＰＬＬを用いてクロック信号を変化検出信号にロックするのが好ましい。一例として、遅延素子３１と、比較器出力に対するＸＯＲゲート３２と、多入力ＯＲゲート３３と、ＰＬＬ３４を具えるクロック取り出し回路を示す。各比較器の出力を直接及びそれぞれの遅延素子を介してそれぞれのＸＯＲゲート３２に結合する。ＸＯＲゲートの出力を多入力ＯＲゲート３３に結合し、その出力をＰＬＬ３４に結合する。

比較器２０，２１の出力信号が時間とともに一定である場合は、ＸＯＲゲート３２の入力信号は等しくなり、ＸＯＲゲート３２の出力はゼロのままとなる。比較器２０，２１の出力信号が時間とともに変化する場合は、遅延素子３１がＸＯＲゲート３２に遅延した信号を与えるためにＸＯＲゲート３２の入力信号は一時的に相違するので、検出信号が多入力ＯＲゲート３３及びＰＬＬ３４に供給される。ＰＬＬ３４はこれらの検出信号の位相及び周波数にロックされたクロック信号を発生する。得られたクロック信号はメモリ素子３５及び後続回路３６に供給され、後続回路３６においてライン３からデコードされたデータを使用する処理をクロックする。中央クロックが得られる場合にはこのクロック取り出し回路は省略することができる。

図１につき説明したように、４つの導体ライン３は３つの電流状態、即ち負電流（シンボル０）、無電流（シンボル１）及び正電流（シンボル２）を許すように配置される。伝送チャネル２を流れる電流を零の正味電流にするものとすれば、固有の電流パターンに対応する１９のシンボル、即ち（２１０１）、（２０１１）（１１０２）、（１０１２）、（１１２０）、（２０２０）（０１２１）、（１２０１）、（２００２）（１０２１）（００２２）、（０２１１）、（０２０２）、（２１１０）、（０２２０）、（０１１２）（２２００）及び（１１１１）が可能である。一つのプロトコルでは、全１９のシンボルのうちの１６のシンボルを、入力端子２５の入力信号から４ビット信号を符号化するのに使用し、残りの３つのスペアコードをＩＤＬＥシンボル（１１１１），ＳＴＰ（スタート／ストップ）シンボル及びＲＰＴ（リピート）シンボルとして使用する。後者のためにはこれらの電流パターンのどれかを使用することができる。

図７はこのプロトコルを説明するものである。図７は連続的に伝送されるシンボルＩＤＬ，ＳＴＰ，ＲＰＴ，ＤＡＴを示すとともに、これらのシンボルに対応する導体ライン３上の電流値、即ちＩ_１，Ｉ_２，Ｉ_３及びＩ_４を示す。シンボルＤＡＴは４ビットのデータ入力に対応する。更に、正及び負電流源４，５により供給される全電流がそれぞれＩ+及びＩ−として示されている。伝送チャネル２の正味電流は常に零であるため、正電流源４は最大で２つのラインに電流を供給することができる。最後に、図７はシンク電流Ｉ_Sも示す。

図７において最初の部分では、ＩＤＬＥシンボルが伝送され、ライン３のどれも電流を流さない。システムは低電力モードにあり、シンク電流も流れない。図６について説明したように、シンク電流は、制御回路がデータを伝送すべきことを検出したとき、遷移曲線４６に従って徐々に増大する。従って、システムはアイドルモード中のエネルギー節約状態から伝送モードへ遷移する。シンク電流が２単位電流のレベルにほぼ上昇すると、システムは伝送モードに入る。伝送モードでは、伝送すべきシンボルに基づいて電流がライン３に供給されるが、最初に制御回路１０はバイパスシンク電流源又は短絡回路を制御するため、全電源電流は一定のままになる。最後に、制御回路１０が当分の間伝送すべきデータがないことを検出すると、システムは再びアイドルモードに入り、シンク電流は徐々に減少される。

既に説明したように、シンボル（１１１１）を非伝送モード又はアイドルモードの指示として作用するプロトコルアイドルシンボルＩＤＬＥとして使用する。連続する４ビット入力信号が同一である場合に使用する特殊プロトコルリピートシンボルＲＰＴを導入し、このシンボルは第２の残りのスペアシンボルに対応する。リピートシンボルの伝送は、先に伝送されたシンボルを受信機で反復すべきことを指示する。その結果として、後続シンボルが常に相違するようになり、受信側でデータストリームからクロックを再生することが容易になる。

第３の残りのスペアシンボルはプロトコルストップシンボルＳＴＰであり、このシンボルは、ＩＤＬＥシンボルの送信後では伝送を開始すること、ＩＤＬＥシンボルの送信前では伝送が終了したことを指示するために送信される。データの伝送前にＳＴＰとＲＴＰの交互列を送って受信部２８でのクロック再生を安定化するのが好ましい。伝送後にＩＤＬＥモードに入る前に、ＳＴＰ／ＲＴＰペアの列を送信して受信部２８が受信データの処理を終了できるようにするのが好ましい。しかし、非アイドルシンボルの送信を即時停止することもできる。

上記の事項をすべて取り入れるバスシステムは４ビットバイナリ−４ビットターナリ（Inter IC Quad wire bus: I²Q）バスである。Ｉ^２Ｑは、もともと速度、強制定電流による最適ＥＭＣ性能及び適度の電力消費のために設計された双方向及び／又はチップツーチップシグナリングプロトコルである。このプロトコルは上で議論した５つの基本原理に由来する。

（ａ）最大性能は近端及び遠端反射係数の両方を最小にする必要がある。このためには近端及び遠端インピーダンスの両方をラインインピーダンスに精密に整合させる必要がある。

（ｂ）転送される信号の和は一定にする。データ表現は差動及び平衡コーディングの組合せにする。ＩＣ間で転送される電流の和は零にし、接地及び周辺電源バウンスを最小にする。

（ｃ）適度な電力消費及び十分な雑音余裕のために、信号振幅を受信機性能と一致するよう小さくする。受信機性能に必要とされる最小振幅は使用する入力トランジスタのＶ_T電圧＋所要の最小雑音余裕である。その結果、シグナリングプロトコルは正電源と独立になる。

（ｄ）集積小基準（バンドギャップ）電圧Ｖ_TTは一般に周辺電源電圧の半分に固定して使用し、周辺電源電圧と独立にする。

（ｅ）差動信号及び平衡コーディングの場合、２つのスペアコードを使って受信側のクロック再生回路の同期を可能にする。クロックはリピートコードＲＴＰとスタート／ストップコードＳＴＰにより導入する。

事項（ａ）は、電流源で駆動するけれどもシャント成端を要求する。事項（ｂ）は、ＥＭ放射を最小にすることによりＩＣ間で伝送されるデータを保護する。データ依存周辺電力消費は生じない。更に、バスは電力消費を有効に最小にするアイドルモードにすることができる。クロックがデータと一緒に埋め込まれるので非同期モードが許容される。事項（ｃ）及び（ｄ）は正信号電源を無視し、Ｖ_TTを無電流成端電位として残す。これにより、事項（ａ）と相まって、接地と出力電源との間の信号振幅が許容され、事項（ｃ）と一致する。追加の利点として、ＣＭＯＳ差動受信機が簡単になり、その理由は、これらの受信機は簡単なＮ−及びＰ−トランジスタを必要とし、それらのＶ_TをＶ_TTに匹敵するしきい値レベルとして使用するためである。事項（ｅ）は、クロックが反復コードによりデータに埋め込まれるために、非同期インターフェース設計を可能にする。

Ｉ2Ｑの利点は、このプロトコルの場合には最大性能でもその符号化によって周辺電源電流及び接地電流の変化が起こりにくい点にある。この理由のために、Ｉ2Ｑは４Ｂ／６Ｂ及び差動（１Ｂ／２Ｂ）コードのような他のＤＣ平衡データグループに対して有利に使用することができる。更に、アイドルモードはホットインサーションシステムを大幅に簡単化する。

以下に、Ｉ2Ｑ環境における差動シグナリングに対する入力、出力及び成端仕様について検討する。名目的には、シグナリングは動作中一定の電源電流を維持しながら０と２．５ボルトの間である。Ｉ2Ｑインターフェースのために公称２．５ボルト以外の電源も可能である。

Ｉ2Ｑは平衡符号化差動電流駆動であるが、電圧ベースシグナリングプロトコルである。公称低レベル：Ｖ_OL（接地）、中間レベル：１．２５ＶのＶ_TT及び公称高レベル：２．５ＶのＶ_OHが定義される。

この場合、ドライバインピーダンスはライン及び成端インピーダンスに整合させなければならないので、公称２．５Ｖの周辺電源（ＶＤＤＱ）を必要とする。Ｉ2Ｑは３つのプリミティブタイプ：ドライバ、受信機及びターミネータを具える。実際のＩ2Ｑシステムは各タイプの少なくとも１つを具える必要があるが、実際には全部で３つ別々のノードに位置させことができ（バス構造を許容する）、これが極めて実用的である。ポイントツーポイント接続に対しては、これらのタイプを単一のノードに組み込む。

Ｉ2Ｑドライバの各ラインは３つの状態のうちの１つになるように定められる：
・無電圧、即ち無電流駆動：最大出力電圧はＶ_TT（１．２５Ｖ）−Ｖ_Tである。
・中間電圧、即ち電流駆動：出力電圧はＶ_TT（１．２５Ｖ）である。
・高電圧、即ち電流駆動：最小出力電圧はＶ_TT＋Ｖ_Tである。

アイドルモードでは、ドライバの出力端子の信号は（１，１，１，１）である。この状態では、４つの出力ドライバを流れる全電流を出力信号に影響を与えることなく増加、減少又は一定に維持することができる。

Ｉ2Ｑ受信機は３つの状態のうちの１つになるように定められる：
・入力電圧はＶ_TT（１．２５Ｖ）−Ｖ_T以下 ＝“０”
・入力電圧は約Ｖ_TT（１．２５Ｖ） ＝“１”
・入力電圧はＶ_TT（１．２５Ｖ）＋Ｖ_T以上 ＝“２”
アイドルモードでは４つの入力すべてが（１，１，１，１）にある。

Ｉ2Ｑ成端については２つの好適なオプションがある。第１のオプションでは、成端はドライバ又は受信機内に組み込む。これはポイントツーポイントインターフェースに対して好適なオプションである。第２のオプションでは、成端はドライバ及び受信機と別にする。これは双方向バスコンセプト用に好適なオプションである。いずれの場合にも、コードの一様分布が仮定されるアクティブモードでは、各ラインの成端による平均電力消費は、
1/3[(V_DDQ-V_TT)²/Z₀+0+(V_TT-V_SSQ)²/Z₀]
に限定される。

アイドルモードでは、データ、即ち出力電圧は（１，１，１，１）に設定され、受信側では電力は消費されない。ドライバ側では、図7に示すように、電流を零にするとともに電圧をＶ_TT設定することができる。

Ｉ2Ｑ電流及びインピーダンスは奇数モード伝送線路インピーダンスとの関連で５０〜６２Ω（５６Ω±１０％）に規定される。標準化の利益のためには、実施者はこの範囲に準拠するのが好ましい。もっと低い又は高い先とインピーダンスに対しては、ここに規定された電流は受信機の電圧要件を満足するようにスケーリングすべきである。ポイントツーポイントアプリケーションにおいて成端がドライバ又は受信機に設けられる場合には、特性線路インピーダンス要件をインターフェースの他の線路と整合させる必要がある。Ｉ2Ｑインターフェースの４つ（又はその整数倍）のライン間のクロストークは適切な伝送線路トポロジーを選択することにより各コードの発生ごとに１０％以下にするのが好ましい。Ｉ2Ｑインターフェースの各ラインの長さ、即ち伝播遅延は最適性能のために等しく選択すべきである。

Ｉ2Ｑは１つの周辺電源を必要とするのみである。Ｖ_TTは各々ドライバ及び受信機側でターナリレベルに対する電圧基準として発生させるのが好ましい。双方向インターフェースの場合、単一の電圧基準を使用することができる。性能要件のために、Ｉ2Ｑシステムはドライバにおいてもターミネータデバイスにおいても平衡電流を維持する。

Ｉ2Ｑは２つのクラスの受信機、クラスＩ及びクラスII受信機を具える。クラスＩ受信機は比較が伝播路補正を持たない。ここで留意すべきは、この場合、Ｉ2Ｑインターフェース当たりの最大ビットレートは１Ｇビット／ワイヤに限定されることである。クラスII受信機は比較が伝播路補正を持つ。ここで留意すべきは、この場合には、Ｉ2Ｑインターフェース当たりの最大ビットレートは１Ｇビット／ワイヤ以上であることである。

Ｉ2Ｑは2つのクラスのドライバ、クラスＡ及びクラスＢドライバを具える。クラスＡドライバはポイントツーポイント動作用であるため、ドライバから見た負荷は名目上Ｚ₀である。これらの双方向アプリケーションに対しては、ドライバ、受信機及びターミネータは装置内に組み込まれる。クラスＢドライバはマルチドロップバス動作用であり、これらのドライバから見た負荷はＺ₀/２である。これらの双方向アプリケーションに対しては、ドライバ及び受信機は装置内に組み込まれ、成端は外部で処理される。ドライバ電流は負荷要件に適合するもとする。切替え電流源の回路技術によって、その結果周辺電源電流に生ずるグリッチdi/dtは公称電源電流の１０％を超えないものとする。交渉電源電流は約１８０ｍＡ又は約９０ｍＡとすることができる。

クラスＡドライバに対しては、代表的な遷移時間は≧０．３nsである。4つの遷移間のスキューは０．１ns以下である。出力電圧は、接地に対して５０〜６２オーム間の平衡負荷に対して、Ｖ_TTに対して規定の限界値内に維持する必要がある点に注意されたい。この場合には、一つの成端は内部であり、即ち同一の全電流が暮らすＢドライバの場合と同様に必要とされる。クラスＢドライバに対しては、代表的な遷移時間は≪０．３ns以下である。4つの遷移間のスキューは０．０５ns以下である。出力電圧は、接地に対して２５〜３１オーム間の平衡負荷に対して、ＶTTに対して規定の限界値内に維持する必要がある点に注意されたい。

基本Ｉ2Ｑインターフェースは４ビット／ワイヤの基本シングルチャネルを具える。1以上の独立の４ビットＩ2Ｑチャネルの使用は最良のデータ対クロックスキュー性能を提供することが期待されるとともに、4ビット精度は容易なバススケーリングも許容する。このインターフェースに対するＩ2Ｑ仕様は次の規則で要約することができる。

１． 4バイナリビットの値を表１に与えられる平衡４Ｂ４Ｔコードに符号化する。
２． バスは双方向である：一つのエージェントが駆動し、他のエージェントが受信する（“ドライビング”コードＩＤＬ）。
３． パワーダウン又は受信モードの間バスは非駆動である（アイドル、コードＩＤＬ）。
４． Ｉ2Ｑバス（非ＩＤＬ）コードの反復は代わりにリピートコード（ＲＰＴ）を送ることのよって除去する。
５． 受信エージェントはＩ2Ｑ信号エッジからデータサンプリングクロックを発生する。
６． 少なくとも８つのストップ/リピートコード（ＳＴＰ，ＲＴＰ等）を送ることによってトランザクションを開始する。
７． 少なくとも８つのストップ/リピートコード（ＳＴＰ，ＲＴＰ等）を送ることによってトランザクションを停止する。
８． 動作中Ｉ2ＱＩＯドライバ電源電流変調を補償する。
９． 一バスエージェントのみがバスコントロールを有し、いつでもバスマスタである。
１０． 他のエージェントがバスコントロールを引き継ぎ、トークンパッシングによりマスタになる。
１１． 新しいバスマスタは引継ぎ前に少なくとも１バスＩＤＬサイクル待たなければならない。
１２． １つのデフォルト（リセット）マスタモジュールがすべての受信機に周波数基準クロックを提供する。
１３． 複数のＩ2Ｑバスは並列動作時に独立に動作する。
１４． プロトコルの高位レベルは（当分の間）アプリケーションに従って満たすことばできる。

本発明は上述した実施例に限定されない。多くの代替実施例が可能である。例えば、３つのラインより多数又は少数のラインを用いて、常にライン電流の和を一定に、好ましくは零に維持しながら、データを伝送することができる。例えば６つのラインを使用すると、このようにして１４１の異なるシンボル（（２２２０００），（２２１１００）、（２１１１１０）及び（１１１１１１）の順列）を得ることができ、５つのラインを使用すると、５１のシンボル（２２１００）、（２１１１０）及び（１１１１１）の順列）を得ることができる。零和電流の代わりに、非零和電流を使用することができるが、この場合にはライン３上の零和電流は低電力モードで使用し、伝送モードに入る際に、零和電流を有するライン３上の電流パターンから非零和電流を有するパターンへと徐々の遷移を使用するのが好ましい。受信機２８は両電流パターンをアイドルシンボルとして処理する必要があること勿論である。各ライン上の零電流、一方向の単位電流及び反対方向の単位電流の間の切替えの代わりに、もっと多数の電流レベル間の切替えを使用することもできる。これは、より多数のレベルを受信機で識別しなければならないため、耐エラー性を低下しうる。更に、本発明から逸脱することなく、アイドルシンボルをリピートシンボルとしても使用することができ、また異なる電流パターンを正規伝送中及び始動中リピートシンボルとして使用することもできる。しかし、これはデコーディングを複雑にする。

制御回路１０は、データを伝送すべきこと、即ちバイパス電流源８，９からの電流を伝送の準備として徐々に上昇させる不要があることを前もって信号する“伝送制御”入力をオプションで具える。しかし、このような信号は入力端子２５で受信された信号から取り出すこともできる。後者の場合には、バイパス電流源８，９からの電流が上昇する間若干のデータをバッファするか、、ハンドシェーク信号を使用して新しいデータを取り出すときを指示する必要がある。入力端子２５におけるシンボルとライン３に伝送されるシンボルとは１対１に対応させるのが好ましいが、本発明から逸脱することなく、もっと複雑なスキーム、例えば順次のシンボル間の変化のみ又はその部分を畳み込み符号を用いて符号化することもできる。

更に、多数の回路実現例を例示したが、本発明から逸脱することなく、他の回路を使用することもできることが理解される。例えば、各ラインごとに単一のドライバトランジスタを使用する代わりに、もっと複雑なドライバ回路を移用することもできる。

更に、本発明は単一の送信機―受信機ペアに関して説明したが、実際には複数の送信機をライン３に並列に接続することができることが理解される。この場合には、各送信機は他の送信機がアイドルシンボルを送信しているときに送信を開始することができる。送信機が同時にアクティブにならないように任意の既知の技術を用いることができ、例えば中央制御型にすることができ、またあービター回路を用いるアービトレーション又はライン３上の信号に基づくアービトレーションを用いることができる。この場合には、バイパス電流路は信号導体２を経て電流を流さないように設けて一つの送信機のバイパス路が他の送信機からの短絡電流を流すことがないようにするのが好ましい。

一例では、ライン２に両側で結合された受信機と送信機の２つの組合せを用いて双方向システムを実現することができる。この場合には、両受信機に対してただ一組の線路インピーダンス３０を使用するのが好ましい。

ライン３は、ライン３に接続された送信機及び受信機を含む種々の集積回路をこれらの集積回路間の通信のために接続することができ、またライン３、送信機及び受信機をチップ内通信のためにすべて同一の集積回路チップ内に含めることもできる。

これらの実施例は当業者に明らかであり、請求項に記載の本発明の範囲に含まれるものとみなせる。

データ通信システムの第１の実施例を示し、 データ通信システムの第２の実施例を示し、 データ通信システムの第３の実施例を示し、 データ通信システムの受信部を示し、 受信回路のしきい値レベルを示し、 バイパス電流回路を示し、 プロトコルを説明するための信号を示す図である。

Claims (17)

1. 少なくとも３つの信号導体と、
   前記信号導体に互いに反対方向の電流をそれぞれ供給する第１及び第２の電源端子と、
   前記電源端子と前記信号導体との間に結合され、前記信号導体のそれぞれに電流の組合せを設定するよう構成されたドライバ回路とを具え、該ドライバ回路は、伝送すべき情報に基づいて、一組の選択可能な組合せから連続する組合せを選択し、前記選択可能な組合せの組においてはどの信号導体に対しても少なくとも３つの異なる電流レベルが使用され、前記少なくとも３つの電流レベルは、前記第１の電源から前記信号導体への電流の電流レベルと前記信号導体から前記第２の電源への電流の電流レベルを含み、前記信号導体を流れる電流の和は前記選択可能な組合せの組において各組合せごとにほぼ同一の値を有するとともに、前記信号導体の少なくとも１つは前記信号導体の他の１つと差動対関係で作用しないことを特徴とするデータ通信システム。
2. 前記ドライバ回路は、前記第１の電源端子から前記第２の電源端子へ電流を流す切替え可能な内部電流路を具え、前記第１及び第２電源端子から前記信号導体に加えて前記切替え可能な内部電流路への第１及び第２の正味電流の各々が異なる組合せ間の切替え時にほぼ同一のままになるように前記ドライバ回路が前記切替え可能な内部電流路を設定された組合せに基づいて駆動することを特徴とする請求項１記載のデータ通信システム。
3. 前記内部電流路は、前記内部電流路からの電流が前記信号導体のどれも流れないように構成されていることを特徴とする請求項２記載のデータ通信システム。
4. 前記ドライバ回路は伝送モードと低電力モードで動作することができ、前記ドライバ回路は、前記信号導体の各々を流れる電流が零である電流の組合せを送信している間に伝送モード及び低電力モードから交互に切り替わるとともに、低電力モードにおいて前記切替え可能な内部電流路を非導通にすることを特徴とする請求項２記載のデータ通信システム。
5. 前記ドライバ回路は、前記切替え可能な内部電流路を流れる電流の大きさが伝送モードにおける種々の組合せに対するスイッチング時の電流より低速度で零に減少するように前記切替え可能な内部電流路を非導通にするよう構成されていることを特徴とする請求項４記載のデータ通信システム。
6. 前記第１の電源端子と前記信号導体のそれぞれの導体との間の第１の複数の電流源と、前記第２の電源端子と前記信号導体のそれぞれの導体との間の第２の複数の電流源とを具え、前記ドライバ回路によって前記電流源のどれが単位電流を前記信号導体に供給するか制御することにより前記電流のパターンの選択を制御することを特徴とする請求項１記載のデータ通信システム。
7. 前記ドライバ回路は、前記信号導体の１以上の導体が正味の電流を流さないときに前記第１及び第２の複数の電流源の一部の電流源を選択的に短絡して前記第１及び第２の電源端子からの全電流がほぼ一定のままになるように構成されていることを特徴とする請求項１記載のデータ通信システム。
8. 前記信号導体を流れる電流が零からどの方向にずれているかの検出に基づいて前記信号導体を流れる電流から情報を復号するよう構成された受信回路を具えることを特徴とする請求項１記載のデータ通信システム。
9. 各組合せは各マルチビットデータアイテムの制御の下で選択され、選択可能な組合せの数は２のべき乗であり、前記選択可能な組合せと同一の和電流を有する前記信号導体のそれぞれを流れる電流の他の組合せが、前記マルチビットデータアイテムを符号化するシンボルの伝送をサポートするシグナリングプロトコルのために使用されることを特徴とする請求項１記載のデータ通信システム。
10. 前記電流の組合せのなかで、電源電流を流さない第１の組合せをデータの不在を指示するアイドルシンボルとして使用するプロトコルに従って動作するよう構成された請求項１記載のデータ通信システム。
11. 前記プロトコルは、前記アイドルシンボルとデータ依存シンボルとの間にデータ内容に依存しない交互の組合せの列を送信することを含むことを特徴とする請求項１０記載のデータ通信システム。
12. 前記組合せのなかで少なくとも部分的にデータに依存しない組合せを前情報の反復を指示する反復シンボルとして送信するプロトコルに従って動作するよう構成されていることを特徴とする請求項１記載のデータ通信システム。
13. 少なくとも３つの信号導体を経てデータを通信する方法であって、
    前記信号導体のそれぞれに連続する電流の組合せを設定するために第１及び第２の電源端子からの互いに反対極性の電流を用い、前記組合せは、前記信号導体を流れる電流の和が各組合せごとに同一の値になるとともに、前記信号導体の少なくとも１つが前記信号導体の他の１つと差動対関係で作用しないように伝送すべき情報に基づいて選択され、前記選択可能な組合せの組においてはどの信号導体に対しても少なくとも３つの異なる電流レベルが使用され、前記少なくとも３つの電流レベルは、前記第１の電源から前記信号導体への電流の電流レベルと前記信号導体から前記第２の電源への電流の電流レベルを含むことを特徴とするデータ通信方法。
14. 前記電流の和は零であることを特徴とする請求項１３記載の方法。
15. すべての信号導体への電流が零である組合せをアイドルシンボルとして使用することを特徴とする請求項１４記載の方法。
16. データ依存組合せの送信前に組合せを変化させることによりアイドルシンボルの列を送信することを特徴とする請求項１５記載の方法。
17. 各組合せは各マルチビットデータアイテムの制御の下で選択され、選択可能な組合せの数は２のべき乗であり、前記選択可能な組合せと同一の和電流を有する前記信号導体のそれぞれを流れる電流の他の組合せが、前記マルチビットデータアイテムを符号化するシンボルの伝送をサポートするシグナリングプロトコルのために使用されることを特徴とする請求項１３記載の方法。

Images