TW200810372A - Transmitting/receiving methods and systems for DC balance encoded data including simultaneous switching noise reducing preambles - Google Patents

Transmitting/receiving methods and systems for DC balance encoded data including simultaneous switching noise reducing preambles Download PDF

Info

Publication number
TW200810372A
TW200810372A TW096111636A TW96111636A TW200810372A TW 200810372 A TW200810372 A TW 200810372A TW 096111636 A TW096111636 A TW 096111636A TW 96111636 A TW96111636 A TW 96111636A TW 200810372 A TW200810372 A TW 200810372A
Authority
TW
Taiwan
Prior art keywords
data
preamble
bits
virtual
logical value
Prior art date
Application number
TW096111636A
Other languages
English (en)
Inventor
Seung Jun Bae
Seong-Jin Jang
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW200810372A publication Critical patent/TW200810372A/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00Conversion of the form of the representation of individual digits
    • H03M5/02Conversion to or from representation by pulses
    • H03M5/04Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
    • H03M5/145Conversion to or from block codes or representations thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Dram (AREA)

Description

200810372 九、發明說明: 【發明所屬之技術領域】 本發明係關於用於發射及接收資料之系統及方法,且更 具體而言係關於用於結合其發射及接收來編碼及解碼資料 之系統及方法。 【先前技術】 資料發射和接收系統及方法越來越多地用於以逐漸增高 的速度發射數量逐漸增多的資料。於資料發射/接收系統 及方法中,可期望對該資料進行編碼以便促進傳輸並隨後 解碼所接收之編碼資料。一類廣泛使用之編碼係直流平衡 編碼。如熟悉此項技術者所熟知,直流平衡編碼係一種用 於編碼資料以為合理的時脈回復提供足夠狀態變化同時又 可在毗鄰資料符號之間達成DC平衡及有限不均等性之技 術。 直流平衡編碼所廣泛使用之一種形式稱為"8B/1〇B編 碼。如該方案名稱所暗示,於8B/1〇B編碼中,八個資料 位元係作為一 1〇·位元實體(通常,稱為一符號或字符)發 射將最不重要的五個資料位元編碼成一 6_位元群組,而 將最重要的三個位元編碼成一4_位元群組。將該等碼群串 聯在一起以形成發射之10•位元符號。由於8B/10B編碼係 使用10-位元符號來編碼位元字,故可以兩種不同的方式 (其中一者係另一者的逐位逆)來編碼256個可能的8_位元字 中之每一者。由於使用該等可選編碼,故該方案能夠實現 長期的直流平衡。該8B/1〇B編碼可用於IEEE 1394b、千兆 H8667.doc 200810372 元以太網、音訊儲存裝置(例如,數位音訊磁帶)及其他廣 泛使用的介面/裝置中。 8B/10B直流平衡編碼闡述於頒予Franaszek等人之名為 ^Byte Oriented DC Balanced (0,4) 8B/10B Partitioned Block Code ’’之第4,486,739號美國專利中。如 Franaszek等人專利中的發明摘要中所述,其中闡述了一二 元直流平衡碼及一達成該二元直流平衡碼之編碼器電路, 該編碼器將一八位元數元組之資訊轉換成十個二元數位以 在受定時及低頻率限制之電磁或光學傳輸線路上進行傳 輸。該碼之有效性在於:當使用公認標準加以量測時,其 將一供實施之低電路計數與接近理論極限之優良效能組合 在一起。該8B/10B編碼器被分割成一 5B/6B加上一 3B/4B 編碼器。將該等輸入碼點指派至輸出碼點以最小化轉換所 需之位元變化數量且可將其分組成數個級別。
8B/10B編碼之另一實例闡述於頒予Gleichert等人之名為 ^Method and Apparatus for Transmitting and Receiving Both 8B/10B Code and 10B/12B Code in a Switchable 8B/10B 之第 5,387,911 號美國專利中。如 Gleichert等人專利之發明摘要中所述,提供一種使用一修 改8B/10B系統以便以12-位元碼來發射10-位元寬資料封包 之方法及設備,其中5B/6B編碼器/解碼器將該10-位元寬 的資料分離成兩個5-位元半字節。提供惟一的特殊碼,該 等惟一的特殊碼無法與其他12-位元碼混淆在一起從而可 提供可靠的數元組邊界。 118667.doc 200810372 圖1係對Gleichert等人之美國專利5,387,911之複製。如
Gleichert等人之專利中所述,於行6之頂部處,圖i係先前 技術之由一 8B/10B發射機1及接收機2兩者構成之祁寬架構 之方塊圖。發射機1之鎖存器4及編碼器5經組態以接收僅 8-位元寬的原始資料,且編碼器5經組態以將該8_位元原始 資料轉換成10-位元並行碼,然後於移位器7中將該1〇-位元 並行碼轉換成串行資料並在傳輸鏈路8上將其發送至接收 機2。在解碼器丨丨中對該1〇-位元碼進行解碼後,該接收機 亦限制成8-位元架構。 圖2A係一亦稱為介面系統1〇之習用資料發射/接收系統 之電路圖,其包括一發射機單元2〇及一接收機單元3〇。資 料位元DQ1...DQN施加至驅動器D1_DN以驅動複數個信號 或傳輸線路線路1-線路N。於接收機單元3〇處,複數個輸 入緩衝器A1-AN可包括一可連接至一電源電壓VDD之終端 電阻器R1-RN。,亦可將一參考電壓施加至輸入緩衝器a卜 AN。可藉由一個或多個連接於電源電壓與一接地電 壓VSS之間的電阻器或使用其他習用技術來產生該參考電 壓。圖2A中,内部電源電壓及接地電壓分別被命名為 VDDQ及 VSSQ。 亦如圖2A中所示,介面系統1〇中可存在寄生電感Li_ L4。該等及/或其他寄生電感可由於在發射一邏輯位準 ZERO時形成一電流路徑(如圖2a中標為1〇卩,〇,的虛線所 不)而形成同步切換雜訊(SSN)。因此,如圖2A中所示,驅 動器〇1^^係反相器。當該資料係ONE時,可能不會形成任 118667.doc 200810372 何寄生電流路徑。然而,當該資料係ZERO時,會形成一 穿過傳輸線路線路1-線路N之電流路徑IDQ ’0’。根據該資 料位準,因此該等驅動器之總電流消耗可能會改變從而形 成SSN。該等寄生電感L1-L4會導致雜訊(抖動)且可減少該 資料信號之電壓邊際及/時間邊際。該雜訊亦會降格資料 頻率及/或系統效能。如虛線IDQ ’Γ所示,當接收機單元 301之終端電阻器R1-RN連接接地(VSS)時,當該資料係 ONE時,圖2B之介面10’中亦可能會形成SSN。由於寄生電 感器可導致SSN,故SSN亦可稱為L(di/dt)雜訊。 直流平衡編碼可減少上述SSN。特定而言,如圖3A中所 示,在未經直流平衡編碼之8-位元並行資料之資料傳輸期 間可導致VSSQ中大的電流變化。舉例而言,如圖3A中所 示,在亦可稱為讀取/寫入作業之作業中,資料位元DQ1-DQ8之資料字D1-D4係串行發射。如圖3A中電流變化8IDQ 所示,任何兩個毗鄰字之間之資料位元差可到達八個(自 全部ZERO過渡至全部ONE,或反之亦然)。該等電流變化 可形成如圖3A中所示之大SSN或L(di/dt)雜訊。熟悉此項技 術者應理解,於圖3A中,術語XIDQ (其中X=0...8)指示該 8-位元字中之ZERO或ONE的數量。因此,3IDQ指示三個 ZERO及五個ONE(或反之亦然),而8IDQ指示八個ZERO及 零個ONE(或反之亦然)。
圖3B圖解闡釋使用8B/10B編碼方案之直流平衡編碼, 其中一既定字中ONE之最小數量係4個,而一既定字中 ONE之最大數量係6個。因此,如圖3B中所示,一 8B/10B 118667.doc 200810372 直流平衡編碼字包括10個位元,其中ONE之數量係4、5或 6個,而ZERO之對應數量係6個、5個或4個。藉由減少 8B/10B直流平衡編碼資料的毗鄰字之間的電流變化,可減 少L(di/dt)雜訊或SSN。 相應地’直流平衡編碼(例如,8B/10B直流平衡編碼)可 減少由寄生電感所導致之同步切換雜訊,由此達成高速傳 輸。然而,隨著傳輸速度繼續增大,可期望即使在使用直 流平衡編碼系統及方法(例如,8ΒΠ0Β直流平衡編碼系統 及方法)時亦能進一步減少同步切換雜訊。 【發明内容】 根據本發明某些實施例,藉由發射一虛資料前言來發射 直流平衡編碼資料,該虛資料前言經組態以提供中等數量 之既定邏輯值位元,該中等數量之既定邏輯值位元至少為 一個既定邏輯值位元但小於該直流平衡編碼資料中既定邏 輯值位元之最大數量。然後,發射該直流平衡編碼資料。 據本發明之某些實施例發現,虛資料之前言可形成中等位 準的同步切換雜訊(SSN)(其大於ZER〇 SSN,但小於直流 平:編碼資料所形成之最大SSN)。由此,可減小由於傳: 直/;IL平衡編碼資料之第一字所導致的SSN。 一於某些實施例巾,該虛資料前言包括一固定虛資料前 言:該固定前言經組態以提供固定中等數量之既定邏輯值 ’該固定中等位元數不依賴於該直流平衡編碼資料第 字中既定邏輯值位元之數量。舉例而 中,®〜· 於杲些實施例 疋虛資料前言對應於該直流平衡編碼資料中既定邏 118667.doc 200810372 輯值位元之最大數量的一半。於爱 平衡編螞資料# 8Β/1ΩΒ亩、、☆ ^ 靶例中,當該直流 量之既= 平衡編碼資料時,固定中等數 里(既疋邏輯值位元至少為—個 值位元。 70但小於六個既定邏輯 值位兀。於其他使用8Β/10Β直流平 中,固佘rb处 衡、、扁碼二貝料之實施例 元。中4數量之既定邏輯值位元係三個既定邏輯值位 士於^料施例中,虛資料的前言包括―虛資料可變前 口 Θ虛貝料可變前言經組態以楹徂叮以丄 、雜結括7 M k供可變中等數量之既定 縫輯值位元,該可變中等數詈 隻^ , 里依賴於該直流平衡編碼資料 既定邏輯值位元之數量。於某些實施例中,該可 含㈣直流平衡編碼資料第—字中既定邏輯值 位元之數量的一半。 >於某些實施例中,提供-單個虛資料前言字。於其他實 鉍:二“串仃方式發射複數個虛資料前言字。多個虛資 料前言字可包括第一卢咨极兑 枯弟虛貝枓則$字及第二虛資料前言字, 第二虛資料前言字比第一前言字具有更多的既定邏輯值位 元。 此卜可在本發明之不同實施例中提供多個固定前言字 及/或多個可變前言字。於多個固定前言字中,第一及第 f前:字兩者皆可提供固定中等數量之既定邏輯值位元, η亥固疋中等位凡數量不依賴於該直流平衡編碼資料第一字 :既定邏輯值位元的數量。相反,對於可變多字前言而 θ,該第一則言字及該第二前言字經組態以提供可變中等 數里之既定邏輯值位&,該可變中等冑量之既定邏輯值位 118667.doc • 11 · 200810372 兀依賴於該直流平衡編碼資料第一字中既定邏輯值位元的 數畺。亦可提供固定及可變前言之組合。舉例而言,於某 些實施例中,當該直流平衡編碼資料係8B/10B直流平衡編 碼資料時,該第一前言字其中具有兩個既定邏輯值位元, 而該第二固定前言字其中具有四個既定邏輯值位元。於可 k多字前言中,該第一可變前言字可具有該直流平衡編碼 二貝料第一字中既定邏輯值位元的數量的四分之一,而該第 一則s字可具有該直流平衡編碼資料第一字中既定邏輯值 位元的數量的一半。 亦可根據本發明其他實施例來接收直流平衡編碼資料。 特定而言’可接收該虛資料前言及直流平衡編碼資料。捨 棄该虛資料並解碼所接收之直流平衡編碼資料。可根據本 發明任一上述實施例來實施虛資料之前言。 本發明之其他實施例藉由在發射該直流平衡編碼資料之 月1J發射一經組態以形成一中等位準SSN(其大於ZER〇 SSN ’但小於該直流平衡編碼資料所形成之最大SSN)之前 吕來提供減小因直流平衡編碼資料所導致同步切換雜訊 (SSN)之方法。該前言可係一固定前言或一可變前言,且 可包括單個前言字或多個前言字。 本發明其他實施例提供用於直流平衡編碼資料之資料發 射機。该等發射機可包括一資料編碼單元、一前言碼產生 恭、一多工器及一輸出驅動器。該資料編碼單元經組態以 將貝料編碼成直流平衡編碼資料。該前言碼產生器經組態 以產生一虛資料前言,該虛資料前言經組態以提供中等數 118667.doc -12- 200810372 量之既定邏輯值位元,該中等位數 寸1正7G要文里至少為一個既定邏 輯值位兀但小於該直流平衡編碼資料中既定邏輯值位元的 最大數量。該多工器回應於該資料編碼單元及前言碼產生 器,且經組態以提供後跟有直流平衡編碼資料之虛資料前 言。最後,該輸出驅動器回應於該多工器,且經組態以發 射後跟有直流平衡編碼資料之虛資料前言。如上文結合本 發明某些實施例所闡述,可產生及發射一固定前言二可 變前言、一單字前言及/多個前言字。 本發明其他實施例提供資料接收機。該等資料接收機包 括一資料輸入緩衝器及一解碼單元。該資料輸入緩衝器經 組態以接收後跟有直流平衡編碼資料之虛資料前言,並偵 測及捨棄該虛貧料。該解碼單元經組態以解碼該資料輸入 緩衝器接收之直流平衡編碼資料。該資料輸入緩衝器可包 括:一經組態以偵測該虛資料之前言碼偵測器,及一解多 工器,其經組態以有選擇地捨棄該虛資料並有選擇地將該 直k平衡編碼負料提供至該解碼單元。如所有上述實施例 中之惴形那樣’該虛資料前言可包括一固定前言、一可變 月^ σ 早子如a及一多子虛資料前言。此外,可組合根 據本發明實施例之資料發射機及資料接收機以提供一雙向 收發機,該雙向收發機既能發射包含上述前言之資料亦能 接收包含上述前言之資料。 最後,所有上述實施例皆提及到既定邏輯值位元之數 量。於某些實施例中,此可對應於ZERO的數量,而於 其他實施例中,此對應於ONE的數量。於某些實施例中, 118667.doc -13- 200810372 當該資料接收機包括一連接至一電源電壓之終端電阻器, 該既定邏輯值位元係ZER◦。相反,於其他實施例中,當 只負料接收機包括一連接至接地之終端電阻器時,該既定 邏輯值位元係ONE。 【實施方式】 下文參考其中顯示本發明例示性實施例之附圖更加全面 地闡述本發明。然而,本發明可以諸多不同形式實施,而 不應將其視為侷限於本文所闡述之例示性實施例。相反, 提供該等例示性實施例旨在使本揭示内容透徹及完整,妓 向熟習此項技術者全面傳達本發明之範_。 應理解,當稱一元件或層”連接至”、,,耦接至,,或”回應 於’(及/或其變型)另一元件時,該元件或層可直接連接, 耦接或回應於該另一元件或可能存在介入元件。相反地, 當稱一 70件”直接連接至”、"直接耦接至”或”直接回應於,, (及/或其變型)另一元件時,則不存在任何介入元件。通篇 中,相同編號皆指代相同元件。本文所使用措詞,,及/或,,包 括相關聯之列舉物項中一個或多個物項之任一及全部組合 並可縮寫為f7”。 應理解,儘管本文中使用第一、第二、第三等措詞來闡 述各種元件、組件、區域、層及/或區段,但此等元件、 組件、區域、層及/或區段不應受限於此等措詞。此等措 詞僅用來使一個元件、組件、區域、層或區段與另一區 域、層或區段區分開。因此,可將下文論述之第一元件、 組件、區域、層或區段稱作第二元件、組件、區域、層或 118667.doc -14- 200810372 區段,而並不會背離本發明之教示。 本文所用術語僅係用於闡述特定實施例之目的而非意欲 限定本&明。本文使用單數形式個"及"該"亦意 欲包括複數形式,除非上下文另外明碟指明。應進一步理 解,措辭”包括(c〇mprises)"及,,包括(c〇mprising)"(及/或其 變型),當在說明書中使用日夺,係載明所述特徵、整數、 步驟、作業、元件及/或組件的存在,但不排除會存在或 添加一個或多個其他特徵、整數、步驟、《、元件、組 件及/或其組群。相反地,術語"由…組成"(及/或變型),當 在說明書中使用時,係載明特徵、整數、步驟、作業、元 件及/或組件之規定數量,而排除額外特徵、整數、步 驟、作業、元件及/或組件。 下文將參照根據本發明實施例之關於方法及/或設備(系 統)之方塊圖及/或流程圖來闡述本發明。應理解,方塊圖 及/或流程圖中之-個方塊與方塊圖及/或流程圖中之方塊 組。可包含.設備/系統(結構卜實施該等方塊圖及/或流 程圖方塊中所規定功能/動作之構件(功能)及/或步驟(方 法)。 還應注意’在某些替代實施方案巾,各塊中所述之功 能/動作可不按照流程圖中所示之順序發生。舉例而言, 圖中顯示為連續的兩個方塊可實際大致同時地執行,或有 時可依據所涉及之功能性/動作按照相&的順序來執行該 等方塊。此外,可將該等流程圖及/或方塊圖之一個既定 方鬼之功性分成多個塊,及/或可至少部分地整合該等 118667.doc -15- 200810372 々•L私圖及/或方塊圖中兩個或兩個以上方塊之功能性。 除非另有規定,否則本文所用全部術語(包括技術術語 與科學術語)具有與熟習本發明所屬技術者所共知之相同 含義。應進一步理解,應將諸如常用字典中所定義之彼等 術m解釋為具有與其在相關技術及本申請案上下文中之含 義相致之含義,而不應以理想化或過分正式之意義來解 釋’除非本文中明確規定如此。 本發明之某些實施例可源自於以下認識··儘管直流平衡 編碼資料(例如,8B/1〇B直流平衡編碼資料)可減小毗鄰資 料字之間的同步切換雜訊(SSN),但可能會在發射資料第 一字時形成大的SSN。圖4對該種認識進行圖解闡釋。如 圖4中頂部之時序圖所示,發射了 8B/1QB直流平衡編碼資 料之複數個指示為字D1、D2、D3、D4的字。每一字皆包 括十個位7L DQ1-DQ10。圖4之底部描圖指示每一字所產 生之切換電流,其中切換電流(VSSQ電流)之單位由mQ表 不且與既定邏輯值位元(此處為ZER〇)之數量成比例。因 此,如圖4之底部描圖所示,於該實例中,第一字D1與第 一字D2間的過渡產生2IDQ之電流變化,第二字D2與第三 字D3間的過渡產生nDQ之電流變化,而第三字〇3與第四 字D4間的過渡產生nDQ之電流變化。同樣如圖中所示, 毗鄰字之間由於8B/10B編碼而引起之最大電流變化係 2IDQ 而某些田比鄰字編碼可產生由於8B/10B引起的僅為 1IDQ之電流變化或不產生任何電流變化。 然而,同樣如圖4中所示,在發射第一字〇1之前,沒有 118667.doc -16 - 200810372 產生任何切換電流’以致發射第一字D 1之電流變化可高達 6IDQ,此電流變化三倍於直流平衡編碼資料之毗鄰字之間 所提供之最大電流變化。據本發明某些實施例認識到,該 大的電流變化會在資料傳輸起始點處形成大的SSN(亦稱為 L(di/dt)雜訊)。 本發明之實施例可藉由在傳輸開始時添加一虚資料前言 來減小資料傳輸開始時之大S SN。圖5係一可根據本發明 之某些實施例實施之作業之流程圖。 現在參照圖5,藉由先發射一虛資料前言(其經組態以提 供中等數量之既定邏輯值位元)來發射該直流平衡編碼資 料。該中等數量之位元大於一個既定邏輯值位元,但小於 該直流平衡編碼資料中之既定邏輯值位元之最大數量。然 後,於方塊520處,發射該直流平衡編碼資料自身。藉由 在發射該直流平衡編碼資料之前發射一包含中等數量位元 之虛資料前言,可相比於存在前言資料減小SSN。 於一實例中,8B/10B直流平衡編碼資料可始終包括四 個、五個或六個ZERO。於該等實施例中,該前言可具有 一個至五個ZERO。下文將闡述其他實施例。 如下文將詳細闡述,於某些實施例中,該虛資料前言可 始終包括相同中等數量之位元(一固定前言),該位元中等 數里不依賴於資料平衡編碼資料第一字中之既定邏輯值位 元之數S。於其他實施例中,該前言可包括可變數量之既 定邏輯值位元,該可變位元數量依賴於直流平衡編碼資料 第一字中之既定邏輯值位元之數量。此外,如下文亦將詳 118667.doc -17- 200810372 細闡述’可提供單個前言字(固定或可變)或多個前言字㈤ 定及/或可變)。該多個前言字可提供一更為循序漸進的電 以交化且由此,可相比於使用單個前言字進—步地減小 SSN。下文料細闌述本發明之每—實施例及實例。 …圖6係-根據本發明其他實施例之作業流程圖,可實施 /等作業以減小發射直流平衡編碼資料時之。如圖6 中』示於方塊61 〇處,發射一經組態以形成一 中等 準如σ 。亥中等位準大於零SSN但小於直流平衡編碼 :貝料所$成之最大SSN。然後,如方塊中所示,發射 該直流平衡編碼資料。如上所述,該前言可係··一不依賴 於直流平衡編碼資料第一字中内容之固定前言、一依賴於 直流平衡編碼資料第一字中内容之可變前言、單個前言字 及/或夕個别s字。相應地,只要前言可形成中等位準之 S SN則亦可提供以中等數量之既定邏輯值位元以外之組 態進行組態之前言。 圖7係一根據本發明不同實施例之作業流程圖,可實施 “專作業來接收直流平衡編碼資料。如圖7中所示,於方 塊710處接收根據任一上述實施例之前言及該直流平衡編 碼貝料。於方塊720處捨棄該前言,而於方塊73〇處解碼該 直流平衡編碼資料。 現在將結合圖8—丨7闡述本發明之不同實施例。於所有該 等實施例中,該直流平衡編碼資料將係8B/1〇B直流平衡 編碼資料且該既定邏輯值之位元將係ZER〇。該等實施例 可與包括終端電阻器(其可連接至一電源電壓)之資料接收 118667.doc •18· 200810372 機一同使用。然而,熟悉此項技術者將理解,除8B/1 〇B 直流平衡編碼資料以外可提供類似之直流平衡編碼資料實 施例,且若該既定邏輯值之位元係ONE(例如,在終端電 阻器可能連接至接地之情形下),則可提供類似之實施 例。 圖8係根據本發明不同實施例之資料傳輸及接收系統8〇〇 之方塊圖。發射及接收系統800在圖8中實施為一 N-位元的 單端式並行資料介面系統,其包括一發射機81 〇及一接收 機820。然而,應理解,儘管圖8之實施例圖解闡釋自發射 機8 10至接收機820之傳輸,但亦可提供其中每端皆包括一 發射機及一接收機之雙向系統。 仍然參照圖8,資料發射機810包括一經組態以將資料 (例如,N-位元資料)編碼成直流平衡編碼資料(例如, 位元資料)之資料編碼單元814。一前言碼編碼產生器812 經組態以產生一虛資料前言(PCD1-PCD10),該虛資料前 言經組態以提供中等數量之既定邏輯值位元(此處為 ZERO),該中等位元數量至少為1個zERO但小於該直流平 衡編碼資料中ZER◦的最大數量。一多工器815回應於資料 編碼單元814及前言碼產生器812,且經組態以提供一個或 多個後跟有一個或多個直流平衡編碼資料之M-位元字之 M·位元前言字。一輸出驅動器816回應於多工器815且經組 態以發射後跟有直流平衡編碼資料字之虛資料前言字。同 樣如圖8中所示,發射機810亦可包括:一資料儲存單元 813,其儲存待直流平衡編碼之原始資料;及一命令解碼 118667.doc •19- 200810372 器單元811,其解碼一命令RD並控制資料儲存單元 813_命令)、前言碼產生器812及多工器8叫刪命 令)。 仍繼續圖8之說明,資料接收機820包括一資料輸入緩衝 器825、一解碼單元823及一資料儲存單元824。資料輸入 緩衝器825經組態以包含後跟有直流平衡編碼資料之虛資 料岫§之資料並偵測及捨棄該虛資料。解碼單元經組 態以解碼輸入資料緩衝器825所接收之直流平衡編碼資 料。 、 更具體而言,如圖8中所示,資料輸入緩衝器825可包括 一回應於命令CMD以偵測該虛資料之前言碼偵測器82]1。 一解多工器822回應於前言碼偵測器821(命令乃且經組態 以有選擇地捨棄該虛資料,且有選擇地將直流平衡編碼資 料(M位元)提供至解碼單元823。該解碼資料位元)儲存 於資料儲存單元824内。熟悉此項技術者亦應理解,可根 據本發明各種其他實施例來提供發射機8 1〇及接收機820之 諸多其他組態。 使用Μ個信號線在發射機8 1 〇與接收機820之間傳輸數位 信號。該等信號線可係將各種子系統連接於一單個積體電 路晶片上之’’晶片上’’信號線。舉例而言,晶片上信號線可 將一單個積體電路晶片上之記憶子系統與處理器或主機子 糸統連接在一起。該等晶片上數位信號可係(例如)來自一 記憶子系統之資料信號,通常稱為”DQ”信號。該等信號線 亦可係π晶片外,,信號線,其中輸出驅動器在一使既定晶片 118667.doc -20 - 200810372 與另一晶片、另一封裝位階及/或一外部系統連接在一起 之仍號線上驅動一數位信號離開一積體電路晶片。 圖9係一别言碼產生器之方塊圖,其可對應於圖8之前言 碼產生器812。參照圖9,於本發明某些實施例中可產生兩 個鈾a子,因此圖9實施例包括兩個前言型樣產生單元 9 10、920。於其他始終產生單個前言字之實施例中,可僅 提供一個前言型樣產生單元。每一前言型樣產生單元 910、920包括一鈿言型樣選擇單元932及複數個選擇器 934·94〇,該複數個選擇器會選擇一為ONE(VDD)或為 ZERO(VSS)之前言碼字位元 PCD1 —Lpcmo—w pCDi PCD10 一2。然後,一前言字選擇器95〇回應於一施加至前 言命令控制單元960並由複數個選擇器97〇_98〇來進行選擇 之命令PEN形成該(等)適合之前言字,該前言字選擇器之 輸入被提供至多工器815。熟悉此項技術者應理解,可根 據本發明各種其他實施例提供諸多其他前言碼產生器之組 圖10係一根據本發明某些實施例之前言碼偵測器之方塊 圖,其可對應於圖8之前言碼偵測器821。如圖1〇中所示, 一前言命令偵測單元1〇1〇回應於一命令CMD,該命令 CMD指示是否存在一前言。前言命令偵測單元1〇1〇控制一 選擇器1020,該選擇器為圖8之解多工器822提供命令τ。 特定而言,解多工器822可捨棄該前言或可將接收之資料 發送至解碼單元823。亦應理解,可根據本發明各種其他 實施例提供前言偵測器之諸多其他組態。 118667.doc -21- 200810372 圖11係根據本發明某些實施例之用於發射直流平衡編碼 資料之系統及方法之時序圖。如圖丨丨中所示,在發射直流 平衡編碼資料字D1-D3之前,發射一虛資料前言碼字(亦稱 為DUMMY DQ)。該虛資料前言經組態以提供中等數量之 既定邏輯值位元(此處為ZER〇),且包含至少一個2^尺〇但 少於該直流平衡編碼資料中ZERO的最大數量。對於ZERO 最大數量為6之8B/10B直流平衡編碼資料,本發明某些實 施例可提供一由2-5個ZEREO組成之前言。於某些實施例 中,該前言碼中包含最大數量一半的ZERO或三個zER0。 如下文將更加詳細地闞述,該前言碼可固定(亦即,不依 賴於資料D1第一字中ZERO的數量),因此(例如)其始終包 含三個ZERO。於其他實施例中,該前言可係一依賴於直 流平衡編碼資料第一字D1中ZERO數量之可變前言。因 此,舉例而言,若該第一字D1僅由四個ZER0組成,則該 前言可包含一個ZERO至三個ZERO,而於某些實施例中, 可包含第一字中ZER〇數量的一半或兩個zER〇。 圖12係一根據本發明某些實施例之作業流程圖,可實施 該等作業來發射直流平衡編碼資料,且圖12提供比圖5及6 之流程圖更為詳細的作業。特定而言,參照圖丨2,當於方 塊1210處接收一發射命令(例如,一讀取或寫入命令)時, 作業開始。於方塊1210處接收一發射命令時,產生一且有 中荨數a:之既定邏輯位準位元之前言。此外,於方塊 處對該資料進行直流平衡編碼。方塊122〇及1230之作業可 如圖中所示同時發生,或按照任一順序(其中包括部分重 118667.doc -22- 200810372 疊的順序)之發生。於方塊1240處輸出該前言,繼而於方 塊1250處輸出直流平衡編碼資料。 圖13係一時序圖,其圖解闡釋圖11之特定實例。如圖13 中所示’在發射第一資料字D1之前產生及發射一包含三個 ZER0之固定單字前言(Pre)碼。圖13顯示其中第一資料字 D1包括六個ZEr〇(8b/1〇b編碼中之最大數量)之最壞情 況。如圖4中所示,若沒有該前言,發射第一字di時之電 流變化將係6IDQ。然而,如圖13中所示,於有前言之情形 下’則在發送該前言時產生3IDQ之電流變化,且該前言與 第一字D1之間產生3IDq之電流變化。相應地,可藉由將 最大電流變化形成為3IDQ而非6IDQ,使SSN減小一半。 圖14圖解闡釋兩個固定前言字prel&pre2,其中該第一 固定碼字Prel具有兩個ZER0,而該第二前言字pre2具有四 個ZERO。如圖中所示,相比於圖13中最大值為3IDq及圖4 中最大值為6IDQ,最壞情形下之電流變化已減小至最大值 2IDQ。 圖13及14亦可用來圖解闡釋本發明之其中基於第一字D1 中ZERO數量來使用可變前言之實施例。特定而言,對於 一單個前言碼(圖13),該單個前言碼可包含第一字中zER〇 數篁的一半。舉例而言,當第一字〇1包含六個ZER〇時, 如圖13中所不,該可變前言可包含三個ZER〇。然而,當 第一子僅包含四個ZERO時,該可變前言字可僅包含兩個 ZERO。於某些實施例中,當該第一字包含五個ZER〇時, 該可變前言可包含兩個或三個ZERO。 118667.doc -23- 200810372 類似地,圖14亦可用來圖解闡釋根據本發明某些實施例 之多個可變前言字。於某些實施例中,當第一字m包含六 個ZERO時,如圖14中所示,該等前言可包含兩個及四個 ZERO。當5亥苐一字僅包含四個ZER〇時,則該等第一及第 二前言字可分別僅包含一個及兩個ZER〇。當該第一資料 子包含五個ZERO時,該前言可對應於六個ZER〇或四個 ZERO之岫έ,或可係一不同之前言。相應地,可根據本 發明各種實施例提供固定或可變的單字及/多字前言。 此外’在本發明再其他實施例中,可基於該第一資料字 中的ZERO數$有選擇地使用一個或兩個前言字。舉例而 吕,若該第一資料字包含六個ZER〇,則可使用兩個前言 子’然而若該第一資料字僅包含四個Zero,則可僅使用 一單個前言字。於尚其他實施例中,若該第一資料字中的 ZERO數量係四個,則可根本不使用任何前言。 圖15係根據本發明各種實施例之傳輸資料作業之流程 圖,其中該前言字之數量可依據該第一資料字的内容而改 變。特定而言,如圖15中所示,作業開始,此時於在方塊 15 10處接收一傳輸命令(例如,一讀取或寫入命令),且於 方塊1520處實施直流平衡編碼。然後,於方塊153〇處實施 一測试以決定該第一資料字D1中編瑪資料ZERQ之數量(p) 是否大於或等於一數Μ。於某些實施例中,M等於5。若該 數不等於或大於M,則可能不需要一前言並於方塊157〇處 輸出該直流平衡編碼資料。另一方面,若於方塊153〇處該 數大於或等於M,則於方塊1540處,基於該p值決定該前 118667.doc •24- 200810372 言字之數量(z)。因此,若該差係小,則可使用一單一前 吕字’然而若該差係大,則可使用多個前言字。於方塊 15 50處’基於該2值產生一前言碼。於方塊157〇處,輸出 該前言碼。 圖16係根據本發明某些實施例之詳細作業流程圖,可實 施該等作業以便基於該p值(該第一資料字〇1中的ZER〇數 量)來決定前言碼字的數量(z),其可對應於圖15之方塊 1540。特定而言,如方塊161〇處顯示,實施一測試以決定 該編碼資料中的數P除以2是否大於一常熟κ。舉例而言, 假設Κ等於2。若是,則於方塊162〇處,前言碼字之數量 (Ζ)大於1。舉例而言,前言碼字之數量等於2。若於方塊 處1610為否,則於方塊163〇處,前言碼字之數量等於1〇 於一特定實例中,該第一資料字中的ZER〇數量可為4、5 或6。假設K等於2,則對於五個或六個ZER〇,於方塊162〇 處將指派兩個前言碼字,然而對於四個ZER〇,於方塊 1630處僅將指派一個前言碼字。 最後,圖17係作業流程圖,可實施該等作業來接收根據 本發明各種實施例之資料,且可提供比圖7流程圖更加詳 細的作業。更特定而言,參照圖17,於方塊171〇處,接收 包含該前言及該直流平衡編碼資料之資料。於方塊172〇 處,偵測該前言碼之型樣。若不存在一前言碼,則資料解 碼會進行至方塊1740。另一選擇係,若方塊172〇存在該前 言碼,則於方塊Π30處將其移除或捨棄,然後資料解碼會 進行至方塊1740處。 118667.doc -25- 200810372 因此,可藉由添加一形成中等位準SSN(其小於該直流平 衡編碼資料所形成的最大S SN)之虛資料前言來減小開始發 射直流平衡編碼資料時所導致的同步切換雜訊。可依據該 第一資料字的值有選擇地使用該前言。此外,該前言可係 一固定前言字及/或一可變前言字,且/或可包含一個或多 個固定及/或可變虛資料字。 在附圖及說明書中,已揭示了本發明之若干實施例,儘 管使用了具體術語,然而該等術語僅具有一般性及描述性 意義,並非用於限定之目的,本發明之範疇闡述於下述申 請專利範圍中。 【圖式簡單說明】 圖1係美國專利5,387,911之圖1複製。 圖2A及2B係習用介面系統之電路圖,該等習用介面系 統包括一發射機單元及一接收機單元。 “ 圖3 A係習用資料傳輸期間電流變化之時序圖。 圖3B係使用8B/10B編碼方案之系統直流 平衡編碼之方
塊圖。 杏圖5及6係一根據本發明某些實施例 實施該等作業來發射資料。 圖7係一
118667.doc -26 - 200810372 資料傳輸及接收。 圖9係根據本發明某些實施例之前言碼產生器之方塊 圖。 圖10係根據本發明某些實施例之前言碼偵測器之方塊 圖。 圖11係一時序圖,其圖解闡釋發射根據本發明某些實施 例之直流平衡編碼資料。 圖12係一根據本發明某些實施例之作業之流程圖,可實 施該等作業來發射直流平衡編碼資料。 只 圖13係一時序圖,其提供圖11之具體實例。 圖14係' 一根據本發明箪此音絲在丨夕欢 十知呆些貫施例之發射兩個固士 之時序圖。 5子 圖15係根據本發明笨此香 ” I 73杲些實施例之發射資料作業之流程 圖16係根據本發明某些實施例之作業之流程 該等作業來決定所用前言字的數量。
可實施 可實 圖1 7係一根據本發明某 施該等作業來接收資料。 些實施例之作業之流程圖 【主要元件符號說明】 發射機 接收機 鎖存器 編碼器 移位器 118667.doc • 27 - 200810372 8 傳輸鍵路 10 介面系統 10f 介面 11 解碼器 20 發射機單元 20, 發射機單元 30 接收機單元 30' 接收機單元 800 資料傳輸及接收系統 810 發射機 811 命令解碼器單元 812 前言碼產生器 813 資料儲存單元 814 資料編碼單元 815 多工器 816 輸出驅動器 820 接收機 821 前言碼偵測器 822 解多工器 823 解碼單元 824 資料儲存單元 825 資料輸入緩衝器 910 前言型樣產生單元 920 前言型樣產生單元 118667.doc -28- 200810372 932 前言型樣選擇單元 934 選擇器 936 選擇器 940 選擇器 950 前言字選擇器 960 前言命令控制單元 970 選擇器 972 選擇器 980 選擇器 1010 前言命令偵測單元 1020 選擇器 118667.doc 29-

Claims (1)

  1. 200810372 十、申請專利範圍: 種發射直流平衡編碼資料之方法,其包括 1. 發射-虛資料前言,該虛資料前言經組態以提供 定邏輯值之一中等數量之位元,該中等數量之位元為, 既定邏輯值中之至少一個位元但小於該直流平衡編喝資 料中該既定邏輯值中之最大數量之位元;然後 發射該直流平衡編碼資料。 2·如請求項丨之方法, >其^在該發射-貞資料前言之前先產生該虛資料前 言,該虛資料前言經組態以提供該既定邏輯值之該中等 數量之位元;且 其中在發射該直流平衡編碼資料之前先對該資料進行 直流平衡編碼。 3.如明求項丨之方法,其中該經組態以提供該既定邏輯值 之忒中等數置之位兀之虛資料前言包括一固定虛資料前 泛,忒固定虛資料前言經組態以提供該既定邏輯值之一 中等數夏之位元,該中等數量之位元不依賴於該直 μ平衡編碼資料之第一字中該既定邏輯值之一位元之數 量0 如1求項1之方法,其中該經組態以提供該既定邏輯值 之该中等數量之位元之虛資料前言包括該既定邏輯值之 可變中等數量之位元,該可變中等數量之位元依賴於 4直/爪平衡編碼資料之第一字中該既定邏輯值之一位元 之數量。 118667.doc 200810372 5. 如請求項1之方法,其中該既定邏輯值之該中等數量之 位元係該直流平衡編碼資料中該既定邏輯值之最大數量 之位元的一半。 6. 如請求項1之方法,其中該直流平衡編碼資料係8B/10B 直流平衡編碼資料,且其中該既定邏輯值之該中等數量 之位元為該既定邏輯值中之至少一個位元但少於六個位 元。 7. 如請求項1之方法,其中該直流平衡編碼資料係8B/10B 直流平衡編碼資料,且其中該既定邏輯值之該中等數量 之位元係該既定邏輯值中之三個位元。 8. 如請求項1之方法,其中發射一虛資料前言包含發射一 單一虛資料前言字。 9. 如請求項1之方法,其中發射一虛資料前言包括連串地 發射複數個虛資料前言字。 1 0.如請求項9之方法,其中該複數個虛資料前言字包括一 第一虛貨料前言字及一第二虛資料前言字’該第二虛資 料前言字較該第一前言字具有該既定邏輯值之更多的位 元。 11.如請求項10之方法,其中該第一虛資料前言字包括一固 定第一虛資料前言字,該固定第一虛資料前言字經組態 以提供該既定邏輯值之一固定中等數量之位元,該固定 中等數量之位元不依賴於該直流平衡編碼資料之第一字 中該既定邏輯值之一位元之數量;且該第二虛資料前言 字包括一固定第二虛資料前言字,該固定第二虛資料前 118667.doc 200810372 、、、、〜、乂鈥供垓既定邏輯值之一 元,該固定中等數旦” — 口疋中荨數置之位 寺數里之位兀不依賴於該直 料之第—字中該既定邏輯值之該位元之數量碼貝 12. 如請求項10之方法,盆φ今笛一由处之數里 料笛一卢次极—八中 '"弟一虛-貝料前言字包括一可 ’文弟一虛_貝料前言字, 卞忑j炱弟虛資料前言字經组離 以提供該既定邏輯值之一 士榮私曰 』^甲4數置之位元,該可變 ;、里,位70依賴於該直流平衡編碼資料之第_字中 吞亥既定邏輯值之_ j夬一备L田 ^科值之位7〇之數量;且該第二虛資料前 :括-可變第二虛資料前言字,該可變第二虛資料前言 字經組態以提供該既定邏輯值之-可變中等數量之: 兀★’該可變中等數量之位元依賴於該直流平衡編碼資料 之第一字中該既定邏輯值之該位元之數量。 13. 如請求項1G之方法’其中該直流平衡編碼資料係 _〇B直流平衡編碼資料,其中該第一前言字由其中該 既定邏輯值中的兩個位元組成,且該第二前言字由其中 該既定邏輯值中的四個位元組成。 14·如請求項1之方法,其進一步包括: 接收該虛資料前言及該直流平衡編碼資料; 捨棄該虛資料;及 解碼所接收之該直流平衡編碼資料。 15. —種減小由直流平衡編碼資料所導致之同步切換雜訊 (SSN)之方法,其包括: 在發射該直流平衡編碼資料之前,發射一經組態以形 成一中等位準SSN之前言,該中等位準SSN大於零SSN但 118667.doc 200810372 小於該直流平衡編碼資料所形成之一最大ssn。 16. 如請求項15之方法,:^中該經έ離 綱之前”括 Ί玄…以形成該中等位準 固定: 經組態以形成一固定中等位準⑽之 碼資料之-第-字之内容。㈣於该直流平衡編 17. =之求:1 2 3 4 5 6 7 8 9 10 11 12 13 14之方法’其中該經組態以形成該中等位準 可辦二/包括一經組態以形成一可變中等位準SSN之 一該可變中等位準SSN依賴於該直流平衡編碼 貝科之一第一字之内容。 >二東員15之方法’其中發射一前言包括發射一單一前 言子。 19::ί項14之方法’其中發射-前言包括連串地發射複 數個刖言字。 1 0 ·如請求項19 $ t、、土 ^ , 2 一 ^ 、 法,/、中該複數個前言字包括一第一前 3 口子及一第二前言字之虛資料。 4 •:::項20之方法’其中該第一前言字包括一固定第一 5 刖口子’该固定第一前言字經組態以形成一不依賴於該 6 直平衡編碼資料之一第一字之内容之固定中等位準 7 SSN ;且該當—义一 ^ · 8 々一弟一則吕字包括一固定第二前言字,該固定 9 第刖σ子經組恶以形成一不依賴於該直流平衡編碼資 10 料之該帛’之内容之固定_等位準SSN。 11 月求項20之方法,其中該第一前言字包括一可變第一 12 月]「,子$可變第一前言字經組態以形成一依賴於該直 13 平衡、爲碼 > 料之一第一字之内容之可變中等位準 14 118667.doc 200810372 SSN’且該第二前言字包括一可變第二前言字,該可變 第二前言字經組態以形成一依賴於該直流平衡編碼資料 之該第一字之内容之可變中等位準ssn。 23·如請求項15之方法,其進一步包括: 接收该前言及該直流平衡編碼資料; 捨棄該前言;且 解碼所接收之該直流平衡編碼資料。 24. —種資料發射機,其包括: 一貧料編碼單元,其經組態以將資料編碼成直流平衡 編碼資料; 一經組態以產生一虛資料前言之前言碼產生器,該虛 負料如s經組態以提供一既定邏輯值之中等數量之位 兀’該中等數量之位元為該既定邏輯值中之至少一個位 元但少於該直流平衡編碼資料中該既定邏輯值中之一最 大數量之位元; 夕工器’其回應於該資料編碼單元且回應於該前言 碼產生器且經組態以提供後接有該直流平衡編碼資料之 該虛資料前言;及 一輸出驅動器,其回應於該多工器且經組態以發射後 接有該直流平衡編碼資料之該虛資料前言。 25·如請求項24之資料發射機,其中該經組態以提供該既定 邏輯值中之該中等數量之位元之虛資料前言包括一固定 虛資料前言,該固定虛資料前言經組態以提供該既定邏 輯值之一固定中等數量之位元,該固定中等數量之位元 118667.doc 200810372 不依賴於該直流平衡編碼資科之__第—字中該既定邏輯 值之位元之數量。 26.如請求項24之資料發射機,其中該經組態以提供該既定 邏輯值之該中等數量之位元之虛資料前言包括一可變虛 貝料刖言,該可變虛資料前言經組態以提供該既定邏輯 值之一可變中等數量之位元,該可變中等數量之位元依 賴於該直流平衡編碼資料之一第一字中該既定邏輯值之 位元之數量。 27·如請求項24之資料發射機,其中該既定邏輯值之該中等 數里之位元係該直流平衡編碼資料中之該既定邏輯值之 最大數量之位元的一半。 28·如請求項24之資料發射機,其中該直流平衡編碼資料係 8B/10B直流平衡編碼資料,且其中該既定邏輯值之該中 等數量之位元為該既定邏輯值中之至少一個位元但少於 六個位元。 29·如睛求項24之資料發射機,其中該直流平衡編碼資料係 8 B /1 〇 B直;i^,L平衡編碼資料’且其中該既定邏輯值之該中 等數量之位元係該既定邏輯值中之三個位元。 3〇·如請求項24之資料發射機,其中該前言碼產生器經組態 以產生一單一虛資料前言字。 3 1.如睛求項24之資料發射機,其中該前言碼產生器經組態 以產生複數個虛資料前言字。 32·如請求項3丨之資料發射機,其中該複數個虛資料前言字 包括一第一虛資料前言字及第二虛資料前言字,該第二 118667.doc 200810372 虛資料前言字比該第一前言字具有該既定邏輯值中更多 的位元。 33. 如請求項32之資料發射機,其中該第一虛資料前言字包 括一固定第一虛資料前言字,該固定第一虛資料前言字 經組態以提供該既定邏輯值之一固定中等數量之位元, 該固定中等數量之位元不依賴於該直流平衡編碼資料之 一第一字中該既定邏輯值之位元之數量;且該第二虛資 料前言字包括一固定第二虛資料前言,該固定第二虛資 料前言經組態以提供該既定邏輯值之一固定中等數量之 位元,該中等數量之位元不依賴於該直流平衡編碼資料 之該第一字中該既定邏輯值之位元之數量。 34. 如請求項32之資料發射機,其中該第一虛資料前言字包 括一可變第一虛資料前言字,該可變第一虛資料前言字 經組態以提供該既定邏輯值之一可變中等數量之位元, 該可變中等數量之位元依賴於該直流平衡編碼資料之一 第一字中該既定邏輯值之位元之數量;且該第二虛資料 前言字包括一可變第二虛資料前言字,該可變第二虛資 料前言字經組態以提供該既定邏輯值之一可變中等數量 之位元,該可變中等數量之位元依賴於該直流平衡編碼 資料之一第一字中該既定邏輯值之位元之數量。 3 5.如請求項34之資料發射機,其中該直流平衡編碼資料係 8B/10B直流平衡編碼資料,其中該第一前言字由其中該 既定邏輯值中的兩個位元組成,而該第二前言字由其中 該既定邏輯值中的四個位元組成。 118667.doc 200810372 36. 37. 38. 39. 40. 41. 如請求項24之資料發射機,其與一資料接收機組合以提 供一雙向直流平衡編碼資料發射機/接收機,該資料接收 機、、二、、且態以接收及解碼包含一後接有直流平衡編碼資料 之虛資料前言之資料。 如清求項36之組合,其中該資料接收機包括: 一賣料輸入緩衝器,其經組態以接收該包含後接有直 流平衡編碼資料的虛資料前言之資料,且經組態以偵測 及捨棄該虛資料;及 一解碼單元,其經組態以解碼該資料輸入緩衝器所接 收之直流平衡編碼資料。 如凊求項37之組合,其中該資料輸入緩衝器包括:一則言碼偵測器,其經組態以偵測該虛資料;及 一解多工器,其經組態以有選擇地捨棄該虛資料且經 組態以有選擇地將該直流平衡編碼資料提供至該解碼單 元。 如請求項36之組合,其中該資料接收機包括一連接至一 電源電壓之終端電阻器,且其中該既定邏輯值之該等位元皆係ZERO。 如請求項36之組合,其中該資料接收機包括一連接至一 接地電壓之終端電阻器’且其中該既定邏輯值之該等位元皆係ONE。 一種資料接收機,其包括: 士一資料輸入緩衝器,其經組態以接收包含一後接有直 流平衡編碼資料的虛資料前言之資#,且經組態以偵測 118667.doc 200810372 42. 及捨棄該虛資料;及 一解碼單元,其經組態以解碼該資 茨貝枓輪入緩衝器所接 收之直流平衡編碼資料。 如請求項4 1之資料接收機,其中兮次,、T s亥貝料輸入緩衝器包 括: -前言碼偵測器,其經組態以偵測該虛資料;及 一解多工器’其經組態以有選擇地捨棄該虛資料且經 組態以有選擇地將該直流平衡編碼資料提供至該解碼單 元0 43. 如請求項41之資料接收機,1中 八甲$虛身料前言經組態以 提供该既定邏輯值之一中等數署 — 守双里之位疋,該中等數量之 位元為該既定邏輯值之至φ _加“一, 心、科值4主少個位7G但少於該直流平衡 編碼資料中該既定邏輯值之最大數量之位元。 44. 如請求項41之資料接收機,其進一步包括一連接至一電 源電壓之終端電阻器’且其中該既定邏輯值之該等位元 皆係ZERO 〇 45. 如請求項41之資料接收機,其進一步包括一連接至—接 地電壓之終端電阻H ’且其中該既定邏輯值之該等位元 皆係ONE。 118667.doc -9-
TW096111636A 2006-04-04 2007-04-02 Transmitting/receiving methods and systems for DC balance encoded data including simultaneous switching noise reducing preambles TW200810372A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060030752A KR100885869B1 (ko) 2006-04-04 2006-04-04 프리엠블 코드를 사용하여 노이즈를 감소시키는 단일형병렬데이터 인터페이스 방법, 기록매체 및 반도체 장치

Publications (1)

Publication Number Publication Date
TW200810372A true TW200810372A (en) 2008-02-16

Family

ID=38558042

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096111636A TW200810372A (en) 2006-04-04 2007-04-02 Transmitting/receiving methods and systems for DC balance encoded data including simultaneous switching noise reducing preambles

Country Status (5)

Country Link
US (4) US7492288B2 (zh)
JP (2) JP5064867B2 (zh)
KR (1) KR100885869B1 (zh)
DE (1) DE102007016461B4 (zh)
TW (1) TW200810372A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105794112A (zh) * 2013-12-27 2016-07-20 英特尔公司 高速短距离输入/输出(i/o)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050105189A (ko) * 2003-01-29 2005-11-03 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 일정한 총 전류를 이용하는 데이터 통신 시스템 및 방법
US7936289B2 (en) * 2006-04-04 2011-05-03 Samsung Electronics Co., Ltd. Method, device, and system for data communication with preamble for reduced switching noise
KR100885869B1 (ko) * 2006-04-04 2009-02-27 삼성전자주식회사 프리엠블 코드를 사용하여 노이즈를 감소시키는 단일형병렬데이터 인터페이스 방법, 기록매체 및 반도체 장치
JP5030698B2 (ja) * 2007-07-24 2012-09-19 株式会社リコー 半導体装置及びノイズ低減方法
JP5465376B2 (ja) * 2007-10-18 2014-04-09 ピーエスフォー ルクスコ エスエイアールエル 半導体装置、およびドライバ制御方法
JP5365132B2 (ja) * 2008-10-17 2013-12-11 富士ゼロックス株式会社 直列信号の受信装置、直列伝送システム、直列伝送方法、直列信号の送信装置
KR101653205B1 (ko) * 2010-04-01 2016-09-01 삼성전자주식회사 멀티 프리앰블 프레임 구조를 이용한 데이터 전송 시스템
WO2012170780A2 (en) * 2011-06-10 2012-12-13 Mayo Foundation For Medical Education And Research Zero sum signaling in a digital system environment
KR101960242B1 (ko) * 2012-09-18 2019-03-20 삼성전자주식회사 신체 영역 네트워크 또는 저전력 네트워크에서 직류 발란싱을 수행하는 최소 에너지 코딩 방법 및 장치
KR102509941B1 (ko) * 2016-10-06 2023-03-13 에스케이하이닉스 주식회사 송신 장치 및 이를 포함하는 시스템
JP2021044046A (ja) * 2019-09-13 2021-03-18 キオクシア株式会社 メモリシステム、半導体集積回路、及びブリッジ通信システム
GB2593691B (en) * 2020-03-30 2022-08-24 Imagination Tech Ltd Efficient encoding methods
US11756592B2 (en) * 2020-09-29 2023-09-12 Samsung Electronics Co., Ltd. Memory device supporting DBI interface and operating method of memory device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4486739A (en) 1982-06-30 1984-12-04 International Business Machines Corporation Byte oriented DC balanced (0,4) 8B/10B partitioned block transmission code
CA1244110A (en) * 1984-12-27 1988-11-01 Masashi Hirome Transmitting data processing system
US5185717A (en) * 1988-08-05 1993-02-09 Ryoichi Mori Tamper resistant module having logical elements arranged in multiple layers on the outer surface of a substrate to protect stored information
US5387911A (en) 1992-02-21 1995-02-07 Gleichert; Marc C. Method and apparatus for transmitting and receiving both 8B/10B code and 10B/12B code in a switchable 8B/10B transmitter and receiver
US5533034A (en) * 1992-06-26 1996-07-02 Matsushita Electric Industrial Co., Ltd. High speed data transfer device having improved efficiency
US5508967A (en) * 1993-08-09 1996-04-16 Matsushita Electric Industrial Co., Ltd. Line memory
JPH0965464A (ja) * 1995-08-22 1997-03-07 Matsushita Electric Ind Co Ltd 無線通信装置
US5825824A (en) * 1995-10-05 1998-10-20 Silicon Image, Inc. DC-balanced and transition-controlled encoding method and apparatus
JP2000311028A (ja) * 1999-04-28 2000-11-07 Hitachi Ltd 位相制御回路、半導体装置及び半導体メモリ
JP4282170B2 (ja) * 1999-07-29 2009-06-17 株式会社ルネサステクノロジ 半導体装置
JP3522597B2 (ja) * 1999-08-02 2004-04-26 松下電器産業株式会社 Icカード接続装置
US6633951B2 (en) 2001-03-15 2003-10-14 Intel Corporation Method for reducing power consumption through dynamic memory storage inversion
KR100626375B1 (ko) * 2003-07-21 2006-09-20 삼성전자주식회사 고주파로 동작하는 반도체 메모리 장치 및 모듈
KR100667594B1 (ko) * 2004-10-19 2007-01-11 삼성전자주식회사 프리엠퍼시스 출력버퍼와, 반도체 메모리 장치 및 데이터출력구동방법.
JP4620504B2 (ja) * 2005-03-10 2011-01-26 富士通セミコンダクター株式会社 半導体メモリおよびシステム装置
KR100885869B1 (ko) * 2006-04-04 2009-02-27 삼성전자주식회사 프리엠블 코드를 사용하여 노이즈를 감소시키는 단일형병렬데이터 인터페이스 방법, 기록매체 및 반도체 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105794112A (zh) * 2013-12-27 2016-07-20 英特尔公司 高速短距离输入/输出(i/o)
US10396840B2 (en) 2013-12-27 2019-08-27 Intel Corporation High speed short reach input/output (I/O)
CN105794112B (zh) * 2013-12-27 2019-11-15 英特尔公司 高速短距离输入/输出(i/o)

Also Published As

Publication number Publication date
DE102007016461B4 (de) 2012-03-08
US7492288B2 (en) 2009-02-17
KR20070099374A (ko) 2007-10-09
KR100885869B1 (ko) 2009-02-27
US20090146850A1 (en) 2009-06-11
US20100259426A1 (en) 2010-10-14
US7768429B2 (en) 2010-08-03
US20070229320A1 (en) 2007-10-04
DE102007016461A1 (de) 2007-11-29
US20110249513A1 (en) 2011-10-13
JP5064867B2 (ja) 2012-10-31
JP2010172002A (ja) 2010-08-05
JP2007282235A (ja) 2007-10-25
US7961121B2 (en) 2011-06-14

Similar Documents

Publication Publication Date Title
TW200810372A (en) Transmitting/receiving methods and systems for DC balance encoded data including simultaneous switching noise reducing preambles
JP5575237B2 (ja) 組み合わせデータマスクおよびデータバス反転を用いたデータ符号化
KR100877680B1 (ko) 반도체 장치 사이의 단일형 병렬데이터 인터페이스 방법,기록매체 및 반도체 장치
US8581755B2 (en) Multiple word data bus inversion
US10432218B2 (en) Integrated physical coding sublayer and forward error correction in networking applications
US8199035B2 (en) Method, device, and system for data communication with preamble for reduced switching noise
US7313751B2 (en) Dual mode decoder
Hirt et al. IrDA-VFIr (16 Mb/s): modulation code and system design
Van Wijngaarden et al. Maximum runlength-limited codes with error control capabilities
TWI792669B (zh) 正交誤差校正電路以及包括其之半導體記憶元件
US8078935B2 (en) Method and system for encoding and decoding information with modulation constraints and error control
US20100045491A1 (en) Input/output (io) interface and method of transmitting io data
US8724243B1 (en) Systems and methods for run length limited encoding
US6097321A (en) Punctured maximum transition run code, apparatus and method for providing the same
KR100260795B1 (ko) 칩 내부 혹은 칩과 칩 사이의 인터페이스 시스템
KR20220127113A (ko) 최소 오버헤드를 갖는 최대 천이 방지 코딩을 구현하는 인코딩 및 디코딩 장치 및 방법
JP2001518253A (ja) 位置依存制約を有する最大遷移ランレングス符号用システム及び方式
Cai et al. On the design of efficient constrained parity-check codes for optical recording
KR20030020519A (ko) 코드 검출을 이용한 선로부호의 듀얼모드 부호화/복호화장치 및 그 방법