JP5575237B2 - 組み合わせデータマスクおよびデータバス反転を用いたデータ符号化 - Google Patents

Description

本開示は、チップツーチップ通信リンク上の転送用にデータを符号化することに関する。

集積回路装置は、複数の信号線を通じてマルチビットデータを送信および受信するように構成された入力／出力（Ｉ／Ｏ）回路を用いて、互いに通信する。回路上の複数の出力ドライバが、マルチビットデータを送信するために、同時に高速で状態を変化させる場合に、出力ドライバによって電源から引き出される電流変化は、通常は同時スイッチング出力（「ＳＳＯ」）ノイズ（または同時スイッチングノイズ（「ＳＳＮ」））と呼ばれる電源妨害に帰着する電圧を誘発する。ＳＳＮは、回路上の出力ドライバ、入力受信機または内部論理の間で望ましくない遷移挙動を引き起こす可能性がある。

一実施形態に従って、データを符号化および復号化できるエンコーダおよびデコーダを含むシステムを示す。 一実施形態に従って、データを符号化する方法を示す流れ図である。 一実施形態に従って、エンコーダ回路の一例を示す。 一実施形態に従って、データを復号化する方法を示す流れ図である。 一実施形態に従って、デコーダ回路の一例を示す。 ８ビット非符号化データおよびＤＢＩビットを含む９ビットデータに存在するハミング重み（ＨＷ）を示す。 一実施形態に従って符号化されたＤＢＩビットおよび８ビット符号化データを含む９ビット符号化データに存在するハミング重みを示す。

並列リンク上でＳＳＮを低減するために用いられる技術には、動的バス反転とも呼ばれるデータバス反転（ＤＢＩ）が含まれる。ＤＢＩは、例えば、リンクの両端にわたって発生する送信機スイッチング遷移の数を減少させることによってＳＳＮを低減するために、並列通信リンクを通じて送信された前のビットに基づいて、転送されるマルチビットデータのいくつかを反転させる。

一回路によって送信されたデータをもう一方の回路が無視すべきことをもう一方の回路に示すために、データマスク（ｄｍ）信号が、一回路によって用いられる。例えば、データマスク信号は、メモリコントローラによってメモリ装置に送信されたデータを無視すべきことをメモリ装置に示すために、メモリコントローラによって用いてもよい。データマスク信号は、メモリコントローラ集積回路のピンにおける電圧レベル、またはメモリコントローラとメモリ装置との間で送信されるコマンドの一部とすることができる。

本開示の実施形態は、ＤＢＩ符号化および非ＤＢＩ符号化を組み合わせ、かつ用いられる符号化のタイプを示すデータマスク信号を用いる、一回路から別の回路へのデータ送信のためのデータ符号化方式が含まれる。ここで、用語「非ＤＢＩ符号化」は、ＤＢＩと異なる任意の符号化方式を指すために用いられる。第１の状態におけるデータマスク信号は、一回路から前記別の回路に送信されるデータを無視すべきことを示し、第２の状態におけるデータマスク信号は、一回路から前記別の回路に送信されるデータを無視すべきでないことを示す。データマスク信号が第２の状態である場合に、データの第１のサブセットは、データバス反転を用いて符号化され、データの第２のサブセットは、データバス反転とは異なって符号化される。本明細書で説明する実施形態による符号化方式には、符号化データが一回路から別の回路に送信される場合に、ＳＳＯノイズを劇的に低減できるという利点がある。

ここで、本開示のいくつかの実施形態を参照する。これらの実施形態の例が、添付の図面に示されている。実際的な場合はいつでも、類似または同様の参考番号が図で用いられる場合があり、かつ類似または同様の機能を示し得ることに留意されたい。図は、実例だけを目的として本開示の実施形態を示す。当業者は、本明細書で示す構造および方法の代替実施形態が、本明細書で説明する開示の原理から逸脱せずに使用可能であることを、以下の説明から容易に理解されよう。

図１は、一実施形態に従って、データを符号化および復号化できるエンコーダおよびデコーダを含むシステムを示す。図１のシステムには、並列通信リンク１１４上で互いに通信する２つの回路が含まれる。例えば、回路１０２は、メモリコントローラであってもよく、回路１０４は、ＤＲＡＭまたはＳＲＡＭなどのメモリ装置であってもよい。しかしながら、回路１０２、１０４は、互いの間でデータを通信する他のタイプの回路であってもよい。

並列通信リンク１１４は、回路１０２、１０４が常駐する回路基板上のバスであってもよく、かつメモリコントローラ１０２からメモリ装置１０４に送信されるデータＤ_ｎのビット数（ｎビット）より大きいデータ幅（ｎ＋２ビット）を有する。ここで、ｎは、１を超える正の整数（ｎ＞１）である。ｎビットデータＤ_ｎは、ｎビットデータＤ_ｎにおける論理レベル「１」の数に依存する可変ハミング重み（ＨＷ）を有する。ここで、ハミング重みは、ｎビットデータＤ_ｎにおける非ゼロ（すなわち論理レベル「１」）ビットの数を指す。ここでリンク１１４が、シングルエンド並列通信リンクとして示されているが、リンク１１４はまた、差動信号または多重線信号を送信するように構成されたリンクにすることができることに留意されたい。

メモリコントローラ１０２には、エンコーダ１０６および送信機（Ｔｘ）１０８が含まれる。データＤ_ｎは、例えば直列または並列データとしてエンコーダ１０６に供給することができる。メモリ装置１０４にはまた、デコーダ１１２および受信機（Ｒｘ）１１０が含まれる。さらに、メモリ装置１０４にはまた、符号化データをメモリコントローラ１０２に送信するための別のエンコーダおよび送信機を含んでもよく、メモリコントローラ１０２にはまた、メモリ装置１０４から符号化データを受信し、かつ受信した符号化データを復号化するための受信機およびデコーダを含んでもよい。しかしながら、メモリ装置１０４のエンコーダおよび送信機、ならびにメモリコントローラ１０２の受信機およびデコーダは、それらが本開示の実施形態を説明するために必要ではないので、図１に示されていない。

エンコーダ１０６は、メモリコントローラ１０２内の他の回路（図示せず）または他の回路コンポーネント（例えば状態機械（図示せず））からｎビットデータＤ_ｎおよび１ビットデータマスク信号（ｄｍ）を受信する。上記のように、データマスク信号（ｄｍ）は、メモリコントローラ１０２が、メモリ装置１０４に、メモリコントローラ１０２から受信するデータを無視するように示すために（すなわち、非書き込み動作を示すために）用いられる。ｄｍ信号は、ピン上の電圧レベルとすることができ、それは、オフセットされるかまたはメモリコントローラ１０２からメモリ装置に送信されているデータに付随する。代替として、ｄｍ信号によって伝達されるマスキング情報は、メモリコントローラ１０２とメモリ装置１０４との間で送信されるコマンドの一部として含んでもよく、したがって物理的なデータマスク信号ｄｍは、並列リンク１１４上に存在する必要がない。エンコーダ１０６は、それが受信するｎビットデータＤ_ｎの符号化を実行してｎビットデータをｎビット符号化データＤＱ_ｎおよびＤＢＩビット（１ビット）に変換するように構成された組み合わせ論理ゲートまたはルックアップテーブル（ＬＵＴ）を含む。エンコーダ１０６はまた、データマスク（ｄｍ）信号を修正データマスク（ＤＭ）信号に変換する。図２および３に関連して以下でより詳細に説明するように、エンコーダ１０６は、ｎビットデータＤ_ｎのハミング重みに依存してｎビットデータＤ_ｎを符号化するために、ｎビットデータＤ_ｎのいくつかの場合にＤＢＩ符号化を用い、かつｎビットデータＤ_ｎの他の場合に非ＤＢＩ符号化を用いる。エンコーダ１０６はまた、これらの様々な場合にｎビット符号化データＤＱ_ｎにおいて用いられた符号化のタイプをメモリ装置１０４に示すために、修正データマスク信号（ＤＭ）を生成する。

さらに、エンコーダ１０６はまた、モード信号１１６を受信する。一実施形態において、モード信号１１６がアサートされた場合（例えば論理ハイ）に、エンコーダ１０６は、本明細書で説明するように本開示の実施形態による符号化方式を用いて、ｎビットデータＤ_ｎを符号化する。モード信号１１６がアサートされない場合（例えば論理ロー）に、エンコーダ１０６は、（マスキング情報の使用に依存しない）ＤＢＩ符号化を用いて、ｎビットデータＤ_ｎを符号化する。

実施形態において、送信機（Ｔｘ）１０８は、符号化データＤＱ_ｎ、ＤＢＩビット、およびＤＭビットを、並列リンク１１４を通じてメモリ装置１０４の受信機（Ｒｘ）１１０に送信する。そうする際に、送信機（Ｔｘ）１０８は、電源電圧（Ｖｄｄ）を供給する電源（図示せず）から電源電流Ｉｄｄを引き出し、電源からの電力を消費し、ＳＳＯノイズを発生する。しかしながら、送信機（Ｔｘ）１０８によって発生されるＳＳＯノイズは、本開示の実施形態に従って低減することができる。

実施形態において、受信機１１０は、符号化データＤＱ_ｎ、ＤＢＩビットおよびＤＭビットを、並列リンク１１４を通じてメモリコントローラ１０２から受信する。そうする際に、受信機１１０もまた、電源電圧（Ｖｄｄ）を供給する電源（図示せず）から電源電流Ｉｄｄを引き出し、電源からの電力を消費し、ＳＳＯノイズを発生する。再び、受信機（Ｒｘ）１１０によって発生されるＳＳＯノイズは、本開示の実施形態に従って低減することができる。

受信機１１０は、受信した符号化データＤＱ_ｎ、ＤＢＩビット、およびＤＭビットをデコーダ１１２に供給する。デコーダ１１２は、符号化データＤＱ_ｎおよびＤＢＩビットを逆にｎビットデータＤ_ｎに復号化し、かつ修正データマスク信号（ＤＭ）を逆にデータマスク信号（ｄｍ）に変換するが、これは、図４および５に関連して以下でより詳細に説明する。

さらに、デコーダ１１２はまた、モード信号５１６を受信する。一実施形態において、モード信号５１６がアサートされた場合（例えば論理ハイ）に、デコーダ１１２は、本明細書で説明するように本開示の実施形態による復号化方式を用いて、ｎビット符号化データＤＱ_ｎを復号化する。モード信号５１６がアサートされない場合（すなわち論理ロー）に、デコーダ論理１１２は、（マスキング情報の使用に依存しない）ＤＢＩ復号化を用いて、ｎビット符号化データＤＱ_ｎを復号化する。

図２は、一実施形態に従ってデータを符号化する方法を示す流れ図である。図２の実施形態における符号化方式によれば、ＤＢＩ符号化および非ＤＢＩ符号化の組み合わせを用い、ｎビットデータＤ_ｎのハミング重み、すなわちｎビットデータＤ_ｎにおける非ゼロ（つまり論理レベル「１」）ビットの数に依存してｎビットデータＤ_ｎを符号化する。

最初に、データマスク信号（ｄｍ）が、アサートされた（この例では「１」または論理ハイ）かどうかが決定される２０２。データマスク信号（ｄｍ）がアサートされた場合に、ｎビットデータＤ_ｎは、次のように符号化される。すなわち、ｎ＋１ビット符号化データ［ＤＢＩ、ＤＱ_ｎ］が、マスク信号をメモリ装置１０４に示す所定の（ｎ＋１）ビットデータパターン（ＤＱＭ）であるように、符号化される。また、修正データマスク信号（ＤＭ）は、「１」または論理ハイに設定される。他方で、データマスク信号（ｄｍ）がアサートされない場合（「０」または論理ロー）に、ｎビットデータＤ_ｎが、ＤＢＩ符号化されるときに所定の閾値より低いハミング重みを有するかどうかがさらに決定される２０６。換言すれば、ステップ２０６において、非符号化ｎビットデータＤ_ｎが、第１の所定の閾値より低いかまたは第２の所定の閾値より高いハミング重みを有するかどうかがさらに決定される。例えばＤ_ｎが８ビットデータの場合に、ハミング重みの閾値３は、次のように用いてもよい。すなわち、８ビットデータＤ_ｎが、ＤＢＩ符号化されるときに４未満のハミング重み（つまり、ＤＢＩ符号化Ｄ_ｎのＨＷが０、１、２、または３である）を有する場合に、つまり非符号化８ビットデータＤ_ｎが、４未満（つまり、非符号化Ｄ_ｎのＨＷが０、１、２、もしくは３である）かまたは５より高い（つまり、非符号化Ｄ_ｎのＨＷが６、７、もしくは８である）のハミング重みを有する場合に、８ビットデータＤ_ｎが低ハミング重みデータと見なされるように用いてもよい。

ステップ２０６において、ＤＢＩ符号化ｎビットデータＤ_ｎが、低ハミング重みデータではない場合には、ｎビットデータＤ_ｎは、ｎ＋１ビット符号化データ［ＤＢＩ、ＤＱ_ｎ］がＤＢＩ符号化されるように、符号化される。例えば、ｎビットデータＤ_ｎが８ビットデータであり、かつ４のハミング重みを有する場合に、データビットの反転は発生せず、ＤＢＩビットはアサートされない（すなわち論理ロー）。他方で、８ビットデータＤ_ｎが５のハミング重みを有する場合には、データビットの反転が発生し、ＤＢＩビットはアサートされる（すなわち、論理ハイ）。したがって、８ビット入力データＤ_ｎに関して、ステップ２１０においてＤＢＩ符号化を用いるｎ＋１ビット符号化データ［ＤＢＩ、ＤＱ_ｎ］は、４だけのハミング重みを有する。また、修正データマスク信号（ＤＭ）は、ステップ２１０でアサートされない（「０」または論理ロー）。

他方で、ｎビットＤＢＩ符号化データＤ_ｎが、ステップ２０６において低ハミング重みデータである場合には、ｎビットデータＤ_ｎは、非ＤＢＩ符号化方式を用いて符号化される。いくつかの実施形態において、ｎ＋１ビット符号化データ［ＤＢＩ、ＤＱ_ｎ］の全てまたは大部分は、非低ハミング重みデータであるように符号化される。例えばｎビットデータＤ_ｎが、８ビットデータである場合に、８ビットデータＤ_ｎは、４のハミング重みを有する９ビット符号化データ［ＤＢＩ、ＤＱ_ｎ］のほとんど（２５２）、および３のハミング重みを有する９ビット符号化データ［ＤＢＩ、ＤＱ_ｎ］の単にいくつか（４）に帰着する非ＤＢＩ符号化方式で符号化される。また、ｎ＋１ビット符号化データ［ＤＢＩ、ＤＱ_ｎ］を符号化するために非ＤＢＩ符号化方式が用いられたことをメモリ装置１０４に示すために、たとえオリジナルデータマスク信号（ｄｍ）がアサートされない場合であっても、修正データマスク信号（ＤＭ）はアサートされる（「１」または論理ハイ）。したがって、修正データマスク信号（ＤＭ）は、ｎ＋１ビット符号化データ［ＤＢＩ、ＤＱ_ｎ］を符号化するためにＤＢＩ符号化または非ＤＢＩ符号化が用いられたかどうかをメモリ装置１０４に示すために用いられる。図２の実施形態における符号化方式は、ＳＳＯノイズを著しく低減する。なぜなら、符号化データ［ＤＢＩ、ＤＱ_ｎ］のハミング重みが、小さな変動範囲（例えば、８ビットデータＤ_ｎの例で３または４のハミング重み）に制限されるからである。

以下の表１は、図２に示すような実施形態に従って８ビット入力データＤ_ｎを９ビット符号化データ［ＤＢＩ、ＤＱ_ｎ］に符号化するために使用可能な組み合わせ論理の例を示す。表１に示す組み合わせ論理は、単に例示的であり、他の組み合わせ論理を用いて、図２に示すような符号化を実行してもよい。

上記の表１から分かるように、データマスク信号（ｄｍ）がアサートされた場合に、符号化データ［ＤＢＩ、ＤＱ_ｎ］は、ＤＱＭ（１１１００００００）である。他方で、データマスク信号（ｄｍ）がアサートされない場合に、４または５のハミング重みを備えたデータＤ_ｎは、ＤＢＩを用いて、次のように符号化される。すなわち、４のハミング重みを備えたデータＤ_ｎのデータビットが反転されず、かつＤＢＩビットが０に設定され、一方で５のハミング重みを備えたデータＤ_ｎのデータビットが反転され、かつＤＢＩビットが１に設定されるように、符号化される。ＤＢＩ符号化データ［ＤＢＩ、ＤＱ_ｎ］は、４だけのハミング重みを有する。また、データマスク信号（ｄｍ）がアサートされない場合に、０、１、２もしくは３（４未満）、または６、７もしくは８（５より大きい）のハミング重みを備えたデータＤ_ｎは、上記で表１に示すように、符号化データ［ＤＢＩ、ＤＱ_ｎ］のハミング重みを３または４のハミング重みに制限する、非ＤＢＩ符号化方式を用いて符号化される。

より具体的には、表１に示すように、０のＨＷを備えた００００００００の形をした８ビットデータパターンは、３のＨＷを備えた９ビット符号化データパターン１０１０１００００に符号化される。１のＨＷを備えたｘ_７ｘ_６ｘ_５ｘ_４００００の形をした８ビットデータは、４のＨＷを備えた

の形をした９ビットデータに符号化され、１のＨＷを備えた００００ｘ_３ｘ_２ｘ_１ｘ_０の形をした８ビットデータパターンは、４のＨＷを備えた

の形をした９ビット符号化データパターンに符号化され、ここで、ｘ_ｎは、８ビットデータパターンの最下位ビットからｎ番目のビットであり、

は、ｘ_ｎの補数である。２のＨＷを備えた００ｘ_５ｘ_４ｘ_３ｘ_２ｘ_１ｘ_０の形をした８ビットデータパターンは、４のＨＷを備えた０１１ｘ_５ｘ_４ｘ_３ｘ_２ｘ_１ｘ_０の形をした９ビット符号化データパターンに符号化され、２のＨＷを備えた０１ｘ_５ｘ_４ｘ_３ｘ_２ｘ_１ｘ_０の形をした８ビットデータパターンは、４のＨＷを備えた０１０１０ｙ_３ｙ_２ｙ_１ｙ_０の形をした９ビット符号化データパターンに符号化され、２のＨＷを備えた１０ｘ_５ｘ_４ｘ_３ｘ_２ｘ_１ｘ_０の形をした８ビットデータパターンは、４のＨＷを備えた０１００１ｙ_３ｙ_２ｙ_１ｙ_０の形をした９ビット符号化データパターンに符号化され、２のＨＷを備えた１１ｘ_５ｘ_４ｘ_３ｘ_２ｘ_１ｘ_０の形をした８ビットデータパターンは、３のＨＷを備えた９ビット符号化データパターン０１００１０００１に符号化され、ここで、ｘ_ｎは、８ビットデータパターンの最下位ビットからｎ番目のビットであり、ｙ_３＝ｘ_５＋ｘ_２＋ｘ_０であり、ｙ_２＝ｘ_５＋ｘ_４＋ｘ_１であり、ｙ_１＝ｘ_４＋ｘ_３＋ｘ_０であり、ｙ_０＝ｘ_３＋ｘ_２＋ｘ_１であり、＋は、ＯＲ演算である。

別の例に関して、３のＨＷを備えたｘ_７ｘ_６ｘ_５ｘ_４ｘ_３ｘ_２ｘ_１ｘ_０の形をした８ビットデータパターンは、４のＨＷを備えた１ｘ_７ｘ_６ｘ_５ｘ_４ｘ_３ｘ_２ｘ_１ｘ_０の形をした９ビット符号化データパターンに符号化され、ここで、ｘ_ｎは、８ビットデータパターンの最下位ビットからｎ番目のビットである。４のＨＷを備えたｘ_７ｘ_６ｘ_５ｘ_４ｘ_３ｘ_２ｘ_１ｘ_０の形をした８ビットデータパターンは、４のＨＷを備えた９ビット符号化データパターン０ｘ_７ｘ_６ｘ_５ｘ_４ｘ_３ｘ_２ｘ_１ｘ_０にＤＢＩ符号化され、ここで、ｘ_ｎは、８ビットデータパターンの最下位ビットからｎ番目のビットである。５のＨＷを備えたｘ_７ｘ_６ｘ_５ｘ_４ｘ_３ｘ_２ｘ_１ｘ_０の形をした８ビットデータパターンも、４のＨＷを備えた

の形をした９ビット符号化データパターンに同様にＤＢＩ符号化され、ここで、ｘ_ｎは、８ビットデータパターンの最下位ビットからｎ番目のビットであり、

は、ｘの補数（反転）である。

さらに別の例に関して、６のＨＷを備えた１１ｘ_５ｘ_４ｘ_３ｘ_２ｘ_１ｘ_０の形をした８ビットデータパターンは、４のＨＷを備えた０００ｘ_５ｘ_４ｘ_３ｘ_２ｘ_１ｘ_０の形をした９ビット符号化データパターンに符号化され、６のＨＷを備えた１０ｘ_５ｘ_４ｘ_３ｘ_２ｘ_１ｘ_０の形をした８ビットデータパターンは、４のＨＷを備えた９ビット符号化データパターン００１０１ｚ_３ｚ_２ｚ_１ｚ_０に符号化され、６のＨＷを備えた０１ｘ_５ｘ_４ｘ_３ｘ_２ｘ_１ｘ_０の形をした８ビットデータパターンは、４のＨＷを備えた９ビット符号化データパターン００１１０ｚ_３ｚ_２ｚ_１ｚ_０に符号化され、６のＨＷを備えた００ｘ_５ｘ_４ｘ_３ｘ_２ｘ_１ｘ_０の形をした８ビットデータパターンは、３のＨＷを備えた９ビット符号化データパターン００１１００００１に符号化され、ここで、ｘ_ｎは、８ビットデータパターンの最下位ビットからｎ番目のビットであり、

であり、

であり、

であり、

であり、

は、ｘ_ｎの補数であり、「＋」はＯＲ演算である。７のＨＷを備えたｘ_７ｘ_６ｘ_５ｘ_４１１１１の形をした８ビットデータパターンは、４のＨＷを備えた

の形をした９ビット符号化データパターンに符号化され、７のＨＷを備えた１１１１ｘ_３ｘ_２ｘ_１ｘ_０の形をした８ビットデータパターンは、４のＨＷを備えた

の形をした９ビット符号化データパターンに符号化され、ここで、ｘ_ｎは、８ビットデータパターンの最下位ビットからｎ番目のビットであり、

は、ｘ_ｎ補数である。さらに別の例に関して、８のＨＷを備えた８ビットデータパターン１１１１１１１１は、３のＨＷを備えた９ビット符号化データパターン１１０１０００００に符号化される。また、ＤＱＭデータパターンは、１１１００００００に設定される。

メモリコントローラ１０２からメモリ装置１０４に送信されるｎビットデータＤ_ｎは、上記の例では８ビットデータであると仮定されているが、ここにおける８ビットデータの使用は、単に例示的である。したがって、本明細書で説明する符号化方式は、メモリコントローラ１０２からメモリ装置１０４に送信される任意のビット数のデータで使用し得る。上記の表１に示すものなど、８ビット非符号化データと９ビット符号化データとの間のマッピングは、予め決定し、メモリコントローラ１０２上のＬＵＴ（図示せず）に記憶してもよい。そのようにすれば、本明細書で説明する実施形態よるデータの符号化は、迅速に実行可能である。

図３は、一実施形態に従って、エンコーダ回路の一例を示す。図３のエンコーダ回路は、図２に関連して上記したような符号化方式を実行するように構成された回路の一例であるが、図２の符号化方式を実行する同じ機能を備えた異なる回路構成が利用可能である。エンコーダ１０６には、ＤＢＩエンコーダ３０２、非ＤＢＩエンコーダ３０４、ＡＮＤゲート３１２、ＯＲゲート３１４、およびマルチプレクサ３０８、３１０が含まれる。例えば上記で表１に示したように、ＤＢＩエンコーダ３０２は、図２のステップ２１０に関して上記したように入力データＤ_ｎに対してＤＢＩ符号化を行うように構成され、非ＤＢＩエンコーダ３０４は、図２のステップ２０８に関して上記したように入力データＤ_ｎに対して非ＤＢＩ符号化を行うように構成される。モード信号１１６は、本明細書における実施形態（図２）による符号化方式を用いるべきか（モード１１６がアサートされた場合）、または（マスキング情報の使用に依存しない）ＤＢＩ符号化を用いるべきか（モード１１６がアサートされない場合）どうかをエンコーダ１１６に示すために用いられる。図２の符号化方式のここでの実例のために、モード信号１１６は、アサートされると仮定される（論理ハイ）。

エンコーダ回路１０６の動作を見ると、データマスク信号（ｄｍ）３１２がアサートされた場合（「１」または論理ハイ）に、ＯＲゲート３１４から出力される修正データマスク信号ＤＭ３２６もまた、「１」または論理ハイである。さらに、データマスク信号（ｄｍ）３１２はまた、マルチプレクサ３１０に、その出力３１６として所定のビットパターンＤＱＭ３２３を選択させる。

他方で、データマスク信号（ｄｍ）３１２がアサートされない場合（「０」または論理ロー）に、マルチプレクサ３１０は、その符号化データ［ＤＢＩ、ＤＱｎ］としてマルチプレクサ３０８の出力３２２を選択する。マルチプレクサ３０８の出力３２２は、ＡＮＤゲート３１２の出力３２４に従って選択された、ＤＢＩエンコーダ３０２の出力３１８または非ＤＢＩエンコーダ３０４の出力３２０のいずれかである。この点において、ＤＢＩエンコーダ３０２には、入力データＤ_ｎが、ＤＢＩエンコーダ３０２によってＤＢＩ符号化される場合に所定の閾値より低いハミング重みを有するかどうかを決定するように構成された論理（図示せず）が含まれる。換言すれば、ＤＢＩエンコーダ３０２はまた、非符号化ｎビットデータＤ_ｎが、第１の所定の閾値より低いかまたは第２の所定の閾値より高いハミング重みを有するかどうかを決定するように構成される。入力データＤ_ｎが、ＤＢＩエンコーダ３０２によってＤＢＩ符号化されるときに所定の閾値より低いハミング重みを有する場合には、ＤＢＩエンコーダ３０２は、論理ハイ（「１」）であるように低ＨＷ信号３０６を生成するが、しかしそうでなければ論理ロー（「０」）であるように低ＨＷ信号３０６を生成する。

モード信号１１６が論理ハイであるように設定されるので、ＡＮＤゲート３１２の出力３２４は、入力データＤ_ｎが、ＤＢＩエンコーダ３０２によってＤＢＩ符号化されるときに、所定の閾値より低いハミング重みを有し、かつしたがって低ＨＷ信号３０６がアサートされた場合には、論理ハイになる。その結果、マルチプレクサ３０８は、その出力３２２として非ＤＢＩエンコーダ３０４の出力３２０を選択する。さらにＯＲゲート３１４の出力３２６もまた、たとえオリジナルデータマスク信号ｄｍ３１２がアサートされなくても、論理ハイ（修正データマスク信号ＤＭ＝１）になる。したがって、論理ハイにおける修正データマスク信号ＤＭ３２６は、入力データＤ_ｎを符号化するために非ＤＢＩ符号化が用いられたことをメモリ装置１０４に示すことができる。

他方で、ＡＮＤゲート３１２の出力３２４は、入力データＤ_ｎが、ＤＢＩエンコーダ３０２によってＤＢＩ符号化されるとき所定の閾値以上のハミング重みを有し、かつしたがって低ＨＷ信号３０６がアサートされない場合には、論理ローになる。その結果、マルチプレクサ３０８は、その出力３２２としてＤＢＩエンコーダ３０２の出力３１８を選択する。さらに、ＯＲゲート３１４の出力３２６もまた、オリジナルデータマスク信号（ｄｍ）３１２がアサートされない場合に、論理ロー（修正データマスク信号ＤＭ＝０）になる。したがって、論理ローにおける修正データマスク信号ＤＭ３２６は、入力データＤ_ｎを符号化するためにＤＢＩ符号化が用いられたことをメモリ装置１０４に示すことができる。

最後に、モード信号１１６が論理ロー（「０」）である場合に、ＡＮＤゲート３１２の出力３２４は、低ＨＷ信号３０６にかかわらず常に論理ローである。したがって、ＯＲゲート３１４から出力される修正データマスク信号（ＤＭ）３２６は、オリジナルデータマスク信号（ｄｍ）３１２に従い、マルチプレクサ３０８は、ＤＢＩエンコーダ３０２の出力３１８を常に選択する。したがって、オリジナルデータマスク信号（ｄｍ）３１２がアサートされない場合に、マルチプレクサ３１０は、マルチプレクサ３０８の出力３２２を選択するが、それは、常にＤＢＩエンコーダの出力３１８であり、入力データＤ_ｎのハミング重みにかかわらずＤＢＩ符号化に帰着する。オリジナルデータマスク信号（ｄｍ）３１２がアサートされた場合に、マルチプレクサ３１０は、マスク信号をメモリ装置１０４に示すためにＤＱＭ信号を選択する。したがって、モード信号１１６が論理ローである場合に、エンコーダ１０６は、（マスキング情報の使用に依存しない）ＤＢＩ符号化を実行し、したがってエンコーダ１０６は、従来のＤＢＩ符号化方式と完全に後方互換性がある。例えば、モード信号１１６は、プログラム可能な構成レジスタに値として記憶するか、またはヒューズもしくは金属マスクによって配線接続するなどしてもよい。

図４は、一実施形態に従って、データを復号化する方法を示す流れ図である。図４の実施形態における復号化方式は、図２に関連して上記したような符号化方式に従い、ＤＢＩ符号化および非ＤＢＩ符号化の組み合わせを用いて符号化されたデータ［ＤＢＩ、ＤＱ_ｎ］を復号化するために用いられる。

最初に、修正データマスク信号（ＤＭ）がアサートされた（「１」または論理ハイ）かどうかが決定される４０２。修正データマスク信号（ＤＭ）がアサートされない場合に、それは、データ［ＤＢＩ、ＤＱ_ｎ］が、ＤＢＩ符号化されたことを意味する（図２のステップ２１０）。したがって、データ［ＤＢＩ、ＤＱ_ｎ］は、ＤＢＩを用いて復号化され、データマスク信号（ｄｍ）は、復号化データＤ_ｎを無視すべきでないことを示すために「０」に設定される。他方で、修正データマスク（ＤＭ）信号がアサートされない場合に、符号化データ［ＤＢＩ、ＤＱ_ｎ］が所定のデータパターンＤＱＭと一致するかどうかがさらに決定される４０６。

符号化データ［ＤＢＩ、ＤＱ_ｎ］が、所定のデータパターンＤＱＭと一致する場合に、それは、オリジナルデータマスク信号（ｄｍ）がアサートされたことを意味する（図２のステップ２０４）。したがって、データマスク信号（ｄｍ）は、符号化データＤＱ_ｎを無視すべきことを示すために「１」に設定され、ＤＱ_ｎは、メモリ装置１０４によって無視される。他方で、符号化データ［ＤＢＩ、ＤＱ_ｎ］が所定のデータパターンＤＱＭと一致しない場合に、それは、データ［ＤＢＩ、ＤＱ_ｎ］が非ＤＢＩ符号化を用いて符号化されたを意味する（図２のステップ２０８）。したがって、データ［ＤＢＩ、ＤＱ_ｎ］は、非ＤＢＩ復号化を用いて復号化され、データマスク信号（ｄｍ）は「０」に設定される。

データ［ＤＢＩ、ＤＱ_ｎ］の復号化が、データＤＱ_ｎを符号化するために用いられる組み合わせ論理を単に反転させることによって実行可能であることに留意されたい。例えば８ビットデータＤＱ_ｎが、表１に示す組み合わせ論理を用いて９ビットデータ［ＤＢＩ、ＤＱ_ｎ］に符号化される場合に、９ビットデータ［ＤＢＩ、ＤＱ_ｎ］は、表１に示す組み合わせ論理を単に反転させることによって復号化し、８ビットデータＤＱ_ｎを回復することができる。例えば、４のＨＷを備えた

の形をした９ビットデータは、１のＨＷを備えた８ビットデータｘ_７ｘ_６ｘ_５ｘ_４００００に復号化することができる。復号化用に組み合わせ論理を反転させる多数の他の例が、表１から明白である。いくつかの実施形態において、論理のかかる反転マッピングもまた予め決定してＬＵＴに記憶してもよい。

図５は、一実施形態によるデコーダ回路の一例を示す。図５のデコーダ回路は、図４に関連して上記したような復号化方式を実行するように構成された回路の一例であるが、図４の復号化方式を実行する同じ機能を備えた異なる回路構成が利用可能である。デコーダ１１２には、ＤＢＩデコーダ５０２、非ＤＢＩデコーダ５０４、ＡＮＤゲート５０６、５３０、ＯＲゲート５２６、コンパレータ５１４、およびマルチプレクサ５１０が含まれる。ＤＢＩデコーダ５０２は、図５のステップ４０４で上記したように、符号化データ［ＤＢＩ、ＤＱ_ｎ］に対してＤＢＩ復号化を行うように構成され、非ＤＢＩエンコーダ５０４は、図４のステップ４１０で上記したように、符号化データ［ＤＢＩ、ＤＱ_ｎ］に対して非ＤＢＩ復号化を行うように構成される。モード信号５１６は、本明細書における実施形態による復号化方式（図４）を用いるべきか（モード信号５１６がアサートされた場合に）、または（マスキング情報の使用に依存しない）ＤＢＩ復号化を用いるべきか（モード信号５１６がアサートされない場合）どうかをデコーダ１１２に示すために用いられる。図４の復号化方式のここでの実例のために、モード信号５１６は、アサートされると仮定される（論理ハイ）。

デコーダ回路１１２の動作を見ると、修正データマスク信号（ＤＭ）５１２がアサートされない場合（「０」または論理ロー）に、それは、データ［ＤＢＩ、ＤＱ_ｎ］が、ＤＢＩ符号化されたことを意味する（図２のステップ２１０）。したがって、ＡＮＤゲート５３０から出力されるデータマスク信号（ｄｍ）５３２は、論理ロー（「０」）に設定される。さらに、ＡＮＤゲート５０６の出力５０８もまた、論理ローであり、それによって、マルチプレクサ５１０に、その出力ＤＱ_ｎ５２２としてＤＢＩデコーダ５０２の出力５１８を選択させる。したがって、データ［ＤＢＩ、ＤＱ_ｎ］は、ＤＢＩを用いて復号化される（図４のステップ４０４）。

修正データマスク信号（ＤＭ）５１２がアサートされた場合（「１」または論理ハイ）に、ＡＮＤゲート５３０の出力データマスク信号（ｄｍ）５３２は、コンパレータ５１２の出力５２４が論理ハイである場合、すなわち、図４のステップ４０６におけるように、符号化データ［ＤＢＩ、ＤＱ_ｎ］が所定のデータパターンＤＱＭと一致する場合に、論理ハイである。データマスク信号（ｄｍ）５３２が論理ハイある場合に、符号化データは無視される（図４のステップ４０８）。

他方で、コンパレータ５１２の出力５２４が論理ローである場合（すなわち、符号化データ［ＤＢＩ、ＤＱＮ］が所定のデータパターンＤＱＭと一致しない場合）に、ＯＲゲート５２８の出力５２８もまた論理ロー（「０」）であり、したがってＡＮＤゲート５３０から出力されるデータマスク信号（ｄｍ）５３２もまた、論理ローに設定される。さらに、ＡＮＤゲート５０６の出力５０８はまた、論理ハイであり、それによって、マルチプレクサ５１０に、その出力ＤＱ_ｎ５２２として非ＤＢＩデコーダ５０４の出力５２０を選択させる。したがって、データ［ＤＢＩ、ＤＱ_ｎ］は、非ＤＢＩ復号化を用いて復号化される（図４のステップ４１０）。

最後に、モード信号５１６が論理ロー（「０」）である場合に、ＡＮＤゲート５０６の出力５０８もまた、修正データマスク信号（ＤＭ）５１２の状態にかかわらず常に論理ローであり、それによって、マルチプレクサ５１０に、その出力ＤＱ_ｎ５２２としてＤＢＩデコーダ５０２の出力５１８を常に選択させる。さらに、ＯＲゲート５２６の出力５２８は、モード信号５１６が論理ローである場合には常に論理ハイであり、したがって、ＡＮＤゲート５３０から出力されるデータマスク信号（ｄｍ）５３２は、修正データマスク信号（ＤＭ）５１２の状態に従う。したがって、データ［ＤＢＩ、ＤＱ_ｎ］は、モード信号５１６がアサートされない場合に、常にＤＢＩ復号化を用いて復号化される。換言すれば、モード信号５１６が論理ローにある場合に、デコーダ１１２は、（マスキング情報の使用に依存しない）ＤＢＩ復号化を実行し、したがって、デコーダ１１２は、従来のＤＢＩ復号化方式と完全に後方互換性がある。例えば、モード信号５１６は、プログラム可能な構成レジスタに値として記憶するか、またはヒューズもしくは金属マスクによって配線接続するなどしてもよい。

本明細書で説明する実施形態による符号化技術を用いれば、ＤＢＩなどの従来の符号化方法と比較して、ＳＳＮを著しく低減することができ、電源から引き出されるＡＣ電流もまた、著しく低減することが可能である。これは、図６Ａおよび６Ｂに関連して、より詳細に説明する。図６Ａは、８ビット非符号化データおよびＤＢＩビットを含む９ビットデータに存在するハミング重み（ＨＷ）を示し、図６Ｂは、一実施形態によって符号化されたＤＢＩビットおよび８ビット符号化データを含む９ビット符号化データに存在するハミング重みを示す。

図６Ａを参照すると、ＨＷヒストグラムは、ＤＢＩ（１ビット）および８ビット非符号化データを含む９ビットデータにおけるＨＷの分布、ならびにかかる非符号化９ビットデータが従来のＤＢＩを用いて符号化された場合のＨＷヒストグラム６０２を示す（［ＤＢＩ＋８ビットＤＢＩ符号化データ］）。９ビット並列非符号化データの可能なデータパターン（２^９）の間には、ＨＷ＝０の１つのデータパターンと、ＨＷ＝１の９つのデータパターンと、ＨＷ＝２の３６のデータパターンと、ＨＷ＝３の８４のデータパターンと、ＨＷ＝４の１２６のデータパターンと、ＨＷ＝５の１２６のデータパターンと、ＨＷ＝６の８４のデータパターンと、ＨＷ＝７の３６のデータパターンと、ＨＷ＝８の９つのデータパターンと、ＨＷ＝９の１つのデータパターンと、が存在する。したがって、９ビット非符号化データパターンにおけるＨＷの最大可能変動は、９（ＨＷ＝０〜ＨＷ＝９）であり、これは、符号化されずに送信された場合には、著しいＳＳＮに帰着する。

やはり図６Ａを参照すると、ＨＷヒストグラム６０２は、かかる８ビットデータがＤＢＩを用いて符号化された場合（［ＤＢＩ＋８ビットＤＢＩ符号化データ］）に、ハミング重み０〜４だけが存在するだろうということを示す。なぜなら、ハミング重み５〜８を備えたデータが反転されることになるからである。９ビット並列符号化データの可能なデータパターン（２^８）の間で、ＨＷ＝０の１つのデータパターンと、ＨＷ＝１の９つのデータパターンと、ＨＷ＝２の３６のデータパターンと、ＨＷ＝３の８４のデータパターンと、ＨＷ＝４の１２８のデータパターンと、が存在する。したがって、９ビットＤＢＩ符号化データパターンにおけるＨＷの最大可能変動は、４（ＨＷ＝０〜ＨＷ＝４）であり、これは、データが符号化されずに送信された場合と比較して、ＳＳＮの低減に帰着する。

図６Ｂを参照すると、ＨＷヒストグラム６５２は、図２に関連して上記したような組み合わせデータマスクおよびＤＢＩ符号化方式に従って符号化された９ビットデータ（［ＤＢＩ＋８ビット符号化データ］）におけるＨＷの分布を示す。９ビット並列符号化データの可能なデータパターン（２^８）の間で、（ＤＱＭパターンを含む）ＨＷ＝３の５つのデータパターンおよびＨＷ＝４の２５２のデータパターンが存在する。したがって、９ビットデータパターンにおけるＨＷの最大可能変動は、たった１（ＨＷ＝３〜ＨＷ＝４）であり、これは、データが、符号化されずにかまたは従来的にＤＢＩ符号化されて送信された場合のＳＳＮと比較して、ＳＳＮの著しい低減に帰着する。

これらの利点は、以下の表２に、より具体的に示されているが、表２は、データＤ_ｎが符号化されずに送信される場合に引き出される電源電流Ｉｄｄを基準（１００％）として参照しながら、データＤ_ｎが、符号化されずに送信された場合、従来的にＤＢＩ符号化されて送信された場合、および本明細書の実施形態に従って組み合わせＤＭ／ＤＢＩで符号化された場合に、送信機（Ｔｘ）１０８（図１）によって引き出されることになる電流（Ｉｄｄ）を示す。

上記の表２に示すように、平均ＤＣ電源電流Ｉｄｄは、本明細書で説明する組み合わせＤＭ／ＤＢＩ符号化方式が用いられる場合に、従来のＤＢＩ符号化と比較してわずかに（４０％から４５％に）増加する。その理由は、多数の符号化データパターンが、高ハミング重み（ＨＷ＝４）に集中され、それによって、電源（図示せず）から引き出される平均ＤＣ電流Ｉｄｄを増加させるからである。他方で、電源から引き出されるＡＣ電源電流は、本明細書で説明する実施形態による組み合わせＤＭ／ＤＢＩ符号化方式が用いられる場合に、従来のＤＢＩ符号化と比較して、ＡＣピークツーピーク電源電流Ｉｄｄに関して５０％から２５％に、およびＡＣ ｒｍｓ（二乗平均平方根）値に関して６１％から１３％に劇的に低減される。したがって、ＳＳＯノイズは、本明細書で説明する実施形態による組み合わせＤＭ／ＤＢＩ符号化方式を用いる場合に、劇的に低減することができる。

この開示を読めば、当業者は、本開示の開示された原理を介して、ＳＳＯノイズを低減するようにデータを符号化するためのさらなる追加的な代替構造および機能設計を理解されよう。したがって、本開示の特定の実施形態および適用例を図示し説明したが、本開示が、本明細書で開示する構造およびコンポーネントに正確に限定されるわけではないことを理解されたい。当業者に明らかであろう様々な修正、改変および変更が、添付の特許請求の範囲に定義されるような本開示の趣旨および範囲から逸脱せずに、本明細書で開示される本開示の方法および装置の配置、動作および詳細においてなし得る。

Claims (19)

1. 回路であって、
   データおよびデータマスク信号を受信するように、かつ符号化データを生成するように構成されたエンコーダであって、第１の状態における前記データマスク信号が、前記回路から別の回路に送信された前記データを無視すべきことを示し、第２の状態における前記データマスク信号が、前記回路から前記別の回路に送信された前記データを無視すべきでないことを示し、前記エンコーダが、前記データマスク信号が前記第２の状態であることに応じて、データバス反転を用いて前記データの第１のサブセットを符号化し、データバス反転とは異なって前記データの第２のサブセットを符号化して、前記符号化データを生成する、エンコーダと、
   前記符号化データを通信リンクを通じて送信するように構成された送信機と、
   を含み、
   前記エンコーダが、前記データマスク信号が前記第１の状態であることに応じて、所定のビットパターンを生成するようにさらに構成され、
   前記エンコーダが修正データマスク信号を生成するようにさらに構成され、前記修正データマスク信号が、前記データマスク信号が前記第１の状態であるかまたは前記エンコーダがデータバス反転とは異なって前記データの前記第２のサブセットを符号化することに応じて、前記第１の状態である、回路。
2. 前記修正データマスク信号が、前記データマスク信号が前記第２の状態であることに応じて前記第２の状態であり、前記エンコーダが、データバス反転を用いて前記データの前記第１のサブセットを符号化する、請求項１に記載の回路。
3. 前記送信機が、前記符号化データと共に前記修正データマスク信号を送信するようにさらに構成される、請求項２に記載の回路。
4. 前記データの前記第２のサブセットが、第１の所定の閾値より低いか、または第２の所定の閾値より高いハミング重みを有し、前記第２の所定の閾値が前記第１の所定の閾値より高い、請求項１に記載の回路。
5. 前記受信データが８ビットを有し、前記符号化データが、３または４に制限されたハミング重みを備えた９ビットを有する、請求項１に記載の回路。
6. 回路であって、
   通信リンクを通じて別の回路から符号化データおよび修正データマスク信号を受信するように構成された受信機と、
   前記符号化データおよび前記修正データマスク信号を復号化して、データおよびデータマスク信号を生成するように構成されたデコーダであって、第１の状態における前記データマスク信号が、前記別の回路から前記回路に送信された前記データを無視すべきことを示し、第２の状態における前記データマスク信号が、前記別の回路から前記回路に送信された前記データを無視すべきでないことを示すデコーダと、
   前記修正データマスク信号が前記第２の状態であることに応じ、データバス反転を用いて前記符号化データの第１のサブセットを復号化して前記データを生成する前記デコーダと、
   前記修正データマスク信号が前記第１の状態であることに応じ、データバス反転とは異なって前記符号化データの第２のサブセットを復号化して前記データを生成する前記デコーダと、
   を含む回路。
7. 前記修正データマスク信号が前記第１の状態であり、かつ前記符号化データが所定のビットパターンに対応することに応じて、前記デコーダが、前記第１の状態にある前記データマスク信号を生成するようにさらに構成される、請求項６に記載の回路。
8. 前記修正データマスク信号が前記第１の状態であり、かつ前記符号化データが前記所定のビットパターンに対応しないことに応じて、前記デコーダが、データバス反転とは異なって前記符号化データの前記第２のサブセットを復号化して、前記データを生成するように構成される、請求項７に記載の回路。
9. 前記符号化データが、３または４に制限されたハミング重みを備えた９ビットを有し、前記データが８ビットを有する、請求項６に記載の回路。
10. 第１の回路において、データを第２の回路に送信する方法であって、
    データおよびデータマスク信号を受信することであって、第１の状態における前記データマスク信号が、前記第１の回路から前記第２の回路に送信された前記データを無視すべきことを示し、第２の状態における前記データマスク信号が、前記第１の回路から前記第２の回路に送信された前記データを無視すべきでないことを示すこと、
    前記データマスク信号が前記第２の状態であることに応じ、データバス反転を用いて前記データの第１のサブセットを、かつデータバス反転とは異なって前記データの第２のサブセットを符号化して、符号化データを生成すること、および、
    通信リンクを通じて前記符号化データを前記第２の回路に送信すること、
    を含み、
    前記データマスク信号が前記第１の状態であることに応じて、所定のビットパターンを生成すること、
    前記通信リンクを通じて前記所定のビットパターンを前記第２の回路に送信すること、
    をさらに含み、
    修正データマスク信号を生成することであって、前記データマスク信号が前記第１の状態であるか、または前記データの前記第２のサブセットがデータバス反転とは異なって符号化されることに応じて、前記修正データマスク信号が前記第１の状態であることをさらに含む、方法。
11. 前記データマスク信号が前記第２の状態であり、かつ前記データの前記第１のサブセットがデータバス反転を用いて符号化されることに応じて、前記修正データマスク信号が、前記第１の状態で生成される、請求項１０に記載の方法。
12. 前記通信リンクを通じて、前記符号化データと共に前記修正データマスク信号を前記第２の回路に送信することをさらに含む、請求項１１に記載の方法。
13. 前記データの前記第２のサブセットが、第１の所定の閾値より低いか、または第２の所定の閾値より高いハミング重みを有し、前記第２の所定の閾値が前記第１の所定の閾値より高い、請求項１０に記載の方法。
14. 前記受信データが８ビットを有し、前記符号化データが、３または４に制限されたハミング重みを備えた９ビットを有する、請求項１０に記載の方法。
15. 第１の回路において、第２の回路からデータを受信する方法であって、
    通信リンクを通じて前記第２の回路から符号化データおよび修正データマスク信号を受信すること、
    前記符号化データおよび前記修正データマスク信号を復号化して、データおよびデータマスク信号を生成することであって、第１の状態における前記データマスク信号が、前記第２の回路から前記第１の回路に送信された前記データを無視すべきことを示し、第２の状態における前記データマスク信号が、前記第２の回路から前記第１の回路に送信された前記データを無視すべきでないことを示すこと、
    前記修正データマスク信号が前記第２の状態であることに応じ、前記符号化データの第１のサブセットが、データバス反転を用いて復号化されて前記データを生成すること、および、
    前記修正データマスク信号が前記第１の状態であることに応じ、前記符号化データの第２のサブセットが、データバス反転とは異なって復号化されて前記データを生成すること、
    を含む方法。
16. 前記修正データマスク信号が前記第１の状態であり、かつ前記符号化データが所定のビットパターンに対応することに応じて、前記第１の状態の前記データマスク信号を生成することをさらに含む、請求項１５に記載の方法。
17. 前記修正データマスク信号が前記第１の状態であり、かつ前記符号化データが前記所定のビットパターンに対応しないことに応じて、前記符号化データの前記第２のサブセットが、データバス反転とは異なって復号化されて前記データを生成する、請求項１６に記載の方法。
18. 前記符号化データが、３または４に制限されたハミング重みを備えた９ビットを有し、前記データが８ビットを有する、請求項１５に記載の方法。
19. 第１の回路であって、
    データおよびデータマスク信号を受信するように、かつ符号化データを生成するように構成されたエンコーダであって、第１の状態における前記データマスク信号が、前記第１の回路から第２の回路に送信された前記データを無視すべきことを示し、第２の状態における前記データマスク信号が、前記第１の回路から前記第２の回路に送信された前記データを無視すべきでないことを示し、前記エンコーダが、前記データマスク信号が前記第２の状態であることに応じて、データバス反転を用いて前記データの第１のサブセットを符号化し、かつデータバス反転とは異なって前記データの第２のサブセットを符号化して前記符号化データを生成するエンコーダを含む第１の回路と、
    前記第１の回路から前記符号化データおよび前記修正データマスク信号を受信し、かつ前記符号化データおよび前記修正データマスク信号を復号化して、前記データおよび前記データマスク信号を生成するように構成された第２の回路と、
    前記第１の回路と前記第２の回路との間で結合され、かつ前記符号化データおよび前記修正データマスク信号を前記第１の回路から前記第２の回路に送信するように構成された通信リンクと、
    を含み、
    前記エンコーダが、前記データマスク信号が前記第１の状態であることに応じて、所定のビットパターンを生成するようにさらに構成され、
    前記エンコーダが修正データマスク信号を生成するようにさらに構成され、前記修正データマスク信号が、前記データマスク信号が前記第１の状態であるかまたは前記エンコーダがデータバス反転とは異なって前記データの前記第２のサブセットを符号化することに応じて、前記第１の状態である、システム。

Images