DE10134472A1

DE10134472A1 - Sende- und Empfangsschnittstelle und Verfahren zur Datenübertragung

Info

Publication number: DE10134472A1
Application number: DE10134472A
Authority: DE
Inventors: Oliver Kiehl
Original assignee: Infineon Technologies AG
Current assignee: Polaris Innovations Ltd
Priority date: 2001-07-16
Filing date: 2001-07-16
Publication date: 2003-02-13
Anticipated expiration: 2021-07-17
Also published as: US20030048210A1; US6927709B2; DE10134472B4

Abstract

Der vorliegenden Erfindung liegt die Erkenntnis zugrunde, daß von der bisherigen Trennung zwischen Taktsignal- bzw. Synchronisationsleitungen und den Datenleitungen bei der Übertragung zwischen einer Sende- und Empfangsschnittstelle weggegangen werden muß, und daß eine sicherere und damit auch schnellere Datenübertragung dadurch erzielt werden kann, daß die Synchronisationsinformationen für ein N-Bit-Signal in einen M-Bit-Code eingebunden werden, in das das N-Bit-Signal codiert wird. Erfindungsgemäß wird die Einbindung der Synchronisationsinformationen in den M-Bit-Code dadurch erzielt, daß in demselben jedes M-Bit-Codewort, das ein N-Bit-Wort in dem eigentlichen Signal codiert, zumindest an zwei Bitpositionen unterschiedliche Pegel aufweist, und das vorhergehende M-Bit-Codewort an den entsprechenden Bitpositionen zu den unterschiedlichen Pegeln, entgegengesetzte Pegel aufweist.

Description

Die vorliegende Erfindung bezieht sich auf Sende- und Empfangsschnittstellen und insbesondere auf die Datenübertragung und die Datensynchronisation zwischen Sender und Empfänger, wie z. B. zwischen integrierten Schaltkreisen.
Der Bedarf nach einer schnellen Übertragung bei gleichzeitiger Datensynchronisation ist vor allem auf dem Gebiet der Arbeitspeicher und insbesondere bei der Schnittstelle zwischen dem Arbeitsspeicher und dem anfordernden Controller groß. Beispiele für Speichertechnologien, bei denen eine Synchronisation bei der Datenübertragung stattfindet, bilden beispielsweise die SDRAM- (SDRAM = Synchronous Dynamic Random Access Memory = synchroner dynamischer Direktzugriffsspeicher) und die DDR-SDRAM-Technologie (Double Data Rate Synchronous Dynamic Random Access Memory = Synchroner dynamischer Direktzugriffsspeicher mit doppelter Datenrate). All diesen Technologien ist gemeinsam, daß zusätzlich zu den eigentlichen Daten, wie z. B. Lese- oder Schreibdaten, ein Taktsignal und/oder Strobesignal übertragen wird, um die Synchronisation zwischen dem Controller und dem Speicherchip und umgekehrt zu erzielen. Die DDR-Technologie unterscheidet sich von der SDRAM-Technologie im wesentlichen dadurch, daß die Abtastung der Daten sowohl an der steigenden als auch fallenden Flanke des Strobes bzw. des Taktes stattfindet.
Bei der Schnittstelle zwischen einem DDR-Chip und einem Controller und umgekehrt werden neben den Daten ferner ein differentielles Taktsignal und ein quellensynchrones Strobe- bzw. Signal übertragen, von denen letzteres durch eine DLL in ein 90° phasenverschobenes internes Taktsignal umgewandelt werden muß. Ein Beispiel für eine mögliche Lösung für eine Datenübertragung zwischen einem Sender 900 und einem Empfänger 902 ist in Fig. 5 gezeigt. Die dargestellte Schnittstellenanordnung von Fig. 5 betrifft den Fall einer Schnittstelle zwischen einem Controller 900 und einem DDR-SDRAM 902, die über vier Datenleitungen 904, 906, 908 und 910 DQ0-DQ3 und eine Strobe Signal-Leitung 912 DQS miteinander verbunden sind. Intern besteht der Empfänger 902 aus einer Mehrzahl von Empfängereinheiten bzw. Differenzverstärkern 914, 916, 918, 920 und 922, von denen ein Eingang, in diesem Fall der nichtinvertierende Eingang, jeweils mit einer Leitungen der Leitungen 904-912 und der andere Eingang mit einer Referenzspannung 924 verbunden ist. Die Referenzspannung 924 kann entweder als zusätzliches Signal von dem Sender 900 zu dem Empfänger 902 übertragen werden, von einem separaten Spannungsgenerator erzeugt oder am Empfänger aus der Versorgungsspannung abgeleitet werden.
Zur Synchronisation der Datenübertragung zwischen dem Sender 900 und dem Empfänger 902 steuert der Sender 900 das Strobesignal DQS derart, daß derselbe in der Mitte jeden Datenzyklus einen Signalübergang, d. h. einen Referenzspannungspegeldurchgang aufweist. Der Empfänger 902 überwacht die Leitung 912 DQS auf einen Übergang des Strobesignals DQS hin. Wenn der Übergang auf der Leitung DQS 912 erfaßt wird, betrachtet der Empfänger die Daten an dem Ausgang jeder Empfängereinheit 916-922, die mit den Datenleitungen 904-910 verbunden sind, als gültig und tastet dieselben ab.
Ein Nachteil bei den Schnittstellen des DDR- und des SDRAM- Typs besteht darin, daß durch die Trennung der Datenleitungen von den Taktsignalleitungen die an der Datenübertragung beteiligten Leitungen unterschiedliche elektrische Charakteristiken und insbesondere unterschiedliche Lastverhältnisse aufweisen, was zur Beeinträchtigung der Synchronität und damit zur Einschränkung der Übertragungsgeschwindigkeit führen kann. Insbesondere für die in Fig. 5 dargestellte Schnittstelle des DDR-Typs ist es weiterhin nachteilig, daß am sendeseitigen Ende der Schnittstelle eine Schaltung, wie z. B. eine DLL (Delay Locked Loop = verzögernde Verriegelungsschleife) (nicht gezeigt), vorhanden sein muß, die eine Verzögerung von exakt einem Viertel der Taktperiode erzeugen muß, und daß eine stabile Referenzgleichspannung VREF bereitgestellt werden muß. Aufgrund der Tatsache, daß bei der SDRAM-Technologie keine flankengesteuerte Abtastung vorgenommen wird, ist bei dieser Schnittstellentechnologie die Datenübertragungsrate niedriger und auf etwa 150 MHz für längere Busse begrenzt. Ein weiterer Nachteil dieser Schnittstellen besteht darin, daß alle Leitungen von 0 nach 1 oder von 1 nach 0 schalten können und damit das Versorgungssystem für höhere Spitzenströme ausgelegt sein muß. Desweiteren wird bei diesen Schnittstellen der Signalhub nur auf VREF bezogen und ist daher nur halb so groß.
In den US-Patenten 6,151,648 und US 6,160,423, erteilt an Jazio, Inc., ist eine Schnittstellentechnologie beschrieben, bei der zwei feste Leitungen verwendet werden, um neben den Daten zwei quellensynchrone Spannungs- und Zeitgebungs- Referenzsignale zu übertragen. Diese Signale SSVTR und /SSVTR (SSVTR = Source Synchronous Voltage and Timing Reference) werden mit zueinander entgegengesetzten Pegeln betrieben und wechseln ihre Pegel zu jedem Zeitpunkt, da gültige Daten auf den Datenleitungen getrieben werden. Die Daten werden durch den Empfänger zu Zeitpunkten abgetastet, die kurz nach den Zeitpunkten, da die Signale SSVTR und /SSVTR ihre Pegel wechseln, folgen. Zur Abtastung der Daten auf den Datenleitungen ist jede Datenleitung empfangsseitig mit einem ersten Eingang zweier Komparatoren verbunden, deren zweiter Eingang mit dem Signal SSVTR bzw. /SSVTR verbunden ist. Jede Empfängereinheit einer Datenleitung, die aus den zwei Komparatoren besteht, erzeugt folglich zwei Vergleichssignale an den Ausgängen der zwei Komparatoren. Welches Vergleichssignal der beiden Vergleichssignale zur Abtastung herangezogen wird, wird davon abhängig gemacht, ob sich der Signalpegel auf der Datenleitung zwischen zwei aufeinanderfolgenden Abtastungen bzw. SSVTR- und /SSVTR-Übergängen geändert oder nicht geändert hat. Bei Wechsel des Signalpegels auf der Datenleitung wird das Ausgangssignal desjenigen Komparators beibehalten, dessen Ausgangssignal das letzte Mal zur Abtastung verwendet worden ist. Anderenfalls wird das Ausgangssignal des jeweils anderen Komparators zur Abtastung verwendet. Auf diese Weise wird bei jeder Abtastung eine hohe Pegeldifferenz an den Eingängen des Komparators erzielt, dessen Ausgangssignal zur Abtastung verwendet wird.
Wie bei den Schnittstellen des DDR-SDRAM-Typs und des SDRAM- Typs besteht jedoch ein Nachteil der Schnittstellen gemäß den oben erwähnten US-Patenten darin, daß die an der Übertragung beteiligten Leitungen deutlich unterschiedliche elektrische Lastverhältnisse aufweisen, d. h. die Datenleitungen sind mit weniger Komparatoren verbunden als die quellensynchronen Spannungs- und Zeitgebungsreferenzsignale.

Die Aufgabe der vorliegenden Erfindung besteht darin, eine Empfangsschnittstelle und eine Sendeschnittstelle sowie ein Verfahren zu schaffen, so daß die Datenübertragung und Datensynchronisation eine sicherere und/oder schnellere Datenübertragung ermöglicht.

Diese Aufgabe wird durch eine Empfangsschnittstelle gemäß Anspruch 2, eine Sendeschnittstelle gemäß Anspruch 15 und Verfahren gemäß Anspruch 1 oder 14 gelöst.

Der vorliegenden Erfindung liegt die Erkenntnis zugrunde, daß von der bisherigen Trennung zwischen der oder den Taktsignal- bzw. Synchronisationsleitungen und den Datenleitungen bei der Übertragung zwischen einer Sende- und Empfangsschnittstelle weggegangen werden kann, und daß eine sicherere und damit gegebenenfalls auch schnellere Datenübertragung dadurch erzielt werden kann, daß die Synchronisationsinformationen für die Übertragung eines N-Bit-Signals in einen M-Bit-Code eingebunden werden, in das das N-Bit-Signal codiert wird.

Erfindungsgemäß wird die Einbindung der Synchronisationsinformationen in den M-Bit-Code dadurch erzielt, daß jedes zu übertragende N-Bit-Wort in ein M-Bit-Codewort codiert wird, das zumindest an zwei Bitpositionen unterschiedliche Pegel aufweist, und daß das vorhergehende M-Bit-Codewort an den entsprechenden Bitpositionen zu den unterschiedlichen Pegeln entgegengesetzte Pegel aufweist. Empfangsseitig müssen lediglich der Wert, der sich aus einem Vergleich der Pegel an den zwei Bitpositionen des M-Bit-Codeworts ergibt, und der Wert, der sich durch einen Vergleich der Pegel an den zwei entsprechenden Bitpositionen des vorhergehenden M-Bit-Codeworts ergibt, verglichen werden und erfaßt werden, daß der erste Wert zu dem zweiten Wert entgegengesetzt ist, um die Synchronisation zwischen Sender und Empfänger herzustellen, d. h. sicher den Datenübergangszeitpunkt zu bestimmten.

Demnach wird es erfindungsgemäß ermöglicht, daß die Synchronisationsinformationen auf den selben Leitungen wie die Dateninformationen übertragen werden, und daß folglich alle an der Übertragung beteiligten Leitungen die selben elektrischen Charakteristiken, die gleiche Bedeutung und die selben Lastverhältnisse aufweisen.

Gemäß einem Ausführungsbeispiel der vorliegenden Erfindung werden bei der Empfangsschnittstelle die Pegel an jedem Paar von zwei Bitpositionen des M-Bit-Codeworts verglichen, bei welchen die Pegel an dem Paar von entsprechenden Bitpositionen des vorhergehenden M-Bit-Codeworts unterschiedlich sind, um die sich ergebenden Werte für jedes Paar mit Werten zu vergleichen, die sich durch einen Vergleich der Pegel an den Paaren von entsprechenden Bitpositionen des vorhergehenden des M-Bit-Codeworts ergeben, wobei auf die Erfassung hin, daß in zumindest einem Paar von zwei Bitpositionen die entsprechenden Werte entgegengesetzt zueinander sind, die Decodierung des M-Bit-Codeworts basierend darauf durchgeführt wird, bei welchen Paaren die beiden Werte entgegengesetzt zueinander sind. Ein Vorteil hierbei besteht darin, daß dadurch, daß die Decodierung auf der Erfassung von Pegelübergängen an Paaren von jeweils zwei Bitpositionen bzw. Bitleitungen von zwei unterschiedlichen Pegeln zu zu denselben entgegengesetzten Pegeln basiert, eine Signalübertragung mit einem doppelten Hub erzielt wird, d. h. mit einem Signalhub der im wesentlichen doppelt so groß wie der Signalhub an den einzelnen Busleitungen der M-Bit-Leitung ist. Es ist nicht nötig, eine Referenzspannung VREF zur Verfügung zu stellen, wie sie bei den Schaltungen nach dem Stand der Technik erforderlich ist.

Gemäß einem Ausführungsbeispiel umfaßt die Empfangsschnittstelle zur Durchführung der Vergleiche an denjenigen Codeleitungen, an denen das vorhergehende M-Bit-Codewort unterschiedliche Pegel aufwies, eine Mehrzahl von Komparatoren, von denen jeder die Pegel an einem unterschiedlichen Paar von Leitungen der N-Bit-Leitung vergleicht und das sich ergebende Vergleichssignal an einen Multiplexer ausgibt, der unter den Vergleichssignalen diejenigen weiterleitet, die dem Vergleich von Pegel an einem Paar von Leitungen entsprechen, an denen das vorhergehende M-Bit-Codewort unterschiedliche Pegel aufwies, wobei unter diesen Vergleichssignalen erfindungsgemäß zumindest eines existiert, das zur Synchronisation dient und einen großen bzw. starken Signalhub aufweist, d. h. von einem Signalpegel, der unterschiedlichen Pegeln an den Eingängen des entsprechenden Komparators entspricht, zu einem Signalpegel, der zu den unterschiedlichen Pegeln entgegengesetzten Pegeln an den Eingängen des entsprechenden Komparators entspricht, übergeht. Da die Vergleichssignale derjeniger Komparatoren, an deren Eingängen sich die Pegel von dem vorhergehenden M-Bit-Codewort zu dem aktuellen M-Bit-Codewort umgekehrt haben, und die Vergleichsignale derselben folglich einen großen Übergang bzw. Signalhub aufweisen, den Multiplexer schneller erreichen als die Vergleichssignale derjenigen Komparatoren, bei denen sich die Pegel an den Eingängen von dem vorhergehenden M-Bit-Codewort zu dem aktuellen M-Bit-Codewort von unterschiedlichen Pegeln zu identischen Pegeln geändert haben, können die Vergleichssignale mit einem großen Übergang aufgrund des zeitlichen Versatzes eine gewisse Zeitdauer lang nach der Erfassung des zumindest einen Synchronisationsvergleichssignals abgetastet werden, ohne daß sich die anderen Vergleichssignale geändert haben, wodurch der effektive Signalhub unter den erfaßten Vergleichssignalen im wesentlichen dem doppelten des Signalhubs des Codes entspricht.

Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:

Fig. 1 ein Blockdiagramm, das eine Schnittstellenanordnung mit einer Sendeschnittstelle und einer Empfangsschnittstelle gemäß einem Ausführungsbeispiel der vorliegenden Erfindung zeigt;

Fig. 2 ein Flußdiagramm, das die in der Sendeschnittstelle von Fig. 1 stattfindenden Schritte gemäß einem Ausführungsbeispiel der vorliegenden Erfindung zeigt;

Fig. 3 ein Flußdiagramm, das die in der Empfangsschnittstelle von Fig. 1 auftretenden Schritte gemäß einem Ausführungsbeispiel der vorliegenden Erfindung zeigt;

Fig. 4 eine Tabelle, die für erlaubte Codeworte die resultierenden Vergleichssignale an den Komparatoren der Empfangsschnittstelle von Fig. 1, die Summe der Vergleichssignalwerte, die Wichtung und für verschiedene vorhergehende Codewörter diejenigen Komparatoren anzeigt, an deren Eingängen die Pegel des vorhergehenden Codeworts unterschiedlich und die Pegel des erlaubten Codeworts zu denjenigen des vorhergehenden Codeworts entgegengesetzt sind; und

Fig. 5 ein Blockdiagramm, das eine Schnittstellenanordnung herkömmlicher Art anzeigt.

Bezugnehmend auf Fig. 1-4 wird im folgenden ein Ausführungsbeispiel der vorliegenden Erfindung näher beschrieben.

Fig. 1 zeigt das Blockdiagramm einer Schnittstellenanordnung einer Sendeschnittstelle und einer Empfangsschnittstelle gemäß einem Ausführungsbeispiel der vorliegenden Erfindung, während Fig. 2 und Fig. 3 die in der Sendeschnittstelle und Empfangsschnittstelle auftretenden Schritte darstellen. Fig. 4 ist eine Tabelle, die für einen Teil der zur Codierung erlaubten Codeworte Informationen auflistet, die zur Veranschaulichung der Funktionsweise der Sende- und Empfangsschnittstelle von Fig. 1 dienen.

Im folgenden wird zunächst der Aufbau der Schnittstellenanordnung von Fig. 1 erläutert. Die Sendeschnittstelle bzw. der Sender, die bzw. der allgemein mit 10 angezeigt ist, ist mit der Empfangsschnittstelle bzw. dem Empfänger, die bzw. der allgemein mit 20 angezeigt ist, über eine 5-Bit-Leitung 30 verbunden, die aus fünf Leitungen XDQ0, XDQ1, XDQ2, XDQ3 und XDQ4 besteht. Der Sender 10 umfaßt einen Codierer 40, der an vier Eingängen 4 Bits DQ0, DQ1, DQ2 und DQ3 eines 4-Bit- Wortes empfängt, das zu dem Empfänger 20 übertragen kommuniziert werden soll. Der Sender 10 umfaßt ferner fünf Verstärker bzw. Leitungstreiber 50a, 50b, 50c, 50d und 50e, über die die fünf Ausgänge des Codierers 40 mit den fünf Leitungen XDQ0-XDQ4 der 5-Bit-Leitung 30 verbunden sind.

Der Empfänger 20 umfaßt eine Vergleichseinrichtung 60, einen Übergangserfassungsblock 70 sowie einen Decodierer 80. Die Vergleichseinrichtung 60 umfaßt 10 Komparatoren R0, R1, R2, R3, R4, R5, R6, R7, R8 und R9 bzw. Operationsverstärker oder Empfängereinheiten, von denen jeder bzw. jede einen invertierenden (angezeigt mit einem "-"-Zeichen) und einen nichtinvertierenden Eingang (angezeigt mit einem "+"-Zeichen) und einen Ausgang aufweist. Die beiden Eingänge jedes Komparators R0-R9 sind mit einem unterschiedlichen Paar von Leitungen XDQ0-XDQ4 verbunden. Die Anzahl der Komparatoren beträgt Σi mit i = 1 . . . M-1, wobei M die Anzahl der Leitungen der M-Bit- Leitung (d. h. 5) ist, so daß die Pegel auf jedem möglichen Paar von Leitungen XDQ0-XDQ4 verglichen werden. Für M > 5 ist es nicht nötig, die Pegel aller Leitungspaare zu vergleichen, so daß die Anzahl der Komparatoren reduziert werden kann.

Die Vergleichseinrichtung 60 umfaßt ferner einen Multiplexer 90 mit 10 Eingängen und 6 Ausgängen. Die 10 Eingänge des Multiplexers 90 sind mit dem Ausgang jedes Komparators R0-R9 verbunden. Die Ausgänge des Multiplexers 90 sind über sechs Leitungen 95a, 95b, 95c, 95d, 95e und 95f mit sechs Eingängen des Decodierers 80 und mit sechs Eingängen des Übergangserfassungsblocks 90 verbunden. Wie es durch die Pfeile 100 und 110 dargestellt ist, ist der Übergangserfassungsblock 70 in der Lage, ein Aktivierungssignal an den Decodierer 80 zu senden, und der Decodierer 80 in der Lage, ein Aktivierungssignal an den Multiplexer 90 zu senden. Der Decodierer 80 umfaßt vier Ausgänge, an denen derselbe bzw. der Empfänger 20 nach Durchführung der im folgenden zu beschreibenden Verarbeitung des empfangenen 5-Bit-Codeworts auf den Leitungen XDQ0-XDQ4 das zu empfangende N-Bit-Wort ausgibt.

Um die Funktionsweise und das Zusammenspiel des Senders 10 und des Empfängers 20 zu veranschaulichen, werden bezugnehmend auf Fig. 2 zunächst die Schritte beschrieben, die der Sender 10 durchführt, wobei gleichzeitig auf Fig. 1 und Fig. 4 Bezug genommen wird.

In einem Schritt 200 wählt der Codierer 40 anhand des zu übertragenden 4-Bit-Wortes, das aus den Bits DQ0-DQ3 besteht, aus einer Mehrzahl von 5-Bit-Folgecodeworten ein 5-Bit- Codewort aus, wobei jedes der Mehrzahl von 5-Bit- Folgecodeworten zumindest an zwei Bitpositionen unterschiedliche Pegel aufweist, und das vorhergehende N-Bit-Codewort an den entsprechenden Positionen zu den unterschiedlichen Pegeln entgegengesetzte Pegel aufweist.

Um den Sachverhalt zu veranschaulichen, ist in Fig. 4 eine Tabelle gezeigt, die zu jedem eines Teils von erlaubten 5- Bit-Codeworten, deren Bits V4-V0 in den Spalten 2 bis 6 angegeben sind, in der ersten Spalte den jeweiligen Dezimalwert, in den Spalten 7 bis 16 die Werte der Vergleichssignale bzw. die Ausgangsspannungen der Komparatoren R0-R9 für das jeweilige erlaubte Codewort, in Spalte 17 die Summe der Vergleichssignale für das jeweilige erlaubte Codewort, in Spalte 18 die Wichtung des jeweiligen erlaubten Codeworts und in den Spalten 19 bis 28 die Nummern derjeniger Komparatoren R0-R9 angibt, an denen sich die Werte der Vergleichssignale von einem vorhergehenden Codewort zu dem jeweiligen erlaubten Codewort umdrehen, und zwar in dem Fall, daß das vorhergehende Codewort ein erlaubtes Codewort mit dem Dezimalwert 3, 5, 6, 7, 9, 10, 11, 12, 13 bzw. 14 ist. Das in der Tabelle von Fig. 4 fehlende bzw. nicht aufgelistete erlaubte Codewort ist 1110_b bzw. 2_d.

Die zur Übertragung zwischen dem Sender 10 und dem Empfänger 20 erlaubten Codeworte sind bei dem vorliegenden Ausführungsbeispiel unter den möglichen 32 (= 2⁵) 5-Bit-Codierungen auf diejenigen beschränkt, bei denen zwei oder drei Bits einen logischen Wert von 1 aufweisen. Dies schränkt die Anzahl der erlaubten 5-Bit-Codeworte bei dem vorliegenden Ausführungsbeispiel auf 20 von 32 möglichen ein. Wie es der Tabelle von Fig. 4 zu entnehmen ist, wird durch diese Einschränkung der erlaubten Codeworte auf Codeworte, bei denen ungefähr die Hälfte aller Bits einen logischen Wert von 1 aufweisen, erzielt, daß die Summe der Werte der Vergleichssignale der Komparatoren R0-R9 für jedes erlaubte Codewort 0 beträgt, und daß die Wichtung jedes erlaubten Codewortes, d. h. die Anzahl von Paaren von Bitpositionen, an denen die Differenz der Bitwerte ungleich Null ist, 6 beträgt. Aufgrund der Wichtung von 6 ist die Anzahl von Paaren von Bitpositionen, an denen die Pegel des Folgecodewortes zu denjenigen des vorhergehenden Codewortes entgegengesetzt sind, folglich auf 6 beschränkt.

Obwohl die Anzahl der erlaubten Codeworte 20 ist, ist, wie es im folgenden erläutert werden wird, die Anzahl von 5-Bit- Folgecodeworten für jedes vorhergehende Codewort auf 16 eingeschränkt, da dieselben erfindungsgemäß zumindest ein Paar von Bitpositionen aufweisen müssen, an denen die Pegel bzw. Bitwerte des vorhergehenden 5-Bit-Codewortes, das von dem Sender 10 zu dem Empfänger 20 zuvor übertragen worden ist, unterschiedlich waren, und an denen die Pegel bzw. Bitwerte des Folgecodewortes zu diesen unterschiedlichen Pegeln entgegengesetzt sind. Jedes dieser 16 5-Bit-Folgecodewörter weist an verschiedenen - und zumindest an einem - Paaren von Bitpositionen, an denen das vorhergehende Codewort unterschiedliche Pegel aufweist, Pegel auf, die zu den unterschiedlichen Pegeln des vorhergehenden Codewortes entgegengesetzt sind. Jedem der 16 (= 2⁴) verschiedenen Folgecodewörtern bzw. jeder möglichen Kombination von Paaren von Bitpositionen mit Umkehrung der unterschiedlichen Bitwerte ist eine mögliche 4-Bit- Codierung zuzuweisen. Eine mögliche Zuweisungsform besteht darin, den 16 möglichen Folgecodewörtern für jedes mögliche vorhergehende erlaubte Codewort willkürlich eine der möglichen Codierungen des 4-Bit-Worts, das übertragen werden soll, zuzuweisen, so daß 16 × 20 Zuordnungen existieren. Diese wären sendeseitig unter Angabe des vorhergehenden Codeworts und des zu kommunizierenden 4-Bit-Worts und empfangsseitig unter Angabe des vorhergehenden Codeworts und der erfaßten Kombination von Paaren von Bitpositionen mit Umkehr der unterschiedlichen Pegel indexierbar.

Wieder bezugnehmend auf Fig. 2 sei nach der Erläuterung der Codierung gemäß dem vorliegenden Ausführungsbeispiel im folgenden ein exemplarisches Beispiel für die Auswahl eines 5- Bit-Codeworts in dem Schritt 200 beschrieben, wobei angenommen wird, daß der Sender 10 bereits ein 5-Bit-Codewort von 01001_b zu dem Empfänger 20 gesendet hat, und daß der Codierer 40 beispielsweise ein 4-Bit-Wort DQ0-DQ3 von 0100_b senden soll. Zu den möglichen Folgecodewörtern gehören die erlaubten Codeworte mit den dezimalen Werten 3, 5, 6, 7, 10, 12, 14, 17, 18-22, 24, 26 und 27, wie es aus der Tabelle von Fig. 4 der Spalte Nr. 24 dadurch zu entnehmen ist, daß diese erlaubten Codeworte zumindest ein Paar von Bitpositionen aufweisen, an denen die Bitwerte bzw. Pegel unterschiedlich und zu denjenigen des vorhergehenden Codeworts 01001_b entgegengesetzt sind. Der Codierer 40 wählt folglich unter den 16 möglichen Folgecodewörtern dasjenige aus, das dem 4-Bit-Wert von 01001_b zugewiesen ist, wobei exemplarisch angenommen wird, daß dies für das 5-Bit-Folgecodewort 10101_b der Fall ist. Dieses Wort ist das 5-Bit-Codewort, das der Codierer 40 anstelle des 4- Bit-Wortes an den Empfänger 20 senden soll. Der Sender 10 kann beispielsweise eine Nachschlagtabelle (nicht gezeigt) aufweisen, auf die der Codierer 40 mittels des vorhergehenden n-Bit-Codeworts und des zu übertragenden 4-Bit-Worts zugreift, um das zu sendende 5-Bit-Folgecodewort zu ermitteln.

Nach der Auswahl des 5-Bit-Codeworts sendet der Codierer 40 das ausgewählte 5-Bit-Codewort in einem Schritt 210 über die Leitungstreiber 50a-50e, die die den Bits des 5-Bit-Codeworts entsprechenden logischen Spannungspegel verstärken, und über die Leitungen XDQ0-XDQ4 an den Empfänger 20.

Nachdem bezugnehmend auf Fig. 2 und Fig. 4 die von dem Sender 10 durchzuführenden Schritte gemäß einem Ausführungsbeispiel der vorliegenden Erfindung beschrieben worden ist, werden im folgenden bezugnehmend auf Fig. 3 die Schritte beschrieben, die der Empfänger 20 zum Erzeugen des 4-Bit-Wortes aus den von dem Sender 10 empfangenen 5-Bit-Codewort durchführt, wobei bei der Beschreibung von Fig. 3 ebenfalls auf die Fig. 1 und 4 Bezug genommen wird.

In einem Schritt 300 werden zunächst die Pegel jedes Paares von Leitungen XDQ0-XDQ4 durch die Komparatoren R0-R9 verglichen. Insbesondere vergleichen die Komparatoren R0-R9 die Pegel der Paare von Leitungen XDQ1 und XDQ0, XDQ2 und XDQ1, XDQ3 und XDQ2, XDQ4 und XDQ3, XDQ0 und XDQ4, XDQ2 und XDQ0, XDQ4 und XDQ2, XDQ1 und XDQ4, XDQ3 und XDQ1 bzw. XDQ0 und XDQ3 miteinander. In einem Schritt 310 leitet der Multiplexer 90 die Vergleichssignale derjeniger Komparatoren R0-R9 an die Ausgänge desselben weiter, an deren Eingängen die Pegel des vorhergehenden 5-Bit-Codewortes unterschiedliche Pegel aufwiesen. Bei dem bezugnehmend auf Fig. 2 exemplarisch beschriebenen Ausführungsbeispiel, bei dem der Sender 10 als vorhergehendes Codewort 0101_b gesendet hat, und als das aktuelle 5-Bit-Codewort 10101_b sendet, werden durch den Multiplexer 90 die Vergleichssignale der Komparatoren R0, R2, R3, R4, R5 und R8 weitergeleitet, deren Werte -1, -1, 1,0, 0 bzw. 0 betragen und denjenigen Paaren von Bitpositionen entsprechen, an denen das vorhergehenden Codewort unterschiedliche Bitwerte aufweist.

Wie es im vorhergehenden in Bezug auf Fig. 4 beschrieben worden ist, beträgt die Anzahl von Komparatoren, an deren Eingängen die Pegel des vorhergehenden 5-Bit-Codewortes unterschiedliche Pegel aufweisen für jedes Paar eines vorhergehenden und eines aktuellen Codeworts Sechs. Der Multiplexer 90 gibt die Vergleichssignale dieser sechs Komparatoren in einer vorbestimmten Reihenfolge, wie z. B. in der Reihenfolge ihres Auftretens bei der in Fig. 1 dargestellten Anordnung von oben nach unten, auf den Leitungen 95a-95f an den Decodierer 80 und den Übergangserfassungsblock 70 aus. Es wird darauf hingewiesen, daß der Multiplexer bereits bei dem vorhergehenden 5-Bit-Codewort bei einem Schritt, der dem noch zu beschreibenden Schritt 360 entspricht, die Vergleichssignale derselben Komparatoren auf die Leitungen 95a-95f weitergeleitet hat. In dem Fall des vorhergehenden exemplarischen Beispiels, bei dem das vorhergehende 5-Bit-Codewort 01001_b und das aktuelle 5-Bit-Codewort 10101_b beträgt, gehen die Signalpegel auf den Leitungen 95a-95f folglich von -1 auf -1, von 1 auf -1, von -1 auf 1, von 1 auf 0, von -1 auf 0 bzw. von 1 auf 0 über. Wie es bezugnehmend auf Fig. 4 erörtert worden ist, sind die Folgecodewörter, die der Sender 10 für jedes vorhergehende 5-Bit-Codewort auswählt, derart gestaltet, daß die Pegel an den Eingängen zumindest eines Komparators unterschiedlich sind und sich umkehren. Dies bedeutet, daß sich pro Ausgabe der Vergleichssignale durch den Multiplexer 90 zumindest der Signalpegel auf einer der Leitungen 95a-95f von einem Signalpegel, der einem Vergleich zweier unterschiedlicher Pegel entspricht, zu einem Signalpegel, der einem Vergleich zweier zu den unterschiedlichen Pegel entgegengesetzten Pegel entspricht, ändert. Wie es in Fig. 4 zu erkennen ist, ändern sich im vorhergehenden exemplarischen Beispiel mit dem vorhergehenden 5-Bit-Codewort 01001_b und dem aktuellen 5-Bit-Codewort 10101_b die Vergleichssignale der Komparatoren R2 und R3 von einem Signalpegel 1 zu einem Signalpegel -1 bzw. von einem Signalpegel -1 zu einem Signalpegel von 1.

In einem Schritt 320 erfaßt der Übergangserfassungsblock 70 den Übergang des zumindest einen Vergleichssignals auf den Leitungen 95a-95f von einem Signalpegel von -1 zu 1 oder von 1 zu -1, wobei diese Übergänge im folgenden als starke Übergänge bezeichnet werden, und einem Signalhub entsprechen, der im wesentlichen das Doppelte des Signalhubs des 5-Bit- Codes auf den Leitungen XDQ0-XDQ4 entspricht. Der Übergangserfassungsblock 70 kann beispielsweise eine Mehrzahl von Univibratoren aufweisen, die den starken Übergang auf jeweils einer der Leitungen 95a-95f erfassen.

Sobald der Übergangserfassungsblock 70 einen starken Übergang auf zumindest einer der Leitungen 95a-95f erfaßt hat, aktiviert dieselbe durch das Aktivierungssignal 100 den Decodierer 80, damit derselbe den Signalpegel auf den Leitungen 95a-95f beispielsweise durch Register-Schaltungen abtastet bzw. die von dem Multiplexer 90 ausgegebenen Vergleichssignale auffängt. Aufgrund der Tatsache, daß sich Übergänge der Signalpegel auf den Leitungen 95a-95f von -1 auf 0 oder von 1 auf 0 erheblich langsamer durch die Komparatoren R0-R9 ausbreitet als die starken Übergänge, schlagen sich diese Übergänge zu dem Zeitpunkt, da der Docodierer 80 aktiviert wird, d. h. ein starker Übergang erfaßt wird, nicht in einer Änderung des Signalpegels nieder. Obwohl folglich bei dem exemplarischen Ausführungsbeispiel von Fig. 4 die Vergleichssignale, die von dem Multiplexer 90 auf den Leitungen 95a-95f ausgegeben werden, -1, -1, 1, 0, 0 bzw. 0 betragen, erfaßt bzw. fängt der Decodierer 80 auf den Leitungen 95a-95f Signalpegel von -1, -1, 1, 1, -1 bzw. 1, da sich die Übergänge von -1 auf 0 und 1 auf 0 zum Abtastzeitpunkt noch nicht bemerkbar machen. Die Zeitdauer von der Erfassung eines starken Übergangs zu dem Empfangen bzw. Abtasten der von dem Multiplexer 90 ausgegebenen Signale bestimmt die maximal erlaubte Steilheit (slew rate) der Übergänge auf den XDQ-Leitungen.

In einem Schritt 340 decodiert der Decodierer 80 das M- Codewort basierend darauf, an welchen Vergleichssignalen ein starker Übergang auftrat, was in dem exemplarischen Beispiel die Vergleichssignale der Komparatoren R2 und R3 sind. Wie es im vorhergehenden bezugnehmend auf Fig. 2 beschrieben worden ist, sind jedem Folgecodewort bzw. jeder Kombination von starken Vergleichsignalübergängen für ein bestimmtes vorhergehendes Codewort ein 4-Bit-Wort zugeordnet. Damit der Decodierer 80 in die Kenntnis des vorhergehenden 5-Bit-Codewortes gelangt, ist es bei dem vorliegenden Ausführungsbeispiel vorgesehen, daß der Sender 10 vor dem Einsetzen einer eigentlichen Übertragungssequenz ein Startwort als Präambel sendet, die dem Decodierer 80 bekannt ist, und von dem aus der Decodierer 80 anhand der Zuordnung zwischen Folgecodewort und dem Auftreten von starken Übergängen an den Leitungen 65a-65f aus einem aktuellen 5-Bit-Codewort das kommunizierte 4-Bit- Wort ermittelt, bzw. anhand der der Codierer 80 die Aufeinanderfolge von 5-Bit-Codeworten verfolgen kann. Eine weitere Möglichkeit bestünde darin, daß der Decodierer 80 weitere Eingänge umfaßt, die mit den Leitungen XDQ0-XDQ4 verbunden sind, damit der Decodierer 80 das aktuelle 5-Bit-Codewort direkt empfangen kann.

In einem Schritt 350 stellt der Decodierer 80 über das Aktivierungssignal 110 nach der Decodierung den Multiplexer 90derart um, daß derselbe die Vergleichssignale derjeniger Komparatoren weiterleitet, an deren Eingängen das aktuelle 5- Bit-Codewort unterschiedliche Pegel aufweist. Dieser Schritt stellt für den Empfang des nächsten Codeworts sicher, daß auf den Leitungen 95a bis 95f die Signalpegel von denjenigen Komparatoren anliegen, an denen das aus der Sicht des nächsten Codeworts vorhergehende Codewort, also das aktuelle Codewort, unterschiedliche Pegel aufweist, so daß der Übergangserfassungsblock 70 die richtigen Übergänge erfaßt.

In einem Schritt 360 leitet der Multiplexer 90 ansprechend auf das Aktivierungssignal 110 von dem Decodierer 80, die Vergleichssignale derjeniger Komparatoren an die Ausgänge bzw. auf die Leitungen 95a-95f weiter, an deren Eingängen das aktuelle 5-Bit-Codewort unterschiedliche Pegel aufweist.

Wie erwähnt, dienen die Schritte 350-360 der Vorbereitung des Empfangs des nächsten 5-Bit-Codeworts, das von dem Sender 10 gesendet wird, damit sich erstens auf den Signalleitungen 95a-95f die Signalpegel befinden, die sich auf den Vergleich von Paaren von Bit-Positionen des M-Bit-Codeworts beziehen, an denen das 5-Bit-Codewort unterschiedliche Pegel aufweist, und damit bei Ankommen des nächsten 5-Bit-Codeworts an den Komparatoren R0-R9 Vergleichssignale der selben Komparatoren auf den Leitungen 65a-65f ausgegeben werden. Nach dem Schritt 360 beginnt der Empfänger 20 folglich mit einer entsprechenden Ausgangssituation wieder bei dem Schritt 300.

Das im vorhergehenden bezugnehmend auf die Fig. 1 bis 4 beschriebene Ausführungsbeispiel liefert folglich ein volldifferentielles selbst getaktetes Bussystem für eine Hochgeschwindigkeitsdatenübertragung, bei dem im Gegensatz zu den in der Beschreibungseinleitung beschriebenen Bussystemen bzw. Schnittstellenanordnungen, die das an Informationen mit den Zeitgebungs- bzw. Synchronisationsinformationen verwoben bzw. kombiniert sind. Das vorliegend beschriebene Bussystem ist insbesondere dadurch vorteilhaft, daß keine Referenzspannung erforderlich ist, gegen die die Datensignale verglichen werden müssen, ein doppelter Spannungshub bezüglich der auszuwertenden Daten gegeben ist, die Anzahl von worst-case- Übergängen (Übergänge für den schlechtesten Fall) reduziert ist, und daß die an der Übertragung beteiligten Leitungen vollständig ausgeglichen sind, d. h. daß dieselbe Last auf allen Leitungen herrscht. Alle Bussignale haben die gleiche Bedeutung und dieselben Lastverhältnisse.

Alle Signale werden nur mit den anderen Busleitungen verglichen und nur die Leitungspaare, die gerade entgegengesetzte Werte aufweisen, sind relevant, so daß zur Auswertung ein doppelter Hub erzielt wird. Alle Signalleitungen schalten gleichzeitig. Das Bussystem ist für Rail-to-Rail-(Versorgungsschiene-Zu-Versorgungsschiene)-Anwendungen, bei denen der Signalspannungshub der Versorgungsspannung entspricht. Die Synchronisationsinformationen sind in dem Code eingearbeitet und somit auf allen Datenleitungen verteilt. Der Code ist so konstruiert, daß in jedem Fall eine Signalveränderung stattfindet, und zwar ist die Signalveränderung an der Empfängerschaltung doppelt so groß wie der Signaldruck der einzelnen Busleitungen, so daß ein volldifferentieller Betrieb erzielt wird. Der Code ist so konstruiert, daß nie alle Leitungen zu der Versorgungsspannung VDD oder alle Leitungen zu der Gegenspannung VSS schalten. Im schlechtesten Fall schalten ungefähr die Hälfte der Leitungen nach VSS und ungefähr die Hälfte nach VDD, wodurch eine Minimierung von Störungen und eine Minimierung der notwendigen Versorgungsleitungen erzielt wird.

Nachdem im vorhergehenden ein spezielles Ausführungsbeispiel der vorliegenden Erfindung beschrieben worden ist, wird darauf hingewiesen, daß die vorliegende Erfindung auf jegliche Schnittstelle zwischen einer Sendeschaltung bzw. einem Sender und einer Empfängerschaltung bzw. einer Empfangsschaltung anwendbar ist, und insbesondere bei Schnittstellen bzw. einer Datenübertragung zwischen integrierten Schaltkreisen.

Bezugnehmend auf die Tabelle von Fig. 4 wird darauf hingewiesen, daß die Tabelle nicht vollständig ist, aber daß dieselbe basierend auf der Beschreibung und durch Symmetriebetrachtungen ohne weiteres vervollständigt werden kann. Diese Symmetriebetrachtungen können ferner dazu verwendet werden, die in der im vorhergehenden erwähnte Nachschlagtabelle zur Speicherung der Zuordnung zwischen zu übertragenden bzw. zu empfangenden Worten einerseits und vorhergehenden Codeworten und Folgecodeworten bzw. erfaßten Kombinationen von Vergleichssignalen mit einem starken Übergang andererseits zu reduzieren.

Ferner wird darauf hingewiesen, daß, obwohl sich die vorhergehende Beschreibung lediglich auf die Übertragung eines 4- Bit-Wortes bezog, die vorliegende Erfindung auf jegliche Busbreite anwendbar ist. Zudem ist die Erfindung nicht auf einen spezifischen Spannungsschnittstellen-Standard beschränkt. Die Zuordnung des zu übertragenden 4-Bit-Datenworts zu den starken Übergängen ist willkürlich und wird vorzugsweise derart bestimmt, daß der Decodierer 80 leicht zu implementieren ist. Bezugnehmend auf die Komparatoren R0-R9 und den Multiplexer 90 von Fig. 1 sowie die Schritte bei 300 und 310 von Fig. 3 wird darauf hingewiesen, daß im Ergebnis dieselben einen Vergleich zwischen jedem Paar von Bit-Positionen durchführen, an denen das (in Schritt 310 von Fig. 3) vorhergehende bzw. aktuelle (in Schritt 360 von Fig. 3) Codewort unterschiedliche Pegel aufweist. Die Vergleichseinrichtung 60, die in dem Fall von Fig. 1 durch die Komparatoren R0-R9 und den Multiplexer 90 gebildet ist, kann jedoch auch durch die Verwendung eines 5 : 12-Multiplexers und lediglich sechs Komparatoren gebildet werden, so daß sich die Anzahl der erforderlichen Komparatoren reduziert. In diesem Fall wären die fünf Eingänge des 5 : 12-Multiplexers mit den Leitungen XDQ0-XDQ4 verbunden, während die zwölf Ausgänge mit jeweils zwei Eingängen der lediglich sechs Komparatoren verbunden wären. Der 5 : 12 Multiplexer würde an den Ausgängen paarweise die Pegel jeweils derjenigen Paare von Bit-Leitungen anlegen, an denen das vorhergehende (Schritt 310 von Fig. 3) bzw. aktuelle (Schritt 360 von Fig. 3) Codewort unterschiedliche Pegel aufweist.

Es wird ferner darauf hingewiesen, daß, obwohl sich die vorhergehende Beschreibung auf eine spezielle Kodierung bezog, die die starken Übergänge an den Ausgängen der Vergleichseinrichtung 60 verwendete, die vorliegende Erfindung nicht auf diese Codierung beschränkt ist. Die vorliegende Erfindung kann ferner direkt auf der Decodierung der M Bits der M-Bit- Codeworte selbst basieren, wobei jedoch der Vorteil des doppelten Hubs in relevanten, zur Decodierung herangezogenen Daten entfällt.

Ferner wird darauf hingewiesen, daß ferner Mischungen zwischen einer erfindungsgemäßen Datenübertragung und einer Datenübertragung gemäß eines der in der Beschreibungseinleitung erwähnten Beispiele denkbar sind. So könnten beispielsweise weitere Übertragungsleitungen neben den XDQ-Leitungen vorgesehen sein, auf welchen ausschließlich Dateninformationen die Synchronisations- bzw. Zeitgebungsinformationen nicht übertragen werden. Bezugszeichenliste 10 Sender
20 Empfänger
30 5-Bit-Leitung
40 Codierer
50a Leitung XDQ0
50b Leitung XDQ1
50c Leitung XDQ2
50d Leitung XDQ3
50e Leitung XDQ4
60 Vergleichseinrichtung
R0-R9 Komparatoren
70 Übergangserfassungsblock
80 Decodierer
90 10 : 6-Multiplexer
95a-f Leitungen
100 Aktivierungssignal
110 Aktivierungssignal
900 Sender
902 Empfänger
904 Datenleitung
906 Datenleitung
908 Datenleitung
910 Datenleitung
912 Taktsignalleitung
914 Komparator
916 Komparator
918 Komparator
926 Komparator
922 Komparator
924 Referenzspannung

Claims

1. Verfahren zum Erzeugen eines N-Bit-Wortes aus einem auf einer M-Bit-Leitung (30) empfangenen M-Bit-Codes, wobei M größer als N ist, und wobei der M-Bit-Code zumindest ein M- Bit-Codewort und ein vorhergehendes M-Bit-Codewort aufweist, wobei das M-Bit-Codewort zumindest an zwei Bit-Positionen unterschiedliche Pegel aufweist, und das vorhergehende M-Bit- Codewort an den entsprechenden Bitpositionen zu den unterschiedlichen Pegeln entgegengesetzte Pegel aufweist, mit folgenden Schritten:
Vergleichen (300, 310) der Pegel an den zwei Bitpositionen des M-Bit-Codeworts, um einen ersten Wert zu erhalten;
Vergleichen (360) der Pegel an den zwei entsprechenden Bitpositionen des vorhergehenden M-Bit-Codeworts, um einen zweiten Wert zu erhalten;
Erfassen (320), daß der erste Wert zu dem zweiten Wert entgegengesetzt ist;
Decodieren (340) des M-Bit-Codeworts ansprechend auf die Erfassung, daß der erste Wert zu dem zweiten Wert entgegengesetzt ist.

2. Empfangsschnittstelle zum Erzeugen eines N-Bit-Worts aus einem auf einer M-Bit-Leitung (30) empfangenen M-Bit-Code, wobei M größer als N ist, und wobei der M-Bit-Code zumindest ein M-Codewort und ein vorhergehendes M-Bit-Codewort aufweist, wobei das M-Bit-Codewort zumindest an zwei Bitpositionen unterschiedliche Pegel aufweist, und das vorhergehende M- Bit-Codewort an den entsprechenden Bitpositionen zu den unterschiedlichen Pegeln entgegengesetzte Pegel aufweist, mit
einer Einrichtung (60) zum Vergleichen der Pegel an den zwei Bitpositionen des M-Bit-Codeworts, um einen ersten Wert zu erhalten, und zum Vergleichen der Pegel an den zwei entsprechenden Bitpositionen des vorhergehenden M-Bit-Codeworts, um einen zweiten Wert zu erhalten;
einer Einrichtung (70) zum Erfassen, daß der erste Wert zu dem zweiten Wert entgegengesetzt ist; und
einer Einrichtung (80) zum Decodieren des M-Bit-Codeworts ansprechend auf die Erfassung, daß der erste Wert zu dem zweiten Wert entgegengesetzt ist.

3. Empfangsschnittstelle gemäß Anspruch 2, bei der die zwei Bitpositionen für unterschiedliche Paare eines M-Bit- Codeworts und eines vorhergehenden M-Bit-Codeworts verschieden sein können.

4. Empfangsschnittstelle gemäß Anspruch 2 oder 3, bei der die Einrichtung (60) zum Vergleichen angepaßt ist, um die Pegel an mehreren Paaren von zwei Bitpositionen des M-Bit-Codeworts zu vergleichen, bei welchen die Pegel an dem Paar von entsprechenden Bitpositionen des vorhergehenden M-Bit-Codeworts unterschiedliche Pegel aufweisen, um für jedes Paar einen ersten Wert zu erhalten, und die Pegel an den Paaren von entsprechenden Bitpositionen des vorhergehenden M-Bit-Codeworts zu vergleichen, um für diese Paare einen zweiten Wert zu erhalten, wobei die Einrichtung (70) zum Erfassen angepaßt ist, um zu erfassen, daß in zumindest einem Paar von zwei Bitpositionen der erste Wert zu dem zweiten Wert entgegengesetzt ist.

5. Empfangsschnittstelle gemäß einem der Ansprüche 2 bis 4, bei der die Einrichtung (80) zum Decodieren angepaßt ist, um das M-Bit-Codewort basierend auf dem vorhergehenden M-Bit- Codewort zu decodieren.

6. Empfangsschnittstelle gemäß einem der Ansprüche 2 bis 5, bei der jeder Bitposition des M-Bit-Codeworts und des vorhergehenden M-Bit-Codeworts eine unterschiedliche Leitung der M- Bit-Leitung (30) zugeordnet ist, und bei der die Einrichtung (60) zum Vergleichen folgende Merkmale aufweist:
eine Mehrzahl von Komparatoren (R0-R9) mit einem ersten und einem zweiten Eingang und einem Ausgang, wobei der erste und der zweite Eingang jedes Komparators (R0-R9) mit einem unterschiedlichen Paar von unterschiedlichen Leitungen der M- Bit-Leitung (30) verbunden ist, zum Ausgeben von Vergleichssignalen bezüglich der Pegel des M-Bit-Codeworts an dem ersten und zweiten Eingang; und
einen Multiplexer (90) mit einer Mehrzahl von Eingängen und einer Mehrzahl von Ausgängen, von denen jeder Eingang mit einem Ausgang eines unterschiedlichen der Mehrzahl von Komparatoren verbunden ist, zum Ausgeben der Vergleichssignale nur derjeniger Komparatoren (R0-R9) an einen der Mehrzahl von Ausgängen, an deren erstem Eingang und zweitem Eingang die Pegel des vorhergehenden M-Bit-Codeworts unterschiedliche Pegel aufwiesen.

7. Empfangsschnittstelle gemäß Anspruch 6, bei der der Multiplexer 90 angepaßt ist, um ansprechend auf ein Aktivierungssignal von der Einrichtung (80) zum Decodieren die Vergleichssignale derjeniger Komparatoren (R0-R9) an unterschiedliche der Mehrzahl von Ausgängen auszugeben, an deren erstem Eingang und zweitem Eingang die Pegel des M-Bit- Codeworts unterschiedlich sind.

8. Empfangsschnittstelle gemäß Anspruch 6 oder 7, bei der die Einrichtung (70) zum Erfassen folgendes Merkmal aufweist:
eine Signalpegelübergangserfassungseinrichtung (70) die mit der Mehrzahl von Ausgängen des Multiplexers (90) verbunden ist, zum Erfassen eines Übergangs des Vergleichssignals an zumindest einem Ausgang der Mehrzahl von Ausgängen des Multiplexers (90) von einem ersten Signalpegel, der unterschiedlichen Pegeln an dem ersten und zweiten Eingang des Komparators, der das Vergleichssignal ausgab, entspricht, zu einem zweiten Signalpegel, der zu den unterschiedlichen Pegeln entgegengesetzte Pegeln an dem ersten und zweiten Ausgang des Komparators, der das Vergleichssignal ausgab, entspricht.

9. Empfangsschnittstelle gemäß Anspruch 8, bei der der Unterschied zwischen dem ersten Signalpegel und dem zweiten Signalpegel im wesentlichen doppelt so groß wie der Unterschied zwischen den unterschiedlichen Pegeln an dem ersten und dem zweiten Eingang eines der Komparatoren.

10. Empfangsschnittstelle gemäß Anspruch 8 oder 9, bei der die Einrichtung (80) zum Decodieren folgende Merkmale aufweist:
eine Register-Schaltung, die mit den Ausgängen des Multiplexers (90) verbunden ist, zum Abtasten der von dem Multiplexer (90) ausgegebenen Vergleichssignale ansprechend auf die Erfassung des Übergangs durch die Signalpegel- Übergangserfassungseinrichtung (70), um eine erste Mehrzahl von abgetasteten Vergleichssignalwerten zu erhalten;
eine Einrichtung zum Vergleichen der ersten Mehrzahl von abgetasteten Vergleichssignalwerte mit der Mehrzahl von Vergleichssignalen, die einem Vergleich der unterschiedlichen Pegel des vorhergehenden M-Bit-Codeworts entsprechen, und zum Erfassen derjeniger abgetasteter Vergleichssignalwerte, die zu dem entsprechenden der Mehrzahl von Vergleichssignalen, die einem Vergleich der unterschiedlichen Pegel des vorhergehenden M-Bit-Codeworts entsprechen, unterschiedlich ist; und
eine Einrichtung zum Erzeugen des M-Bit-Codeworts abhängig von dem Ergebnis der Erfassung der Ausgänge des Multiplexers (90) und dem vorhergehenden M-Bit-Codewort.

11. Empfangsschnittstelle gemäß Anspruch 10, bei der die Einrichtung (80) zum Dekodieren des M-Bit-Codeworts angepaßt ist, um basierend auf dem Ergebnis der Erfassung der Ausgänge des Multiplexers (90) und dem M-Bit-Codewort auf eine Nachschlagtabelle zuzugreifen, um das N-Bit-Wort zu erhalten.

12. Empfangsschnittstelle gemäß Anspruch 10, bei der die Einrichtung (80) zum Dekodieren des M-Bit-Codeworts angepaßt ist, um basierend auf dem Ergebnis der Erfassung der Ausgänge des Multiplexers (90) und dem M-Bit-Codewort mittels einer Logikschaltung das N-Bit-Wort zu erhalten.

13. Empfangsschnittstelle gemäß einem der Ansprüche 2 bis 12, bei der die Anzahl von Paaren von Bitpositionen mit unterschiedlichen Pegeln für das vorhergehende M-Bit-Codewort und das M-Bit-Codewort gleich ist.

14. Verfahren zum Senden eines M-Bit-Codes auf einer M-Bit- Leitung (30) zu einer Empfangsschnittstelle (20), wobei der M-Bit-Code zumindest ein M-Bit-Codewort, das ein zu übertragendes N-Bit-Wort codiert, und ein vorhergehendes M-Bit- Codewort aufweist, wobei M größer als N ist, mit folgenden Schritten:
Auswählen (200) des M-Bit-Codeworts aus einer Mehrzahl von M- Bit-Folgecodeworten anhand des zu übertragenden N-Bit-Worts, wobei jedes der Mehrzahl von M-Bit-Folgecodeworten zumindest an zwei Bitpositionen unterschiedliche Pegel aufweist, und das vorhergehende M-Bit-Codewort an den entsprechenden Bitpositionen zu den unterschiedlichen Pegeln entgegengesetzte Pegel aufweist; und
Ausgeben (210) des M-Bit-Codeworts.

15. Sendeschnittstelle zum Senden eines M-Bit-Codes auf einer M-Bit-Leitung (30) zu einer Empfangsschnittstelle (20), wobei der M-Bit-Code zumindest ein M-Bit-Codewort, das ein zu übertragendes N-Bit-Wort codiert, und ein vorhergehendes M-Bit- Codewort aufweist, wobei M größer als N ist, mit
einer Einrichtung (40) zum Auswählen des M-Bit-Codeworts aus einer Mehrzahl von M-Bit-Folgecodeworten anhand des zu übertragenden N-Bit-Worts, wobei jedes der Mehrzahl von M-Bit- Folgecodeworten zumindest an zwei Bitpositionen unterschiedliche Pegel aufweist, und das vorhergehende M-Bit-Codewort an den entsprechenden Bitpositionen zu den unterschiedlichen Pegeln entgegengesetzte Pegel aufweist; und
eine Einrichtung (40) zum Ausgeben des M-Bit-Codeworts.

16. Sendeschnittstelle gemäß Anspruch 15, bei der die Mehrzahl von M-Bit-Folgecodeworten von dem vorhergehenden M-Bit- Codewort abhängt und eine echte Teilmenge einer Mehrzahl von erlaubten M-Bit-Codeworten ist.

17. Sendeschnittstelle gemäß Anspruch 16, bei der die Mehrzahl von erlaubten N-Bit-Codeworten eine echte Teilmenge von möglichen N-Bit-Codierungen ist, wobei jede erlaubte N-Bit- Codierung im wesentlichen gleich viele Bitpositionen mit einem Pegel und Bitpositionen mit einem unterschiedlichen Pegel aufweist.

18. Sendeschnittstelle gemäß einem der Ansprüche 15 bis 17, bei der die Anzahl von M-Bit-Folgecodeworten 2^N beträgt, und jedem M-Bit-Folgecodewort ein unterschiedliches N-Bit-Wort zugewiesen ist.

19. Sendeschnittstelle gemäß Anspruch 18, bei der die Zuweisung eines M-Bit-Folgecodeworts zu dem entsprechenden N-Bit- Wort davon abhängt, an welchen Paaren von Paaren von Bitpositionen, an denen das vorhergehende M-Bit-Codewort unterschiedliche Pegel aufweist, das M-Bit-Folgecodewort entgegengesetzte Pegel aufweist.

20. Sendeschnittstelle gemäß einem der Ansprüche 15 bis 19, die ferner folgendes Merkmal aufweist:
eine Nachschlagtabelle, in der die M-Bit-Folgecodeworte gespeichert sind;
wobei die Einrichtung (40) zum Auswählen angepaßt ist, um auf die Nachschlagtabelle mit einem Index zuzugreifen, der Informationen, an welchen Paaren von Paaren von Bitpositionen, an denen das vorhergehende M-Bit-Codewort unterschiedliche Pegel aufweist, das M-Bit-Folgecodewort entgegengesetzte Pegel aufweist, und das N-Bit-Wort enthält.