DE102006062077A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102006062077A1
DE102006062077A1 DE102006062077A DE102006062077A DE102006062077A1 DE 102006062077 A1 DE102006062077 A1 DE 102006062077A1 DE 102006062077 A DE102006062077 A DE 102006062077A DE 102006062077 A DE102006062077 A DE 102006062077A DE 102006062077 A1 DE102006062077 A1 DE 102006062077A1
Authority
DE
Germany
Prior art keywords
layer
emitter
region
semiconductor layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102006062077A
Other languages
English (en)
Other versions
DE102006062077B4 (de
Inventor
Kazunari Hatade
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102006062077A1 publication Critical patent/DE102006062077A1/de
Application granted granted Critical
Publication of DE102006062077B4 publication Critical patent/DE102006062077B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Eine n<SUP>+</SUP>-Emitterschicht (6), die unter einer Emitterelektrode (21) angeordnet ist, ist aus konvexen Abschnitten (6b) ausgebildet, die mit vorbestimmten Abständen angeordnet sind, und einem Hauptteil (6a), der an die konvexen Abschnitte angeschlossen ist. Ein Bereich eines konvexen Abschnitts ist in Kontakt zu der Emitterelektrode und eine p<SUP>+</SUP>-Schicht (20), die stärker dotiert ist als eine p-Basisschicht (5), ist zumindest unter der Emitterschicht angeordnet. In einem Leistungstransistor eines lateralen Aufbaus kann eine Latch-Up-Immunität eines parasitären Thyristors verbessert werden und eine Abschaltzeit kann verringert werden.

Description

  • Die vorliegende Erfindung bezieht sich auf eine Halbleiter-Leistungsvorrichtung und insbesondere auf eine Halbleitervorrichtung, wie zum Beispiel einen Bipolartransistor mit isoliertem Gate (IGBT) oder einen Leistungs-MOSFET (Feldeffekttransistor mit isoliertem Gate). Insbesondere bezieht sich die Erfindung auf einen Aufbau zum Verbessern einer Treibestromgröße, einer Latch-Up-Immunität und einer Abschaltcharakteristik einer Leistungsvorrichtung.
  • Leistungsvorrichtungen wurden auf den Gebieten der Umwandlung und Steuerung von elektrischen Leistungen verwendet. Solche Leistungsvorrichtungen beinhalten eine MOS-Gate-Vorrichtung, die eine Spannung an einem isolierten Gate entgegennimmt zum Durchführen eines Schaltvorgangs. MOS-Gate-Vorrichtungen beinhalten einen IGBT (Bipolartransistor mit isoliertem Gate) und einen MOSFET (Feldeffekttransistor mit isoliertem Gate). Ein Halbleiterschalter solch einer Leistungsvorrichtung muss die Eigenschaft eines schnellen Betriebs (schneller Schaltvorgang) sowie des Treibens eines großen Stroms und eine hohe Durchbruchspannung aufweisen.
  • Eine Referenz 1 ( Japanische Patentoffenlegungsschrift Nr. 07-058320 ) offenbart den folgenden Aufbau zum Zwecke der Verringerung einer Abschaltzeit des IGBT zum Vergrößern einer Betriebsfrequenz. Die Referenz 1 offenbart den folgenden Aufbau als einen bekannten Aufbau. Eine p-Typ-Basis-Kontaktschicht ist so angeordnet, dass sie eine n-Typ-Emitterschicht umgibt und eine p-Typ-Basisschicht kontaktiert. Die p-Typ-Basis-Kontaktschicht und die n-Typ-Emitterschicht sind beide an einer Emitterelektrode angeschlossen. Die p-Typ-Basis-Kontaktschicht führt während des Abschaltens Minoritätsladungsträger (Löcher) zu der Emitterelektrode ab. Eine n-Typ-Pufferschicht ist unter einer p-Typ-Kollektorschicht ausgebildet. Diese Pufferschicht verhindert das Abführen der Minoritätsladungsträger zu einer n--Typ-Driftschicht, wenn die Majoritätsladungsträger von der Kollektorschicht zu einem Kollektoranschluss während des Abschaltens abgeführt werden. Falls in dem Fall des Verwendens der n-Typ-Pufferschicht eine Pufferwirkung der Pufferschicht so hoch gemacht wird, wird die Injektionseffizienz der Minoritätsladungsträger in die Driftschicht während des Anschaltens erniedrigt zum Erniedrigen einer Leitungsmodulationswirkung, was zu einem erhöhten AN-Widerstand und daher einer erhöhten AN-Spannung führt. Als einen Aufbau zum Vermeiden solch eines Nachteiles offenbart die Referenz 1 einen verkürzten Kollektoraufbau. In diesem verkürzten Kollektoraufbau ist eine kurze n-Typ-Kollektorschicht um einen äußeren Umfang eines p-Typ-Kollektors herum angeordnet. Sowohl die p-Typ-Kollektorschicht als auch die kurze n-Typ-Kollektorschicht sind gemeinsam an eine Kollektorelektrode angeschlossen. In diesem Kurzkollektoraufbau fließen die Majoritätsladungsträger in die kurze Kollektorschicht während des Abschaltens, die kurze Kollektorschicht absorbiert aber die Minoritätsladungsträger und unterdrückt dadurch die Erzeugung der Minoritätsladungsträger, so dass die Abschaltzeit verringert ist.
  • Der IGBT beinhaltet allgemein eine p-Typ-Kollektorschicht, eine n-Typ-Pufferschicht, eine n--Typ-Driftschicht, eine p-Typ-Basisschicht und eine n-Typ-Emitterschicht. Dieser npn-Aufbau geht einher mit einem parasitären Thyristor. Ein Latch-Up-Phänomen kann verursacht werden, bei dem der parasitäre Thyristor durch einen Spannungsabfall an einer Basisregion des IGBT angeschaltet wird. Die Referenz 2 ( Japanische nationale Patentveröffentlichung Nr. 09-503626 : Internationale Patentveröffentlichung WO 95/24055 ) offenbart einen Aufbau, der auf eine Verbesserung dieser Latch-Up-Immunität abzielt.
  • In der Referenz 2 ist eine stark dotierte p+-Typ-Region unterhalb einer n+-Typ-Sourceschicht in einer in einer n--Typ-Driftschicht ausgebildeten p-Typ-Basisregion angeordnet. Die stark dotierte p+-Typ-Region dient der Verringerung eines Widerstandswertes einer p-Typ-Basisregion, wodurch ein Spannungsabfall an einem Übergang zwischen der Source- und der Basisregion verringert wird zum Verbessern der Latch-Up-Immunität.
  • Die Referenz 3 ( Japanische Patentoffenlegungsschrift Nr. 2000-286416 ) offenbart einen Aufbau, der auf eine Vergrößerung eines AN-Stroms und eine Verbesserung der Latch-Up-Immunität abzielt. In der Referenz 3 sind eine Kollektorschicht, eine Emitterschicht und eine Gateelektrode jeweils in einer Ringgestalt ausgebildet. Die Emitterschicht (Sourceschicht) hat eine zahnradartige Gestalt mit konvexen und konkaven Abschnitten oder ist aus inselartigen Abschnitten ausgebildet, die jeweils von den anderen getrennt sind. Ein Basiswiderstand eines Abschnitts unter der Emitterregion ist verringert und ein Löcherstrom wird radial von einer Kollektorschicht abgeführt, die an einem Zentralabschnitt ausgebildet ist zum Verringern der Stromdichte des Löcherstroms zum Verbessern einer Latch-Up-Immunität.
  • Die Referenz 1 hat auf das folgende Problem hingewiesen, das auftritt, wenn der verkürzte Kollektoraufbau bei einem lateralen IGBT-Aufbau angewendet wird. Während des Abschaltens gehen die Majoritätsladungsträger unter der p-Typ-Kollektorschicht hindurch und fließen in die kurze n-Typ-Kollektorschicht und deshalb ebenfalls in die p-Typ-Kollektorschicht. Folglich wird eine erhöhte Menge an Minoritätsladungsträgern in die n--Typ-Driftschicht injiziert. Zum Beseitigen des Problems des verkürzten Kollektoraufbaus in dem lateralen IGBT-Aufbau ordnet die Referenz 1 einen MOS-Transistor (Feldeffekttransistor mit isoliertem Gate) mit einem Sub-Gate in der p-Typ-Kollektorschicht an und schließt die Kollektorschicht über den Sub-Gate-MOS-Transistor an eine Kollektor-Ladungsextraktionsschicht an. Die Ladungsextraktionsschicht ist an dem Kollektoranschluss angeschlossen. In dem Sub-Gate-Aufbau ist die n-Typ-Sourceschicht des MOSFET benachbart zu der p-Typ-Kollektorschicht angeordnet und diese Schichten sind durch die gemeinsame Elektrode verbunden. Dadurch werden n-Typ-Ladungsträger in der n-Typ-Sourceschicht in p-Typ-Ladungsträger in der p-Typ-Kollektorschicht umgewandelt. Während des Abschaltens wird der MOS-Transistor des Sub-Gate-Aufbaus ausgeschaltet gehalten zum Halten der p-Typ-Kollektorschicht in diesem Sub-Gate in einem elektrisch schwebenden Zustand und die p-Typ-Kollektorschicht ist von der Ladungsextraktionsschicht getrennt. Majoritätsladungsträger (Elektronen) werden über die Ladungsextraktionsschicht zu dem Kollektoranschluss hinausgezogen. Unterdessen sind die p-Typ-Kollektorschicht und die darunterliegende p-Wanne (p-Basis) in dem elektrisch schwebenden Zustand und ein pn-Übergang zwischen der Wanne und der Driftschicht wird in einem in Sperrrichtung gepolten Zustand (wobei eine eingebaute Spannung nicht überschritten wird) gehalten und unterdrückt die Injektion von Minoritätsladungsträgern.
  • In dem in Referenz 1 offenbarten Aufbau ist jedoch eine zusätzliche Schaltung erforderlich zum Steuern eines Potentials des Sub-Gates getrennt von dem Gate (Hauptgate) des IGBT, was eine Größe der Steuer-Schaltungsanordnung erhöht. In dem IGBT-Element sind der Sub-Gate- und der Haupt-Gate-Anschluss getrennt vorgesehen, was eine Layout-Fläche vergrößert. In dem in der Referenz 1 offenbarten Aufbau gehen die Majoritätsladungsträger (Elektronen) unter der p-Typ-Basisschicht hindurch und werden in der Ladungsextraktionsschicht absorbiert. Ein Latch-Up-Phänomen durch einen parasitären Thyristor zwischen der p-Typ-Kollektorschicht, der darunterliegenden p-Wanne, der n--Typ-Driftschicht und der n-Typ-Emitterschicht wird jedoch nicht berücksichtigt.
  • In dem in der Referenz 2 offenbarten Aufbau ist beabsichtigt, den Widerstandswert der p-Typ-Basisregion durch die stark dotierte p+-Typ-Region zu verringern, die unterhalb der n-Typ-Sourceschicht angeordnet ist. Die Referenz 2 behandelt jedoch lediglich einen vertikalen Vorrichtungsaufbau und die Anwendung auf einen lateralen Vorrichtungsaufbau wird nicht berücksichtigt. Zusätzlich berücksichtigt die Referenz 2 einen Aufbau zum Vermeiden eines Latch-Up aufgrund eines parasitären Thyristors in dem vertikalen Vorrichtungsaufbau, berücksichtigt jedoch nicht einen Aufbau zum Vergrößern eines Treibestroms.
  • Bei dem in der Referenz 3 offenbarten Aufbau ist die Emitterregion in einer zahnradartigen Gestalt ausgebildet oder aus getrennten inselartigen Abschnitten ausgebildet zum Vermeiden des Latch-Up. Es gibt jedoch Spielraum für eine Verbesserung zum Vergrößern des Treibestroms und Verringern der Abschaltzeit.
  • Eine Aufgabe der Erfindung ist die Bereitstellung einer Halbleitervorrichtung, die eine Treibestromgröße vergrößern kann, eine Abschaltzeit verringern kann und eine Latch-Up-Immunität eines parasitären Thyristors verbessern kann.
  • Die Aufgabe wird gelöst durch eine Halbleitervorrichtung nach Anspruch 1 und 2.
  • Weiterbildungen der Erfindung sind in den Unteransprüchen beschrieben.
  • Eine Halbleitervorrichtung gemäß einem Aspekt der Erfindung beinhaltet ein Halbleitersubstrat; eine auf dem Halbleitersubstrat ausgebildete Halbleiterregion; eine an einer Oberfläche der Halbleiterregion angeordnete und mit einer ersten Elektrode verbundene erste Halbleiterschichtregion; eine zweite Halbleiterschichtregion einer ringförmigen Gestalt, die bei der Halbleiteregion beabstandet von der ersten Halbleiterschichtregion angeordnet ist, die erste Halbleiterschichtregion umgibt und einen Leitungstyp aufweist, der unterschiedlich zu jenem der Halbleiterregion ist; eine dritte Halbleiterschichtregion, die unterschiedlich im Leitungstyp zu der zweiten Halbleiterschichtregion ist mit einem Hauptteil, der in der zweiten Halbleiterschichtregion angeordnet ist und eine ringförmige kontinuierliche Gestalt aufweist, sowie einer Mehrzahl von konvexen Bereichen benachbart zu dem Hauptteil, die sich von der ersten Halbleiterschichtregion hinweg erstrecken, mit einer zweiten Elektrode verbunden sind, mit vorbestimmten Zwischenräumen angeordnet sind und jeweils eine Breite aufweisen, die kleiner als der vorbestimmte Zwischenraum ist; eine stark dotierte Halbleiterschichtregion, die in der zweiten Halbleiterschichtregion angeordnet ist, zumindest unter der dritten Halbleiterschichtregion angesiedelt ist, stärker dotiert ist als die zweite Halbleiterschichtregion und den gleichen Leitungstyp aufweist wie die zweite Halbleiterschichtregion; und eine Gateelektrodenschicht, die einen Kanal an einer Oberfläche der zweiten Halbleiterschichtregion ausbildet zum Transferieren von Ladungen zwischen der ersten und dritten Halbleiterschichtregion.
  • Eine Halbleitervorrichtung gemäß einem zweiten Aspekt der Erfindung beinhaltet ein Halbleitersubstrat; eine auf dem Halbleitersubstrat ausgebildete Halbleiterregion; eine erste Halbleiterschichtregion, die bei der Halbleiterregion angeordnet ist und mit einer ersten Elektrode verbunden ist; eine zweite Halbleiterschichtregion einer ringförmigen Gestalt, die bei der Halbleiterregion angeordnet ist, von der ersten Halbleiterschichtregion beabstandet ist, die Halbleiterschichtregion umgibt und unterschiedlich im Leitungstyp zu der Halbleiterregion ist; eine dritte Halbleiterschichtregion mit einer Mehrzahl von Einheitsbereichen, die an der zweiten Halbleiterschichtregion angeordnet sind, voneinander beabstandet sind, mit vorbestimmten Zwischenräumen angeordnet sind und jeweils eine rechteckartige Gestalt aufweisen und eine Breite haben, die größer ist als der vorbestimmte Zwischenraum, und unterschiedlich im Leitungstyp zu der zweiten Halbleiterschichtregion sind; eine stark dotierte Halbleiterschichtregion, die in der zweiten Halbleiterschichtregion angeordnet ist, zumindest unter der dritten Halbleiterschichtregion angesiedelt ist, stärker dotiert ist als die zweite Halbleiterschichtregion und den gleichen Leitungstyp aufweist wie die zweite Halbleiterschichtregion; und eine Gateelektrodenschicht, die einen Kanal an einer Oberfläche der zweiten Halbleiterschichtregion bildet für den Transfer von Ladungen zwischen der ersten und dritten Halbleiterschichtregion.
  • Bei der Halbleitervorrichtung gemäß des ersten Aspekts der Erfindung hat die dritte Halbleiterschichtregion, die einer Emitterschichtregion in einer Ausführungsform der Erfindung entspricht, eine zahnradartige Gestalt und konkave Bereiche der dritten Halbleiterschichtregion haben eine verringerte Breite. Deshalb ist es möglich, eine Breite der zweiten Halbleiterschichtregion unmittelbar unterhalb der dritten Halbleiterschichtregion in einem parasitären Bipolartransistor, der ausgebildet ist durch die Halbleiterregion (Driftschicht), die zweite Halbleiterschichtregion (Basisregion in einer Ausführungsform) und die dritte Halbleiterschichtregion (Emitterschicht in einer Ausführungsform), zu verringern. Folglich kann der Widerstand der zweiten Halbleiterschichtregion verringert werden. Dadurch kann der Betrieb eines parasitären Bipolartransistors unterdrückt werden und deshalb kann ein Latch-Up eines parasitären Thyristors unterdrückt werden. Die stark dotierte Halbleiterschichtregion ist unterhalb der dritten Halbleiterschichtregion angeordnet. Ebenso kann der Widerstand der zweiten Halbleiterschichtregion unmittelbar unterhalb der dritten Halbleiterschichtregion verringert werden, so dass der Betrieb des parasitären Bipolartransistors unterdrückt werden kann und die Latch-Up-Immunität verbessert werden kann.
  • Der Hauptteilabschnitt ist kontinuierlich ausgebildet, was nicht eine Breite eines Kanals verringert, der bezüglich der dritten Halbleiterschichtregion ausgebildet ist, die in einer Ausführungsform der Emitter ist. Wenn eine Kollektor-Emitter-Spannung oder eine Source-Drain-Spannung unter der Bedingung angelegt wird, dass eine bestimmte Gate-Emitter- oder Gate-Source-Spannung (VGE oder VGS) anliegt, verschlechtert sich die Kollektor-Emitter-Strom(ICE)-Kennlinie oder die Source-Drain-Strom-Kennlinie nicht. Da die Kanalregion die kranzförmige oder ringförmige Gestalt aufweist, kann die Kanalregion groß gemacht werden zum Leiten eines großen Stroms.
  • Da ein Anordnungs-Rastermaß der konvexen Abschnitte größer ist als die Breite der konvexen Abschnitte kann ein Gateelektrodenanschluss in einfacher Weise herausgeführt werden.
  • Gemäß der Halbleitervorrichtung des zweiten Aspekts der Erfindung ist die dritte Halbleiterschichtregion, die in einer Ausführungsform der Emitterschichtregion entspricht, aus den Einheitsbereichen ausgebildet, von denen jeder die inselartige Form aufweist und die voneinander beabstandet sind und die stark dotierte Halbleiterschichtregion ist unterhalb der Einheitsbereiche angeordnet. Folglich kann der Widerstand der zweiten Halbleiterschichtregion unmittelbar unterhalb der dritten Halbleiterschichtregion bei dem parasitären Bipolartransistor, der ausgebildet ist durch die Halbleiterregion (Driftschicht), die zweite Halbleiterschichtregion (Basisregion in einer Ausführungsform) und die dritte Halbleiterschichtregion (Emitterregion in einer Ausführungsform), verringert werden. Dies kann den Betrieb eines parasitären Bipolartransistors unterdrücken und folglich den Latch-Up des parasitären Thyristors unterdrücken.
  • In einer Region zwischen den Einheitsbereichen kann die stark dotierte Halbleiterschichtregion Minoritätsladungsträger so durchlassen, dass die Minoritätsladungsträger wirkungsvoll eingefangen werden, und die Abschaltzeit kann verringert werden. Die stark dotierte Halbleiterschichtregion ist unterhalb der dritten Halbleiterschichtregion angeordnet zum Verringern des Widerstandes der zweiten Halbleiterschichtregion unmittelbar unterhalb der dritten Halbleiterschichtregion, so dass der Betrieb des parasitären Bipolartransistors unterdrückt werden kann und die Latch-Up-Immunität verbessert werden kann.
  • Die Einheitsbereiche sind voneinander in der dritten Halbleiterschichtregion, die in einer Ausführungsform der Emitter ist, getrennt, die Breite des Einheitsbereichs ist jedoch kleiner als der Abstand zwischen den Einheitsbereichen. Eine Weite eines Kanals, der für die gesamte dritte Halbleiterschichtregion ausgebildet ist, ist nicht wesentlich verringert. Wenn eine Kollektor-Emitter-Spannung oder eine Source-Drain-Spannung unter der Bedingung angelegt wird, dass eine bestimmte Gate-Emitter- oder Gate-Source-Spannung (VGE oder VGS) anliegt, verschlechtert sich eine Kollektor-Emitter-Strom(ICE)-Kennlinie oder eine Source-Drain-Strom-Kennlinie nicht.
  • Weitere Merkmale und Zweckmäßigkeiten ergeben sich aus der Beschreibung von Ausführungsformen unter Zuhilfenahme der beigefügten Zeichnungen. Von den Figuren zeigen:
  • 1 in schematischer Weise ein Oberflächenlayout eines lateralen IGBT gemäß einer ersten Ausführungsform der Erfindung,
  • 2, 3 und 4 in schematischer Weise Querschnittsaufbauten entlang der Linien L2-L2, L3-L3 bzw. L4-L4 in 1,
  • 5 eine elektrische Äquivalenzschaltung eines parasitären Thyristors des in den 1 bis 4 gezeigten IGBT,
  • 6A in einem vergrößerten Maßstab Gestalten einer Emitterschicht und einer Emitterkontaktregion und 6B in einem vergrößerten Maßstab einen Aufbau der Emitterschicht,
  • 7 ein Beispiel einer Anordnung einer Gateelektroden-Anschlussleitung in dem Aufbau der Emitterschicht, der in 6A gezeigt ist,
  • 8 in schematischer Weise ein ebenes Layout der Gateelektroden-Anschlussleitung, die in 7 gezeigt ist, und verschiedene Elektroden,
  • 9 in schematischer Weise ein ebenes Layout eines lateralen IGBT einer ersten Abwandlung der ersten Ausführungsform der Erfindung,
  • 10 u. 11 in schematischer Weise Querschnittsaufbauten entlang der Linien L10-L10 bzw. L11-L11, die in 9 gezeigt sind,
  • 12 in schematischer Weise einen Querschnittsaufbau eines lateralen IGBT einer zweiten Abwandlung der ersten Ausführungsform der Erfindung,
  • 13 in schematischer Weise einen Querschnittsaufbau einer Emitterregion des lateralen IGBT der zweiten Abwandlung der ersten Ausführungsform der Erfindung,
  • 14 u. 15 in schematischer Weise Querschnittsansichten einer Emitterregion eines lateralen IGBT einer dritten Abwandlung der ersten Ausführungsform der Erfindung,
  • 16 in schematischer Weise ein Oberflächenlayout eines lateralen IGBT einer zweiten Ausführungsform der Erfindung,
  • 17 u. 18 in schematischer Weise Querschnittsansichten entlang der Linie L17-L17 bzw. L18-L18 in 16,
  • 19 in schematischer Weise einen Querschnittsaufbau einer Emitterregion eines lateralen IGBT einer ersten Abwandlung der zweiten Ausführungsform der Erfindung,
  • 20 in schematischer Weise einen Querschnittsaufbau einer Emitterregion eines lateralen IGBT einer ersten Abwandlung der zweiten Ausführungsform der Erfindung,
  • 21 in schematischer Weise einen Querschnittsaufbau einer Emitterregion eines lateralen IGBT gemäß einer zweiten Abwandlung der zweiten Ausführungsform der Erfindung,
  • 22 in schematischer Weise einen Querschnittsaufbau der Emitterregion der zweiten Abwandlung der zweiten Ausführungsform der Erfindung,
  • 23 in schematischer Weise einen Querschnittsaufbau der Emitterregion des lateralen IGBT einer dritten Abwandlung der zweiten Ausführungsform der Erfindung,
  • 24 in schematischer Weise einen Querschnittsaufbau der Emitterregion der dritten Abwandlung der zweiten Ausführungsform der Erfindung,
  • 25 in schematischer Weise ein Oberflächenlayout eines lateralen IGBT gemäß einer dritten Ausführungsform der Erfindung,
  • 26 u. 27 in schematischer Weise Querschnittsansichten entlang der Linien L26-L26 bzw. L27-L27 in 25,
  • 28 u. 29 in schematischer Weise Querschnittsaufbauten einer Emitterregion eines lateralen IGBT einer ersten Abwandlung der dritten Ausführungsform der Erfindung,
  • 30 u. 31 in schematischer Weise Querschnittsaufbauten einer Emitterregion eines lateralen IGBT einer zweiten Abwandlung der dritten Ausführungsform der Erfindung,
  • 32 u. 33 in schematischer Weise Querschnittsaufbauten einer Emitterregion eines lateralen IGBT einer dritten Abwandlung der dritten Ausführungsform der Erfindung,
  • 34 in schematischer Weise ein Layout einer Oberfläche eines lateralen IGBT einer vierten Ausführungsform der Erfindung,
  • 35 u. 36 in schematischer Weise Querschnittsansichten entlang der Linien L35-L35 bzw. L36-L36 in 34,
  • 37 u. 38 in schematischer Weise Querschnittsansichten einer Emitterregion eines lateralen IGBT einer ersten Abwandlung der vierten Ausführungsform der Erfindung,
  • 39 in schematischer Weise einen Querschnittsaufbau einer Emitterregion eines lateralen IGBT einer zweiten Abwandlung der vierten Ausführungsform der Erfindung,
  • 40 in schematischer Weise einen Querschnittsaufbau des lateralen IGBT der zweiten Abwandlung der vierten Ausführungsform der Erfindung,
  • 41 in schematischer Weise einen Querschnittsaufbau einer Emitterregion eines lateralen IGBT einer dritten Abwandlung der vierten Ausführungsform der Erfindung,
  • 42 in schematischer Weise einen Querschnittsaufbau des lateralen IGBT der dritten Abwandlung der vierten Ausführungsform der Erfindung,
  • 43 in schematischer Weise ein Layout einer Oberfläche eines lateralen IGBT gemäß einer fünften Ausführungsform der Erfindung,
  • 44 in schematischer Weise einen Querschnittsaufbau entlang einer Linie L44-L44 in 43,
  • 45 ein Beispiel einer Anordnung von Zellen eines IGBT gemäß einer sechsten Ausführungsform der Erfindung,
  • 46 ein weiteres Beispiel der Anordnung der Zellen des IGBT gemäß der sechsten Ausführungsform der Erfindung,
  • 47 in schematischer Weise zum Vergleich ein Layout einer Oberfläche eines bekannten lateralen IGBT mit einem elliptischen Aufbau,
  • 48 eine Kanallänge des IGBT gemäß der sechsten Ausführungsform der Erfindung zusammen mit Kanalbereichen des in 47 gezeigten IGBT,
  • 49 u. 50 Darstellungen der Schaltcharakteristik der in den 47 bzw. 46 gezeigten IGBTs,
  • 51 in schematischer Weise einen Querschnittsaufbau eines lateralen IGBT gemäß einer siebten Ausführungsform der Erfindung,
  • 52 Darstellungen der Schaltcharakteristik der in den 51 und 2 gezeigten lateralen IGBTs,
  • 53 Darstellungen der Löcher- und Elektronenverteilung sowie einer Verarmungsschichtbereichsgrenze in dem lateralen IGBT, der in 2 gezeigt ist,
  • 54 eine Darstellung der Löcher in dem lateralen IGBT (2) einer Sperrschichtisolationsstruktur,
  • 55 eine Darstellung einer Konzentrationsverteilung der Elektronen, Löcher und eines Gleichgewichtszustandes in dem lateralen IGBT mit der Sperrschichtisolationsstruktur, der in 2 gezeigt ist.
  • 56 eine Darstellung einer Verteilung des Stroms und eines Potentials sowie einer Verarmungsschichtbereichsgrenze in dem lateralen IGBT mit einer dielektrischen Isolationsstruktur, der in 51 gezeigt ist,
  • 57 eine Darstellung einer Verteilung von Löchern in dem lateralen IGBT mit der die lektrischen Isolationsstruktur, der in 51 gezeigt ist,
  • 58 eine Darstellung einer Verteilung von Elektronen und Löchern und einer Löcher/Elektronen-Konzentrationsverteilung in einem Gleichgewichtszustand zwischen dem Kollektor und dem Emitter in dem lateralen IGBT mit der Sperrschichtisolationsstruktur, der in 51 gezeigt ist.
  • Erste Ausführungsform
  • 1 zeigt in schematischer Weise ein ebenes Layout eines lateralen n-Kanal-IGBT gemäß einer ersten Ausführungsform der Erfindung. 1 zeigt nicht Isolationsschichten, Verbindungsleitungen, Elektroden und dergleichen und zeigt weiterhin nicht eine stark dotierte Halbleiterregion, welche eines der kennzeichnenden Merkmale der Erfindung ist.
  • In 1 beinhaltet ein IGBT 1 eine p-Typ-Kollektorschicht (erste Halbleiterschichtregion) 2, die an einem Zentralabschnitt in einer Kreisgestalt ausgebildet ist, eine n-Typ-Pufferschicht (Halbleiterregion) 3, welche die Kollektorschicht 2 umgebend ausgebildet ist, eine n--Typ-Driftschicht (Halbleiterregion) 4, die in einer ringförmigen Gestalt außerhalb der Pufferschicht 3 ausgebildet ist, eine ringförmige p-Typ-Basisschicht (zweite Halbleiterregion) 5, die in einer ringförmigen Gestalt außerhalb der n--Typ-Driftschicht 4 ausgebildet ist, und eine n+-Emitterschicht (dritte Halbleiterregion) 6, die in der p-Typ-Basisschicht 5 ausgebildet ist.
  • Die Emitterschicht 6 beinhaltet einen Hauptteil 6a, der in einer kontinuierlichen, ringförmigen Gestalt ausgebildet ist, und konvexe Abschnitte 6b, die mit vorbestimmten Zwischenräumen angeordnet sind, mit dem Hauptteil 6a verbunden sind und von der Kollektorschicht 2 hinwegragen. Die n+-Emitterschicht 6 ist so ausgebildet, dass sie eine teilweise vergrößerte Radiallänge bei den konvexen Abschnitten aufweist zum Verkürzen der Länge einer p-Typ-Basisschicht 5, die unter der Emitterschicht angeordnet ist, zum Verkleinern des Basiswiderstandes.
  • In der p-Typ-Basisschicht 5 ist ein Kanalbildungsbereich 8, in dem durch eine Spannung an einer nicht gezeigten Gateelektrode ein Kanal ausgebildet wird, zwischen der Emitterschicht 6 und der n--Driftschicht 4 angeordnet. Ein Emitterelektroden-Kontaktbereich 7 einer ringförmigen Gestalt ist an einem Zentralabschnitt der p-Typ-Basisschicht 5 in der Region der Emitterschicht 6 angeordnet. Eine Emitterelektrode, die elektrisch mit dem konvexen Abschnitt 6b der Emitterschicht 6 verbunden ist, ist in dem Emitterelektroden-Kontaktbereich 7 angeordnet.
  • Da die Emitterschicht 6 einen Hauptteil 6a aufweist, der kontinuierlich in einer ringförmigen Gestalt ausgebildet ist, ist der in dem Kanalbildungsbereich 8 ausgebildete Kanal kontinuierlich in der ringförmigen Gestalt ausgebildet.
  • Die n-Typ-Schicht (Pufferschicht) 3, welche die p-Typ-Kollektorschicht 2 umgebend ausgebildet ist, absorbiert von der p-Typ-Kollektorschicht 2 transferierte Minoritätsladungsträger.
  • 2 zeigt in schematischer Weise einen Querschnittsaufbau des IGBT 1 entlang einer Linie L2-L2, die in 1 gezeigt ist. In 2 weist der IGBT 1 eine n--Typ-Driftschicht 4 auf, die an einer Oberfläche eines p-Typ-Halbleitersubstrates (Halbleitersubstrates) 10 ausgebildet ist. Die n-Typ-Schicht (Wannenregion) 3 ist an einem Zentralabschnitt (linkes Ende in 2) einer Oberfläche der n--Typ-Schicht (Driftschicht) 4 ausgebildet und eine p-Typ-Kollektorschicht 2 ist an der Oberfläche der n-Typ-(Puffer)Schicht 3 ausgebildet. Die p-Typ-Kollektorschicht 2 ist elektrisch mit einer Kollektorelektrode 13 verbunden, welche wiederum mit einem Kollektoranschluss (nicht gezeigt) über eine Kollektorelektrodenleitung 14 verbunden ist.
  • Eine erste Isolationsschicht 11 ist unter der Kollektorelektrode und der Verbindungsleitung 14 und an der Oberfläche der n--Schicht 4 ausgebildet und eine zweite Isolationsschicht 12, die als eine Passivierungsschicht dient, ist auf der ersten Isolationsschicht 11 ausgebildet. Eine Zwischenlagen-Isolationsschicht ist zwischen der Kollektorelektrode 13 und der n-Pufferschicht 3 vorgesehen.
  • In einem auf der rechten Seite von 2 gezeigten Emitterabschnitt ist eine Gateverbindungsleitung 16 auf der ersten Isolationsschicht 11 ausgebildet. Die Gateverbindungsleitung 16 beinhaltet eine Gateelektrode und einen Verbindungsleitungsabschnitt 16a, der auf der n--Schicht 4 mit einem dazwischengefügten Gateisolationsfilm 15 ausgebildet ist. Die Gateverbindungsleitung 16 ist elektrisch an eine Gateelektrode 17 angeschlossen. Bei der Gateverbindungsleitung 16 hat ein Gateelektroden-Verbindungsabschnitt 16a eine ringförmige Gestalt, so dass entsprechend einer an der Gateelektrode 17 anliegenden Spannung ein Kanal über einen ganzen Kanalbildungsbereich 8 an der Oberfläche der p-Typ-Basisschicht 5 ausgebildet werden kann.
  • Eine p+-Schicht 20, die stärker dotiert ist als die p-Typ-Basisschicht 5, ist an der Oberfläche der p-Typ-Basisschicht 5 und tiefer als die Emitterschicht 6 ausgebildet. Die n+-Emitterschicht 6 ist auf der p+-Schicht 20 ausgebildet. Eine Emitterelektrode 21 ist in Kontakt zu sowohl der p+-Schicht 20 als auch der n+-Emitterschicht 6 ausgebildet. Eine Zwischenlagenisolationsschicht 19 ist zwischen der Gateelektrode 17 und der Emitterelektrode 21 vorgesehen zum Trennen derselben voneinander.
  • Die stark dotierte p+-Schicht 20 ist an dem Boden der n+-Emitterschicht 6 angeordnet und deshalb hat die an dem Boden der n+-Emitterschicht 6 angeordnete Basisschicht einen verringerten Widerstandswert zum Verringern eines Spannungsabfalls über dieselbe.
  • 3 zeigt in schematischer Weise einen Querschnittsaufbau des IGBT 1 entlang einer Linie L3-L3 in 1. Der Querschnittsaufbau des IGBT 1, der in 3 gezeigt ist, ist der gleiche wie jener des Abschnitts benachbart der Emitterregion des IGBT, der in 2 gezeigt ist. Entsprechende Abschnitte sind mit den gleichen Bezugszeichen versehen und eine detaillierte Beschreibung derselben wird nicht wiederholt. Die ersten und zweiten Isolationsschichten 11 und 12, die in 2 gezeigt sind, sind jedoch nicht gesondert mit den Bezugszeichen in 3 versehen.
  • Wie in 3 gezeigt, erstreckt sich die n+-Emitterschicht 6 von dem Kanalbildungsbereich 8 zu einem Abschnitt unter der Emitterelektrode 21 (die konvexen Abschnitte sind mit der Emitterelektrode 21 verbunden). Die Emitterelektrode 21 ist ebenfalls mit der p+-Schicht 20 verbunden, die unter der n+-Emitterschicht 6 ausgebildet ist. Deshalb kann ein Kontaktwi derstand zwischen der Emitterelektrode 21 und der Basisschicht verringert werden verglichen zu dem Fall, in dem die p-Typ-Basisschicht 5 direkt an die Emitterelektrode 21 angeschlossen ist. Während des Abschaltens oder in dem gleichbleibenden Zustand fließen Löcher HL von der p-Basisschicht 5 über die p+-Schicht 20 in die Emitterelektrode 21. Bei diesem Betrieb ist der Widerstandswert in der p+-Schicht 20 klein und der Spannungsabfall der p-Typ-Basisschicht 5 unter der n+-Emitterschicht 6 ist klein. Deshalb ist es möglich, eine Vorwärtspolung der p-Typ-Basisschicht 5 und der n+-Emitterschicht 6 zu verhindern und folglich ein Anschalten eines parasitären npn-Bipolartransistors zu verhindern. Aufgrund des Vorsehens der p+-Schicht 20 können Löcher HL ohne Stocken unmittelbar unter der n+-Emitterschicht 6 hindurch in die Emitterelektrode 21 fließen, so dass die Löcher der Minoritätsladungsträger schnell abgeführt werden können. Mit anderen Worten, durch die Verringerung des Kontaktwiderstandes der Basisschicht 5 (p+-Schicht 20) bezüglich der Emitterelektrode 21 kann als Ergebnis der Basiswiderstand der p-Basisregion unmittelbar unterhalb der n+-Emitterschicht 6 verringert werden.
  • 4 zeigt in schematischer Weise einen Querschnittsaufbau des IGBT 1 entlang einer Linie L4-L4 in 1. In dem Bereich des IGBT 1, der in 4 gezeigt ist, ist bei der n+-Emitterschicht 6 der Hauptteil 6a vorgesehen, jedoch sind nicht konvexe Abschnitte 6b vorgesehen. Deshalb ist die Emitterelektrode 21 lediglich mit der p+-Schicht 20 in Kontakt. Der übrige Aufbau in dem Querschnittsaufbau, der in 4 gezeigt ist, ist der gleiche wie jener in 3. Entsprechende Abschnitte sind mit den gleichen Bezugszeichen versehen und eine Beschreibung derselben wird nicht wiederholt.
  • Wie in 4 gezeigt ist der Hauptteil 6a in einer Radialrichtung bei dem Abschnitt, bei dem der konvexe Abschnitt 6b in der n+-Emitterschicht 6 nicht vorgesehen ist, kurz. In dieser Region ist deshalb der Basiswiderstand unter der n+-Emitterschicht 6 sogar kleiner und Löcher HL werden über die p+-Schicht 20 eines kleinen Widerstandes ohne Stocken zu der Emitterelektrode 21 abgeführt. Dadurch kann der Betrieb des parasitären npn-Bipolartransistors wirkungsvoller unterdrückt werden und deshalb kann die Latch-Up-Immunität des parasitären Thyristors während des Abschaltens des IGBT 1 und während des AN-Zustandes in dem gleichbleibenden Zustand verbessert werden.
  • 5 zeigt eine elektrische Äquivalenzschaltung des parasitären Thyristors des lateralen IGBT 1, der in 1 bis 4 gezeigt ist. In 5 beinhaltet der parasitäre Thyristor einen pnp-Bipolartransistor TR1 und einen npn-Bipolartransistor TR2. Der pnp-Bipolartransistor TR1 hat einen Emitter, der aus der p-Typ-Kollektorschicht 2 ausgebildet ist, eine Basis, die aus den n+- und n--Schichten 3 und 4 ausgebildet ist, und einen Kollektor, der aus der p-Basisschicht 5 und der p+-Schicht 20 ausgebildet ist. Der npn-Bipolartransistor TR2 hat einen Kollektor, der aus den n+- und n--Schichten 3 und 4 ausgebildet ist, einen Emitter, der aus der n+-Emitterschicht 6 ausgebildet ist und eine Basis, die aus der p-Basisschicht 5 und der p+-Schicht 20 ausgebildet ist. Ein Basiswiderstand R ist in einer Basisschicht des Bipolartransistors TR2 vorhanden.
  • Der Emitter des parasitären Bipolartransistors TR1 ist an die Kollektorelektrode 13 angeschlossen und der Emitter und die Basis des parasitären Bipolartransistors TR2 sind an die Emitterelektrode 21 angeschlossen.
  • Da die p+-Schicht 20 verwendet wird und die n+-Emitterschicht 6 eine reduzierte radiale Länge aufweist, kann der Basiswiderstand R verringert werden. Folglich kann verhindert werden, dass die Basis-Emitter-Spannung des parasitären Bipolartransistors TR2 die eingebaute Spannung übersteigt und es kann verhindert werden, dass der parasitäre Bipolartransistor TR2 angeschaltet wird. Dadurch kann die Latch-Up-Immunität des parasitären Thyristors verbessert werden.
  • Obwohl die Emitterschicht 6 einen Umfang aufweist, der in einer zahnradartigen Gestalt mit konvexen und konkaven Abschnitten ausgebildet ist, hat sie an ihrem inneren Abschnitt ein Hauptteil 6a, das fortlaufend ausgebildet ist zum Vorsehen einer kontinuierlichen Kanalbildungsregion 8. Da der Hauptteil 6a der Emitterregion 6 in einer ringförmigen Gestalt ausgebildet ist, ist der Kanal ebenfalls kontinuierlich entlang der Umfangsrichtung der Emitterschicht 6 ausgebildet und die Kanalweite kann hinreichend groß gemacht werden. Deshalb ist es möglich, eine Verschlechterung der Kennlinie eines Kollektor-Emitter-Stroms ICE zu unterdrücken, wenn eine Kollektor-Emitter-Spannung VC in dem Zustand angelegt wird, in dem eine bestimmte Gate-Emitter-Spannung VGE anliegt, und ein großer Strom kann getrieben werden.
  • 6A zeigt speziell eine Emitterkontaktregion für die n+-Emitterschicht 6 in dem ebenen Layout, das in 1 gezeigt ist. Die n+-Emitterschicht 6 beinhaltet einen Hauptteil 6a einer kontinuierlichen und ringförmigen Gestalt und konvexe Abschnitte 6b, die voneinander mit einem vorbestimmten Zwischenraum beabstandet sind. Die konvexen Abschnitte 6b sind mit dem Hauptteil 6a verbunden. Eine Emitterkontaktregion 25, die teilweise den konvexen Abschnitt 6b überlappt, ist entlang des äußeren Umfangs des Hauptteils 6a ausgebildet. In dem Emitter elektrodenkontaktbereich 7 ist eine Emitterelektrode (21) ausgebildet und elektrisch mit den darunterliegenden konvexen Abschnitten 6b und der p+-Schicht 20 (nicht in 6A gezeigt) verbunden.
  • Deshalb werden in dem Emitterelektrodenkontaktbereich 7 die konvexen Abschnitte 6b als Regionen zum Schaffen eines elektrischen Kontaktes zu der n+-Emitterschicht 6 verwendet und deshalb ist es möglich, die Länge der p-Typ-Basisschicht unterhalb der n+-Emitterschicht 6 zu verringern.
  • 6B zeigt in einem vergrößerten Maßstab einen Aufbau eines Teils der in 6A gezeigten n+-Emitterschicht 6. In der n+-Emitterschicht 6 sind konvexe Abschnitte 6b, von denen jeder eine Weite W2 aufweist, entlang des äußeren Umfangs des Hauptteils 6a ausgebildet und in der Umfangsrichtung mit einem vorbestimmten Rasterabstand (Zwischenraum) W1 zueinander ausgerichtet. Der Rasterabstand W1 der Anordnung der konvexen Abschnitte 6b ist beachtlich größer als die Weite W2 des konvexen Abschnitts 6b (W1 > W2). Durch Anordnen der konvexen Abschnitte 6b der n+-Emitterschicht mit hinreichenden Zwischenräumen ist es möglich, das Anwachsen einer Breite der n+-Emitterschicht 6 in der Radialrichtung hinreichend zu unterdrücken und dadurch den Basiswiderstand zu verringern. Zusätzlich kann ein Rasterabstand W1, der hinreichend größer ist als die Breite W2 des konvexen Abschnitts 6b den folgenden Vorteil liefern.
  • 7 zeigt in einem vergrößerten Maßstab das ebene Layout der n+-Emitterschicht, der Emitterelektrode und der Gateelektrodenanschlussleitung. Wie in 7 gezeigt ist, beinhaltet die n+-Emitterschicht 6 den Hauptteil 6a der ringförmigen kontinuierlichen Gestalt und konvexe Abschnitte 6b benachbart zu dem Hauptteil 6a und mit vorbestimmten Rasterabständen (W1) angeordnet. Ein elektrischer Kontakt wird geschaffen zwischen den konvexen Abschnitten 6b und einer Emitterelektrode 30 (21). Die Emitterelektrode 30 entspricht der Emitterelektrode 21, die in 2 gezeigt ist, hat eine ringförmige Gestalt und ist entlang der Emitterelektrodenkontaktregion 7, die in 1 gezeigt ist, angeordnet. Eine Gateelektroden-Anschlussleitung 32 ist zwischen benachbarten konvexen Abschnitten 6b angeordnet.
  • Die Emitterelektrode 30 ist in einem Bereich zwischen konvexen Abschnitten 6b, in dem die Gateelektroden-Anschlussleitung 32 angeordnet ist, abgeschnitten. Deshalb kann sich der Hauptteil 6a der n+-Emitterschicht 6 kontinuierlich unter die Gateelektroden-Anschlussleitung 32 erstrecken und die Emitterelektrode 21 (30) kann in elektrischem Kontakt zu der n+-Emitterschicht 6 über die konvexen Abschnitte 6b stehen. Deshalb ist es nicht notwendig, die Emitterschicht 6 bei dem Bereich, an dem die Gateelektroden-Anschlussleitung 32 angeordnet ist, aufzutrennen. Da der n+-Emitterschicht-Hauptteil 6a so ausgebildet ist, dass er sich kontinuierlich erstreckt, kann der Kanalbildungsbereich ebenfalls so ausgebildet werden, dass er sich kontinuierlich erstreckt und die Verringerung der Kanalweite des IGBT kann verhindert werden.
  • 8 zeigt in schematischer Weise ein ebenes Layout der Emitter- und Gateelektroden des IGBT 1. Wie in 8 gezeigt, beinhaltet der IGBT 1 einen Kanalbildungsbereich 8, der entlang und im Innern der p-Basisschicht 5 angeordnet ist. Die Gateelektrode 17 (Gateverbindungen einschließlich der Gateelektroden-Verbindungsleitungen 16 und 19) ist in der ringförmigen Gestalt innerhalb des Kanalbildungsbereichs 8 angeordnet. Die Gateelektrode 17 ist so angeordnet, dass sie die n- Pufferschicht 3 und die p-Kollektorschicht 2, die im Innern ausgebildet sind, umgibt.
  • Die n+-Emitterschicht 6, die einen Hauptteil 6a aufweist, der in einer ringförmigen kontinuierlichen Gestalt ausgebildet ist, und konvexe Abschnitte 6b, die mit dem Hauptteil 6a verbunden sind, ist außerhalb und entlang des Kanalbildungsbereichs 8 angeordnet. Die Emitterelektrode 30 (Emitterelektrodenkontaktbereich 7) ist an der Oberfläche der p-Basisschicht 5 ausgebildet. Die Emitterelektrode 30 ist teilweise überlappend mit konvexen Abschnitten 6b der Emitterschicht 6 angeordnet und hat einen Unterbrechungsbereich, der zwischen konvexen Abschnitten 6b angesiedelt ist. Die Gateelektroden-Anschlussleitung 32 ist in dem Unterbrechungsbereich der Emitterelektrode 30 angeordnet und an ihrem inneren Abschnitt an die Kanalgateelektrode 17 der ringförmigen Gestalt angeschlossen.
  • Wie in 8 gezeigt, weist die n+-Emitterschicht 6 eine kontinuierliche Gestalt auf und ist elektrisch mit der Emitterelektrode 30 verbunden. Deshalb kann der Kanal innerhalb der n+-Emitterschicht 6 in dem Kanalbildungsbereich 8 kontinuierlich ausgebildet werden und eine Verringerung der Kanalweite kann unterdrückt werden.
  • In 8 hat die Emitterelektrode 30 einen Unterbrechungsbereich, in dem die Gateelektroden-Anschlussleitung 32 angeordnet ist. Die Emitterelektrode 30 kann jedoch an einer Mehrzahl von Abschnitten aufgeschnitten werden und die Gateelektroden-Anschlussleitung 32 kann an jedem der aufgeschnittenen Abschnitte angeordnet sein. Es ist lediglich erforderlich, dass all die abgeteilten Emitterelektroden 30 gemeinsam an die Emitterelektrodenanschluss-Verbindungsleitung (Emitteranschluss) angeschlossen sind.
  • Wie oben beschrieben, ist die Breite (W2) in der Umfangsrichtung des konvexen Abschnitts 6b kleiner als der Rasterabstand (W1) in der Umfangsrichtung der konvexen Abschnitte 6b, wodurch die Gateelektroden-Anschlussleitung 32 mit einem hinreichenden Spielraum angeordnet werden kann. Dadurch kann eine Verschlechterung der Kennlinie des Kollektor-Emitter-Stroms ICE, wenn die Kollektor-Emitter-Spannung VC angelegt wird unter der Bedingung, dass eine bestimmte Gate-Emitter-Spannung VGE anliegt, verhindert werden.
  • Die Beschreibung wurde gegeben für einen n-Kanal-IGBT. Sogar bei einem lateralen p-Kanal-IGBT können jedoch ähnliche Effekte erzielt werden wie bei dem lateralen n-Kanal-IGBT.
  • In dem lateralen p-Kanal-IGBT haben entsprechende Regionen einen entgegengesetzten Leitungstyp zu jenen in dem n-Kanal-IGBT und eine n-Basisschicht weist einen stark dotierten Halbleiterbereich auf, der benachbart zu einer p-Emitterregion und tiefer als die Emitterschicht ausgebildet ist.
  • Erste Abwandlung
  • 9 zeigt in schematischer Weise ein ebenes Layout des IGBT einer ersten Abwandlung der ersten Ausführungsform der Erfindung. 9 zeigt weder die Isolationsschichten, noch die Elektroden und Verbindungen. Das ebene Layout, das in 9 gezeigt ist, unterscheidet sich von dem ebenen Layout des IGBT 1, das in 1 gezeigt ist, in den folgenden Punkten. Innerhalb der p-Typ-Basisschicht 5 ist eine stark dotierte p+- Schicht 35 einer ringförmigen Gestalt angeordnet, die unterhalb der n+-Emitterschicht 6 liegt und einen äußeren Umfang aufweist, der zu spitzen Enden der konvexen Abschnitte 6b der Emitterschicht 6 ausgerichtet ist. In dem in 9 gezeigten ebenen Layout sind weitere Aufbauten die gleichen wie jene in dem ebenen Layout, das in 1 gezeigt ist. Entsprechende Abschnitte sind mit den gleichen Bezugszeichen versehen und eine Beschreibung derselben wird nicht wiederholt.
  • 10 zeigt in schematischer Weise einen Querschnittsaufbau entlang einer Linie L10-L10 in 9. In 10 ist eine p+-Schicht 35 unter der n+-Emitterschicht 6 (6a und 6b) in der p-Basisschicht 5 ausgebildet, wobei ihr Ende mit dem Ende der n+-Emitterschicht bündig ist. Weitere Strukturen in dem in
  • 10 gezeigten Querschnittsaufbau sind die gleichen wie jene in dem in 3 gezeigten Querschnittsaufbau. Entsprechenden Abschnitten sind die gleichen Bezugszeichen zugewiesen und eine Beschreibung derselben wird nicht wiederholt. In dieser Region ist deshalb die Emitterelektrode 21 elektrisch an die p-Typ-Basisschicht 5 und die n+-Emitterschicht 6 angeschlossen.
  • 11 zeigt in schematischer Weise einen Querschnittsaufbau entlang einer Linie L11-L11, die in 9 gezeigt ist. In dem in 11 gezeigten Querschnittsaufbau hat die n+-Emitterschicht 6 einen Hauptteil 6a, jedoch nicht einen konvexen Abschnitt (6b). In dieser Region ist die stark dotierte p+-Schicht 35 an die Emitterelektrode 21 angeschlossen.
  • Wie in 9 bis 11 gezeigt, ist bei den konkaven Bereichen der Emitterschicht, bei denen die p+-Schicht 35 unter der n+-Emitterschicht 6 in der p-Basisschicht 5 angeordnet ist und keine konvexen Abschnitte 6b vorgesehen sind, die Emitterelek trode 21 elektrisch mit der stark dotierten p+-Region verbunden. Somit kann der Widerstand der p-Basisschicht 5 verringert werden und die Latch-Up-Immunität des parasitären Thyristors kann verbessert werden. Aufgrund des Hauptteils 6a kann ein Kanal in einer ringförmigen und durchgehenden Gestalt ausgebildet werden und kann eine hinreichend vergrößerte Kanalweite aufweisen, so dass eine Verschlechterung der Kollektor-Emitter-Strom(ICE)-Kennlinie unterdrückt werden kann. Die p+-Schicht 35 ist elektrisch an die Emitterelektrode 21 angeschlossen und ein Kontaktwiderstand der Emitterelektrode 21 zu der Basisschicht 5 kann verringert werden. Deshalb kann der Basiswiderstand verringert werden und die Latch-Up-Immunität des parasitären Thyristors kann weiter verbessert werden.
  • Bei der n+-Emitterschicht 6 ist die Breite jedes konvexen Abschnittes 6b kleiner gesetzt als der Rasterabstand der Anordnung der konvexen Abschnitte 6b und die Gateelektroden-Anschlussleitung kann mit einem hinreichenden Spielraum angeordnet werden, wie bei dem in 7 gezeigten vorangehenden Aufbau.
  • Zweite Abwandlung
  • 12 und 13 zeigen in schematischer Weise Querschnittsaufbauten einer Emitterregion eines IGBT gemäß einer zweiten Abwandlung der ersten Ausführungsform der Erfindung. Der in 12 gezeigte Querschnittsaufbau entspricht dem Querschnittsaufbau entlang der Linie L10-L10, der in 9 gezeigt ist. Bei dem in 12 gezeigten IGBT beinhaltet die n+-Emitterschicht 6 einen Hauptteil 6a einer ringförmigen Gestalt und konvexe Abschnitte 6b, die von der Kollektorschicht wegragen, in ähnlicher Weise zu dem bereits beschriebenen Aufbau. Eine p+- Schicht 40 mit im wesentlichen der gleichen Größe wie die n+-Emitterschicht 6 ist unterhalb der n+-Emitterschicht 6 angeordnet. Weitere Strukturen in dem in 12 gezeigten Querschnittsaufbau sind die gleichen wie jene in dem in 10 gezeigten Querschnittsaufbau. Entsprechenden Abschnitten sind die gleichen Bezugszeichen zugewiesen und eine Beschreibung derselben wird nicht wiederholt.
  • Ein in 13 gezeigter Querschnittsaufbau entspricht dem Querschnittsaufbau entlang der Linie L11-L11, der in 9 gezeigt ist. In 13 ist der konvexe Abschnitt (6b) der n"+"-Emitterschicht nicht vorgesehen und der Hauptteil 6a ist vorgesehen. Die p+-Schicht 40 ist so ausgebildet, dass sie den Hauptteil 6a der n+-Emitterschicht 6 umgibt und elektrisch an die Emitterelektrode 21 angeschlossen ist.
  • Weitere Strukturen in dem in 13 gezeigten Querschnittsaufbau sind die gleichen wie jene in dem in 11 gezeigten Querschnittsaufbau. Entsprechenden Abschnitten sind die gleichen Bezugszeichen zugewiesen und eine Beschreibung derselben wird nicht wiederholt.
  • Wie in 12 und 13 gezeigt, ist die p+-Schicht 40 tiefer als die n+-Emitterschicht 6 (6a und 6b) und bei dem Abschnitt unterhalb der n+-Emitterschicht 6 in der p-Basisschicht 5 ausgebildet. Somit kann der Basiswiderstand der p-Basisschicht 5 verringert werden und weiterhin kann der Kontaktwiderstand der p-Basisschicht 5 verringert werden, so dass eine ähnliche Wirkung erzielt werden kann wie bei dem in den 1 bis 4 gezeigten Aufbau.
  • Dritte Abwandlung
  • 14 und 15 zeigen in schematischer Weise Querschnittsaufbauten der Emitterregion gemäß einer dritten Abwandlung der ersten Ausführungsform der Erfindung. Der in 14 gezeigte Querschnittsaufbau entspricht dem Querschnittsaufbau entlang der Linie L10-L10 in dem ebenen Layout, das in 9 gezeigt ist. Der in 15 gezeigte Aufbau entspricht dem Querschnittsaufbau entlang der Linie L11-L11 in dem Ebenen Layout, das in 9 gezeigt ist.
  • Wie in 14 gezeigt, ist in der p-Basisschicht 5 eine stark dotierte p+-Schicht 45, die unterhalb der n+-Emitterschicht 6 (Hauptteil 6a und konvexe Abschnitte 6b) angeordnet ist, ausgebildet. Die p+-Schicht 45 ist in die p-Basisschicht 5 eingebettet und von der Emitterschicht 6 getrennt. Die Emitterelektrode 21 ist elektrisch an die n+-Emitterschicht 6 und die p-Basisschicht 5 angeschlossen. Wie in 15 gezeigt, ist in einer Regionsschicht, in der der Hauptteil 6a vorhanden ist, der konvexe Abschnitt 6b jedoch nicht in dem n+-Emitter vorhanden ist, die p+-Schicht 45 so ausgebildet, dass sie sich in der p-Basisschicht 5 zu einer Position unter der Emitterelektrode 21 erstreckt.
  • Weitere Strukturen in den in 14 und 15 gezeigten Querschnittsaufbauten sind die gleichen wie jene in den in 12 und 13 gezeigten Querschnittsaufbauten. Entsprechenden Abschnitten sind die gleichen Bezugszeichen zugewiesen und eine Beschreibung derselben wird nicht wiederholt.
  • Sogar bei dem Aufbau, bei dem die p+-Schicht 45 getrennt von der n+-Emitterschicht 6 in der p-Basisschicht 5 angeordnet ist, wie in 14 und 15 gezeigt, dient die p+-Schicht 45 zum Verringern des Basiswiderstandes des Abschnitts unter der n+-Emitterschicht 6 und die Latch-Up-Immunität kann verbessert werden. Der Kanalbildungsbereich 8 ist ununterbrochen ausgebildet und kann hinreichend eine Verschlechterung der Kollektor-Emitter-Strom(ICE)-Kennlinie unterdrücken. Die Gestalt der Emitterschicht 6 ist die gleiche, wie jene, die in 1 bis 4 gezeigt ist, und jene bei der ersten und zweiten Abwandlung. Da die Emitterschicht 6 den Hauptteil 6a und die konvexen Abschnitte 6b aufweist, kann die Gateelektroden-Anschlussleitung mit einem hinreichenden Spielraum angeordnet werden und ähnliche Wirkungen zu jenen der ersten Ausführungsform und der ersten und zweiten Abwandlung, die schon beschrieben wurden, können erzielt werden.
  • Gemäß der ersten Ausführungsform der Erfindung weist, wie oben beschrieben, der laterale IGBT eine Emitterschicht auf, die in der zahnradartigen Gestalt mit den konkaven und konvexen Abschnitten (Gestalt mit dem Hauptteil und den konvexen Abschnitten) ausgebildet ist, und bei der ebenfalls die stark dotierte Halbleiterschicht in zumindest einem Abschnitt, der tiefer als die Emitterschicht ist, ausgebildet ist. Deshalb kann der Basiswiderstand verringert werden und die Latch-Up-Immunität des parasitären Thyristors kann verbessert werden. Weiterhin kann die Kanalweite hinreichend groß sein und es ist möglich, solch eine Verschlechterung der Kollektor-Emitter-Strom(ICE)-Kennlinie, wenn die Kollektor-Emitter-Spannung (VC) unter der Bedingung angelegt wird, dass eine bestimmte Gate-Emitter-Spannung (VCE) anliegt, zu unterdrücken. Zusätzlich kann die Gateelektroden-Anschlussleitung ohne nachteilige Beeinflussung des Kontaktes zwischen der Emitterelektrode und der Emitterschicht angeordnet werden, so dass es möglich ist, eine hinreichend große Kanalweite sicherzustellen und einen großen Strom zu treiben.
  • Zweite Ausführungsform
  • 16 zeigt in schematischer Weise ein ebenes Layout eines IGBT gemäß einer zweiten Ausführungsform der Erfindung. Aus Gründen der Einfachheit zeigt 16 nicht die Isolationsschichten, die Elektrodenverbindungsleitungen und die stark dotierte p-Typ-Schicht in der Basisschicht, in ähnlicher Weise wie 1.
  • Das in 16 gezeigte ebene Layout unterscheidet sich von jenem des IGBT gemäß der ersten Ausführungsform, die in 1 gezeigt ist, in den folgenden Punkten. Da eine n+-Emitterschicht in der p-Typ-Basisschicht angeordnet ist, sind Einheits-Emitterschichten (Einheitsregionen) 60 in der p-Typ-Basisschicht 5 mit vorbestimmten Umfangsabständen angeordnet. Weitere Anordnungen in dem in 16 gezeigten ebenen Layout des IGBT sind die gleiche wie jene in dem in 1 gezeigten Ebenen Layout. Entsprechenden Abschnitten sind die gleichen Bezugszeichen zugewiesen und eine Beschreibung derselben wird nicht wiederholt.
  • Eine Breite a der Einheits-Emitterschicht 60 entlang der Umfangsrichtung ist größer als ein Abstand b zwischen benachbarten Einheitsregionen. Die Einheits-Emitterschicht 60 kann irgendeine rechteckartige Gestalt mit vier Seiten aufweisen. Die Breite und der Abstand in der obigen Beschreibung sind Abmessungen in der Umfangsrichtung.
  • 17 zeigt in schematischer Weise einen Querschnittsaufbau entlang einer Linie L17-L17, die in 16 gezeigt ist. Wie in 17 gezeigt ist, ist an der Oberfläche der p-Basisschicht 5 unter den Einheits-Emitterschichten 60 eine stark dotierte p-Typ-Halbleiterschicht (p+-Schicht) 62 ausgebildet. In dem in 16 gezeigten Emitterschichtkontaktbereich 7 ist die Emitterelektrode 21 mit der Einheits-Emitterschicht 60 und der p+-Schicht 62 elektrisch verbunden. Der Kanalbildungsbereich 8 ist angrenzend an die Einheits-Emitterschicht an der Oberfläche der p-Basisschicht 5 ausgebildet. Auf dem Kanalbildungsbereich 8 ist eine Gateverbindung 16a mit einem dazwischengefügten Gateisolationsfilm 15 ausgebildet. Die Gateverbindungsleitung 16a ist aus einer sich kontinuierlich erstreckenden Gateverbindungsleitung ausgebildet und bildet einen Teil der Gateelektrode 17.
  • Die Einheits-Emitterschichten 60 sind in der p-Basisschicht 5 an der Oberfläche der n--Schicht 4 ausgebildet und die stark dotierte p+-Schicht 62 ist in der p-Basisschicht 5 tiefer als die Einheits-Emitterschichten und unterhalb derselben ausgebildet.
  • 18 zeigt in schematischer Weise einen Querschnittsaufbau entlang einer in 16 gezeigten Linie L18-L18. Jede Einheits-Emitterschicht 60 ist in einer inselartigen Gestalt ausgebildet. In der in 18 gezeigten Region ist die Einheits-Emitterschicht 60 nicht vorgesehen und die p+-Schicht 62 ist so ausgebildet, dass sie sich benachbart zu dem Kanalbildungsbereich 8 an der Oberfläche der p-Basisschicht 5 erstreckt. Die p+-Schicht 62 ist an die Emitterelektrode 21 angeschlossen.
  • Der Kanalbildungsbereich 8 weist einen Kanal auf, der entsprechend einer an der oberen Gateverbindungsleitung 16a anliegenden Spannung ausgebildet ist. Die Einheits-Emitterschicht 60 ist nicht in der in 18 gezeigten Region angeordnet. Während des Abschaltens oder während des AN-Zustandes in dem gleichbleibenden Zustand neigen deshalb die Löcher mehr dazu, nicht durch einen Bereich unmittelbar unterhalb der n+-Emitterschicht 60 zu fließen, sondern durch die p-Basisschicht oder p+-Schicht 22, die zwischen den Einheits-Emitterschichten 60 angeordnet ist, zu der Emitterelektrode 21 zu fließen. Die Anzahl der Löcher, die in einen Bereich unmittelbar unterhalb der Emitterschicht fließt, ist gering und ein Betrieb eines parasitären npn-Bipolartransistors, der aus der n--Schicht 4, der p-Basisschicht 5 und der n+-Emitterschicht 62 ausgebildet ist, ist unterdrückt. Deshalb ist es möglich, einen Latch-Up eines parasitären Thyristors zu unterdrücken, der ausgebildet ist aus der p-Kollektorschicht 2, der n-Pufferschicht 3, der n--Driftschicht 4, der p-Basisschicht 5 und der n+-Emitterschicht 60.
  • Die p+-Schicht 62 dient zum Verringern des Basiswiderstandes des Abschnitts unter der Einheits-Emitterschicht 60 und kann den Latch-Up des parasitären Thyristors in ähnlicher Weise zu der ersten Ausführungsform unterdrücken.
  • Die Bereiche, in denen die Emitterelektrode 21 direkt mit der p+-Schicht 62 verbunden ist, sind vorhanden und der Kontaktwiderstand zwischen jeder Emitterelektrode 21 und der p-Basisschicht 5 kann verringert werden und die Löcher fließen problemlos durch den Kontaktbereich zwischen der p-Basisschicht 5 (p+-Schicht 62) und der Emitterelektrode 21, so dass die Latch-Up-Immunität des parasitären Thyristors der Einheits-Emitterschicht 60 und der p+-Schicht 62 weiter verbessert werden kann.
  • Wie in 16 gezeigt, ist die Breite a der Einheits-Emitterschicht entlang der Umfangsrichtung viel größer als ein Rasterabstand b der Anordnung der Einheits-Emitterschichten 60. Deshalb kann die Kanalweite aufgrund der Abschnitte der Kanalbildungsregion 8, die zu den Einheits-Emitterschichten 60 zeigen, hinreichend groß sein und die Kollektor-Emitter-Strom(ICE)-Kennlinie kann verbessert werden.
  • Wie in 16 gezeigt, kann die Gestalt der Einheits-Emitterschicht 60 in dem ebenen Layout aus verschiedenen Formen ausgewählt werden, wie zum Beispiel einer sektorartigen (fächerförmigen) Form, einer Trapezform und einer streifenartigen Form. Es ist hinreichend, wenn die Einheits-Emitterschicht 60 in einer inselartigen Form gestaltet ist, bei der ein abgeschlossener Bereich mit vier Seiten vorgesehen ist. In dieser Beschreibung der vorliegenden Anmeldung werden diese streifenartige Form, Trapezform und sektorartige Form, die jeweils vier Seiten aufweisen, als "rechteckartige Form" bezeichnet.
  • Für den Rasterabstand b der Einheits-Emitterschichten 60 ist lediglich erforderlich, dass er einen Wert annimmt, der die Ausbildung eines Kanals einer hinreichenden Weite in dem Kanalbildungsbereich 8 gestattet. Deshalb kann die Einheits-Emitterschicht 60 so gestaltet sein, dass sie einen kleineren äußeren Abschnitt und einen breiteren inneren Abschnitt, der in der Radialrichtung zu dem Kanalbildungsbereich 8 hinzeigt, aufweist.
  • Ähnlich zu dem in 8 gezeigten Aufbau kann die Gateelektroden-Verbindungsleitungs-Anschlussleitung in einer Region zwischen solchen inselartigen Regionen angeordnet sein.
  • Erste Abwandlung
  • 19 und 20 zeigen in schematischer Weise Querschnittsaufbauten einer Emitterregion des IGBT gemäß einer ersten Abwandlung der zweiten Ausführungsform der Erfindung. Der in 19 gezeigte Querschnittsaufbau entspricht dem Querschnittsaufbau entlang der Linie L17-L17, die in 16 gezeigt ist, und der Querschnittsaufbau in 20 entspricht dem Querschnittsaufbau entlang der Linie L18-L18, die in 16 gezeigt ist. In dem in 19 gezeigten Aufbau ist die p+-Schicht 62 unter der Einheits-n+-Emitterschicht 60 ausgebildet. Die p+-Schicht 62 hat eine Länge in der Radialrichtung, die kürzer ist als jene der Einheits-Emitterschicht 60 und hat einen äußeren Umfang, der zu dem äußeren Umfang der Einheits-Emitterschicht 60 ausgerichtet ist. In dieser Region ist deshalb die Emitterelektrode 21 elektrisch mit den Einheits-Emitterschichten 60 und der p-Typ-Basisschicht 5 verbunden.
  • In dem Bereich, in dem die Einheits-Emitterschicht 60 nicht angeordnet ist, ist die p+-Schicht 62 kontinuierlich auf der Oberfläche der p-Basisschicht 5 ausgebildet. Diese p+-Schicht 62 ist in einem Teilabschnitt der p-Basisschicht 5 und benachbart zu dem Kanalbildungsbereich 8 ausgebildet. In dieser Region ist die Emitterelektrode 21 elektrisch mit der p+-Schicht 62 und der p-Typ-Basisschicht 5 verbunden. Weitere Abschnitte in den Querschnittsaufbauten, die in 19 und 20 gezeigt sind, haben den gleichen Aufbau wie jene in den Querschnittsaufbauten, die in 17 und 18 gezeigt sind. Entsprechenden Abschnitten sind die gleichen Bezugszeichen zugewiesen und eine Beschreibung derselben wird nicht wiederholt.
  • In dem in den 19 und 20 gezeigten Aufbau ist lediglich die p+-Schicht 62 in der Radialrichtung kurz gemacht und der Kanalbildungsbereich 8 in der p-Basisschicht 5 ist so ausgebildet, dass er sich zu einem Abschnitt unter der Emitterelek trode 21 erstreckt. Mit dem in den 19 und 20 gezeigten Aufbau können deshalb ähnliche Wirkungen erzielt werden wie bei dem Aufbau, der in den 17 und 18 gezeigt ist.
  • Zweite Abwandlung
  • 21 und 22 zeigen in schematischer Weise den Querschnittsaufbau der Emitterregion des IGBT einer zweiten Abwandlung der zweiten Ausführungsform gemäß der Erfindung. In dem Aufbau der zweiten Abwandlung, der in 21 und 22 gezeigt ist, ist das ebene Layout das gleiche wie das ebene Layout des in 16 gezeigten IGBT und Einheits-Emitterschichten 60 sind mit vorbestimmten Rasterabständen voneinander beabstandet entlang des Umfangs angeordnet.
  • Der in 21 gezeigte Querschnittsaufbau entspricht dem Querschnittsaufbau entlang der Linie L17-L17 in 16 und der in 22 gezeigte Querschnittsaufbau entspricht jenem entlang der Linie L18-L18, die in 16 gezeigt ist. Wie in 21 gezeigt ist, hat die p+-Schicht 62 im wesentlichen die gleiche Breite in der Radialrichtung wie die Einheits-n+-Emitterschicht 60 und ist so ausgebildet, dass sie sich bis zu einem Abschnitt unter der Gateverbindung 16a so erstreckt, dass sie in Kontakt zu dem Kanalbildungsbereich 8 ist. Die p+-Schicht 62 hat einen äußeren und einen inneren Umfang, die auf den äußeren bzw. inneren Umfang der Einheits-n+-Emitterschichten 60 ausgerichtet sind d.h. bündig mit diesen sind. Die Emitterelektrode 21 ist elektrisch mit den Einheits-n+-Emitterschichten 60 und der p-Typ-Basisschicht 5 verbunden.
  • Wie in 22 gezeigt, ist in der Region, in der die Einheits-n+-Emitterschicht 60 nicht vorhanden ist, die p+-Schicht 62 benachbart zu dem Kanalbildungsbereich 8 ausgebildet und erstreckt sich zu einem Abschnitt unter der Gateelektrodenverbindungsleitung 16a und ist elektrisch an die Emitterelektrode 21 angeschlossen.
  • In dem in 21 und 22 gezeigten Aufbau ist die stark dotierte p+-Schicht 62 in der p-Basisschicht 5 angeordnet und tiefer als die Einheits-n+-Emitterschicht 60 ausgebildet, so dass die Löcher in wirkungsvollere Weise absorbiert werden können und zu der Emitterelektrode 21 abgeführt werden können. Deshalb ist es möglich, ähnliche Betriebsvorteile zu jenen zu erzielen, die durch den in 17 und 19 gezeigten Aufbau erzielt werden. Insbesondere ist die p+-Schicht 62 in Kontakt zu dem Kanalbildungsbereich 8 ausgebildet, so dass der Basiswiderstand unter der Einheits-Emitterschicht 62 weiter verringert werden kann und die Löcher von dem Kanal, der in der Kanalbildungsregion 8 ausgebildet wird, wirkungsvoll absorbiert werden können zum Abführen zu der Emitterelektrode 21.
  • Bei dieser zweiten Ausführungsform kann ebenso ein lateraler p-Kanal-IGBT als IGBT verwendet werden. Die stark dotierte n+-Schicht führt Elektronen als Minoritätsladungsträger ab.
  • Dritte Abwandlung
  • 23 und 24 zeigen in schematischer Weise Querschnittsaufbauten einer Emitterregion eines IGBT gemäß der zweiten Ausführungsform der Erfindung sowie eines Bereichs darum herum. Das ebene Layout des IGBT der dritten Abwandlung, der in 23 und 24 gezeigt ist, ist das gleiche wie jenes des in 16 gezeigten Aufbaus und die Einheits-n+-Emitterschichten 60 sind getrennt als eine Emitterschicht in der p-Basisschicht 5 des IGBT angeordnet.
  • Der in 23 gezeigte Querschnittsaufbau entspricht dem Querschnittsaufbau entlang der Linie L17-L17, der in 16 gezeigt ist, und der Querschnittsaufbau, der in 24 gezeigt ist, entspricht jenem der Linie L18-L18, die in 16 gezeigt ist.
  • Bei der dritten Abwandlung ist, wie in 23 und 24 gezeigt, eine p+-Schicht 64 getrennt von den Einheits-n+-Emitterschichten 62 als eine eingebettete Schicht in der p-Basisschicht 5 angeordnet bei einer Region, die tiefer als die Einheits-n+-Emitterschicht 6 ist. Die p+-Schicht 64 ist benachbart zu dem Kanalbildungsbereich 8 ausgebildet und erstreckt sich zu einem Abschnitt unter der Emitterelektrode 21 in der p-Basisschicht 5. Weitere Anordnungen und Strukturen des in 23 und 24 gezeigten IGBT sind die gleichen wie jene in dem Querschnittsaufbau, der in 17 und 22 gezeigt ist. Entsprechenden Abschnitten sind die gleichen Bezugszeichen zugewiesen und eine Beschreibung derselben wird nicht wiederholt.
  • In den in 23 und 24 gezeigten Aufbauten ist die p+-Schicht 64 in einer Tiefenregion der p-Basisschicht 5 ausgebildet, wodurch der Basiswiderstand an dem Boden der Einheits-n+-Emitterschicht 60 verringert werden kann wie bei den vorangehenden Aufbauten. In der Region (siehe 24), in der die Einheits-n+-Emitterschicht 60 nicht ausgebildet ist, kann die p+-Schicht 64 wirkungsvoll Löcher absorbieren und kann die Löcher zu der Emitterelektrode 21 weiterleiten. Wie in 23 und 24 gezeigt, ist deshalb die eingebettete p+-Schicht 64 in einer ringförmigen kontinuierlichen Gestalt in dem Bereich, der tiefer als die Einheits-n+-Emitterschichten 60 ist, in der p-Basisschicht 5 in dem Aufbau ausgebildet, in dem die Einheits-n+-Emitterschichten 60 getrennt angeordnet sind, wie in 23 und 24 gezeigt. Somit kann die Latch-Up-Immunität des parasitären Thyristors verbessert werden. Weiterhin kann eine hinreichend große Kanalweite sichergestellt werden (eine Umfangsweite der Einheits-n+-Emitterschicht ist viel größer als der Rasterabstand), so dass ein großer Kollektor-Emitter-Strom fließen kann.
  • Die eingebettete p+-Schicht 64 kann eine radiale Breite (Breite in der Radialrichtung) aufweisen, die gleich der radialen Breite der Einheits-n+-Emitterschicht 62 ist und kann zu den Einheits-n+-Emitterschichten 62 ausgerichtet sein.
  • Gemäß der zweiten Ausführungsform der Erfindung sind, wie oben beschrieben, die Einheitsemitter, die jeweils eine rechteckartige und inselförmige Gestalt aufweisen, in der Emitterregion mit einem vorbestimmten Rasterabstand angeordnet und die radiale Breite der Einheits-Emitterschicht kann viel größer sein als der Rasterabstand der Anordnung der inselförmigen Regionen, wodurch Minoritätsladungsträger zu der Emitterelektrode über die stark dotierte Verunreinigungsregion abgeführt werden können, während eine hinreichend große Kanalweite sichergestellt wird. Dadurch kann die Latch-Up-Immunität des parasitären Thyristors verbessert werden und der Treibestrom kann vergrößert werden. Weiterhin kann die Abschaltzeit verringert werden.
  • Dritte Ausführungsform
  • 25 zeigt in schematischer Weise ein ebenes Layout des IGBT gemäß einer dritten Ausführungsform der Erfindung. Aus Gründen der Einfachheit zeigt 25 nicht die isolierenden Schichten, Elektroden und Verbindungen in dem ebenen Layout.
  • Das in 25 gezeigte ebene Layout hat die gleiche Anordnung wie jenes des IGBT gemäß der ersten Ausführungsform, die in 1 gezeigt ist. Der in 25 gezeigte IGBT hat einen Querschnittsaufbau, bei dem eine p+-Schicht tiefer als die p-Basisschicht 5 ausgebildet ist, wie später im Detail beschrieben werden wird. Die n+-Emitterschicht 6 beinhaltet den Hauptteil 6a einer ringförmigen, kontinuierlichen Gestalt sowie konvexe Abschnitte 6b die in der Radialrichtung hervorragen. Weitere Gestaltungen des ebenen Layouts des IGBT, das in 25 gezeigt ist, sind die gleichen wie jene des IGBT, der in 1 gezeigt ist. Entsprechenden Abschnitten sind die gleichen Bezugszeichen zugewiesen und eine Beschreibung derselben wird nicht wiederholt.
  • 26 zeigt in schematischer Weise einen Querschnittsaufbau entlang einer Linie L26-L26, die in 25 gezeigt ist. In 26 beinhaltet eine Basisschichtregion 70 eine p-Basisschicht 72, die tiefer ausgebildet ist als die n+-Emitterschicht 6 in dem Kanalbildungsbereich 8, sowie eine p+-Schicht 74, die tiefer ausgebildet ist als die p-Basisschichtregion 72 und so angeordnet ist, dass sie sich unter die n+-Emitterschicht 6 erstreckt. Die n+-Emitterschicht 6 und die p+-Schicht 74 sind an die Emitterelektrode 21 angeschlossen. Die Gateverbindungsleitung 16a (16) ist auf dem Kanalbildungsbereich 8 mit dem dazwischen angeordneten Gateisolationsfilm 15 ausgebildet. Die Gateverbindungsleitung 16 ist an die Gateelektrode 17 angeschlossen. Die Basisschichtregion 70 ist an der Oberfläche der n--Driftschicht 4 ausgebildet.
  • 27 zeigt in schematischer Weise einen Querschnittsaufbau entlang einer Linie L27-L27, die in 25 gezeigt ist. In dem in 27 gezeigten Querschnittsaufbau ist in der n+-Emitterschicht 6 der Hauptteil 6a vorhanden, der konvexe Abschnitt 6b jedoch nicht vorhanden. Deshalb ist die p+-Schicht 74 benachbart zu der p-Basisschicht 72 und tiefer als diese ausgebildet und mit der gesamten Oberfläche der Bodenfläche der Emitterelektrode 21 verbunden. Weitere Gestaltungen in dem in 27 gezeigten Querschnittsaufbau sind die gleichen wie jene, die in 26 gezeigt sind. Entsprechenden Abschnitten sind die gleichen Bezugszeichen zugewiesen und eine Beschreibung derselben wird nicht wiederholt.
  • Die p+-Schicht 74 ist tiefer als die p-Basisschicht 72 unterhalb der n+-Emitterschicht 6 (6a) ausgebildet. Dadurch kann zusätzlich zu den vorstehend beschriebenen Wirkungen bei der ersten Ausführungsform die folgende Wirkung erzielt werden.
  • In dem parasitären npn-Bipolartransistor, der aus der n--Schicht 4, der p-Basisschicht 72 und der n+-Emitterschicht 6 ausgebildet ist, hat die p-Basisregion unmittelbar unterhalb der n+-Emitterschicht 6 (6a) eine geringe Breite, so dass der Basiswiderstand verringert werden kann und der Betrieb des parasitären npn-Bipolartransistors unterdrückt werden kann. Dadurch kann der Latch-Up des parasitären Thyristors unterdrückt werden und die Latch-Up-Immunität des parasitären Thyristors kann verbessert werden in ähnlicher Weise zu der ersten Ausführungsform.
  • Die p+-Schicht 74 verringert den Basiswiderstand und Löcher HL fließen durch den Basiswiderstand in die p+-Schicht 74. In diesem Fall kann die Stärke des elektrischen Feldes an einem Krümmungsabschnitt AR2 des Bodens der p+-Schicht 74 höher sein als die Stärke des elektrischen Feldes an einem Krümmungsabschnitt AR1 der p-Basisschicht 72 (da die Verunreinigungskonzentration der p+-Schicht 74 höher ist als jene der p-Basisschicht 72). In diesem Fall tritt deshalb ein Löcherstrom (Fluss von Löchern HL) durch den Krümmungsabschnitt AR2 des Bodens der p+-Schicht 74 ein, so dass eine Länge des Löcherstroms, der unmittelbar unterhalb der n+-Emitterschicht 6 (6a) fließt, kurz ist. Deshalb ist die Länge des Basiswiderstands unmittelbar unterhalb der n+-Emitterschicht 6 (6a) kurz, so dass der Basiswiderstand verringert werden kann. Dadurch kann der Betrieb des parasitären Bipolartransistors unterdrückt werden und der Latch-Up des parasitären Thyristors kann unterdrückt werden.
  • Die p-Basisschicht 72 hat eine kurze Abmessung in der Radialrichtung, so dass der Basiswiderstand weiter verringert werden kann.
  • Erste Abwandlung
  • 28 und 29 zeigen in schematischer Weise einen Querschnittsaufbau eines Emitterbereichs des IGBT gemäß einer ersten Abwandlung der dritten Ausführungsform der Erfindung. Das ebene Layout des IGBT der ersten Abwandlung der dritten Ausführungsform ist das gleiche wie jenes, das in 25 gezeigt ist. Der in 28 gezeigte Querschnittsaufbau entspricht dem Querschnittsaufbau entlang der Linie L26-L26, die in 25 gezeigt ist. Der in 29 gezeigte Querschnittsaufbau entspricht dem Querschnittsaufbau entlang der Linie L27-L27, die in 25 gezeigt ist.
  • Die n+-Emitterschicht 6 beinhaltet einen Hauptteil 6a, der sich kontinuierlich in der ringförmigen Gestalt ausdehnt, sowie Vorsprünge (konvexe Abschnitte) 6b, die von der Kollektorschicht wegragen. In 28 beinhaltet eine Basisschichtregion 70 eine stark dotierte p+-Schicht 75, die unter der Emitterschicht 6 (6a und 6b) ausgebildet ist, sowie p-Basisschichten 72 und 76, die auf den entgegengesetzten Seiten der p+-Schicht 75 entsprechend angeordnet sind. Die n+-Emitterschicht 6 und die p-Basisschicht 76 sind an die Emitterelektrode 21 angeschlossen. Die p-Basisschicht 72 ist tiefer ausgebildet als die Emitterschicht 6 unterhalb der Kanalbildungsregion 8 und dem Emitterschicht-Hauptteil 6a.
  • Wie in 29 gezeigt, ist die p+-Schicht 75 ebenfalls in dem Bereich angeordnet, in dem der konvexe Abschnitt 6b der Emitterschicht 6 nicht angeordnet ist, und diese p+-Schicht 75 ist von einem Abschnitt unter dem Emitterschicht-Hauptteil 6a bis zu einem Abschnitt unter der Emitterelektrode 21 tiefer als die p-Basisschichten 72 und 79 ausgebildet.
  • Weitere Gestaltungen in dem Querschnittsaufbau, der in 28 und 29 gezeigt ist, sind die gleichen wie jene in dem Querschnittsaufbau, der in 26 bzw. 27 gezeigt ist. Entsprechenden Abschnitten sind die gleichen Bezugszeichen zugewiesen und eine Beschreibung derselben wird nicht wiederholt.
  • Bei dieser Anordnung der ersten Abwandlung ist die p+-Basisschicht 75 tiefer ausgebildet als die p-Basisschichten 72 und 76 sowie unterhalb der n+-Emitterschicht 6. In ähnlicher Weise zu der schon beschriebenen ersten Ausführungsform kann deshalb der Basiswiderstand der p-Basisschicht unter der Emitterschicht verringert werden, der Basiswiderstand des parasitären Bipolartransistors kann verringert werden und die Latch- Up-Immunität des parasitären Thyristors kann verbessert werden. Ähnlich zu den in 26 und 27 gezeigten Aufbauten können mit der p+-Schicht 75 die Löcher der Minoritätsladungsträger absorbiert werden zum Abführen zu der Emitterelektrode 21. Weiterhin können Wirkungen, die ähnlich zu jenen der ersten Ausführungsform sind, erzielt werden.
  • Zweite Abwandlung
  • 30 und 31 zeigen in schematischer Weise Querschnittsaufbauten einer Emitterregion eines IGBT gemäß einer zweiten Abwandlung der dritten Ausführungsform der Erfindung. In dem Aufbau dieser zweiten Abwandlung beinhaltet die n+-Emitterschicht 6 einen Hauptteil 6a und konvexe Abschnitte 6b in ähnlicher Weise zu dem ebenen Layout, das in 25 gezeigt ist. Der in 30 gezeigte Querschnittsaufbau entspricht dem Querschnittsaufbau entlang der Linie L26-L26, die in 25 gezeigt ist. Der in 31 gezeigte Aufbau entspricht dem Querschnittsaufbau entlang der Linie L27-L27, die in 25 gezeigt ist.
  • Der in 30 und 31 gezeigte Querschnittsaufbau unterscheidet sich von dem Querschnittsaufbau in 28 und 29 in den folgenden Gestaltungen. Eine p+-Schicht 75B ist tiefer als die p-Basisschichten 72 und 76 unterhalb der n+-Emitterschicht 6 (6a und 6b) ausgebildet. Die p+-Schicht 75B hat einen inneren Umfangsabschnitt, der zu dem inneren Umfangsabschnitt der n+-Emitterschicht 6 ausgerichtet ist, sowie einen äußeren Umfangsabschnitt, der zu den äußeren Umfangsabschnitten der konvexen Abschnitte (6b) der n+-Emitterschicht 6 ausgerichtet ist.
  • Weitere Gestaltungen in den in 30 und 31 gezeigten Querschnittsaufbauten sind die gleichen wie jene in den in 28 bzw. 29 gezeigten Querschnittsaufbauten. Entsprechenden Abschnitten sind die gleichen Bezugszeichen zugewiesen und eine Beschreibung derselben wird nicht wiederholt. Bei den in 30 und 31 gezeigten Aufbauten ist die p+-Schicht 75B mit ihrem inneren Umfangsabschnitt in Ausrichtung zu dem inneren Umfangsabschnitt der n+-Emitterschicht 6 ausgebildet. Dadurch kann der Basiswiderstand unter der n+-Emitterschicht 6 verringert werden und der Betrieb des parasitären Bipolartransistors kann unterdrückt werden. Ebenfalls können Betriebsweisen und Wirkungen ähnlich zu jenen der Aufbauten, die in 26 bis 29 gezeigt sind, erzielt werden.
  • Dritte Abwandlung
  • 32 und 33 zeigen in schematischer Weise Querschnittsaufbauten einer Emitterregion eines IGBT gemäß einer dritten Abwandlung der dritten Ausführungsform der Erfindung. Der in 32 gezeigte Querschnittsaufbau entspricht dem Querschnittsaufbau entlang der Linie L26-L26 in dem in 25 gezeigten ebenen Layout und der in 33 gezeigte Querschnittsaufbau entspricht dem Querschnittsaufbau entlang der Linie L27-L27, die in 25 gezeigt ist.
  • In der Anordnung der dritten Abwandlung ist, wie in 32 und 33 gezeigt, eine p+-Schicht 75C in der p-Basisschicht eingebettet und tiefer ausgebildet als die p-Basisschichten 72 und 76. Die p+-Schicht 75C ist getrennt von der n+-Emitterschicht 6 (6a und 6b). Deshalb sind die auf den gegenüberliegenden Seiten der p+-Schicht 75C ausgebildeten p- Basisschichten 72 und 76 über einen Abschnitt unter dem Boden der n+-Emitterschicht 6 kontinuierlich verbunden.
  • Weitere Gestaltungen in den in 32 und 33 gezeigten Querschnittsaufbauten sind die gleichen wie jene in den in 28 bis 31 gezeigten Querschnittsaufbauten. Entsprechenden Abschnitten sind die gleichen Bezugszeichen zugewiesen und eine Beschreibung derselben wird nicht wiederholt.
  • Wie in 32 und 33 gezeigt, ist die von der n+-Emitterschicht 6 beabstandete p+-Schicht 75C tief unter der n+-Emitterschicht 6 ausgebildet, wodurch die n+-Emitterschicht 6 eine kurze Abmessung in der Basisregionsschicht aufgrund des Hauptteiles 6a haben kann und der Basiswiderstand klein sein kann. In ähnlicher Weise zu den in 26 und 27 gezeigten Aufbauten können mit der p+-Schicht 75C weiterhin Löcher HL wirkungsvoll absorbiert werden zur Weiterleitung zu der Emitterelektrode 21. Spezieller kann die Stärke des elektrischen Feldes an den Krümmungsabschnitt der p+-Schicht 75C größer sein als an dem Krümmungsabschnitt der p-Basisschicht 72, so dass die p+-Schicht 75C wirkungsvoll die Löcher absorbieren kann und es möglich ist, den Widerstandswert des Pfades, über welchen der Löcherstrom unter der n+-Emitterschicht 6 fließt, zu verringern.
  • Aufgrund des Hauptteiles 6a kann die Länge des Flusspfades des Löcherstroms verringert werden. In ähnlicher Weise zu den Aufbauten, die in 26 bis 31 gezeigt sind, kann deshalb der Betrieb des parasitären Bipolartransistors unterdrückt werden und die Latch-Up-Immunität des parasitären Thyristors kann verbessert werden. Weiterhin ist der Kanalbildungsbereich 8 kontinuierlich ausgebildet und die Kanalweite kann hinreichend groß sein, so dass der Kollektor-Emitter-Strom einer hinreichenden Größe getrieben werden kann.
  • Gemäß der dritten Ausführungsform der Erfindung hat die Emitterschichtregion eine zahnradartige Gestalt, ist aus dem Hauptteil und den konvexen Abschnitten, die mit vorbestimmten Zwischenräumen angeordnet sind und mit dem Hauptteil verbunden sind, ausgebildet, und die stark dotierte Verunreinigungsregion ist tiefer ausgebildet als die Basisschicht, so dass die Minoritätsladungsträger wirkungsvoll absorbiert werden können. Dadurch kann der Basiswiderstand unter der Emitterschicht verringert werden, der Betrieb des parasitären Bipolartransistors kann unterdrückt werden und die Latch-Up-Immunität des parasitären Thyristors kann verbessert werden. Der Kanal wird kontinuierlich in einer ringförmigen Gestalt ausgebildet und die Kanalweite ist groß zum Verursachen eines hinreichend großen Flusses des Kollektor-Emitter-Stroms.
  • In ähnlicher Weise zu den anderen Ausführungsformen hat die Emitterregion bei dieser dritten Ausführungsform eine zahnradartige Gestalt und die Breiten- und Rastermaß-Bedingungen der konvexen Abschnitte der Emitterschichtregion können geeignet gewählt werden, so dass eine Anordnung der Gateelektroden-Anschlussleitung in dem Bereich zwischen den konvexen Abschnitten ermöglicht wird, so dass Wirkungen ähnlich zu jenen der ersten Ausführungsform erzielt werden können.
  • Vierte Ausführungsform
  • 34 zeigt in schematischer Weise ein ebenes Layout eines IGBT gemäß einer vierten Ausführungsform der Erfindung. 34 zeigt nicht die Elektroden, Verbindungen und Isolations schichten. Das in 34 gezeigte ebene Layout unterscheidet sich von dem in 16 gezeigten in den folgenden Strukturen. In einer Basisschichtregion 80, die entlang eines äußeren Umfangsabschnitts der n--Schicht 4 ausgebildet ist, ist eine stark dotierte p+-Schicht tiefer als die p-Basisschicht ausgebildet. Voneinander beabstandete Einheits-Emitterschichten 60 realisieren die Emitterschicht. Die Einheits-Emitterschichten 60 haben eine Breite a und einen Rasterabstand b, welche eine Beziehung ähnlich zu jener in dem IGBT der schon beschriebenen zweiten Ausführungsform erfüllen.
  • 35 zeigt in schematischer Ansicht einen Querschnittsaufbau entlang einer Linie L35-L35, die in 34 gezeigt ist. Wie in 35 gezeigt ist, ist unter der Einheits-n+-Emitterschicht 60 tiefer als die p-Typ-Basisschicht 80 eine p+-Schicht 84 ausgebildet, die stärker dotiert ist als die p-Typ-Basisschicht 80. Die p-Typ-Basisschicht 82 ist so ausgebildet, dass sie sich unter dem Kanalbildungsbereich 8 und einem Teil der n+-Emitterschicht 60 ausdehnt. Die Emitterelektrode 21 ist elektrisch mit der Einheits-n+-Emitterschicht 60 und der p+-Schicht 84 verbunden.
  • 36 zeigt in schematischer Ansicht einen Querschnittsaufbau entlang einer Linie L36-L36, die in 34 gezeigt ist. In dem in 36 gezeigten Bereich ist die Emitterschicht nicht an der Oberfläche der p+-Schicht 84 angeordnet. Die p+-Schicht 84 ist an die p-Typ-Basisschicht 82 angeschlossen. Die Emitterelektrode 21 ist elektrisch mit der stark dotierten p+-Schicht 84 verbunden. Weitere Gestaltungen in den Querschnittsaufbauten, die in 35 und 36 gezeigt sind, sind die gleichen wie jene, die in 17 und 18 gezeigt sind. Entsprechenden Abschnitten sind die gleichen Bezugszeichen zu gewiesen und eine Beschreibung derselben wird nicht wiederholt.
  • Wie in 35 und 36 gezeigt, ist eine stark dotierte p+-Schicht 84 tiefer ausgebildet als die p-Basisschicht 82 in dem Aufbau mit den Einheits-Emitterschichten 60, die getrennt voneinander entlang der Umfangsrichtung in dem Emitterelektrodenkontaktbereich angeordnet sind. Die elektrische Feldstärke an dem Krümmungsabschnitt AR2 unter der p+-Schicht 84, der in 35 gezeigt ist, kann höher sein als an dem Krümmungsabschnitt AR1 der p-Basisschicht 82 und Löcher HL können wirkungsvoll über die p+-Schicht 84 zu der Emitterelektrode 21 geleitet werden. Insbesondere können Löcher HL zu der Emitterelektrode 21 mit einem niedrigen Widerstand in dem Fall weitergeleitet werden, in dem die n+-Emitterschicht 60 nicht vorgesehen ist, wie in 36 gezeigt. Die p+-Schicht 84 ist unter der n+-Emitterschicht angeordnet, so dass der Widerstandswert des Abschnitts unmittelbar unterhalb der n+-Emitterschicht 60 klein ist und eine Spannung an dem pn-Übergang zwischen der p+-Schicht und der n+-Emitterschicht 60 kleiner oder gleich der eingebauten Spannung ist, so dass die Injektion der Minoritätsladungsträger unterdrückt ist. Zusätzlich zu den Wirkungen des Aufbaus der zweiten Ausführungsform kann deshalb die p+-Schicht 84 wirkungsvoller Löcher HL einfangen zum Weiterleiten der Löcher an die Emitterelektrode 21.
  • Erste Abwandlung
  • 37 und 38 zeigen in schematischer Weise Querschnittsaufbauten einer Emitterregion einer ersten Abwandlung des IGBT gemäß der vierten Ausführungsform der Erfindung. Der in 37 gezeigte Querschnittsaufbau entspricht dem Querschnittsauf bau entlang der Linie L35-L35, die in 34 gezeigt ist. Der Querschnittsaufbau, der in 38 gezeigt ist, entspricht dem Querschnittsaufbau entlang der Linie L36-L36, die in 34 gezeigt ist.
  • Wie in 37 und 38 gezeigt ist, ist eine stark dotierte p+-Schicht 85A zwischen der p-Basisschicht 82, die in dem Kanalbildungsbereich 8 ausgebildet ist, und einer p-Basisschicht 86, die unter der Emitterelektrode 21 an einem äußeren Umfangsabschnitt der Basisregion 80 ausgebildet ist, ausgebildet. Die Einheits-n+-Emitterschichten 60 sind an der Oberfläche der p+-Schicht 85 ausgebildet. In 37 ist die Emitterelektrode 21 mit den Einheits-Emitterschichten 60 und der p-Typ-Basisschicht 86 verbunden. In der in 38 gezeigten Region ist die Einheits-Emitterschicht 60 nicht vorgesehen und deshalb ist die Emitterelektrode 21 elektrisch mit der p+-Schicht 85A und der p-Typ-Basisschicht 86 verbunden. Weitere Gestaltungen in den Querschnittsaufbauten, die in 37 und 38 gezeigt sind, sind die gleichen wie jene, die in 35 und 36 gezeigt sind. Entsprechende Abschnitte sind mit den gleichen Bezugszeichen versehen und eine Beschreibung derselben wird nicht wiederholt.
  • Mit der in dem in 37 und 38 gezeigten Aufbau angeordneten p+-Schicht 85A können Löcher wirkungsvoll zu der Emitterelektrode 21 geleitet werden über die p+-Schicht 85A in der Region (siehe 38) zwischen diesen Einheits-n+-Emitterschichten in dem Fall, in dem die Einheits-n+-Emitterschichten 60 getrennt voneinander angeordnet sind ähnlich zu den vorangehenden Aufbauten. Weiterhin wird die stark dotierte p+-Schicht 85A von einem höheren elektrischen Feld begleitet zum wirkungsvolleren Absorbieren von Löchern gegenüber der p-Basisschicht 82 und kann diese zu der Emitterelektrode 21 wei terleiten. Da die Emitterelektrode 21 elektrisch mit der stark dotierten p+-Typ-Schicht 85A verbunden ist, kann der Kontaktwiderstand zwischen der Basisschicht und der Emitterelektrode verringert werden und folglich kann der Basiswiderstand verringert werden.
  • Zweite Abwandlung
  • 3 und 40 zeigen in schematischer Weise Querschnittsaufbauten einer Emitterregion einer zweiten Abwandlung des IGBT gemäß der vierten Ausführungsform der Erfindung. Die Querschnittsaufbauten in 39 und 40 unterscheiden sich von jenen von 37 und 38 in den folgenden Gestaltungen. Eine p+-Schicht 85B hat im wesentlichen dieselbe Breite wie die Einheits-n+-Emitterschicht 60 in der Radialrichtung und hat einen inneren und einen äußeren Umfangsabschnitt, die zu jenen der Einheits-n+-Emitterschichten 60 in dem in 39 gezeigten Bereich ausgerichtet sind. Weitere Gestaltungen in den Querschnittsaufbauten, die in 39 und 40 gezeigt sind, sind die gleichen wie jene, die in 37 und 38 gezeigt sind. Entsprechenden Abschnitten sind die gleichen Bezugszeichen zugewiesen und eine Beschreibung derselben wird nicht wiederholt.
  • In den in 39 und 40 gezeigten Aufbauten ist die stark dotierte p+-Schicht 85B bündig zu den Einheits-n+-Emitterschichten 60 und tiefer als die Basisschichten 82 und 86 ausgebildet. Deshalb kann der Basiswiderstand des Abschnitts unmittelbar unterhalb der Einheits-n+-Emitterschichten 60 vorteilhafter verringert werden und der Spannungsunterschied zwischen der Basis und dem Emitter kann verringert werden. Die p+-Schicht 85B ist länger ausgebildet als jene, die in 37 und 38 gezeigt ist, und kann stärker den Basiswiderstand verringern. Zusätzlich zu den Wirkungen der in 37 und 38 gezeigten Aufbauten kann die Wirkung erzielt werden, dass der Basiswiderstand weiter verringert werden kann und die Latch-Up-Immunität des parasitären Thyristors verbessert werden kann.
  • Dritte Abwandlung
  • 41 und 42 zeigen in schematischer Weise Querschnittsaufbauten einer Emitterregion einer dritten Abwandlung des IGBT gemäß der vierten Ausführungsform der Erfindung. Die in 41 und 42 gezeigten Querschnittsaufbauten unterscheiden sich von den in 37 bis 40 gezeigten Querschnittsaufbauten in den folgenden Punkten. Eine stark dotierte p+-Schicht 85C, die tiefer ausgebildet ist als die p-Basisschicht 82, ist von den Einheits-n+-Emitterschichten 60 beabstandet und tiefer ausgebildet als die p-Typ-Basisschichten 82 und 86 als eine eingebettete Schicht in den p-Typ-Basisschichten 82 und 86. In der p-Basisschichtregion 80 sind deshalb die p-Basisschichten 82 und 86 miteinander an dem Oberflächenabschnitt der p+-Schicht 85C verbunden. Insbesondere in dem Bereich, in dem die Einheits-n+-Emitterschicht 60 nicht ausgebildet ist (siehe 42), ist die p+-Schicht 85C lediglich als eine eingebettete Verunreinigungsregion tiefer als die p-Basisschichten 82 und 86 angeordnet. In dieser Region ist die Emitterelektrode elektrisch mit den p-Typ-Basisschichten 82 und 86 verbunden.
  • Deshalb bestimmt die p+-Schicht 85C den Pfad der Löcher unterhalb der Einheits-n+-Emitterschichten 60 sogar in dem Aufbau, in dem die p+-Schicht 85C als die eingebettete Region ausgebildet ist und der Basiswiderstand kann verringert werden. Die p+-Schicht 85C ist tiefer ausgebildet als die p-Basisschichten 82 und 86 und deshalb kann die p+-Schicht 85C wirkungsvoll die Löcher einfangen, die von dem unteren Abschnitt der p+-Basisschicht aufgrund eines hohen elektrischen Feldes weitergereicht werden, und kann die Löcher zu der Emitterelektrode 21 weiterleiten.
  • Bei dieser vierten Ausführungsform ist die radiale Breite (Breite in der Radialrichtung) a der Einheits-n+-Emitterschicht 60 größer als der Rasterabstand b der Anordnung der Einheits-Emitterschichten. Die radiale Breite a der Einheits-n+-Emitterschicht 60 kann jedoch kleiner als der Anordnungs-Rasterabstand b sein, vorausgesetzt dass eine hinreichende Kanalweite sichergestellt werden kann.
  • Gemäß der vierten Ausführungsform der Erfindung sind, wie oben beschrieben, in der Emitterschicht die Einheits-Emitterschichten aus inselartigen Regionen ausgebildet, welche voneinander beabstandet sind, und die stark dotierte Verunreinigungsregion ist in der Basisschicht und tiefer als diese ausgebildet. Deshalb können die Minoritätsladungsträger wirkungsvoll eingefangen werden. Durch Verringern des Basiswiderstandes des Abschnitts unter der Emitterschicht können die Minoritätsladungsträger wirkungsvoll eingefangen werden zum Vergrößern der Latch-Up-Immunität. Zusätzlich kann die Abschaltzeit verringert werden. Weiterhin sind die Einheits-Emitterschichten der inselartigen Gestalt (rechteckartigen Gestalt) vorgesehen und eine hinreichende Kanalweite kann sichergestellt werden, so dass ein hinreichender Kollektor-Emitter-Strom getrieben werden kann.
  • Fünfte Ausführungsform
  • 43 zeigt in schematischer Weise ein ebenes Layout eines lateralen MOSFET gemäß einer fünften Ausführungsform der Erfindung. Aus Gründen der Einfachheit zeigt 43 nicht die Elektroden, die Isolationsschichten und Elektrodenverbindungsleitungen.
  • In 43 beinhaltet der laterale n-Kanal-MOS-Transistor eine stark dotierte n+-Typ-Drainschicht (erste Halbleiterschichtregion) 102, die in einem zentralen Abschnitt ausgebildet ist, eine n--Driftschicht (Halbleiterregion) 104, die die n+-Drainschicht 102 umgebend ausgebildet ist, und eine p-Basisschicht (zweite Halbleiterschichtregion) 105, welche die n--Driftschicht 104 umgebend ausgebildet ist. Die p-Basisschicht 105 beinhaltet einen Kanalbildungsbereich 108, der an die n--Driftschicht 104 grenzt, und eine n+-Source-Schicht 106 einer zahnradartigen Gestalt, die entlang des äußeren Umfangs des Kanalbildungsbereiches 108 ausgebildet ist. Die n+-Sourceschicht 106 beinhaltet einen Hauptteil 106a, der kontinuierlich in einer einzigen ganzen Form ausgebildet ist, und konvexe Abschnitte 106b, die von der Drainschicht 102 in der Radialrichtung wegragen. Ein Sourceelektrodenkontaktbereich 107 ist über den konvexen Abschnitten 106b und an einem äußeren Umfangsabschnitt der p-Basisschicht 105 angeordnet.
  • 44 zeigt in schematischer Weise einen Querschnittsaufbau entlang einer Linie L44-L44, die in 43 gezeigt ist. In 44 ist der laterale n-Kanal-MOSFET an der Oberfläche der n--Schicht (n--Driftschicht) 104 ausgebildet, die an der Oberfläche des p-Typ-Substrates 110 ausgebildet ist. Die n+-Drainschicht 102 ist an der Oberfläche der n--Driftschicht 104 ausgebildet und die n+-Drainschicht 102 ist elektrisch mit einer Drainelektrode 113 verbunden. Die Drainelektrode 113 ist elektrisch mit einer Drainelektroden-Anschlussleitung 114 verbunden, die bei der ersten und der zweiten Isolationsschicht 111 und 112 ausgebildet ist.
  • In der Umgebung der Sourceregion ist die p-Basisschicht 105 an der Oberfläche der n--Driftschicht 104 ausgebildet und die n+-Sourceschicht 106 ist an der Oberfläche der p-Basisschicht 105 ausgebildet. Der Kanalbildungsbereich 108 ist benachbart zu der n+-Sourceschicht und an dem inneren Umfangsabschnitt der Oberfläche der p-Basisschicht 105 angeordnet. Eine Gateverbindungsleitung 116a ist auf dem Kanalbildungsbereich 108 mit einem dazwischengefügten Gateisolationsfilm 115 ausgebildet und mit einem leitenden Schichtabschnitt verbunden, der auf der ersten Zwischenschicht-Isolationsschicht 111 ausgebildet ist. Die Gateverbindungsleitung 116 ist elektrisch mit einer Gateelektrode 117 verbunden, die sich durch die zweite Isolationsschicht 112 erstreckt.
  • Eine p+-Schicht 120 ist so ausgebildet, dass sie stärker dotiert ist als die p-Basisschicht 105 und tiefer reicht als die n+-Sourceschicht 106. Diese n+-Sourceschicht 106 und die p-Typ-Basisschicht 105 sind gemeinsam an eine Sourceelektrode 121 angeschlossen. In dem in 44 gezeigten Querschnittsaufbau beinhaltet die n+-Sourceschicht 106 einen Hauptteil 106a und konvexe Abschnitte 106b.
  • In der Region, in der lediglich der Hauptteil 106a der Sourceschicht 106 des lateralen MOSFET angeordnet ist, ist der Querschnittsaufbau nahe der Sourceregion der gleiche wie jener, der in 4 gezeigt ist. Die Sourceschicht 106 ist anstelle der Emitterschicht 6 vorgesehen.
  • Wie anhand der in 44 gezeigten Querschnittsstruktur ersichtlich ist, haben der IBGT und MOSFET den gleichen Aufbau in der Source- und der Emitterregion, ausgenommen dass der laterale n-Kanal-MOSFET eine Driftschicht und eine Drainschicht aufweist, die mit dem gleichen Leitungstyp ausgebildet sind, und keine Pufferschicht in der Drainschicht 102 in dem Aufbau des lateralen n-Kanal-IGBT vorhanden ist.
  • Ähnlich zu dem Abführen der Minoritätsladungsträger in der Emitterregion des IGBT, das bereits in Verbindung mit der ersten bis vierten Ausführungsform beschrieben wurde, kann der laterale MOSFET die Löcher wirkungsvoll zu der Sourceelektrode 121 weiterleiten aufgrund des Vorsehens der stark dotierten p+-Schicht 120, die tiefer ist als die n+-Sourceschicht 106 in der p-Basisschicht 105. Weiterhin ist es möglich, den Basiswiderstand des parasitären npn-Bipolartransistors zu verringern, der ausgebildet ist aus der n+-Sourceschicht 106, der p+-Schicht 120 und der p-Basisschicht 105, und der n--Schicht 104 unter der Sourceelektrode 121. Ebenso kann die Latch-Up-Immunität des parasitären Thyristors verbessert werden. Folglich kann die fünfte Ausführungsform Wirkungen erzielen, die ähnlich zu jenen des lateralen IGBT der ersten bis vierten Ausführungsform sind, die schon beschrieben wurden.
  • Der Querschnittsaufbau des Sourceregionsabschnitts des lateralen MOSFET ist der gleiche wie jener des schon beschriebenen lateralen IGBT und deshalb kann die n+-Sourceschicht 106 aus getrennten Einheits-n+-Sourceschichten ausgebildet sein, von denen jede in einer inselartigen Gestalt angeordnet ist, und kann die gleiche Gestalt oder Form aufweisen wie die n+-Sourceschichten 106 in den IGBTs der schon beschriebenen ersten bis vierten Ausführungsform.
  • Ähnlich zu der ersten bis vierten Ausführungsform ist es lediglich erforderlich, die stark dotierte p+-Schicht 120, die stärker dotiert ist als die p-Basisschicht 105, unterhalb der n+-Sourceschicht 106 anzuordnen. Die p+-Schicht 120 kann dabei tiefer angeordnet sein als die p-Basisschicht 106. Diese Strukturen zeigen die gleichen Querschnittsaufbauten wie jene, die schon beschrieben wurden, und deshalb sind aus Gründen der Einfachheit in den Figuren die Querschnittsaufbauten derselben nicht gezeigt. Die stark dotierte p+-Schicht 120 kann den gleichen Aufbau aufweisen wie jene, die schon in Verbindung mit der ersten bis vierten Ausführungsform beschrieben wurde und die Toleranz des parasitären Thyristors kann genauso verbessert werden. In dem Kanalbildungsbereich 108 ist ein kreisförmiger Kanal kontinuierlich ausgebildet und ein großer Drain-Source-Strom kann getrieben werden. Die Minoritätsladungsträger können wirkungsvoll abgeführt werden zum Verringern der Abschaltzeit.
  • Der Aufbau gemäß der Erfindung kann angewendet werden auf den lateralen MOSFET mit anderen Strukturen, wie beispielsweise auf einen Graben-Gate-MOSFET mit einem Gateaufbau einer Grabenstruktur. Der Aufbau der Erfindung kann ebenfalls angewendet werden auf einen p-Kanal-MOSFET durch Austauschen der Leitungstypen.
  • Gemäß der fünften Ausführungsform der Erfindung wird, wie oben beschrieben, der laterale n-Kanal-MOSFET so ausgebildet, dass er an der Sourceregion eine p+-Schicht 120 aufweist, die unterhalb der n+-Sourceschicht ausgebildet ist und stärker dotiert ist als die p-Basisschicht 105 und deshalb wirkungsvoll die Löcher zu der Sourceelektrode 121 abführen kann. Ebenso kann der Basiswiderstandes des Abschnitts unter der n+-Sourceschicht verringert werden und die Latch-Up-Immunität des parasitären Thyristors kann verbessert werden. Weiterhin kann die Abschaltzeit verringert werden. Der Kanal ist entlang des Umfangs in dem Kanalbildungsbereich ausgebildet und ein großer Drain-Source-Strom kann getrieben werden.
  • Sechste Ausführungsform
  • 45 zeigt in schematischer Weise ein ebenes Layout eines IGBT gemäß einer sechsten Ausführungsform der Erfindung. Der IGBT beinhaltet eine Mehrzahl von Zellen, die zueinander ausgerichtet sind zum Treiben eines großen Stroms. 45 zeigt repräsentativ die IGBT-Zellen 150a-150c. Jede der Zellen 150a-150c hat eine kreisförmige Gestalt und beinhaltet eine p+-Kollektorschicht 2, die in einem Zentralabschnitt ausgebildet ist, eine n-Pufferschicht 3, die die Kollektorschicht 2 umgibt, eine n--Driftschicht 4, welche die n-Pufferschicht 3 umgibt und eine p-Basisschicht 5, die entlang des äußeren Umfangs der n--Driftschicht 4 ausgebildet ist. Die n+-Emitterschicht 6 ist in dem Bereich der p-Basisschicht 5 ausgebildet. In dem in 45 gezeigten Layout beinhaltet die n+-Emitterschicht 6 konvexe Abschnitte 6b und den Hauptteil 6a der ringförmigen kontinuierlichen Gestalt. Der Kanalbildungsbereich 8 ist in der p-Basisschichtregion 5 ausgebildet, die an einem inneren Umfang des Hauptteils 6a ausgebildet ist. Die p-Basisschichten 5 in diesen Zellen 150a-150b sind benachbart zueinander angeordnet. Ähnlich zu der ersten bis fünften Ausführungsform, die schon beschrieben wurden, zeigt 45, die das ebene Layout zeigt, nicht die Elektrodenverbindungen, die isolierenden Schichten und die stark dotierte p+-Schicht, die bei der Basisschicht angeordnet ist. In ähnlicher Weise zu der ersten Ausführungsform kann die stark dotierte p+-Schicht unter der n+-Emitterschicht 6 ausgebildet sein, stärker do tiert sein als die p-Basisschicht 5 oder tiefer ausgebildet sein als die p-Basisschicht 5.
  • Die Emitterschicht 6 kann in Einheits-Emitterschichten unterteilt sein in ähnlicher Weise zu der zweiten Ausführungsform.
  • In dem in 45 gezeigten Aufbau kann der laterale MOSFET erzielt werden mit einer durch eine n+-Drainschicht ersetzten p+-Kollektorschicht und mit einer weggelassenen n-Pufferschicht 3 und für den lateralen MOSFET wird eine ähnliche Anordnung verwendet.
  • Durch Anordnen der Zellen 150a-150c kann der Kanal weiter sein als in einem Aufbau, der eine IGBT-Zelle einer elliptischen Struktur verwendet, die später beschrieben werden wird, und ein größerer Strom kann getrieben werden.
  • Abwandlung
  • 46 zeigt eine Abwandlung des ebenen Layouts des IGBT gemäß der sechsten Ausführungsform der Erfindung. Das in 46 gezeigte ebene Layout unterscheidet sich von jenem, das in 45 gezeigt ist, in den folgenden Gestaltungen. Einheitszellen 150d-150f sind zueinander ausgerichtet und die benachbarten Zellen teilen sich die p-Basisschichtregion 5. Deshalb kann eine Gesamtlayoutfläche der Zellen 150d-150f kleiner sein als bei dem in 45 gezeigten ebenen Layout.
  • Andere Gestaltungen des IGBT, der in 46 gezeigt ist, sind die gleichen wie jene des in 45 gezeigten IGBT. Entsprechenden Abschnitten sind die gleichen Bezugszeichen zugewiesen und eine Beschreibung derselben wird nicht wiederholt.
  • In dem in 46 gezeigten ebenen Layout muss die stark dotierte p+-Schicht lediglich unter der Emitterschicht 6 angeordnet werden und sie kann flacher ausgebildet werden als die p-Basisschicht oder sie kann tiefer ausgebildet werden als die p-Basisschicht. Die stark dotierte p+-Schicht kann in einer Einbettungsstruktur ausgebildet werden. Anstelle des kontinuierlichen Aufbaus mit dem Hauptteil 6a und den konvexen Abschnitten 6b kann die Emitterschicht 6 mit voneinander getrennten Einheits-Emitterschichten ausgebildet werden.
  • Die Zellen 150a-150c oder 150d-150f sind jeweils in einer kreisförmigen Gestalt zur Anordnung wie in 45 oder 46 gezeigt ausgebildet und dadurch kann die Kanalweite vergrößert werden zum Treiben eines größeren Stroms verglichen zu dem Fall, in dem die Zelle des elliptischen Einzelaufbaus verwendet wird, wie unten beschrieben werden wird.
  • Bezugnehmend auf 47 wird ein IGBT 200 eines elliptischen Aufbaus betrachtet. Der IGBT 200 beinhaltet eine ellipsenförmige p+-Kollektorschicht 202, die in einem Zentralabschnitt ausgebildet ist, eine ellipsenförmige n-Pufferschicht 203, die die Kollektorschicht 202 umgibt, eine ellipsenförmige n--Driftschicht 204, die die n-Pufferschicht 203 umgibt, und eine ellipsenförmige p-Basisschicht 205, die die Driftschicht 204 umgibt. Die n+-Emitterschicht 206 ist in der p-Basisschicht 205 ausgebildet und der Kanalbildungsbereich 208 ist in der n+-Emitterschicht 206 ausgebildet.
  • Der in 47 gezeigte elliptische IGBT hat eine rennbahnartige Struktur, die aus einem geraden Abschnitt und Umfangsabschnitten ausgebildet ist. Der gerade Abschnitt dieser rennbahnartigen Struktur (ellipsenförmige Gestalt) hat im wesent lichen den gleichen Querschnittsaufbau wie der IGBT der ersten Ausführungsform und der weiteren (die p+-Emitterschicht kann nicht vorgesehen sein). Es wird nun die Anordnung von kreisförmigen Zellen, die z.B. in 46 in der gleichen Layoutfläche wie der IGBT des elliptischen Aufbaus, der in 47 gezeigt ist, angeordnet sind, betrachtet. Wenn in dieser Anordnung die Zellen 150d-150f wie in 48 gezeigt angeordnet sind, haben die Kanalbildungsbereiche 8 der Zellen 150d und 150f Umfangsabschnitte, die mit den Umfangsabschnitten des Kanalbildungsbereichs des elliptischen IGBT, der in 47 gezeigt ist, übereinstimmen. Es wird angenommen, dass ein Abstand CL zwischen den Zentralabschnitten der p+-Kollektorschichten 2 in den benachbarten Zellen vorhanden ist. Es wird ebenfalls angenommen, dass in jeder der Zellen 150a-150f ein Abstand r von der Mitte der p+-Kollektorschicht 2 zu der Mitte des Kanalbildungsbereichs 8 vorhanden ist. Eine Gesamtlänge der Kanalbereiche der Zellen 150d und 150e entsprechend einer Kanallänge CL des elliptischen IGBT wird durch die folgende Gleichung ausgedrückt: 2·π·(1/4)·2 = π·r
  • Wenn deshalb der Abstand zwischen den Mitten der p+-Kollektorschichten 2 der benachbarten Zellen (150d und 150e) kleiner ist als (3·r), kann die folgende Beziehung erfüllt werden. CL < 3·r < π·r
  • Die obige Beziehung wird erfüllt durch Verringern des Abstandes zwischen den Kanalbildungsbereichen der benachbarten Zellen auf einen Wert, der kleiner als r ist. Der Kanalbildungsbereich ist bei der Basisschichtregion des äußeren Umfangsab schnitts der Zelle ausgebildet und die obigen Bedingungen werden leicht erfüllt.
  • Verglichen mit dem in 47 gezeigten elliptischen IGBT kann deshalb die Anordnung der Einheitszellen 150d-150f (oder 150a-150c) die Umfangslänge der Kanalbildungsbereiche 8 vergrößern und dadurch ist es möglich, die Kanalweite bezüglich des Stroms, der von der p+-Kollektorschicht zu der Emitterschicht fließt, so zu vergrößern, dass ein großer Strom getrieben werden kann.
  • 49 zeigt den Verlauf, den der Kollektor-Emitter-Strom ICE zeigt, wenn bei dem IGBT der in 47 gezeigten elliptischen Struktur die Kollektor-Emitter-Spannung VCE angelegt wird unter der Bedingung, dass eine bestimmte Gate-Emitter-Spannung VGE anliegt. Auf der Abszisse ist die Kollektor-Emitter-Spannung VCE in Einheiten V (Volt) aufgetragen und auf der Ordinate ist der Kollektor-Emitter-Strom ICE in Einheiten von A (Ampere) aufgetragen. Die Temperatur der Messung ist die Umgebungstemperatur. Der IGBT mit dem elliptischen Aufbau weist jedoch nicht eine stark dotierte Halbleiterschicht (p+-Schicht) in der Basisschicht auf.
  • Bei dem IGBT des elliptischen Aufbaus steigt, wie in 49 gezeigt, der Kollektor-Emitter-Strom ICE allmählich an, wenn die Kollektor-Emitter-Spannung VCE allmählich ansteigt. Wenn die Kollektor-Emitter-Spannung VCE nahe an 6 V kommt und der Kollektor-Emitter-Strom ICE ungefähr 0,2 A erreicht, ist der Kollektor-Emitter-Strom ICE im wesentlichen in einem gesättigten Zustand, sogar wenn die Kollektor-Emitter-Spannung VCE weiter in der Spannung ansteigt. Deshalb wird der Kollektor-Emitter-Strom ICE nicht genügend ansteigen, sogar wenn die Kollektor-Emitter-Spannung VCE ansteigt. In dem Bereich, in dem die Kollektor-Emitter-Spannung VCE von 0 V auf 6 V ansteigt, steigt der Kollektor-Emitter-Strom ICE langsam an und der AN-Widerstand (VCE/ICE) wird hoch. Dies liegt daran, dass die Vorrichtung mit dem elliptischen Aufbau nicht mit der p+-Schicht (p+-Emitterschicht) in der Basisschicht versehen ist.
  • 50 zeigt den Verlauf, den der Kollektor-Emitter-Strom ICE zeigt, wenn bei dem Aufbau des IGBT (siehe 48 oder 46) mit dem kreisförmigen Aufbau gemäß der Erfindung eine Kollektor-Emitter-Spannung VCE angelegt wird unter der Bedingung, dass eine bestimmte Gate-Emitter-Spannung VGE anliegt. In 50 ist auf der Abszisse die Kollektor-Emitter-Spannung VCE in Einheiten von V (Volt) aufgetragen und auf der Ordinate ist der Kollektor-Emitter-Strom ICE in Einheiten von A (Ampere) aufgetragen. Die Temperatur der Messung ist die Umgebungstemperatur.
  • Wenn entsprechend den Zellen des kreisförmigen Aufbaus, wie in 50 gezeigt, die Kollektor-Emitter-Spannung allmählich bis nahe 6,0 V ansteigt, erreicht der Kollektor-Emitter-Strom ungefähr 0,4 A und der Kollektor-Emitter-Strom zeigt im wesentlichen den Sättigungszustand von diesem Punkt an. In diesem Fall nimmt jedoch der Kollektor-Emitter-Strom ICE einen Wert an, der nahezu zweimal so groß ist wie jener in dem IGBT mit dem elliptischen Aufbau, der in 47 gezeigt ist. In dem Bereich, in dem die Kollektor-Emitter-Spannung VCE von 0 V auf 6 V ansteigt, ist die Steigung groß und der AN-Widerstand (VCE-ICE) kann verringert werden. Dies wird erreicht durch die Tatsache, dass die Gesamtkanalweite groß ist und der Basiswiderstand verringert ist. Sogar wenn die Strommenge ansteigt, kann verhindert werden, dass der parasitäre Bipolartransistor in der Emitterregion angeschaltet wird, da die p+-Schicht un ter der Emitterschicht angeordnet ist. Deshalb kann die Latch-Up-Immunität des parasitären Thyristors verbessert werden.
  • Wie oben beschrieben, verwendet die sechste Ausführungsform der Erfindung eine Mehrzahl von kreisförmigen IGBT als Zellen. Diese Anordnung kann die Länge der Kanalregion vergrößern und deshalb die Kanalweite verglichen zu dem Aufbau, der einen einzigen elliptischen IGBT verwendet, vergrößern. Dadurch kann der Kollektor-Emitter-Strom ansteigen. Wirkungen ähnlich zu jenen der ersten bis vierten Ausführungsform können ebenfalls erzielt werden.
  • Siebte Ausführungsform
  • 51 zeigt in schematischer Weise einen Querschnittsaufbau einer Halbleitervorrichtung (lateraler n-Kanal-IGBT) gemäß einer siebten Ausführungsform der Erfindung. Das ebene (Oberflächen-)Layout des in 51 gezeigten IGBT ist im wesentlichen das gleiche wie das ebene Layout des in 1 gezeigten IGBT. Bei dem in 51 gezeigten IGBT ist eine eingebettete Isolationsschicht 310 zwischen der n--Schicht 4 und einem Halbleitersubstrat 300 angeordnet. Da das Halbleitersubstrat 300 von der n--Schicht 4 getrennt ist, kann der Leitungstyp desselben entweder p oder n sein.
  • Die weiteren Strukturen des in 51 gezeigten IGBT sind die gleichen wie jene des in 2 gezeigten IGBT. Entsprechende Abschnitte sind mit den gleichen Bezugszeichen versehen und eine Beschreibung derselben wird nicht wiederholt.
  • Der Aufbau, in dem eine eingebettete Isolationsschicht 310 an der Oberfläche des Halbleitersubstrates 300 angeordnet ist, und ein Transistor auf der eingebetteten Isolationsschicht 310 ausgebildet ist, wird allgemein als ein "SOI(Silicon an Insulator)-Aufbau" bezeichnet und wird ebenfalls als "dielektrisch isolierte Struktur" bezeichnet. In dem in 2 gezeigten Aufbau wird die eingebettete Isolationsschicht 310 nicht verwendet und die n--Schicht 4 und das p-Typ-Halbleitersubstrat (10) sind voneinander durch einen pn-Übergang, der zwischen ihnen ausgebildet ist, getrennt. Dieser Aufbau wird als eine "Sperrschicht-isolierte Struktur" bezeichnet. Verglichen zu der Sperrschicht-isolierten Struktur kann das Vorsehen der eingebetteten Isolationsschicht 310 die n--Schicht 4 zuverlässiger von dem Substrat 300 elektrisch trennen und erzeugt eine Verarmungsschicht lediglich in der n--Schicht, so dass ein schneller Betrieb erreicht werden kann.
  • Weitere Gestaltungen des in 51 gezeigten IGBT sind die gleichen wie jene des in 2 gezeigten IGBT. Entsprechenden Abschnitten sind die gleichen Bezugszeichen zugewiesen und eine Beschreibung derselben wird nicht wiederholt.
  • 52 stellt die Abschalt-Signalformen zu der Zeit des Widerstandslast-Schaltbetriebs des IGBT dar. In 52 ist auf der Abszisse die Abschaltzeit (Sekunden) aufgetragen und auf der Ordinate ist die Kollektor-Emitter-Spannung VCE (× 100 V) sowie der Kollektor-Emitter-Strom ICE (A) aufgetragen. Eine Kurve I stellt die Kollektor-Emitter-Spannung des IGBT mit der dielektrisch isolierten Struktur dar (51) und eine Kurve II stellt als ein Vergleichsbeispiel die Kollektor-Emitter-Spannung VCE des IGBT des Sperrschicht-isolierten Typs, der z.B. in 2 gezeigt ist, dar. Eine Kurve III stellt den Kollektor-Emitter-Strom ICE der dielektrisch isolierten Struktur dar und eine Kurve IV stellt den Kollektor-Emitter-Strom des IGBT mit der Sperrschicht-isolierten Struktur dar.
  • Wie in 52 gezeigt, ist eine Abfallzeit tf (d.h. eine für das Fallen des Kollektor-Emitter-Stroms ICE von 90 auf 10 des Maximalwertes erforderliche Zeit) des IGBT des Sperrschicht-isolierten Typs nahe 1 μs. Deshalb ist die Schaltgeschwindigkeit niedrig und der Schaltverlust ist verhältnismäßig groß. Bei der dielektrisch isolierten Struktur ist die Abfallzeit tf geringfügig größer als 0,5 μs und die Schaltgeschwindigkeit ist hoch, so dass der Schaltgeschwindigkeitsverlust verringert werden kann. In Verbindung mit der Abschalt-Signalform bei dem Widerstandslast-Schaltvorgang ist der Absolutwert der Anstiegsrate der VCE-Signalform (Kurve I) im wesentlichen gleich dem Absolutwert der Abfallrate der Signalform (Kurve III), die den Kollektor-Emitter-Strom ICE repräsentiert, und es ist ersichtlich, dass der Schaltvorgang schnell durchgeführt wird.
  • Deshalb ist ersichtlich, dass die dielektrisch isolierte Struktur einen schnelleren Schaltvorgang ausführen kann als die Sperrschicht-isolierte Struktur.
  • Bei der Sperrschicht-isolierten Struktur kann man jedoch sehen, dass während des Abschaltens in dem Schaltzeitraum die Kollektor-Emitter-Spannung VCE schnell ansteigt, um in den abgeschalteten Zustand zu gelangen (Kurve II) und der Kollektor-Emitter-Strom ICE sich schnell erniedrigt (Kurve IV). Bei dem Sperrschicht-isolierten Aufbau kann deshalb das Vorsehen der p+-Schicht und der ringförmigen Emitterschicht einen schnelleren Betrieb erzielen als der Aufbau, der den bekannten IGBT der elliptischen Struktur verwendet unter lediglicher Verwendung der p-Basisschicht ohne die p+-Schicht, wie anhand der Verläufe der Kurven II und IV zu sehen ist. Die Abschaltzeit der bekannten Struktur ist in 52 durch einen gestrichelten Pfeil angedeutet.
  • 53 zeigt eine elektrische Stromverteilung, eine Spannungsverteilung und eine Verarmungsschichtbereichsgrenze während des Wegschaltens der Widerstandslast (bei 10,6 μs) des lateralen IGBT der Sperrschicht-isolierten Struktur gemäß der schon beschriebenen ersten Ausführungsform. Die Stromverteilung wird dargestellt durch durchgezogene Linien, die Spannungsverteilung wird dargestellt durch gestrichelte Linien und die Verarmungsschichtbereichsgrenze wird dargestellt durch eine Linie mit abwechselnd langen und kurzen Strichen.
  • In dem lateralen IGBT des Sperrschicht-isolierten Aufbaus weitet sich die von der Emitterseite ausdehnende Verarmungsschicht zu der Kollektorseite (zu einem Bereich benachbart zu der p-Typ-Kollektorschicht 2) und weiter in das p-Typ-Substrat 10 hin aus, wie in 53 gezeigt. Deshalb sind die durch gestrichelte Linien dargestellte Potentialverteilung und die durch durchgezogene Linien dargestellte Stromverteilung beide innerhalb des p-Typ-Substrates 10 vorhanden. Deshalb wird die Verarmung auf der Kollektorseite unterdrückt und die Kollektor-Emitter-Spannung VCE steigt relativ langsam an. Als ein Ergebnis wird der Abfall des Kollektor-Emitter-Stroms ICE verhältnismäßig langsam während des Abschaltens und entsprechend wird die Abfallzeit tf lang.
  • 54 zeigt an dem Querschnittsaufbau eine Löcherverteilung beim Abschalten der Widerstandslast (10,6 μs) des lateralen IGBT des Sperrschicht-isolierten Aufbaus gemäß der ersten Ausführungsform der Erfindung. In diesem lateralen IGBT des Sperrschicht-isolierten Aufbaus wird die Verarmung von der Emitterseite zu der Kollektorseite hin unterdrückt, wie in 53 gezeigt, so dass viele Löcher innerhalb der n--Schicht 4 und des p-Typ-Substrates 10 verteilt sind. Da viele Löcher innerhalb der n--Schicht 4 und des p-Typ-Substrates 10 verteilt sind, ist eine lange Zeit erforderlich, bevor die Löcher verschwinden, die in der n--Schicht 4 und dem p-Typ-Substrat 10 verteilt sind, sogar in dem Aufbau mit der p+-Schicht. Deshalb wird die Abfallzeit tf lang.
  • 55 zeigt eine Löcherverteilung, eine Elektronenverteilung und eine Löcher-/Elektronen-Konzentrationsverteilung in einem Gleichgewichtszustand bei dem Widerstandslast-Abschaltvorgang (bei 10,6 μs) des lateralen IGBT des Sperrschicht-isolierten Aufbaus und zeigt eine Verteilung der entsprechenden Ladungsträger von der Kollektorseite zu der Emitterseite hin in einer bestimmten Tiefe in der n--Schicht 4. In 55 stellt eine Kurve V die Löcherverteilung dar, eine Kurve VI stellt die Elektronenverteilung dar und eine Kurve VII stellt die Elektronen-/Löcher-Konzentrationsprofile in dem Gleichgewichtszustand dar.
  • In dem lateralen IGBT des Sperrschicht-isolierten Aufbaus ist die Verarmung von der Emitterseite zu der Kollektorseite hin unterdrückt, wie in 53 gezeigt. Deshalb sind in der n--Schicht, in der sich die Verarmungsschicht nicht ausdehnt, überschüssige Löcher und überschüssige Elektronen in Konzentrationen verteilt, die höher sind als jene in dem Gleichgewichtszustand. Deshalb sind diese überschüssigen Löcher und überschüssigen Elektronen in einer größeren Menge in der n--Schicht verteilt, was die für das Verschwinden dieser überschüssigen Löcher und Elektronen erforderliche Zeit erhöht. Deshalb kann die Abfallzeit tf lediglich um ein bestimmtes Maß verringert werden.
  • 56 zeigt eine Potentialverteilung, eine Stromverteilung und eine Verarmungsschichtbereichsgrenze bei dem Widerstandslast-Abschaltvorgang (bei 10,6 μs) des lateralen IGBT des dielektrisch isolierten Aufbaus und entspricht der Querschnittsansicht von 51. In 56 repräsentieren durchgezogene Linien die Stromverteilung, gestrichelte Linien repräsentieren die Potentialverteilung und die gestrichelte Linie mit abwechselnd langen und kurzen Strichen repräsentiert die Verarmungsschichtbereichsgrenze.
  • In dem lateralen IGBT des dielektrisch isolierten Aufbaus ist die eingebettete Isolationsschicht 310 zwischen der n--Schicht 4 und dem p-Typ-Substrat 300 vorhanden. In der eingebetteten Isolationsschicht 310 ist deshalb die Potentialverteilung parallel zu der Oberfläche der eingebetteten Isolationsschicht 310 vorhanden, die sich von der Emitterseite ausdehnende Verarmungsschicht breitet sich jedoch nicht in das p-Typ-Substrat 300 aus und ist in der n--Schicht 4 zu der Kollektorseite hin ausgebreitet (die Isolationsschicht entspricht ursprünglich dem Verarmungsschichtbereich). Deshalb sind die durch durchgezogene Linien repräsentierte Stromverteilung und die durch gestrichelte Linien repräsentierte Potentialverteilung nicht in dem p-Typ-Substrat 300 vorhanden. Deshalb dehnt sich die Verarmungsschicht zu dem Kollektor aus und dadurch steigt die Kollektor-Emitter-Spannung schnell an, so dass der entsprechende Kollektor-Emitter-Strom ICE schnell ansteigt und die Abfallzeit tf kurz wird.
  • 57 repräsentiert eine Verteilung (durch durchgezogene Linien repräsentiert) der Löcher bei dem Widerstandslast-Abschaltvorgang (bei 10,6 μs) des lateralen IGBT des dielektrisch isolierten Aufbaus. Der Querschnittsaufbau entspricht dem in 51 gezeigten Querschnittsaufbau. Bei dem lateralen IGBT des dielektrisch isolierten Aufbaus wird, wie in 57 gezeigt, die Verarmung von der Emitterseite zu der Kollektorseite hin vorangetrieben, wie in 56 dargestellt, so dass lediglich eine geringe Anzahl von Löchern in der n--Schicht 4 verteilt sind. Deshalb ist lediglich eine kurze Zeit erforderlich bis die in der n--Schicht 4 verteilten Löcher verschwinden und die Abfallzeit tf wird kurz.
  • 58 zeigt eine Löcherverteilung, eine Elektronenverteilung und eine Löcher-/Elektronen-Konzentrationsverteilung in einem Gleichgewichtszustand zu der Zeit des Widerstandslast-Abschaltvorgangs (bei 10,2 μs) des lateralen IGBT des dielektrisch isolierten Aufbaus. Die Abszisse zeigt einen Ort und die Ordinate zeigt eine Konzentration. 58 stellt die entsprechenden Verteilungen von der Kollektorseite zu der Emitterseite in einer bestimmten Tiefe in der n--Schicht 4 dar. Eine Kurve X repräsentiert die Löcherverteilung, eine Kurve XI repräsentiert die Elektronenverteilung und eine Kurve XII repräsentiert die Elektronen-/Löcher-Konzentrationsverteilung in dem Gleichgewichtszustand.
  • Da in dem lateralen IGBT des dielektrisch isolierten Aufbaus, wie in 56 gezeigt, die Verarmung von der Emitterseite zu der Kollektorseite hin vorangetrieben wird, ist der Bereich, in dem sich die Verarmungsschicht in der n--Schicht 4 nicht ausdehnt, klein. Wie in 58 gezeigt, enthält deshalb die n--Schicht 4 lediglich kleine Mengen an Löchern und/oder Elektronen (überschüssige Löcher und/oder überschüssige Elektronen), deren Konzentrationen die Konzentrationen im Gleichgewichtszustand übersteigen. Somit sind die Mengen der überschüssigen Löcher und überschüssigen Elektronen in der n--Schicht 4 klein, was in einer verringerten Zeit resultiert, die erforderlich ist, bis die überschüssigen Löcher und die überschüssigen Elektronen verschwinden. Folglich kann die Abfallzeit tf kurz sein.
  • Durch Verwenden des dielektrisch isolierten Aufbaus gemäß der siebten Ausführungsform der Erfindung ist es deshalb möglich, zusätzlich zu der Wirkung der Verbesserung der Kennlinie des Kollektor-Emitter-Stroms ICE in dem IGBT und MOSFET, die bereits in Zusammenhang mit der ersten Ausführungsform und weiteren beschrieben wurden, eine Verringerung der Abfallzeit tf zu erreichen.
  • Der dielektrisch isolierte Aufbau gemäß der siebten Ausführungsform kann auf die laterale MOS-Vorrichtung in der fünften Ausführungsform, die schon beschrieben wurde, angewendet werden und ebenfalls auf den p-Kanal-IGBT und den lateralen p-Kanal-MOSFET. Im Hinblick auf den Aufbau des lateralen MOSFET kann die vorliegende Ausführungsform ebenso angewendet werden auf den lateralen MOSFET mit der Graben-Gatestruktur.
  • Gemäß der siebten Ausführungsform der Erfindung ist, wie oben beschrieben, das Transistorelement in dem dielektrisch isolierten Aufbau ausgebildet und kann die Wirkung des Verringerns der Abfallzeit erzielt werden. Weiterhin kann zusätzlich zu den Wirkungen der ersten bis sechsten Ausführungsform, die schon beschrieben wurden, ein schneller Schaltvorgang erreicht werden.
  • Die Erfindung kann auf Leistungs-Schaltelemente angewendet werden, die eine Leistungswandlung und/oder Leistungssteuerung durchführen. Die Erfindung kann allein als ein Leistungstransistor verwendet werden oder kann mit einem Controller oder dergleichen zusammen als eine intelligente Leistungsvorrichtung integriert werden.

Claims (4)

  1. Halbleitervorrichtung mit: einem Halbleitersubstrat (10; 110; 300); einer Halbleiterregion (3, 4; 104), die auf einer Oberfläche des Halbleitersubstrates ausgebildet ist; einer ersten Halbleiterschichtregion (2; 102), die auf einer Oberfläche der Halbleiterregion angeordnet ist und an eine erste Elektrode (13; 113) angeschlossen ist; einer zweiten Halbleiterschichtregion (5; 70; 72, 76; 105) einer ringförmigen Gestalt, die bei der Halbleiterregion angeordnet ist, von der ersten Halbleiterschichtregion beabstandet ist, die erste Halbleiterschichtregion umgibt und einen zu der Halbleiterregion unterschiedlichen Leitungstyp aufweist; einer dritten Halbleiterschichtregion (6; 106), die in der zweiten Halbleiterschichtregion angeordnet ist, und einen zu der zweiten Halbleiterschichtregion unterschiedlichen Leitungstyp aufweist, wobei die dritte Halbleiterschichtregion einen Hauptteil (6a; 106a) mit einer ringförmigen Gestalt und eine Mehrzahl von konvexen Regionen (6b; 106b), die, benachbart zu dem Hauptteil, sich von der ersten Halbleiterschichtregion hinweg erstreckend ausgebildet sind und an eine zweite Elektrode (21; 121) angeschlossen sind, aufweist, wobei die konvexen Abschnitte mit vorbestimmten Zwischenräumen (W1) angeordnet sind und jeder eine Breite (W2) aufweist, die kleiner als der vorbestimmte Zwischenraum ist; einer stark dotierten Halbleiterschicht (20; 35; 40; 45; 62; 64; 74; 75A; 75B; 75C), die in der zweiten Halbleiterschichtregion zumindest unterhalb der dritten Halbleiterschichtregion angeordnet ist, stärker dotiert ist als die zweite Halbleiterschichtregion und den gleichen Leitungstyp aufweist wie die zweite Halbleiterschichtregion; und einer Gateelektrodenschicht (16, 17; 116, 117), die an einer Oberfläche der zweiten Halbleiterschichtregion einen Kanal zum Übertragen von Ladungen zwischen der ersten und dritten Halbleiterschichtregion ausbildet.
  2. Halbleitervorrichtung mit: einem Halbleitersubstrat (10; 110; 300); einer Halbleiterregion (3, 4; 104), die auf einer Oberfläche des Halbleitersubstrates ausgebildet ist; einer ersten Halbleiterschichtregion (2; 102), die an einer Oberfläche der Halbleiterregion angeordnet ist und an eine erste Elektrode (13; 113) angeschlossen ist; einer zweiten Halbleiterschichtregion (80; 82, 86; 105) einer ringförmigen Gestalt, die in der Halbleiterregion beabstandet von der ersten Halbleiterschichtregion angeordnet ist und die erste Halbleiterschichtregion umgibt und im Leitungstyp unterschiedlich zu der Halbleiterregion ist; einer dritten Halbleiterschichtregion (60) mit einer Mehrzahl von Einheitsregionen (60), die bei der zweiten Halbleiterschichtregion mit vorbestimmten Zwischenräumen (b) voneinander beabstandet angeordnet ist und unterschiedlich im Leitungstyp zu der zweiten Halbleiterschichtregion ist, wobei jede Einheitsregion eine rechteckartige Gestalt mit einer Breite (a) aufweist, die größer als der vorbestimmte Zwischenraum ist, und die unterschiedlich im Leitungstyp zu der zweiten Halbleiterschichtregion ist; einer stark dotierten Halbleiterschicht (84; 85A; 85b; 85c; 120), die in der zweiten Halbleiterschichtregion zumindest unter der dritten Halbleiterschichtregion angeordnet ist, stärker dotiert ist als die zweite Halbleiterschichtregion und den gleichen Leitungstyp aufweist wie die zweite Halbleiterschichtregion; und einer Gateelektrodenschicht (16, 17; 108) zum Ausbilden eines Kanals an einer Oberfläche der zweiten Halbleiterschichtregion zum Transferieren von Ladungen zwischen der ersten und der dritten Halbleiterschichtregion.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, bei der die stark dotierte Halbleiterschicht (62; 64; 74; 75A, 75B; 75C; 84; 85A, 85b; 85c; 120) tiefer ist als die zweite Halbleiterschichtregion (6; 106; 80; 82, 86; 105).
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, die weiterhin aufweist: eine Isolationsschicht (310), die zwischen der Halbleiterregion (3, 4; 104) und dem Halbleitersubstrat (10; 110; 300) ausgebildet ist.
DE102006062077A 2006-07-07 2006-12-29 Halbleitervorrichtung Active DE102006062077B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006188339A JP5036234B2 (ja) 2006-07-07 2006-07-07 半導体装置
JP2006-188339 2006-07-07

Publications (2)

Publication Number Publication Date
DE102006062077A1 true DE102006062077A1 (de) 2008-01-17
DE102006062077B4 DE102006062077B4 (de) 2013-11-28

Family

ID=38508623

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006062077A Active DE102006062077B4 (de) 2006-07-07 2006-12-29 Halbleitervorrichtung

Country Status (6)

Country Link
US (3) US7745906B2 (de)
JP (1) JP5036234B2 (de)
KR (1) KR100816409B1 (de)
CN (1) CN100550417C (de)
DE (1) DE102006062077B4 (de)
TW (1) TWI320601B (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010192833A (ja) * 2009-02-20 2010-09-02 Panasonic Corp 半導体装置
JP2011049393A (ja) * 2009-08-27 2011-03-10 Mitsubishi Electric Corp 半導体装置及びその製造方法
CN102263127B (zh) * 2010-05-29 2013-06-19 比亚迪股份有限公司 一种mos型功率器件及其制造方法
CN102760759B (zh) * 2011-04-29 2016-02-03 比亚迪股份有限公司 一种半导体功率器件
AU2011377785B2 (en) * 2011-09-28 2014-11-06 Toyota Jidosha Kabushiki Kaisha IGBT and manufacturing method therefor
JP2014212252A (ja) * 2013-04-19 2014-11-13 株式会社東芝 半導体装置
CN104934466B (zh) * 2015-06-01 2017-12-05 南京邮电大学 一种阳极抬高的ligbt器件及制造方法
CN107170816B (zh) * 2017-05-11 2019-08-02 电子科技大学 一种横向绝缘栅双极型晶体管

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4672407A (en) * 1984-05-30 1987-06-09 Kabushiki Kaisha Toshiba Conductivity modulated MOSFET
JPH0783112B2 (ja) * 1985-01-17 1995-09-06 株式会社東芝 導電変調型ｍｏｓｆｅｔ
JP2788269B2 (ja) 1988-02-08 1998-08-20 株式会社東芝 半導体装置およびその製造方法
JPH02312280A (ja) * 1989-05-26 1990-12-27 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ
KR910007160B1 (ko) 1989-07-12 1991-09-18 주식회사 선경인더스트리 방식제조성물
JP2752184B2 (ja) * 1989-09-11 1998-05-18 株式会社東芝 電力用半導体装置
JP3085037B2 (ja) 1993-08-18 2000-09-04 富士電機株式会社 絶縁ゲートバイポーラトランジスタ
DE59504562D1 (de) 1994-03-04 1999-01-28 Siemens Ag Mis-struktur auf siliciumcarbid-basis mit hoher latch-up-festigkeit
JPH08227999A (ja) * 1994-12-21 1996-09-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法並びに半導体集積回路及びその製造方法
US5751024A (en) 1995-03-14 1998-05-12 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device
JP3444061B2 (ja) 1995-11-24 2003-09-08 富士電機株式会社 高耐圧横型絶縁ゲートバイポーラトランジスタ
KR100198995B1 (ko) 1996-05-30 1999-07-01 김충환 전력 스위칭 소자
JP3209091B2 (ja) * 1996-05-30 2001-09-17 富士電機株式会社 絶縁ゲートバイポーラトランジスタを備えた半導体装置
WO1998010469A1 (en) 1996-09-06 1998-03-12 Mitsubishi Denki Kabushiki Kaisha Transistor and method of manufacturing the same
JPH10150193A (ja) * 1996-09-17 1998-06-02 Toshiba Corp 高耐圧半導体装置
US5869850A (en) * 1996-12-13 1999-02-09 Kabushiki Kaishia Toshiba Lateral insulated gate bipolar transistor
KR100248503B1 (ko) 1997-08-06 2000-03-15 김덕중 래치 업을 방지하는 반도체 전력소자
KR100275756B1 (ko) * 1998-08-27 2000-12-15 김덕중 트렌치 절연 게이트 바이폴라 트랜지스터
JP2000286416A (ja) * 1999-03-30 2000-10-13 Mitsubishi Electric Corp マルチチャネル絶縁ゲート型バイポーラトランジスタ
TW434900B (en) 1999-08-24 2001-05-16 Anpec Electronics Corp Insulated gate bipolar transistor with controllable latch
US6191453B1 (en) * 1999-12-13 2001-02-20 Philips Electronics North America Corporation Lateral insulated-gate bipolar transistor (LIGBT) device in silicon-on-insulator (SOI) technology
JP2002270844A (ja) 2001-03-07 2002-09-20 Toshiba Corp 半導体装置及びその製造方法
TWI256724B (en) 2003-08-06 2006-06-11 Sanyo Electric Co Semiconductor device
KR100533687B1 (ko) 2004-02-23 2005-12-05 재단법인서울대학교산학협력재단 이중 게이트 트랜지스터

Also Published As

Publication number Publication date
KR20070074504A (ko) 2007-07-12
JP5036234B2 (ja) 2012-09-26
KR100816409B1 (ko) 2008-03-25
CN100550417C (zh) 2009-10-14
US8008746B2 (en) 2011-08-30
US20110127575A1 (en) 2011-06-02
TW200805650A (en) 2008-01-16
US7902634B2 (en) 2011-03-08
JP2008016731A (ja) 2008-01-24
US7745906B2 (en) 2010-06-29
DE102006062077B4 (de) 2013-11-28
US20080006906A1 (en) 2008-01-10
US20100219447A1 (en) 2010-09-02
CN101101923A (zh) 2008-01-09
TWI320601B (en) 2010-02-11

Similar Documents

Publication Publication Date Title
DE112013000677B4 (de) Halbleitervorrichtung
DE102013100683B4 (de) Integrierte Schaltung mit Feldeffekttransistorstrukturen mit Gate- und Feldelektroden und Verfahren zum Herstellen einer solchen integrierten Schaltung
DE102009005914B4 (de) Halbleitervorrichtung mit Halbleiterelement mit isoliertem Gate und bipolarer Transistor mit isoliertem Gate
DE60319899T2 (de) Doppeldiffundierter MOSFET
DE102006062077B4 (de) Halbleitervorrichtung
DE102008052422B4 (de) Halbleitervorrichtung mit reduzierter Kapazität
DE102014110366B4 (de) Mos-leistungstransistor mit integriertem gatewiderstand
DE102008050495B4 (de) Halbleitervorrichtung
DE102004064209B3 (de) Halbleiterbaugruppe zum Treiben eines Schaltelements
EP1175700B1 (de) Halbleiter-bauelement
DE102015104504B4 (de) Grabentransistorbauelement
DE112016006255T5 (de) Halbleitervorrichtung
DE102011079747A1 (de) Halbleitervorrichtung mit Schaltelement und Freilaufdiode, sowie Steuerverfahren hierfür
DE102015118524B4 (de) Halbleiterbauelement mit isoliertem Gate mit sanftem Schaltverhalten und Verfahren zu dessen Herstellung
DE10127391B4 (de) Halbleiter-Vorrichtung
DE102021108386A1 (de) Isolationsstruktur für igbt-vorrichtungen mit einer integrierten diode
DE112014001296T5 (de) Leistungshalbleitervorrichtung und entsprechendes Modul
DE102007055290B4 (de) Halbleitervorrichtung
DE102008028452B4 (de) Leistungstransistor für hohe Spannungen in SOI-Technologie
DE19534388B4 (de) IGBT-Transistorbauteil
DE112018007106T5 (de) Siliciumcarbid-halbleitereinheit
DE69937665T2 (de) Halbleiterbauelement mit isoliertem Gate und dessen Betriebsverfahren
WO2001088992A2 (de) Halbleiter-leistungsbauelement
DE102006058228B4 (de) Halbleitervorrichtung
DE102011079307B4 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20140301

R084 Declaration of willingness to licence