DE102006048596A1 - Verfahren zum Ausbilden eines Halbleiterbauelements - Google Patents

Verfahren zum Ausbilden eines Halbleiterbauelements Download PDF

Info

Publication number
DE102006048596A1
DE102006048596A1 DE102006048596A DE102006048596A DE102006048596A1 DE 102006048596 A1 DE102006048596 A1 DE 102006048596A1 DE 102006048596 A DE102006048596 A DE 102006048596A DE 102006048596 A DE102006048596 A DE 102006048596A DE 102006048596 A1 DE102006048596 A1 DE 102006048596A1
Authority
DE
Germany
Prior art keywords
dielectric layer
forming
layer
substrate
hard mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102006048596A
Other languages
English (en)
Inventor
Frank Ludwig
Philip Stopford
Hans-Peter Moll
Rolf Dr. Weis
Kimberly Wilson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Publication of DE102006048596A1 publication Critical patent/DE102006048596A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/942Masking
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/942Masking
    • Y10S438/948Radiation resist
    • Y10S438/952Utilizing antireflective layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)

Abstract

Ein Verfahren zum Ausbilden eines Halbleiterbauelements umfasst das Abscheiden eines Füllmaterials (4) auf einem Substratabschnitt (2) und auf einer auf dem Substrat (1) angeordneten dielektrischen Schicht (3), die eine über dem Substratabschnitt (2) liegende Öffnung (10) aufweist, Entfernen des über der dielektrischen Schicht (3) liegenden Füllmaterials, wodurch eine freigelegte obere Oberfläche (6) der dielektrischen Schicht (3) und restliches Füllmaterial (15) innerhalb der Öffnung (10) zurückbleiben, Ausbildung eines Hartmaskenmaterials (5) auf der freigelegten oberen Oberfläche (6) der dielektrischen Schicht (3) und auf dem restlichen Füllmaterial (15), Strukturieren des Hartmaskenmaterials (5) zum Ausbilden einer Hartmaske (25) mit einem ersten und einem zweiten Graben (8a, 8b), die an die dielektrische Schicht (3) angrenzende Abschnitte des restlichen Füllmaterials (15) und an das restliche Füllmaterial (15) angrenzende Abschnitt der dielektrischen Schicht (3) freilegen, anisotropes Ätzen der dielektrischen Schicht (3), des restlichen Füllmaterials (15) und des Substrats (1) selektiv zur Hartmaske (5), wodurch mindestens ein erster und ein zweiter Isolationsgraben (11a, 11b) ausgebildet werden.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zum Ausbilden eines Halbleiterbauelements und insbesondere ein Verfahren zum Ausbilden eines Halbleiterbauelements, das eine Isolationsgrabenstruktur enthält.
  • Halbleiterbauelemente werden in der Regel auf und innerhalb von Halbleitersubstraten wie etwa monokristallinen Volumen-Silizium-Wafern ausgebildet. Auf Substraten und insbesondere Volumen-Halbleiter-Wafern ausgebildete elektrische Komponenten befinden sich in bestimmten aktiven Bereichen des Substrats, wobei benachbarte aktive Bereiche durch isolierende Materialien voneinander isoliert sind. Eine wohlbekannte Isolationstechnik verwendet Grabenisolationen, wobei Gräben in einem Substrat ausgebildet und danach mit einem isolierenden Material gefüllt werden. Das isolierende Material wird dann planarisiert, um mit isolierendem Material gefüllte Isolationsgräben zu definieren, die benachbarte aktive Bereiche voneinander isolieren. Das Ätzen von Isolationsgräben in ein Substrat zum Definieren aktiver Bereiche wird auch als das Strukturieren von Linien-Zwischenraum-Strukturen (engl.: line-space Patterns) auf dem Wafer bezeichnet.
  • Die Ausbildung von Grabenisolationen auf strukturierten Wafern, die eine nichtplanare obere Oberfläche aufweisen, umfasst in der Regel mehrere Prozessschritte. Unter Bezugnahme auf 1 ist ein typischer Prozess für die Ausbildung von Grabenisolationen auf strukturierten Wafern dargestellt. 1 zeigt ein Substrat 1 mit einer darauf angeordneten Schicht 3. Die Schicht 3 weist eine Öffnung 10 derart auf, dass ein Abschnitt 2 des Substrats 1 freiliegt, wobei eine obere Oberfläche des Substratabschnitts 2 unter eine Haupt oberfläche des Substrats 1 ausgenommen ist. Bei einem ersten Schritt wird auf der Schicht 3 und in der Öffnung 10 ein Füllmaterial 4 abgeschieden, in der Regel Bor-Silikat-Glas oder Aufschleuderglas (engl.: sein-on glass). Dann wird auf dem Füllmaterial 4 ein Hartmaskenmaterial 5 abgeschieden und eine strukturierte Antireflexbeschichtungsschicht 30 mit einem ersten und einem zweiten Graben 27a, 27b, die sich entlang einer lateralen Richtung X erstrecken, wird auf dem Hartmaskenmaterial 5 ausgebildet, wobei sich der erste und zweite Graben 27a, 27b jeweils über äußeren Abschnitten des innerhalb der Öffnung 10 angeordneten Füllmaterials 4 und über Abschnitten der Schicht 3, die neben dem Füllmaterial 4 in der Öffnung 10 angeordnet sind befinden. Wie in 1 dargestellt weisen der erste und der zweite Graben 27a, 27b der strukturierten Antireflexbeschichtungsschicht 30 jeweils eine laterale Abmessung So entlang der Richtung Y auf, wobei So als Zwischenraumbreite bezeichnet wird. Wie in 1 dargestellt, weist ein verbleibender Abschnitt 30a der strukturierten Antireflexbeschichtungsschicht 30, der zwischen dem ersten und zweite Graben 27a, 27b angeordnet ist, eine laterale Abmessung L0 entlang der Richtung Y auf, wobei L0 als Linienbreite bezeichnet wird.
  • Danach wird ein erster Ätzschritt I durchgeführt, bei dem das Hartmaskenmaterial 5 selektiv zu der strukturierten Antireflexbeschichtungsschicht 30 geätzt wird, um eine strukturierte Hartmaske auszubilden, wodurch Abschnitte des Füllmaterials 4 freigelegt werden. Anschließend wird ein zweiter Ätzschritt II durchgeführt, bei dem die Schicht 3 und das Füllmaterial 4 bezüglich der strukturierten Hartmaske selektiv geätzt werden. Bei einem dritten Ätzschritt III wird das Substrat 1 durch Öffnungen der Hartmaske und durch Öffnungen des Füllmaterials geätzt, um einen ersten und einen zweiten Iso lationsgraben 11a, 11b auszubilden. Der resultierende erste und zweite Isolationsgraben 11a, 11b sind in 1 durch gestrichelte Linien dargestellt.
  • Jeder des ersten, zweiten und dritten Ätzschritts I, II und III werden in der Regel in einem Trockenätzgerät durch ein reaktives Ionenätzen (RIE) oder einen Trockenätzprozess durchgeführt. Der RIE-Prozess umfasst das Strömen eines geeignete Ätzmittel enthaltenden Gases zu dem Substrat und Betreiben einer unteren HF (Hochfrequenz)-Quelle und einer oberen HF-Quelle des Trockenätzgeräts bei spezifischen Leistungsniveaus.
  • Die lateralen Abmessungen S0 der Gräben 27a, 27b der strukturierten Antireflexbeschichtungsschicht 30 werden jedoch möglicherweise nicht direkt auf das darunter liegende Material übertragen, wenn ein reaktives Ionenätzen durchgeführt wird. Die resultierenden lateralen Abmessungen der Gräben in dem darunter liegenden Material können breiter oder schmaler sein als die lateralen Abmessungen der Gräben 27a, 27b der strukturierten Antireflexbeschichtungsschicht 30. Dieses Phänomen ist als Reaktive Ionenätz-Verzögerung (RIE-Lag) wohlbekannt.
  • Für den Fall, dass der Substratabschnitt 2 ein Oxidmaterial umfasst, ist die Selektivität zwischen dem Füllmaterial, das ein Oxid umfasst, und dem Substrat während des dritten Ätzschritts III sehr niedrig. Deshalb sind die lateralen Abmessungen des resultierenden Isolationsgrabens in dem Substrat viel breiter als die lateralen Abmessungen der Öffnung der Hartmaske.
  • Unter Bezugnahme auf die 2A und 2B sind die lateralen Abmessungen Zwischenraumbreite (S; engl.: space width) und Linienbreite (L; engl.: line width) in Abhängigkeit von der Position bezüglich der Achse Z angezeigt, wie in 1 gezeigt. Die Z-Position "1" betrifft die Grenzfläche zwischen dem Hartmaskenmaterial 5 und dem Füllmaterial 4, die Z-Position "2" betrifft die Grenzfläche zwischen der Schicht 3 und dem Substrat 1, und die Z-Position "3" betrifft einen Boden der in dem Substrat 1 angeordneten Isolationsgräben 11a, 11b.
  • Wie in 2B dargestellt, nimmt die Zwischenraumbreite während des dritten Ätzschritts III stark von S2 auf S3 zu. Dementsprechend müssen der erste und zweite Ätzschritt I, II so angepasst sein, dass sie eine sehr kleine Zwischenraumbreite S2 bereitstellen, nachdem der zweite Ätzschritt II durchgeführt worden ist, um Isolationsgräben mit der gewünschten lateralen Abmessung auszubilden. Für eine noch höhere Integration jedoch nähert sich die Zwischenraumbreite S2 Null an. Dementsprechend ist das gegenwärtige Integrationsverfahren beschränkt.
  • Es ist wünschenswert, ein verbessertes Verfahren zum Ausbilden eines Halbleiterbauelements bereitzustellen.
  • Eine Ausführungsform der vorliegenden Erfindung stellt ein Verfahren zum Ausbilden eines Halbleiterbauelements bereit. Das Verfahren umfasst: Abscheiden eines Füllmaterials auf mindestens einem Abschnitt eines Substrats und auf einer auf dem Substrat angeordneten dielektrischen Schicht, wobei die dielektrische Schicht eine über dem Substratabschnitt liegende Öffnung aufweist, wobei das Füllmaterial die Öffnung füllt. Das Verfahren umfasst weiterhin: Entfernen des über der dielektrischen Schicht angeordneten Füllmaterials, wodurch eine freigelegte obere Oberfläche der dielektrischen Schicht und restliches Füllmaterial innerhalb der Öffnung zurückbleiben, Ausbilden eines Hartmaskenmaterials auf der freigelegten oberen Oberfläche der dielektrischen Schicht und auf dem restlichen Füllmaterial, Strukturieren des Hartmaskenmaterials zum Ausbilden einer Hartmaske mit mindestens einem ersten und einem zweiten Graben, wobei der erste und der zweite Graben an die dielektrische Schicht angrenzende Abschnitte des restlichen Füllmaterials und an das restliche Füllmaterial angrenzende Abschnitte der dielektrischen Schicht freilegen. Das Verfahren umfasst weiterhin: anisotropes Ätzen der dielektrischen Schicht, des restlichen Füllmaterials und des Substrats selektiv zu der Hartmaske, wodurch mindestens ein erster und ein zweiter Isolationsgraben ausgebildet werden.
  • Eine weitere Ausführungsform der vorliegenden Erfindung stellt ein Verfahren zum Ausbilden eines Halbleiterbauelements bereit. Das Verfahren umfasst: Abscheiden eines Füllmaterials auf mindestens einem Abschnitt eines Substrats und auf einer auf dem Substrat angeordneten Ätzstoppschicht, wobei die Ätzstoppschicht eine über dem Substratabschnitt liegende Öffnung aufweist, wobei das Füllmaterial die Öffnung füllt. Das Verfahren umfasst weiterhin: Entfernen des über der Ätzstoppschicht angeordneten Füllmaterials, wodurch eine freigelegte obere Oberfläche der Ätzstoppschicht und restliches Füllmaterial innerhalb der Öffnung zurückbleiben. Das Verfahren umfasst weiterhin: Ausbilden einer Hartmaske auf der freigelegten oberen Oberfläche der Ätzstoppschicht und auf dem restlichen Füllmaterial, wobei die Hartmaske mindestens einen ersten und einen zweiten Graben aufweist, wobei der erste und der zweite Graben an die Ätzstoppschicht angrenzende Abschnitte des restlichen Füllmaterials und an das restliche Füllmaterial angrenzende Abschnitte der Ätzstopp schicht freilegen. Das Verfahren umfasst weiterhin: anisotropes Ätzen der Ätzstoppschicht, des restlichen Füllmaterials und des Substrats selektiv zu der Hartmaske, wodurch mindestens ein erster und ein zweiter Isolationsgraben ausgebildet werden.
  • Eine weitere Ausführungsform der vorliegenden Erfindung stellt ein Verfahren zum Ausbilden eines Halbleiterbauelements bereit. Das Verfahren umfasst: Ätzen eines tiefen Grabens in ein Substrat durch eine Öffnung einer auf dem Substrat angeordneten ersten dielektrischen Schicht, Ausbilden eines Grabenkondensators mit einem unteren Teil und einem oberen Teil, wobei der obere Teil des Grabenkondensators eine obere Oberfläche aufweist, die unter eine Hauptoberfläche des Substrats ausgenommen ist, wobei das Ausbilden des unteren Teils des Grabenkondensators umfasst: Ausbilden einer ersten Elektrode innerhalb eines unteren Teils des tiefen Grabens, Ausbilden einer zweiten dielektrischen Schicht auf einem Boden und an Seitenwänden des unteren Teils des tiefen Grabens und Füllen des unteren Teils des tiefen Grabens mit einer leitfähigen Füllung.
  • Das Ausbilden des oberen Teils des Grabenkondensators umfasst: Ausbilden eines Kragens an Seitenwänden eines oberen Teils des tiefen Grabens und Füllen des oberen Teils des tiefen Grabens mit der leitfähigen Füllung zum Ausbilden einer zweiten Elektrode des Grabenkondensators, wobei die zweite Elektrode die leitfähige Füllung in dem unteren Teil des tiefen Grabens und die leitfähige Füllung in dem oberen Teil des tiefen Grabens umfasst.
  • Das Verfahren umfasst weiterhin: Abscheiden eines Füllmaterials auf der oberen Oberfläche des oberen Teils des Grabenkon densators und auf der ersten dielektrischen Schicht, wobei das Füllmaterial die Öffnung der ersten dielektrischen Schicht füllt, Entfernen des über der ersten dielektrischen Schicht angeordneten Füllmaterials, wodurch eine freigelegte obere Oberfläche der ersten dielektrischen Schicht und restliches Füllmaterial innerhalb der Öffnung zurückbleiben, Ausbilden eines Hartmaskenmaterials auf der freigelegten oberen Oberfläche der ersten dielektrischen Schicht und auf dem restlichen Füllmaterial, wobei die Hartmaske mindestens einen ersten und zweiten Graben aufweist, wobei der erste und der zweite Graben an die Ätzstoppschicht angrenzende Abschnitte des restlichen Füllmaterials und an das restliche Füllmaterial angrenzende Abschnitte der Ätzstoppschicht freilegen.
  • Das Verfahren umfasst weiterhin: anisotropes Ätzen der ersten dielektrischen Schicht, des restlichen Füllmaterials, des Substrats, des Kragens und der in dem oberen Teil des tiefen Grabens angeordneten leitfähigen Füllung selektiv zu der Hartmaske, wodurch mindestens ein erster und ein zweiter Isolationsgraben ausgebildet werden.
  • Eine weitere Ausführungsform der vorliegenden Erfindung stellt ein Verfahren zum Ausbilden eines Halbleiterbauelements bereit, umfassend: Bereitstellen eines Substrats mit einer darauf angeordneten ersten dielektrischen Schicht, wobei die erste dielektrische Schicht eine Öffnung aufweist und wobei ein Grabenkondensator in einem tiefen Graben des Substrats unter der Öffnung angeordnet ist. Der Grabenkondensator weist einen unteren Teil und einen oberen Teil auf, wobei eine obere Oberfläche des oberen Teils des Grabenkondensators unter eine Hauptoberfläche des Substrats ausgenommen ist, wobei der untere Teil des Grabenkondensators eine erste Elektrode, einen Abschnitt einer zweiten Elektrode und eine zwi schen der ersten Elektrode und dem Abschnitt der zweiten Elektrode angeordnete zweite dielektrische Schicht aufweist.
  • Der obere Teil des Grabenkondensators umfasst einen an Seitenwänden eines oberen Teils des tiefen Grabens ausgebildeten Kragen und einen weiteren Abschnitt der zweiten Elektrode, der den oberen Teil des tiefen Grabens füllt.
  • Das Verfahren umfasst weiterhin: Abscheiden eines Füllmaterials auf der oberen Oberfläche des oberen Teils des Grabenkondensators und auf der ersten dielektrischen Schicht, wobei das Füllmaterial die Öffnung füllt, Entfernen des über der ersten dielektrischen Schicht angeordneten Füllmaterials, wodurch eine freigelegte obere Oberfläche der ersten dielektrischen Schicht und restliches Füllmaterial innerhalb der Öffnung zurückbleiben, Ausbilden eines Hartmaskenmaterials auf der freigelegten oberen Oberfläche der ersten dielektrischen Schicht und auf dem restlichen Füllmaterial, Strukturieren des Hartmaskenmaterials zum Ausbilden einer Hartmaske mit mindestens einem ersten und einem zweiten Graben, wobei der erste und der zweite Graben an die erste dielektrische Schicht angrenzende Abschnitte des restlichen Füllmaterials und an das restliche Füllmaterial angrenzende Abschnitte der ersten dielektrischen Schicht freilegen.
  • Das Verfahren umfasst weiterhin: anisotropes Ätzen der ersten dielektrischen Schicht, des restlichen Füllmaterials, des Substrats, des Kragens und des weiteren Abschnitts der zweiten Elektrode selektiv zu der Hartmaske, wodurch mindestens ein erster und ein zweiter Isolationsgraben ausgebildet werden.
  • Ausführungsformen der Erfindung lassen sich unter Bezugnahme auf die folgenden Zeichnungen besser verstehen. Die Elemente der Zeichnungen sind relativ zueinander nicht unbestimmt massstabsgetreu gezeichnet.
  • 1 veranschaulicht einen Prozess zum Ausbilden einer Grabenisolation auf einem strukturierten Wafer.
  • 2A veranschaulicht Linienbreiten, die an verschiedenen Z-Positionen, wie in 1 gezeigt, vorliegen.
  • 2B veranschaulicht Zwischenraumbreiten, die an verschiedenen Z-Positionen, wie in 1 gezeigt, vorliegen.
  • 3 bis 8 zeigen ein Halbleiterbauelement in verschiedenen Stadien eines Prozesses zum Ausbilden einer Grabenisolation gemäß einer Ausführungsform der vorliegenden Erfindung.
  • 9 zeigt das Halbleiterbauelement, wie in 6 dargestellt, und veranschaulicht die zum Ausbilden der Isolationsgräben ausgeführten Ätzschritte.
  • 10A veranschaulicht Linienbreiten, die an verschiedenen Z'-Positionen, wie in 9 gezeigt, vorliegen.
  • 10B veranschaulicht Zwischenraumbreiten, die an verschiedenen Z'-Positionen, wie in 9 gezeigt, vorliegen.
  • 11 bis 17 zeigen ein Halbleiterbauelement in verschiedenen Stadien des Herstellungsprozesses gemäß einer Ausführungsform der vorliegenden Erfindung.
  • 3 zeigt ein Halbleiterbauelement gemäß einer Ausführungsform der vorliegenden Erfindung in einem Stadium des Herstellungsprozesses. Eine dielektrische Schicht 3 mit einer Öffnung 10 ist auf einem Substrat 1 angeordnet, wobei Seitenwände 12 der dielektrischen Schicht 3 freiliegen. Das Substrat 1 ist bevorzugt ein monochristalliner Halbleiter-Wafer, wie etwa ein Silizium-Wafer. Die dielektrische Schicht 3 ist bevorzugt eine Siliziumnitridschicht, die in einem folgenden Ätzprozess als eine Ätzstoppschicht verwendet werden kann. Die dielektrische Schicht 3 kann jedoch ein anderes, als Ätzstoppschicht geeignetes Material umfassen. Ein Abschnitt 2 des Substrats 1 befindet sich unter der Öffnung 10 der dielektrischen Schicht 3, wobei der Substratabschnitt 2 nicht von der dielektrischen Schicht 3 bedeckt ist. Dementsprechend liegt eine obere Oberfläche 20 des Substratabschnitts 2 frei. Bevorzugt ist die obere Oberfläche 20 des Substratabschnitts 2 unter eine Hauptoberfläche 21 des Substrats 1 ausgenommen. Gemäß einer Ausführungsform der vorliegenden Erfindung umfasst der Substratabschnitt 2 ein Oxidmaterial, wie etwa Siliziumoxid.
  • Unter Bezugnahme auf 4 wird ein Füllmaterial 4 abgeschieden. Das Füllmaterial 4 umfasst bevorzugt Bor-Silikat-Glas oder Aufschleuderglas (engl.: sein-on glass). Das Füllmaterial 4 kann andere Materialien umfassen, die sich für das Füllen der Öffnung 10 ohne Ausbildung von Hohlräumen eignen. Wie gezeigt, wird das Füllmaterial 4 auf dem Substratabschnitt 2, auf der dielektrischen Schicht 3 und an den freiliegenden Seitenwänden 12 der dielektrischen Schicht 3 abgeschieden. Das Füllmaterial 4 füllt die Öffnung 10 derart, dass in dem Füllmaterial 4 oder zwischen der Öffnung 10 der dielektrischen Schicht 3 und dem Füllmaterial keine Hohlräume entstehen. Bevorzugt wird das Füllmaterial 4 abgeschieden, um eine Schicht aus Füllmaterial mit einer im Wesentlichen planaren oberen Oberfläche 22 auszubilden.
  • Unter Bezugnahme auf 5 wird das über der dielektrischen Schicht 3 angeordnete Füllmaterial 4 entfernt, wodurch eine freigelegte obere Oberfläche 6 der dielektrischen Schicht 3 und eine freigelegte obere Oberfläche 7 eines innerhalb der Öffnung 10 der dielektrischen Schicht 3 angeordneten restlichen Füllmaterials 15 zurückbleiben. Wie in 5 dargestellt, beinhaltet das Entfernen des Füllmaterials 4 auch das Entfernen von über dem Substratabschnitt 2 angeordneten Abschnitten des Füllmaterials 4. Aufgrund des spezifischen Prozesses zum Entfernen des Füllmaterials 4 kann die freigelegte obere Oberfläche 7 des restlichen Füllmaterials 15 innerhalb der Öffnung 10 unter die freigelegte obere Oberfläche 6 der dielektrischen Schicht 3 ausgenommen werden. Das Entfernen des Füllmaterials 4 kann über einen chemisch-mechanischen Polierprozess oder einen Trockenätzprozess bewerkstelligt werden.
  • Der Trocken-Ätz-Prozess kann in einem Trockenätzgerät mit einer oberen und einer unteren Hochfrequenz (HF)-Quelle durchgeführt werden. Der Ätzprozess beinhaltet das Betreiben der unteren HF-Quelle und der oberen HF-Quelle bei spezifischen Leistungspegeln und das Strömen eines Ätzgases, das das Füllmaterial 4 selektiv ätzt, zu der dielektrischen Schicht 3. Für das Ätzen eines Füllmaterials 4, das Bor-Silikatglas umfasst, selektiv zu einer Siliziumnitrid umfassenden dielektrischen Schicht 3, umfasst das Ätzgas bevorzugt eine polymerisierende CF-Chemie, die mindestens eines von CF4, C4F6, C5F8 oder C4F8 oder Mischungen dieser Gase enthält. Das Ätzgas umfasst weiterhin bevorzugt Polymer-entfernende Gase, wie etwa CO, O2 oder Mischungen dieser zusammen mit einem neutralen Trägergas wie Argon, Helium, N2 oder Mischungen davon. Gemäß einer Ausführungsform der vorliegenden Erfindungen wird der Ätzprozess bei Drücken zwischen 20 mTorr und 100 mTorr bei einem Leistungspegel von zwischen 0 W und 4000 W der oberen HF-Quelle und einem Leistungspegel von zwischen 1000 W und 3000 W der unteren HF-Quelle durchgeführt.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung umfasst das Entfernen des Füllmaterials 4 zwei Ätzschritte. Der erste Ätzschritt wird unter Verwendung der Ätzparameter wie oben angegeben durchgeführt. Ein zweiter Ätzschritt wird unter Verwendung im Wesentlichen der gleichen Parameter wie für den ersten Ätzschritt durchgeführt, aber unter Betreiben der unteren HF-Quelle bei einem niedrigeren Leistungspegel und einer anderen Einstellung des Verhältnisses zwischen C4F6 und O2.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung wird das Füllmaterial 4 durch einen chemisch-mechanischen Polierprozess entfernt. Der chemisch-mechanische Polierprozess beinhaltet das Kontaktieren des Füllmaterials 4 mit einem Schleifkissen, gleichzeitiges Aufbringen eines geeigneten Ätzmittels, z.B. einer Aufschlämmung oder einer Lösung, die das Füllmaterial 4 selektiv zu der dielektrischen Schicht 3 ätzt, und Bewegen des Substrats 1 bezüglich des Schleifkissens.
  • Unter Bezugnahme auf 6 wird ein Hartmaskenmaterial 5 auf der freigelegten oberen Oberfläche 6 der dielektrischen Schicht 3 und auf der oberen Oberfläche 7 des restlichen Füllmaterials 15, das in der Öffnung 10 der dielektrischen Schicht 3 angeordnet ist, ausgebildet. Das Hartmaskenmaterial 5 wird bevorzugt so ausgewählt, dass es ein Material umfasst, das bezüglich eines Oxids eine hohe Ätzselektivität aufweist, so dass das restliche Füllmaterial 15 und in dem Substrat 1 angeordnetes Oxidmaterial selektiv zu dem Hartmaskenmaterial 5 geätzt werden kann. Bei einer Ausführungsform umfasst das Hartmaskenmaterial 5 Kohlenstoff.
  • Dann wird eine Antireflexbeschichtungsschicht 30 auf dem Hartmaskenmaterial 5 abgeschieden, wobei die Antireflexbeschichtungsschicht 30 aus einer Polysiliziumschicht 16 auf dem Hartmaskenmaterial 5 und einer Siliziumoxynitridschicht 17 auf der Polysiliziumschicht 16 besteht. Danach wird ein Fotolackmaterial 18 auf der Antireflexbeschichtungsschicht 30 abgeschieden.
  • Danach wird das Fotolackmaterial 18 mit Hilfe von Fotolithografie strukturiert, um eine strukturierte Fotolackmaske mit Gräben auszubilden, die sich entlang einer ersten Richtung X' erstrecken, wobei die Graben über äußeren, an die dielektrische Schicht 3 angrenzenden Abschnitten des restlichen Füllmaterials 15 und über an das restliche Füllmaterial 15 angrenzenden Abschnitten der dielektrischen Schicht 3 angeordnet sind. Dann werden die Siliziumoxynitridschicht 17 und die Polysiliziumschicht 16 bezüglich der strukturierten Fotolackmaske selektiv geätzt, wodurch restliche Abschnitte der Siliziumoxynitridschicht 17 und der Polysiliziumschicht 16 zurückbleiben, die sich entlang der ersten Richtung X' erstrecken, und wodurch Gräben 27a, 27b entstehen, die entlang der ersten Richtung X' verlaufende Abschnitte des Hartmaskenmaterials 5 freilegen.
  • Bevorzugt wird das Ätzen der Siliziumoxynitridschicht 17 und der Polysiliziumschicht 16 unter Verwendung eines reaktiven Ionenätzprozesses in einem Trockenätzgerät durchgeführt. Be vorzugt umfasst das Ätzgas CF4 mit Zusatz von CHF3, C4F6 oder O2. Das Ätzen wird in der Regel bei Drücken über 100 mTorr durchgeführt. Ein bevorzugter Pegel der unteren HF-Quelle beträgt 500 W, und ein bevorzugter Leistungspegel der oberen HF-Quelle beträgt 600 W.
  • Das zurückbleibende Fotolackmaterial 18 und das zurückbleibende Siliziumoxynitridmaterial 17 können während des reaktiven Ionenätzprozesses entfernt werden oder nachdem der reaktive Ionenätzprozess beendet wurde. Danach wird das Hartmaskenmaterial 5 selektiv zu den restlichen Abschnitten der Polysiliziumschicht 16 geätzt, um eine Hartmaske 25 mit einem ersten Graben 8A und einem zweiten Graben 8B auszubilden, die sich entlang der ersten lateralen Richtung X' erstrecken. Dadurch werden, wie in 7 dargestellt, an das restliche Füllmaterial 15 angrenzende Abschnitte der dielektrischen Schicht 3 und an die dielektrische Schicht 3 angrenzende Abschnitte des restlichen Füllmaterials 15 freigelegt.
  • Das Ätzen des Hartmaskenmaterials 5 wird unter Verwendung eines reaktiven Ionenätzprozesses in einem Trockenätzgerät durchgeführt. Bevorzugt umfasst das Ätzgas CO und O. Das Ätzen wird in der Regel bei Drücken von etwa 10 mTorr oder höher durchgeführt. Ein bevorzugter Leistungspegel der unteren HF-Quelle beträgt 300 W, und ein bevorzugter Leistungspegel der oberen HF-Quelle beträgt 1000 W.
  • Unter Bezugnahme auf 8 werden dann das restliche Füllmaterial 15, die dielektrische Schicht 3 und der Substratabschnitt 2 selektiv zu der Hartmaske 25 geätzt, um einen ersten Isolationsgraben 11a und einen zweiten Isolationsgraben 11b auszubilden, die sich entlang der ersten lateralen Richtung X' erstrecken.
  • Das Ätzen des restlichen Füllmaterials 15, der dielektrischen Schicht 3 und des Substrats 1 wird unter Verwendung eines reaktiven Ionenätzprozesses in einem Trockenätzgerät durchgeführt. Bevorzugt umfasst das Ätzgas CF4, C4F6, CH3, CO, O2 oder Mischungen davon. In der Regel wird das Ätzen bei Drücken zwischen 15 mTorr und 30 mTorr durchgeführt. Ein bevorzugter Leistungspegel der unteren HF-Quelle beträgt 1000 W und ein bevorzugter Leistungspegel der oberen HF-Quelle beträgt 1000 W.
  • In einem nachfolgenden Prozessschritt können der erste und der zweite Isolationsgraben 11a, 11b mit einem isolierenden Material gefüllt werden.
  • 9 zeigt das Halbleiterbauelement wie in 6 abgebildet, wobei das zurückbleibende Fotolackmaterial entfernt ist, vor dem Schritt des Ätzens des Hartmaskenmaterials 5. Unter Bezugnahme auf 9 ist das Ätzen des Hartmaskenmaterials 5 als erster Ätzprozess I' und das Ätzen des restlichen Füllmaterials 15, der dielektrischen Schicht 3 und des Substrats 1 als zweiter Ätzprozess II' angezeigt. Die resultierenden Isolationsgräben 11a, 11b sind durch gestrichelte Linien angedeutet. Der zwischen den restlichen Abschnitten der Antireflexbeschichtungsschicht 30 angeordnete erste und zweite Graben 27a, 27b weisen jeweils eine laterale Abmessung S0' entlang der Richtung Y' wie in 9 dargestellt auf. Ein zurückbleibender Abschnitt 30a der strukturierten Antireflexbeschichtungsschicht 30, der zwischen dem ersten und zweiten Graben 27a, 27b liegt, weist eine laterale Abmessung L0' entlang der Richtung Y' auf.
  • Unter Bezugnahme auf die 10A und 10B sind die lateralen Abmessungen Zwischenraumbreite (S') und Linienbreite (L') in Abhängigkeit von der Position entlang der Richtung Z', wie in 9 gezeigt, dargestellt. Die Z'-Position "1" betrifft die Grenzfläche zwischen dem Hartmaskenmaterial 5 und der dielektrischen Schicht 3, und die Z'-Position "2" betrifft einen Boden der in dem Substrat 1 ausgebildeten Isolationsgräben 11a, 11b.
  • Wie in 10B dargestellt, nimmt die Zwischenraumbreite während des zweiten Ätzschritts II', bei dem die Isolationsgräben 11a, 11b geätzt werden, im Vergleich zu der Zunahme der Zwischenraumbreite bei dem in den 1, 2a und 2b dargestellten dritten Ätzschritt III nur geringfügig zu. Dementsprechend kann der Prozess des Ausbildens von Isolationsgräben 11a, 11b gemäß der vorliegenden Erfindung für Verfahren mit höherer Integration verwendet werden als der Prozess, der unter Bezugnahme auf die 1, 2A und 2B dargestellt ist.
  • Der Grund für die verbesserte Funktionalität des Prozesses gemäß der vorliegenden Erfindung besteht darin, dass das Ätzgas nur durch die Hartmaske 25 gelangen muss, um das Substrat 1 zu erreichen, wohingegen gemäß dem unter Bezugnahme auf 1, 2A und 2B dargestellten Prozess das Ätzgas durch die strukturierte Hartmaske und das Füllmaterial 4 einen längeren Weg zurücklegen muss, um das Substrat 1 zu erreichen. Wenn zudem der Substratabschnitt 2 ein Oxid umfasst, kann der Substratabschnitt 2 mit geeigneten Ätzgasen selektiv zu einer Kohlenstoff umfassenden Hartmaske geätzt werden. Im Gegensatz dazu ist das Ätzen eines ein Oxid umfassenden Substratabschnitts 2 bei dem Prozess gemäß der 1, 2A und 2B schwierig, weil das Füllmaterial in der Regel auch ein Oxid umfasst.
  • Die 11 bis 17 zeigen ein Halbleiterbauelement in verschiedenen Stadien des Herstellungsprozesses gemäß einer Ausführungsform der Erfindung.
  • 11 zeigt ein Substrat 1 mit einer darauf angeordneten dielektrischen Schicht 3. Die dielektrische Schicht 3 weist eine Öffnung 10 auf, durch die in dem Substrat 1 ein tiefer Graben 100 ausgebildet worden ist.
  • Unter Bezugnahme auf 12 wird in dem tiefen Graben 100 ein Grabenkondensator 110 ausgebildet. Der Grabenkondensator 110 weist einen unteren Teil 120 und einen oberen Teil 130 auf. Der untere Teil 120 umfasst eine bevorzugt innerhalb des Substrats 1 neben einem unteren Teil des tiefen Grabens 100 angeordnete erste Elektrode 111, eine am Boden und an Seitenwänden des unteren Teils des tiefen Grabens 100 angeordnete dielektrische Schicht 112 und eine leitfähige Füllung 200, die mindestens den unteren Teil des tiefen Grabens 100 füllt. Der obere Teil 130 des Grabenkondensators 110 weist einen an Seitenwänden eines oberen Teils des tiefen Grabens 100 angeordneten Kragen 114 auf, und die leitfähige Füllung 200 füllt auch den oberen Teil des tiefen Grabens 100. Der Kragen 114 isoliert die im oberen Teil des tiefen Grabens 100 angeordnete leitfähige Füllung 200 gegenüber dem Substrat 1. Die in dem unteren Teil des tiefen Grabens 100 angeordnete leitfähige Füllung 200 und die im oberen Teil des tiefen Grabens 100 angeordnete leitfähige Füllung 200 bilden eine zweite Elektrode 113 des Grabenkondensators 110.
  • Wie in 12 dargestellt, ist eine obere Oberfläche 131 des oberen Teils 130 des Grabenkondensators 110 unter eine Hauptoberfläche 21 des Substrats 1 ausgenommen, wobei die obere Oberfläche 131 des oberen Teils 130 des Grabenkondensators 110 eine obere Oberfläche des Kragens 114 und eine obere Oberfläche der in dem oberen Teil des tiefen Grabens 100 angeordneten leitfähigen Füllung 200 umfasst. Die Öffnung 10 der dielektrischen Schicht 3 ist über dem oberen Teil 130 des Grabenkondensators 110 angeordnet und die oberen Oberflächen des Kragens 114 und der im oberen Teil des tiefen Grabens 100 angeordneten leitfähigen Füllung 200 liegen frei.
  • Das Ausbilden des Grabenkondensators 110 kann umfassen:
    Ausbilden des Kragens 114 an Seitenwänden des oberen Teils des Grabens, Ausbilden der ersten Elektrode 111 in dem Substrat 1 neben dem unteren Teil des tiefen Grabens 100, Ausbilden der dielektrischen Schicht 112 an Seitenwänden des unteren Teils des tiefen Grabens 100 und am Boden des tiefen Grabens 100 und Füllen des unteren Teils und des oberen Teils des tiefen Grabens 100 mit einer leitfähigen Füllung 200, wie etwa dotiertem Polysilizium.
  • Das Ausbilden des Kragens 114 kann umfassen: Ausbilden eines dielektrischen Materials, wie etwa Siliziumoxid an Seitenwänden des oberen Teils des tiefen Grabens 100.
  • Das Ausbilden der ersten Elektrode 111 kann beinhalten: Abscheiden eines leitfähigen Materials, das Dotierstoffe umfassen kann, wie etwa dotiertes Polysilizium, an Boden und Seitenwänden in dem unteren Teil des tiefen Grabens 100 und Durchführen einer Wärmebehandlung, wodurch eine Diffusion der Dotierstoffe in das Substrat 1 induziert wird. Das Ausbilden der dielektrischen Schicht 112 kann das Abscheiden eines die lektrischen Materials am Boden und an Seitenwänden des unteren Teils des tiefen Grabens 100 beinhalten.
  • Unter Bezugnahme auf 13 wird ein Füllmaterial 4 abgeschieden. Das Füllmaterial 4 umfasst bevorzugt Bor-Silikatglas oder Aufschleuderglas. Das Füllmaterial 4 kann andere Materialien umfassen, die sich dafür eignen, die Öffnung 10 ohne die Ausbildung von Hohlräumen zu füllen. Wie dargestellt, wird das Füllmaterial 4 auf der oberen Oberfläche 131 des oberen Teils 130 des Grabenkondensators 110, auf der dielektrischen Schicht 3 und auf freigelegten Seitenwänden 12 der dielektrischen Schicht 3 abgeschieden. Das Füllmaterial 4 füllt die Öffnung 10 derart, dass in dem Füllmaterial 4 oder zwischen der Öffnung 10 der dielektrischen Schicht 3 und dem Füllmaterial keine Hohlräume entstehen. Bevorzugt wird das Füllmaterial 4 abgeschieden, um eine Schicht aus Füllmaterial mit einer im Wesentlichen planaren oberen Oberfläche 22 auszubilden.
  • Unter Bezugnahme auf 14 wird das über der dielektrischen Schicht 3 angeordnete Füllmaterial 4 entfernt, wodurch eine freigelegte obere Oberfläche 6 der dielektrischen Schicht 3 und eine freigelegte obere Oberfläche 7 eines innerhalb der Öffnung 10 der dielektrischen Schicht 3 angeordneten restlichen Füllmaterials 15 zurückbleiben. Wie in 14 dargestellt, beinhaltet das Entfernen des Füllmaterials 4 auch das Entfernen von über der oberen Oberfläche 131 des oberen Teils 130 des Grabenkondensators 110 angeordneten Abschnitten des Füllmaterials 4. Aufgrund des spezifischen Prozesses zum Entfernen des Füllmaterials 4 kann die freigelegte obere Oberfläche 7 des innerhalb der Öffnung 10 angeordneten restlichen Füllmaterials 15 unter die freigelegte obere Oberfläche 6 der dielektrischen Schicht 3 ausgenommen werden. Das Entfernen des Füllmaterials 4 kann über einen chemisch-mechanischen Polierprozess oder einen Trockenätzprozess bewerkstelligt werden.
  • Der Trockenätzprozess kann in einem Trockenätzgerät mit einer oberen und einer unteren HF-Quelle durchgeführt werden. Der Ätzprozess beinhaltet das Betreiben der unteren HF-Quelle und der oberen HF-Quelle bei spezifischen Leistungspegeln und das Strömen eines Ätzgases, das das Füllmaterial 4 selektiv zu der dielektrischen Schicht 3 ätzt. Für das Ätzen eines Füllmaterials 4, das Bor-Silikatglas umfasst, selektiv zu einer Siliziumnitrid umfassenden dielektrischen Schicht 3, umfasst das Ätzgas bevorzugt eine polymerisierende CF-Chemie, die mindestens eines von CF4, C4F6, C5F8 oder C4F8 oder Mischungen dieser Gase enthält. Das Ätzgas umfasst weiterhin bevorzugt polymer-entfernende Gase, wie etwa CO3, O2 oder Mischungen dieser zusammen mit einem neutralen Trägergas wie Argon, Helium, N2 oder Mischungen davon. Gemäß einer Ausführungsform der vorliegenden Erfindung wird der Ätzprozess bei Drücken zwischen 20 mTorr und 100 mTorr bei einem Leistungspegel von zwischen 0 W und 4000 W der oberen HF-Quelle und einem Leistungspegel von zwischen 1000 W und 3000 W der unteren HF-Quelle durchgeführt.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung umfasst das Entfernen des Füllmaterials 4 zwei Ätzschritte. Der erste Ätzschritt wird unter Verwendung der Ätzparameter wie oben angegeben durchgeführt. Ein zweiter Ätzschritt wird unter Verwendung im Wesentlichen der gleichen Parameter wie für den ersten Ätzschritt durchgeführt, aber unter Betreiben der unteren HF-Quelle bei einem niedrigeren Leistungspegel und anderer Einstellung des Verhältnisses zwischen C4F6 und O2.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung wird das Füllmaterial 4 durch einen chemisch-mechanischen Polierprozess entfernt. Der chemisch-mechanische Polierprozess beinhaltet das Kontaktieren des Füllmaterials 4 mit einem Schleifkissen, gleichzeitiges Aufbringen eines geeigneten Ätzmittels, z.B. einer Aufschlämmung oder einer Lösung, die das Füllmaterial 4 selektiv zu der dielektrischen Schicht 3 ätzt, und Bewegen des Substrats 1 bezüglich des Schleifkissens.
  • Unter Bezugnahme auf 15 wird ein Hartmaskenmaterial 5 auf der freigelegten oberen Oberfläche 6 der dielektrischen Schicht 3 und auf der oberen Oberfläche 7 des in der Öffnung 10 der dielektrischen Schicht 3 angeordneten restlichen Füllmaterials 15 ausgebildet. Das Hartmaskenmaterial 5 wird bevorzugt so ausgewählt, dass es ein Material umfasst, das bezüglich eines Oxids eine hohe Ätzselektivität aufweist, so dass das restliche Füllmaterial 15 und ein ein Oxid umfassender Kragen 114 selektiv zu dem Hartmaskenmaterial 5 geätzt werden können. Bei einer Ausführungsform umfasst das Hartmaskenmaterial 5 Kohlenstoff, doch das Hartmaskenmaterial 5 kann auch andere Materialien umfassen, die eine hohe Ätzselektivität gegenüber einem Oxid bereitstellen.
  • Dann wird eine Antireflexbeschichtungsschicht 30 auf dem Hartmaskenmaterial 5 abgeschieden, wobei die Antireflexbeschichtungsschicht 30 aus einer Polysiliziumschicht 16 auf dem Hartmaskenmaterial 5 und einer Siliziumoxynitridschicht 17 auf der Polysiliziumschicht 16 besteht. Danach wird ein Fotolackmaterial 18 auf der Antireflexbeschichtungsschicht 30 abgeschieden.
  • Danach wird das Fotolackmaterial 18 mit Hilfe von Fotolithografie strukturiert, um eine strukturierte Fotolackmaske mit Gräben auszubilden, die sich entlang einer ersten Richtung X' erstrecken und über einem an die dielektrische Schicht 3 angrenzenden Abschnitt des restlichen Füllmaterials 15 und über an das restliche Füllmaterial 15 angrenzenden Abschnitten der dielektrischen Schicht 3 angeordnet sind. Dann werden die Siliziumoxynitridschicht 17 und die Polysiliziumschicht 16 bezüglich der strukturierten Fotolackmaske selektiv geätzt, wodurch restliche Abschnitte der Siliziumoxynitridschicht 17 und der Polysiliziumschicht 16 zurückbleiben, die sich entlang der ersten Richtung X' erstrecken und wodurch sich entlang der ersten Richtung X' erstreckende Abschnitte des Hartmaskenmaterials 5 freigelegt werden.
  • Bevorzugt wird das Ätzen der Siliziumoxynitridschicht 17 und der Polysiliziumschicht 16 unter Verwendung eines reaktiven Ionenätzprozesses in einem Trockenätzgerät durchgeführt. Bevorzugt umfasst das Ätzgas CF4 mit Zusatz von CHF3, C4F6 oder O2. Das Ätzen wird in der Regel bei Drücken über 100 mTorr durchgeführt. Ein bevorzugter Pegel der unteren HF-Quelle beträgt 500 W, und ein bevorzugter Leistungspegel der oberen HF-Quelle beträgt 600 W.
  • Das zurückbleibende Fotolackmaterial 18 und das zurückbleibende Siliziumoxynitridmaterial 17 können während des reaktiven Ionenätzprozesses entfernt werden oder nachdem der reaktive Ionenätzprozess beendet wurde. Danach wird das Hartmaskenmaterial 5 selektiv zu restlichen Abschnitten der Polysiliziumschicht 16 geätzt, um eine Hartmaske 25 mit einem ersten Graben 8A und einem zweiten Graben 8B auszubilden, die sich entlang der ersten lateralen Richtung X' erstrecken. Dadurch werden, wie in 7 dargestellt, an das restliche Füllmaterial 15 angrenzende Abschnitte der dielektrischen Schicht 3 und an die dielektrische Schicht 3 angrenzende Abschnitte des restlichen Füllmaterials 15 freigelegt.
  • Das Ätzen des Hartmaskenmaterials 5 wird unter Verwendung eines reaktiven Ionenätzprozesses in einem Trockenätzgerät durchgeführt. Bevorzugt umfasst das Ätzgas CO und O. Das Ätzen wird in der Regel bei Drücken von etwa 10 mTorr oder höher durchgeführt. Ein bevorzugter Pegel der unteren HF-Quelle beträgt 300 W, und ein bevorzugter Leistungspegel der oberen HF-Quelle beträgt 1000 W.
  • Unter Bezugnahme auf 17 werden dann das restliche Füllmaterial 15, die dielektrische Schicht 3, der Kragen 114, das Substrat 1 und die in dem oberen Teil des tiefen Grabens 100 angeordnete leitfähige Füllung 200 selektiv zu der Hartmaske 25 geätzt, um einen ersten Isolationsgraben 11a und einen zweiten Isolationsgraben 11b auszubilden, die sich entlang der ersten Richtung X' erstrecken.
  • Das Ätzen des restlichen Füllmaterials 15, der dielektrischen Schicht 3, des Kragens 114, des Substrats 1 und der im oberen Teil des tiefen Grabens 100 angeordneten leitfähigen Füllung 200 wird unter Verwendung eines reaktiven Ionenätzprozesses in einem Trockenätzgerät durchgeführt. Bevorzugt umfasst das Ätzgas CF4, C4F6, CH3, CO3, O2 oder Mischungen davon. In der Regel wird das Ätzen bei Drücken zwischen 15 mTorr und 30 mTorr durchgeführt. Ein bevorzugter Pegel der unteren HF-Quelle beträgt 1000 W und ein bevorzugter Leistungspegel der oberen HF-Quelle beträgt 1000 W.
  • In einem nachfolgenden Prozessschritt können der erste und der zweite Isolationsgraben 11a, 11b mit einem isolierenden Material gefüllt werden.

Claims (53)

  1. Verfahren zum Ausbilden eines Halbleiterbauelements, umfassend: Abscheiden eines Füllmaterials (4) auf mindestens einem Abschnitt (2) eines Substrats (1) und auf einer auf dem Substrat (1) angeordneten dielektrischen Schicht (3), wobei die dielektrische Schicht (3) eine über dem Substratabschnitt (2) liegende Öffnung (10) aufweist, wobei das Füllmaterial (4) die Öffnung (10) füllt; Entfernen des über der dielektrischen Schicht (3) angeordneten Füllmaterials (4), wodurch eine freigelegte obere Oberfläche (6) der dielektrischen Schicht (3) und restliches Füllmaterial (15) innerhalb der Öffnung (10) zurückbleiben; Ausbilden eines Hartmaskenmaterials (5) auf der freigelegten oberen Oberfläche (6) der dielektrischen Schicht (3) und auf dem restlichen Füllmaterial (15); Strukturieren des Hartmaskenmaterials (5) zum Ausbilden einer Hartmaske (25) mit mindestens einem ersten und einem zweiten Graben (8a, 8b), wobei der erste und der zweite Graben (8a, 8b) an die dielektrische Schicht (3) angrenzende Abschnitte des restlichen Füllmaterials (15) und an das restliche Füllmaterial (15) angrenzende Abschnitte der dielektrischen Schicht (3) freilegen; anisotropes Ätzen der dielektrischen Schicht (3), des restlichen Füllmaterials (15) und des Substrats (1) selektiv zu der Hartmaske (25), wodurch mindestens ein erster und ein zweiter Isolationsgraben (11a, 11b) ausgebildet werden.
  2. Verfahren nach Anspruch 1, wobei eine obere Oberfläche (20) des Substratabschnitts (2) unter eine Hauptoberfläche (21) des Substrats (1) ausgenommen ist.
  3. Verfahren nach Anspruch 1 oder 2, wobei das Entfernen des Füllmaterials (4) ein Ätzen des Füllmaterials (4) mit einem Ätzgas selektiv zu der dielektrischen Schicht (3) umfasst.
  4. Verfahren nach Anspruch 3, wobei die dielektrische Schicht (3) Siliziumnitrid umfasst.
  5. Verfahren nach Anspruch 3 oder 4, wobei das Füllmaterial (4) Bor-Silikatglas oder Aufschleuderglas umfasst.
  6. Verfahren nach einem der Ansprüche 3 bis 5, wobei das Ätzgas mindestens eines der Gruppe bestehend aus CF4, C4F6, C5F8 und C4F8 umfasst.
  7. Verfahren nach einem der Ansprüche 3 bis 6, wobei das Ätzgas mindestens eines der Gruppe bestehend aus CO und O2 umfasst.
  8. Verfahren nach Anspruch 1 oder 2, wobei das Entfernen des Füllmaterials (4) ein Durchführen eines chemisch-mechanischen Polierprozesses einschließlich Kontaktieren des Füllmaterials (4) mit einem Schleifkissen umfasst, wobei gleichzeitig eine Aufschlämmung oder eine Lösung, die Ätzmittel umfasst, aufgebracht wird.
  9. Verfahren nach einem der Ansprüche 1 bis 8, wobei eine obere Oberfläche (7) des restlichen Füllmaterials (15) unter die obere Oberfläche (6) der dielektrischen Schicht (3) ausgenommen wird.
  10. Verfahren nach einem der Ansprüche 1 bis 9, wobei das Ausbilden des Hartmaskenmaterials (5) ein Ausbilden eines Kohlenstoff umfassenden Hartmaskenmaterials (5) umfasst.
  11. Verfahren nach einem der Ansprüche 1 bis 10, wobei das Strukturieren des Hartmaskenmaterials (5) ein Ausbilden einer strukturierten Antireflexbeschichtungsschicht (30) auf dem Hartmaskenmaterial (5) über dem Substratabschnitt (2) und über der dielektrischen Schicht (3) umfasst.
  12. Verfahren nach Anspruch 11, wobei das Ausbilden der strukturierten Antireflexbeschichtungsschicht (30) umfasst: Ausbilden einer Polysiliziumschicht (16) auf dem Hartmaskenmaterial (5), Ausbilden einer Siliziumoxynitridschicht (17) auf der Polysiliziumschicht (16), Ausbilden einer Fotolackschicht (18) auf der Siliziumoxynitridschicht (17), Strukturieren der Fotolackschicht (18) und Ätzen der Polysiliziumschicht (16) und der Siliziumoxynitridschicht (17) selektiv zu der strukturierten Fotolackschicht (18).
  13. Verfahren nach einem der Ansprüche 1 bis 12, wobei das Substrat (1) ein Silizium-Wafer ist.
  14. Verfahren zum Ausbilden eines Halbleiterbauelements, umfassend: Abscheiden eines Füllmaterials (4) auf mindestens einem Abschnitt (2) eines Substrats (1) und auf einer auf dem Substrat (1) angeordneten Ätzstoppschicht (3), wobei die Ätzstoppschicht eine über dem Substratabschnitt (2) liegende Öffnung (10) aufweist, wobei das Füllmaterial (4) die Öffnung (10) füllt; Entfernen des über der Ätzstoppschicht angeordneten Füllmaterials (4), wodurch eine freigelegte obere Oberfläche (6) der Ätzstoppschicht und restliches Füllmaterial (15) innerhalb der Öffnung (10) zurückbleiben; Ausbilden einer Hartmaske (25) auf der freigelegten oberen Oberfläche (6) der Ätzstoppschicht (3) und auf dem restlichen Füllmaterial (15), wobei die Hartmaske (25) mindestens einen ersten und einen zweiten Graben (8a, 8b) aufweist, wobei der erste und der zweite Graben (8a, 8b) an die Ätzstoppschicht angrenzenden Abschnitte des restlichen Füllmaterials (15) und an das restliche Füllmaterial (15) angrenzende Abschnitte der Ätzstoppschicht freilegen; anisotropes Ätzen der Ätzstoppschicht, des restlichen Füllmaterials (15) und des Substrats (1) selektiv zu der Hartmaske (25), wodurch mindestens ein erster und ein zweiter Isolationsgraben (11a, 11b) ausgebildet werden.
  15. Verfahren nach Anspruch 14, wobei eine obere Oberfläche (20) des Substratabschnitts (2) unter eine Hauptoberfläche (21) des Substrats (1) ausgenommen ist.
  16. Verfahren nach Anspruch 14 oder 15, wobei das Entfernen des Füllmaterials (4) ein Ätzen des Füllmaterials (4) mit einem Ätzgas selektiv zu der Ätzstoppschicht (3) umfasst.
  17. Verfahren nach Anspruch 16, wobei die Ätzstoppschicht (3) Siliziumnitrid umfasst.
  18. Verfahren nach Anspruch 16 oder 17, wobei das Füllmaterial (4) Bor-Silikatglas oder Aufschleuderglas umfasst.
  19. Verfahren nach einem der Ansprüche 16 bis 18, wobei das Ätzgas mindestens eines der Gruppe bestehend aus CF4, C4F6, C5F8 und C4F8 umfasst.
  20. Verfahren nach einem der Ansprüche 16 bis 19, wobei das Ätzgas mindestens eines der Gruppe bestehend aus CO und O2 umfasst.
  21. Verfahren nach Anspruch 14 oder 15, wobei das Entfernen des Füllmaterials (4) ein Durchführen eines chemisch-mechanischen Polierprozesses einschließlich Kontaktieren des Füllmaterials (4) mit einem Schleifkissen umfasst, wobei gleichzeitig eine Aufschlämmung oder eine Lösung, die Ätzmittel umfasst, aufgebracht wird.
  22. Verfahren nach einem der Ansprüche 14 bis 21, wobei eine obere Oberfläche (7) des restlichen Füllmaterials (15) unter die obere Oberfläche (6) der dielektrischen Schicht (3) ausgenommen wird.
  23. Verfahren nach einem der Ansprüche 14 bis 22, wobei das Substrat (1) ein Silizium-Wafer ist.
  24. Verfahren zum Ausbilden eines Halbleiterbauelements, umfassend: Ätzen eines tiefen Grabens (100) in ein Substrat (1) durch eine Öffnung (10) einer auf dem Substrat (1) angeordneten ersten dielektrischen Schicht (3); Ausbilden eines Grabenkondensators (110) mit einem unteren Teil (120) und einem oberen Teil (130), wobei der obere Teil des Grabenkondensators eine obere Oberfläche (131) aufweist, die unter einer Hauptoberfläche (21) des Substrats (1) ausgenommen ist; wobei das Ausbilden des unteren Teils (120) des Grabenkondensators umfasst: – Ausbilden einer ersten Elektrode (111) innerhalb eines unteren Teils des tiefen Grabens (100); – Ausbilden einer zweiten dielektrischen Schicht (112) auf einem Boden und an Seitenwänden des unteren Teils des tiefen Grabens (100); – Füllen mindestens des unteren Teils des tiefen Grabens (100) mit einer leitfähigen Füllung (200), wobei das Ausbilden des oberen Teils (130) des Grabenkondensators umfasst: – Ausbilden eines Kragens (114) an Seitenwänden eines oberen Teils des tiefen Grabens (100) und Füllen des oberen Teils des tiefen Grabens (100) mit der leitfähigen Füllung (200) zum Ausbilden einer zweiten Elektrode (113) des Tiefgrabenkondensators (110), wobei die zweite Elektrode (113) die leitfähige Füllung (200) in dem unteren Teil des tiefen Grabens (100) und die leitfähige Füllung (200) in dem oberen Teil des tiefen Grabens (100) umfasst; Abscheiden eines Füllmaterials (4) auf der oberen Oberfläche (131) des oberen Teils (130) des Grabenkondensators (110) und auf der ersten dielektrischen Schicht (3), wobei das Füllmaterial (4) die Öffnung der ersten dielektrischen Schicht (10) füllt; Entfernen des über der ersten dielektrischen Schicht (3) angeordneten Füllmaterials (4), wodurch eine freigelegte obere Oberfläche (6) der ersten dielektrischen Schicht (3) und restliches Füllmaterial (15) innerhalb der Öffnung (10) zurückbleiben; Ausbilden eines Hartmaskenmaterials (5) auf der freigelegten oberen Oberfläche (6) der ersten dielektrischen Schicht (3) und auf dem restlichen Füllmaterial (15); Strukturieren des Hartmaskenmaterials (5) zum Ausbilden einer Hartmaske (20) mit mindestens einem ersten und einem zweiten Graben (8a, 8b), wobei der erste und der zweite Graben (8a, 8b) an die erste dielektrische Schicht (3) angrenzende Abschnitte des restlichen Füllmaterials (15) und an das restliche Füllmaterial (15) angrenzende Abschnitte der ersten dielektrischen Schicht (3) freilegen; anisotropes Ätzen der ersten dielektrischen Schicht (3), des restlichen Füllmaterials (15), des Substrats (1), des Kragens (114) und der in dem oberen Teil des tiefen Grabens (100) angeordneten leitfähigen Füllung (200) selektiv zu der Hartmaske (5), wodurch mindestens ein erster und ein zweiter Isolationsgraben (11a, 11b) ausgebildet werden.
  25. Verfahren nach Anspruch 24, wobei das Entfernen des Füllmaterials (4) ein Ätzen des Füllmaterials (4) mit einem Ätzgas selektiv zu der ersten dielektrischen Schicht (3) umfasst.
  26. Verfahren nach Anspruch 25, wobei die erste dielektrische Schicht (3) Siliziumnitrid umfasst.
  27. Verfahren nach Anspruch 25 oder 26, wobei das Füllmaterial (4) Bor-Silikatglas oder Aufschleuderglas umfasst.
  28. Verfahren nach einem der Ansprüche 25 bis 27, wobei das Ätzgas mindestens eines der Gruppe bestehend aus CF4, C4F6, C5F8 und C4F8 umfasst.
  29. Verfahren nach einem der Ansprüche 25 bis 28, wobei das Ätzgas mindestens eines der Gruppe bestehend aus CO und O2 umfasst.
  30. Verfahren nach Anspruch 24, wobei das Entfernen des Füllmaterials (4) ein Durchführen eines chemisch-mechanischen Polierprozesses einschließlich Kontaktieren des Füllmaterials (4) mit einem Schleifkissen umfasst, wobei gleichzeitig eine Aufschlämmung oder eine Lösung, die Ätzmittel umfasst, aufgebracht wird.
  31. Verfahren nach einem der Ansprüche 24 bis 30, wobei eine obere Oberfläche (7) des restlichen Füllmaterials (15) unter die obere Oberfläche (6) der ersten dielektrischen Schicht (3) ausgenommen wird.
  32. Verfahren nach einem der Ansprüche 24 bis 31, wobei das Ausbilden des Hartmaskenmaterials (5) ein Ausbilden eines Kohlenstoff umfassenden Hartmaskenmaterials (5) umfasst.
  33. Verfahren nach einem der Ansprüche 24 bis 32, wobei das Strukturieren des Hartmaskenmaterials (5) ein Ausbilden einer auf dem Hartmaskenmaterial (5) über dem Substratabschnitt (2) und über der dielektrischen Schicht (3) angeordneten strukturierten Antireflexbeschichtungsschicht (30) umfasst.
  34. Verfahren nach Anspruch 33, wobei das Ausbilden der strukturierten Antireflexbeschichtungsschicht (30) umfasst: Ausbilden einer Polysiliziumschicht (16) auf dem Hartmaskenmaterial (5), Ausbilden einer Siliziumoxynitridschicht (17) auf der Polysiliziumschicht (16), Ausbilden einer Fotolackschicht (18) auf der Siliziumoxynitridschicht (17), Strukturieren der Fotolackschicht (18) und Ätzen der Polysiliziumschicht (16) und der Siliziumoxynitridschicht (17) selektiv zu der strukturierten Fotolackschicht (18).
  35. Verfahren nach einem der Ansprüche 24 bis 34, wobei das Substrat (1) ein Silizium-Wafer ist.
  36. Verfahren nach einem der Ansprüche 24 bis 35, wobei der Kragen ein Oxidmaterial umfasst.
  37. Verfahren nach einem der Ansprüche 24 bis 36, wobei die leitfähige Füllung (200) Polysilizium umfasst.
  38. Verfahren nach einem der Ansprüche 24 bis 37, wobei die leitfähige Füllung (200) Dotierstoffe umfasst.
  39. Verfahren zum Ausbilden eines Halbleiterbauelements, umfassend: Bereitstellen eines Substrats (1) mit einer darauf angeordneten ersten dielektrischen Schicht (3), wobei die erste dielektrische Schicht (3) eine Öffnung (10) aufweist und wobei ein Grabenkondensator (110) in einem tiefen Graben (100) des Substrats (1) unter der Öffnung (10) angeordnet ist; wobei der Grabenkondensator (110) einen unteren Teil (120) und einen oberen Teil (130) aufweist, wobei eine obere Ober fläche (131) des oberen Teils (130) des Grabenkondensators unter eine Hauptoberfläche (21) des Substrats (1) ausgenommen ist, wobei der untere Teil (120) des Grabenkondensators (110) eine erste Elektrode (111), einen Abschnitt (113a) einer zweiten Elektrode (113) und eine zwischen der ersten Elektrode (111) und dem Abschnitt (113a) der zweiten Elektrode (113) angeordnete zweite dielektrische Schicht (112) umfasst; wobei der obere Teil (130) des Grabenkondensators (110) einen an Seitenwänden eines oberen Teils des tiefen Grabens (100) ausgebildeten Kragen (114) umfasst und ein weiterer Abschnitt (113b) der zweiten Elektrode (113) den oberen Teil des tiefen Grabens (100) füllt; Abscheiden eines Füllmaterials (4) auf der oberen Oberfläche (131) des oberen Teils (130) des Grabenkondensators (110) und auf der ersten dielektrischen Schicht (3); Entfernen des über der ersten dielektrischen Schicht (3) angeordneten Füllmaterials (4), wodurch eine freigelegte obere Oberfläche (6) der ersten dielektrischen Schicht (3) und restliches Füllmaterial (15) innerhalb der Öffnung (10) zurückbleiben; Ausbilden eines Hartmaskenmaterials (5) auf der freigelegten oberen Oberfläche (6) der ersten dielektrischen Schicht (3) und auf dem restlichen Füllmaterial (15); Strukturieren des Hartmaskenmaterials (5) zum Ausbilden einer Hartmaske (25) mit mindestens einem ersten und einem zweiten Graben (8a, 8b), wobei der erste und der zweite Graben (8a, 8b) an die erste dielektrische Schicht (3) angrenzende Abschnitte des restlichen Füllmaterials (15) und an das restli che Füllmaterial (15) angrenzende Abschnitte der ersten dielektrischen Schicht (3) freilegen; anisotropes Ätzen der ersten dielektrischen Schicht (3), des restlichen Füllmaterials (15), des Substrats (1), des Kragens (114) und des anderen Abschnitts (113b) der zweiten Elektrode (113) selektiv zu der Hartmaske (25), wodurch mindestens ein erster und ein zweiter Isolationsgraben (11a, 11b) ausgebildet werden.
  40. Verfahren nach Anspruch 39, wobei das Entfernen des Füllmaterials (4) ein Ätzen des Füllmaterials (4) mit einem Ätzgas selektiv zu der ersten dielektrischen Schicht (3) umfasst.
  41. Verfahren nach Anspruch 40, wobei die erste dielektrische Schicht (3) Siliziumnitrid umfasst.
  42. Verfahren nach Anspruch 40 oder 41, wobei das Füllmaterial (4) Bor-Silikatglas oder Aufschleuderglas umfasst.
  43. Verfahren nach einem der Ansprüche 40 bis 42, wobei das Ätzgas mindestens eines der Gruppe bestehend aus CF4, C4F6, C5F8 und C4F8 umfasst.
  44. Verfahren nach einem der Ansprüche 40 bis 43, wobei das Ätzgas mindestens eines der Gruppe bestehend aus CO und O2 umfasst.
  45. Verfahren nach Anspruch 39, wobei das Entfernen des Füllmaterials (4) ein Durchführen eines chemisch-mechanischen Polierprozesses einschließlich Kontaktieren des Füllmaterials (4) mit einem Schleifkissen umfasst, wobei gleichzeitig eine Aufschlämmung oder eine Lösung, die Ätzmittel umfasst, aufgebracht wird.
  46. Verfahren nach einem der Ansprüche 39 bis 45, wobei eine obere Oberfläche (7) des restlichen Füllmaterials (15) unter die obere Oberfläche (6) der ersten dielektrischen Schicht (3) ausgenommen wird.
  47. Verfahren nach einem der Ansprüche 39 bis 46, wobei das Ausbilden des Hartmaskenmaterials (5) ein Ausbilden eines Kohlenstoff umfassenden Hartmaskenmaterials (5) umfasst.
  48. Verfahren nach einem der Ansprüche 39 bis 47, wobei das Strukturieren des Hartmaskenmaterials (5) ein Ausbilden einer auf dem Hartmaskenmaterial (5) über dem Substratabschnitt (2) und über der dielektrischen Schicht (3) angeordneten strukturierten Antireflexbeschichtungsschicht (30) umfasst.
  49. Verfahren nach Anspruch 48, wobei das Ausbilden der strukturierten Antireflexbeschichtungsschicht (30) umfasst: Ausbilden einer Polysiliziumschicht (16) auf dem Hartmaskenmaterial (5), Ausbilden einer Siliziumoxynitridschicht (17) auf der Polysiliziumschicht (16), Ausbilden einer Fotolackschicht (18) auf der Siliziumoxynitridschicht (17), Strukturieren der Fotolackschicht (18) und Ätzen der Polysiliziumschicht (16) und der Siliziumoxynitridschicht (17) selektiv zu der strukturierten Fotolackschicht (18).
  50. Verfahren nach einem der Ansprüche 39 bis 49, wobei das Substrat (1) ein Silizium-Wafer ist.
  51. Verfahren nach einem der Ansprüche 39 bis 50, wobei der Kragen ein Oxidmaterial umfasst.
  52. Verfahren nach einem der Ansprüche 39 bis 51, wobei die zweite Elektrode (113) Polysilizium umfasst.
  53. Verfahren nach einem der Ansprüche 39 bis 52, wobei die zweite Elektrode (113) Dotierstoffe umfasst.
DE102006048596A 2006-08-21 2006-10-13 Verfahren zum Ausbilden eines Halbleiterbauelements Ceased DE102006048596A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/507,647 US7754579B2 (en) 2006-08-21 2006-08-21 Method of forming a semiconductor device
US11/507,647 2006-08-21

Publications (1)

Publication Number Publication Date
DE102006048596A1 true DE102006048596A1 (de) 2008-03-20

Family

ID=39078936

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006048596A Ceased DE102006048596A1 (de) 2006-08-21 2006-10-13 Verfahren zum Ausbilden eines Halbleiterbauelements

Country Status (2)

Country Link
US (1) US7754579B2 (de)
DE (1) DE102006048596A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7858514B2 (en) * 2007-06-29 2010-12-28 Qimonda Ag Integrated circuit, intermediate structure and a method of fabricating a semiconductor structure
US8720604B2 (en) * 2007-08-15 2014-05-13 Schlumberger Technology Corporation Method and system for steering a directional drilling system
US8470635B2 (en) 2009-11-30 2013-06-25 Micron Technology, Inc. Keyhole-free sloped heater for phase change memory

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6750097B2 (en) * 2002-07-30 2004-06-15 International Business Machines Corporation Method of fabricating a patterened SOI embedded DRAM/eDRAM having a vertical device cell and device formed thereby
US20040209486A1 (en) * 2003-04-21 2004-10-21 Naeem Munir D. STI formation for vertical and planar transistors

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170877A (ja) * 2000-12-01 2002-06-14 Sharp Corp 半導体装置の製造方法
US6734080B1 (en) * 2002-05-31 2004-05-11 Advanced Micro Devices, Inc. Semiconductor isolation material deposition system and method
US6709924B1 (en) * 2002-11-12 2004-03-23 Advanced Micro Devices, Inc. Fabrication of shallow trench isolation structures with rounded corner and self-aligned gate
KR100520222B1 (ko) * 2003-06-23 2005-10-11 삼성전자주식회사 반도체 소자에서의 듀얼 게이트 산화막 구조 및 그에 따른형성방법
US6774008B1 (en) * 2003-09-07 2004-08-10 United Microeletronics Corp Method for fabricating shallow trench isolation between deep trench capacitors
US7494890B2 (en) * 2005-09-12 2009-02-24 United Microelectronics Corp. Trench capacitor and method for manufacturing the same
US7344954B2 (en) * 2006-01-03 2008-03-18 United Microelectonics Corp. Method of manufacturing a capacitor deep trench and of etching a deep trench opening

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6750097B2 (en) * 2002-07-30 2004-06-15 International Business Machines Corporation Method of fabricating a patterened SOI embedded DRAM/eDRAM having a vertical device cell and device formed thereby
US20040209486A1 (en) * 2003-04-21 2004-10-21 Naeem Munir D. STI formation for vertical and planar transistors

Also Published As

Publication number Publication date
US20080044980A1 (en) 2008-02-21
US7754579B2 (en) 2010-07-13

Similar Documents

Publication Publication Date Title
EP0010624B1 (de) Verfahren zur Ausbildung sehr kleiner Maskenöffnungen für die Herstellung von Halbleiterschaltungsanordnungen
DE102004060831B4 (de) Verfahren zum Herstellen eines Vertiefungskanal-Arraytransistors unter Verwendung einer Maskenschicht mit einer hohen Ätzselektivität hinsichtlich eines Siliziumsubstrats
DE19711482C2 (de) Verfahren zur Herstellung eines vertikalen MOS-Transistors
DE10016340C1 (de) Verfahren zur Herstellung von flaschenförmigen Tiefgräben zur Verwendung in Halbleitervorrichtungen
DE69836943T2 (de) Planarisierung von einer nicht-konformen Vorrichtungsschicht in Halbleiterherstellung
DE4142469B4 (de) Verfahren zur Erzeugung und zur Entfernung von temporären Siliziumdioxid-Strukturen
DE10127622B4 (de) Verfahren zur Herstellung eines mit HDPCVD-Oxid gefüllten Isolationsgrabens
DE19929239B4 (de) Verfahren zur Herstellung von MOS-FET-Halbleiterelementen
EP0416165B1 (de) Verfahren zur globalen Planarisierung von Oberflächen für integrierte Halbleiterschaltungen
US5817580A (en) Method of etching silicon dioxide
DE69626562T2 (de) Verfahren zum isotropen Ätzen von Silizium, das hochselektiv gegenüber Wolfram ist
DE10245179A1 (de) Leitungen auf mehreren Ebenen mit reduziertem Rasterabstand
DE10030308A1 (de) Verfahren zur Herstellung eines Kontaktstifts und eines Halbleiterbauelementes
DE19626039C2 (de) Verfahren zum Herstellen einer Metalleitung
DE10041084A1 (de) Verfahren zur Bildung eines dielektrischen Gebiets in einem Halbleitersubstrat
DE102006037751A1 (de) Verfahren zur Ausbildung eines dotierten Abschnitts und eines Transistors
DE102007030021B4 (de) Verfahren zum Ausbilden einer Halbleiterstruktur mit einem Feldeffekttransistor, der ein verspanntes Kanalgebiet aufweist und Halbleiterstruktur
DE102019116370A1 (de) Negativ geneigte isolationsstrukturen
DE3402825A1 (de) Halbleiteranordnung mit isolationsnut und herstellungsverfahren
DE102005030449B4 (de) Verfahren zur Bildung einer Floating-Gate-Elektrode in einem Flash-Speicherbauelement
DE102005022574A1 (de) Halbleiterspeicherbauelement mit Isolationsgrabenstruktur und zugehöriges Herstellungsverfahren
EP0855088B1 (de) Verfahren zum erzeugen einer grabenisolation in einem substrat
DE102004063148B4 (de) Isolierverfahren für Halbleiter-Bauelemente
DE19716687B4 (de) Verfahren zur Bildung eines Elementisolierfilms einer Halbleitervorrichtung
DE102006048596A1 (de) Verfahren zum Ausbilden eines Halbleiterbauelements

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final
R003 Refusal decision now final

Effective date: 20140703