DE102005061995B4

DE102005061995B4 - Speicherschaltung mit einem Widerstandselement und Verfahren zum Betreiben einer solchen Speicherschaltung

Info

Publication number: DE102005061995B4
Application number: DE200510061995
Authority: DE
Inventors: Heinz Hönigschmid; Milena Dimitrova; Corvin Liaw; Michael Angerbauer
Original assignee: Infineon Technologies AG
Current assignee: Qimonda AG
Priority date: 2005-12-23
Filing date: 2005-12-23
Publication date: 2007-11-08
Anticipated expiration: 2025-12-24
Also published as: DE102005061995A1

Abstract

Speicherschaltung (10) umfassend:
– ein Widerstandsspeicherelement (14), das mit einem ersten Anschluss mit einem Plattenpotenzial verbunden ist,
– eine Bitleitung (12), die mit einem zweiten Anschluss des Widerstandsspeicherelements (14) verbindbar ist,
– eine Programmierschaltung, die gestaltet ist, um den Widerstand des Widerstandsspeicherelementes (14) zu ändern;
– eine Entlastungsschaltung (20), die gestaltet ist, um einen Entlastungsstrom auf oder von der Bitleitung (12) zur Verfügung zu stellen, um eine durch eine Änderung des Widerstandes des Widerstandsspeicherelements (14) hervorgerufene Umladung der Bitleitung (12) zu unterstützen.

Description

Die vorliegende Erfindung betrifft eine Speicherschaltung mit einem Widerstandsspeicherelement wie z.B. ein CBRAM-Speicherelement, das auch als PMC-Element (PMC: Programmable Metallization Cell) bezeichnet wird. Die vorliegende Erfindung betrifft weiterhin ein Verfahren zum Betreiben einer solchen Speicherschaltung.
Ein CBRAM-Speicherelement, das im Folgenden Widerstandsspeicherelement (oder resistives Speicherelement) genannt wird, umfasst ein dielektrisches Material, in dem ein leitfähiger Pfad aufgebaut oder zurückgebildet werden kann. Durch Anlegen eines elektrischen Feldes bewegen sich Ionen eines leitfähigen Materials von einer Elektrode in das dielektrische Material und bilden den leitfähigen Pfad. Durch Anlegen eines inversen elektrischen Feldes werden die Ionen des leitfähigen Materials aus dem dielektrischen Material zurück zur Elektrode bewegt, so dass das Widerstandsspeicherelement nicht-leitend wird. Mit anderen Worten kann das Widerstandsspeicherelement verschiedene Widerstandszustände wie z.B. einen Zustand eines niedrigen Widerstandes und einen Zustand eines hohen Widerstandes aufweisen.
Wenn das Widerstandsspeicherelement von dem Zustand eines hohen Widerstandes zu dem Zustand eines niedrigen Widerstandes programmiert wird, findet die Veränderung des Widerstands ziemlich schnell statt, so dass, während anfänglich eine vorbestimmte Spannung an dem Widerstandsspeicherelement angelegt wird, der Strom durch das Widerstandsspeicherelement schnell ansteigt, wenn der Widerstand abfällt. Daher ist eine Begrenzung des Stromes notwendig, während das Widerstandsspeicherelement programmiert wird, so dass das Widerstandsspeicherelement nicht beschädigt wird, während es in den Zustand des niedrigen Widerstandes übergeht. Um diesem physikalischen Verhalten Rechnung zu tragen, wird in einer Programmierschaltung eine einstellbare Referenzstromquelle verwendet, um den Strom durch das Widerstandsspeicherelement auf einen nicht schädlichen Strom zu beschränken, während das Widerstandsspeicherelement programmiert wird. Da die Änderung des Widerstandes des Widerstandsspeicherelementes von dem Zustand des hohen Widerstandes zu dem Zustand des niedrigen Widerstandes während des Programmierens sehr kurz ist, führt der Strom durch das Widerstandsspeicherelement zu einem Aufladen der parasitären Kapazität der Bitleitung, über die das Widerstandsspeicherelement angesteuert wird. Aufgrund der Kapazität der Bitleitung ist der Strompuls durch das Widerstandsspeicherelement während des Ladens der Bitleitungskapazität durch den Widerstandswert beim Zustand des niedrigen Widerstandes des Widerstandsspeicherelementes, den Widerstand der Bitleitung und den Widerstand eines Auswahltransistors, durch den das Widerstandsspeicherelement mit der Bitleitung gekoppelt ist, bestimmt. Der Programmierstrom, der durch die entsprechende Programmierschaltung geliefert wird und der durch die Referenzstromquelle bestimmt ist, hat daher keinen Einfluss auf den Strom, der durch das Widerstandsspeicherelement während der schnellen Änderung seines Widerstandes fließt. Der Strom, der durch das Widerstandsspeicherelement während der schnellen Änderung seines Widerstandes fließt, kann für das Widerstandsspeicherelement schädlich sein, insbesondere, wenn dieser für eine Zeitdauer von mehr als 40 ns angelegt ist.
Aus der US 2004/01600798 ist eine Speicherschaltung mit einem Widerstandsspeicherelement, das über einen ersten Anschluss mit einem Plattenpotential verbunden ist und über einen zweiten Anschluss an eine Bitleitung anschließbar ist, bekannt. Weiterhin enthält die Speicherschaltung eine Programmierschaltung, um den Widerstand des Widerstandsspeicherelements zu ändern.
Aus der US 5,986,474 ist eine Entlastungsschaltung bekannt, die ausgelegt ist, einen Entlastungsstrom auf oder von einer Bitleitung zur Verfügung zu stellen, damit eine Equilibrierung sichergestellt wird.
Es ist daher eine Aufgabe der vorliegenden Erfindung, eine Speicherschaltung und ein Verfahren zum Betreiben einer solchen Speicherschaltung zur Verfügung zu stellen, wobei eine Zeitdauer, während der der unbegrenzte Strom durch das Widerstandsspeicherelement fließen kann, reduziert wird oder ein solcher Spitzenstrom vermieden wird.
Diese Aufgabe wird durch die Speicherschaltung gemäß Anspruch 1 sowie durch das Verfahren zum Betreiben einer Speicherschaltung gemäß Anspruch 21 gelöst.
Weitere Ausführungsformen der vorliegenden Erfindung sind in den abhängigen Ansprüchen angegeben.
Gemäß einem ersten Aspekt der vorliegenden Erfindung ist eine Speicherschaltung vorgesehen, die ein Widerstandsspeicherelement aufweist, das mit einem ersten Anschluss mit einem Plattenpotenzial verbunden ist, wobei das Widerstandsspeicherelement in einen Zustand eines niedrigen Widerstandes durch Anlegen einer Programmierspannung und in einen Zustand eines hohen Widerstandes durch Anlegen einer Löschspannung gebracht werden kann. Die Speicherschaltung umfasst weiterhin eine Bitleitung, die mit einem zweiten Anschluss des Widerstandsspeicherelements verbindbar ist, einen Programmierschaltkreis, der gestaltet ist, um ein Programmiersignal, insbesondere eine Programmierspannung und ein Programmierstrom, an das Widerstandsspeicherelement anzulegen, um den Widerstand des Widerstandselementes zu ändern, insbesondere um das Widerstandsspeicherelement in den Zustand des niedrigen Widerstandes zu bringen, und eine Entlastungsschaltung, die gestaltet ist, um einen Entlastungsstrom zu oder von der Bitleitung zur Verfügung zu stellen, um eine Potenzialänderung des Bitleitungspotenzials aufgrund der Änderung des Widerstands des Widerstandsspeicherelementes, der durch das angelegte Programmiersignal hervorgerufen wird, zu unterstützen.
Die Speicherschaltung gemäß der vorliegenden Erfindung ist daher mit einer zusätzlichen Ladungsquelle (Entlastungsschaltung) ausgestattet, die das Laden der Bitleitung während der schnellen Änderung des Widerstands des Widerstandsspeicherelementes unterstützt und daher die Reduzierung der Zeitdauer ermöglicht, während der ein hoher Strom durch das Widerstandsspeicherelement fließt. Da die schnelle Änderung des Widerstands des Widerstandsspeicherelements in einer Änderung des Potenzials auf der Bitleitung führt, mit der das Widerstandsspeicherelement gekoppelt ist, muss die Bitleitung umgeladen werden, was aufgrund ihrer Kapazität nicht vernachlässigbar ist, da die Bitleitung eine erhebliche Länge aufweist, da sie üblicherweise mit einer größeren Anzahl von Widerstandsspeicherelementen in einem modernen Speicherzellenfeld verbunden ist. Die Entlastungsschaltung ist mit der Bitleitung verbunden und stellt eine zusätzliche Ladung zur Verfügung, um die Potenzialänderung der Bitleitung während der schnellen Änderung des Widerstands des Widerstandsspeicherelements zu unterstützen.
Vorzugsweise legt die Entlastungsschaltung den Entlastungsstrom während einer bestimmten Zeitdauer an.
Die Entlastungsschaltung kann so vorgesehen sein, dass die Zeitdauer beginnt, wenn nach dem Anlegen der Programmierspannung an das Widerstandsspeicherelement über die Bitleitung ein Gradient der Spannung zwischen einem Bitleitungspotenzial und dem Plattenpotenzial einen Schwellwert übersteigt.
Weiterhin kann die Entlastungsschaltung so vorgesehen sein, dass die Zeitdauer beginnt, wenn nach dem Anlegen der Programmierspannung an das Widerstandsspeicherelement über die Bitleitung eine Differenz zwischen der Programmierspannung und dem Bitleitungspotenzial eine Schwelle übersteigt.
Gemäß einer Ausführungsform der Erfindung kann die Entlastungsschaltung vorgesehen sein, so dass die Zeitdauer nach einer bestimmten Zeit endet.
Weiterhin kann die bestimmte Zeit abhängig von mindestens einem der folgenden Parameter bestimmt sein: die Programmierspannung, die an das Widerstandsspeicherelement während des Programmierens angelegt ist, dem Widerstandsänderungsgradienten während des Anlegens des Programmierstromes, die Differenz zwischen der Programmierspannung und dem Bitleitungspo tenzial, der Kapazität der Bitleitung, und der Widerstand der Bitleitung.
Die Entlastungsschaltung kann einen Schalter umfassen, um ein Entlastungspotenzial mit der Bitleitung abhängig von einem Entlastungssignal zu verbinden. Weiterhin kann die Entlastungsschaltung einen Vergleicher umfassen, um eine Spannungsänderung zwischen einem Referenzpotenzial und der Bitleitung zu detektieren, die von der Programmierspannung abhängt und die durch die Änderung des Widerstands des Widerstandsspeicherelementes resultiert und um das Entlastungssignal abhängig von der Spannungsänderung zu erzeugen.
Gemäß einer Ausführungsform der Erfindung kann die Entlastungsschaltung weiterhin einen weiteren Schalter umfassen, der in Reihe mit dem Schalter angeordnet ist, und der während einer bestimmten Zeitdauer geschlossen ist.
Weiterhin kann ein Auswahltransistor angeordnet sein, um das Widerstandsspeicherelement mit der Bitleitung abhängig von einem Aktivierungssignal wahlweise zu verbinden.
Gemäß einer weiteren Ausführungsform der Erfindung umfasst der Entlastungsschaltkreis ein Dummy-Widerstandsspeicherelement, wobei ein erster Anschluss des Dummy-Widerstandsspeicherelementes mit einem Entlastungspotenzial verbunden ist und das mit der Bitleitung über einen zweiten Anschluss des Dummy-Widerstandsspeicherelementes verbindbar ist.
Vorzugsweise ist das Dummy-Widerstandselement baugleich oder ähnlich zu dem Widerstandselement ausgebildet.
Gemäß einer bevorzugten Ausführungsform der Erfindung umfasst die Entlastungsschaltung weiterhin einen Entlastungstransistor, um wahlweise das Dummy-Widerstandsspeicherelement mit der Bitleitung zu verbinden.
Ferner kann ein Auswahltransistor vorgesehen sein, um wahlweise das Widerstandsspeicherelement mit der Bitleitung abhängig von einem Aktivierungssignal zu verbinden.
Die Entlastungsschaltung kann eine Steuerschaltung umfassen, um den Entlastungstransistor gleichzeitig mit der Aktivierung des Auswahltransistors zu aktivieren, so dass das Dummy-Widerstandsspeicherelement mit der Bitleitung verbunden wird, wenn die Programmierschaltung den Widerstand des Widerstandsspeicherelements ändert.
Gemäß einer weiteren Ausführungsform kann die Steuerschaltung einen Löschschaltkreis umfassen, der ausgebildet ist, um das Dummy-Widerstandsspeicherelement auf einen Hoch-Widerstandszustand zu löschen, nachdem das Widerstandsspeicherelement programmiert worden ist.
Gemäß einem weiteren Aspekt der vorliegenden Erfindung ist ein Verfahren zum Betreiben einer Speicherschaltung vorgesehen, wobei die Speicherschaltung ein Widerstandsspeicherelement, das mit einem ersten Anschluss mit einem Plattenpotenzial verbunden ist, und eine Bitleitung umfasst, die mit einem zweiten Anschluss des Widerstandsspeicherelements verbindbar ist, und wobei das Verfahren die Schritte aufweist: Anlegen eines Programmiersignals an das Widerstandsspeicherelement, um seinen Widerstand zu ändern, und Bereitstellen eines Entlastungsstromes auf die oder von der Bitleitung, so dass eine durch eine Änderung des Widerstandes des Widerstandsspeicherelements hervorgerufene Umladung der Bitleitung unterstützt wird.
Vorzugsweise wird der Entlastungsstrom während einer bestimmten Zeitdauer angelegt. Die Start der Zeitdauer kann sein, wenn nach dem Anlegen der Programmierspannung an das Widerstandsspeicherelement über die Bitleitung ein Gradient der Spannung zwischen einem Bitleitungspotenzial und dem Plattenpotenzial einen Schwellwert übersteigt. Der Start der Zeitdauer kann weiterhin sein, wenn nach dem Anlegen der Programmierspannung an das Widerstandsspeicherelement über die Bitleitung eine Differenz zwischen der Programmierspannung und einem Bitleitungspotenzial eine Schwelle übersteigt.
Insbesondere kann die Zeitdauer nach einer bestimmten Zeit enden, wobei die bestimmte Zeit abhängig von mindestens einem der folgenden Parameter bestimmt ist: die Programmierspannung, die an das Widerstandsspeicherelement während des Programmierens angelegt ist; dem Widerstandsänderungsgradienten während des Anlegens des Programmierstromes; die Differenz zwischen der Programmierspannung und dem Bitleitungspotenzial; der Kapazität der Bitleitung; und der Widerstand der Bitleitung.
Bevorzugte Ausführungsformen und Merkmale der vorliegenden Erfindung werden durch die nachfolgende Beschreibung in Verbindung mit den beigefügten Zeichnungen näher erläutert, in denen:
1 eine schematische Querschnittsansicht eines Widerstandsspeicherelements zeigt, das in der vorliegenden Erfindung benutzt wird;
2 eine Spannungsstromkennlinie für das Widerstandsspeicherelement, das in 1 gezeigt ist, darstellt;
3 ein schematisches Diagramm einer Speicherschaltung, die zum Programmieren einer Widerstandsspeicherzelle mit einem Widerstandsspeicherelement vorgesehen ist, zeigt;
4 ein Zellenstrom-Zeit-Diagramm darstellt, das den Zellenstrom durch das Widerstandsspeicherelement während des Programmierens zeigt;
5 ein Blockdiagramm einer Speicherschaltung gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt;
6 ein Blockdiagramm einer Speicherschaltung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt;
7 ein schematisches Diagramm einer Speicherschaltung gemäß einer dritten Ausführungsform der Erfindung zeigt;
8 ein schematisches Diagramm einer Speicherschaltung gemäß einer vierten Ausführungsform der Erfindung zeigt;
9 eine Zellenstrom-Zeit-Kennlinie darstellt, die die Zellenströme einer herkömmlichen Speicherschaltung und einer Speicherschaltung gemäß der vorliegenden Erfindung zeigt.
1 stellt eine schematische Querschnittsansicht eines Widerstandsspeicherelementes 1 dar, das vorzugsweise in der vorliegenden Erfindung benutzt wird. Das Widerstandsspeicherelement 1 umfasst einen Festkörperelektrolytbereich 2, der zwischen zwei Elektroden 3 angeordnet ist, wobei eine Elektrode ein leitfähiges Material, wie z.B. Silber, aufweist, dessen Ionen in das Material des dielektrischen Bereiches 2 eindringt, wenn ein entsprechendes elektrisches Feld angelegt ist. Leitfähige Ionen, die in dem dielektrischen Bereich 2 angeordnet sind, können einen leitfähigen Pfad zwischen den Elektroden 3 bilden, so dass der Widerstand des Widerstandsspeicherelements niedrig ist. Durch Anlegen eines inversen elektrischen Feldes an den Elektroden des Widerstandsspeicherelementes 1 wird der leitfähige Pfad zurückgebildet, indem die leitfähigen Ionen zurück zu der entsprechenden Elektrode 3 gedrängt werden. Dadurch wird der leitfähige Pfad aufgelöst, so dass der Widerstand des Widerstandsspeicherelementes ansteigt. Widerstandsspeicherelemente auf der Basis eines Chalkogenidmaterials werden auch CBRAM-Speicherelemente (CBRAM: Conductive Bridging RAM), PMC Memory Elements (PMC: Programmable Metallization Cell) o.ä. bezeichnet.
Es ist beabsichtigt, dass die vorliegende Erfindung sich auf Speicherschaltungen bezieht, die Widerstandsspeicherelemente verwenden, die durch Anlegen eines Programmiersignals, insbesondere einer Programmierspannung und eines Programmierstromes programmiert werden können und die ihre Widerstände ändern, während das Programmiersignal angelegt ist.
In 2 ist ein Zellenstrom-Spannungs-Diagramm gezeigt, das die Hysterese des resultierenden Stroms in einem Widerstandsspeicherelement zeigt, wenn eine Programmierspannung angelegt ist. Es wird angemerkt, dass die Übergänge zwischen dem Zustand des hohen Widerstandes und dem Zustand des niedrigen Widerstandes ziemlich kurz sind, d.h. die Änderung des Widerstandswertes des Widerstandsspeicherelements verläuft ziemlich schnell, wenn eine Spannung oberhalb der entsprechenden Programmierschwellspannung VTH1 bzw. unterhalb einer Löschschwellspannung VTH2 angelegt wird.
In 3 ist schematisch eine Speicherschaltung 10 gemäß dem Stand der Technik dargestellt. Die Speicherschaltung 10 umfasst eine Speicherzelle 11, eine Bitleitung 12, an die die Speicherzelle 11 und weitere Speicherzellen (nicht gezeigt) angeschlossen sind, und eine Programmierschaltung 13, die mit der Bitleitung 12 verbunden ist und die zum Programmieren der Speicherzelle 11 vorgesehen ist.
Die Speicherzelle 11 umfasst ein Widerstandsspeicherelement 14 und einen Auswahltransistor 15, die in Reihe geschaltet sind. Im Detail ist der erste Anschluss des Widerstandsspeicherelements 14 mit einem Plattenpotenzial PL verbunden, das durch eine gemeinsame Platte oder durch eine Plattenleitung (nicht gezeigt) zur Verfügung gestellt wird. Ein zweiter Anschluss des Widerstandsspeicherelements 14 ist mit einem ersten Anschluss des Auswahltransistors 15 verbunden. Ein zweiter Anschluss des Auswahltransistors 15 ist mit der Bitleitung 12 verbunden. Ein Gate-Anschluss, der zum Steuern des Auswahltransistors 15 vorgesehen ist, ist mit einer Wortleitung 16 verbunden, an der ein Aktivierungssignal 16 angelegt werden kann, um den Auswahltransistor 15 zu öffnen und zu schließen. Der zweite Anschluss des Auswahltransistors 15 ist mit der Bitleitung 12 verbunden. Die Polarität des Widerstandsspeicherelements 14 ist so gewählt, dass ein Programmieren auf einen Zustand eines niedrigen Widerstandes durchgeführt wird, wenn eine positive Spannung zwischen dem ersten und dem zweiten Anschluss des Widerstandsspeicherelements 14 angelegt wird und ein Löschen auf einen Zustand eines hohen Widerstandes ausgeführt wird, wenn eine negative Spannung daran angelegt wird.
Die Bitleitung 12 ist mit einer Programmierschaltung 13 verbunden, die eine schaltbare Stromquelle aufweist, die als Stromspiegelschaltung ausgestaltet ist, um einen vorbestimmten Programmierstrom I_Prog zur Verfügung zu stellen. Die Stromspiegelschaltung 17 weist eine Referenzstromquelle 19 auf, um einen Referenzstrom I_Ref zur Verfügung zu stellen, der als Programmierstrom I_Prog in einen Strompfad gespiegelt wird, der mit der Bitleitung 12 verbindbar ist. Die Stromspiegelschaltung 17 weist einen ersten Spiegeltransistor auf, dessen erster Anschluss mit der Referenzstromquelle 19 verbunden ist und dessen zweiter Anschluss mit einer Programmierspannungsquelle verbunden ist, die eine Programmierspannung V_BLProg zur Verfügung stellt. Ein Gate-Anschluss des ersten Spiegeltransistors ist mit dessen Drain-Anschluss verbunden. Ein zweiter Spiegeltransistor weist einen Gate-Anschluss auf, der mit dem ersten Anschluss des ersten Spiegeltransistors verbunden ist. Ein erster Anschluss des zweiten Spiegeltransistors ist mit einem Schreibtransistor 18 und ein zweiter Anschluss mit einem Programmierpotenzial V_BLProg verbunden. Zwischen der Bitleitung 12 und der Stromspiegelschaltung 17 ist der Schreibtransistor 18 angeordnet, der den Programmierstrom an die Bitleitung 12 anlegt oder von dieser trennt, abhängig von einem Schreibsignal, das angibt, dass die adressierte Widerstandsspeicherzelle beschrieben werden soll oder nicht. Zum Beschreiben einer Widerstandsspeicherzelle wird der Schreibtransistor 18 geschlossen, so dass das Programmierpotenzial V_BLProg an die Bitleitung angelegt wird. Da das Widerstandsspeicherelement 14 in seinem Zustand des hohen Widerstandes im Wesentlichen keinen Stromfluss durch das Widerstandsspeicherelement 14 zulässt, wird das Programmierpotenzial auf die Bitleitung 12 angelegt, so dass die Programmierspannung (Spannungsdifferenz zwischen Programmierpotenzial und dem Plattenpotenzial) an dem Widerstandsspeicherelement 14 bereitgestellt wird. Die Programmierspannung führt zu einem Programmieren des Widerstandsspeicherelementes, so dass sich sein Widerstandszustand auf einen Zustand des niedrigen Widerstandes ändert. In diesem Zustand arbeitet die Programmierschaltung 13 als eine Stromquelle und begrenzt den Strom, der durch das Widerstandsspeicherelement 14 fließt, wenn dessen Widerstand abnimmt. Somit arbeitet die Programmierschaltung 13 als eine Programmierspannungsquelle, die mit der Bitleitung 12 verbunden ist, und die automatisch zum Stromquellenbetrieb umschaltet, wenn der Widerstand des Widerstandsspeicherelementes einen bestimmten Widerstand unterschreitet. Von da an muss der Strom durch das Widerstandsspeicherelement 14 durch die Stromquellenfunktionalität der Programmierschaltung 13 begrenzt werden.
In den Figuren ist die Bitleitung 12 als ein Kästchen dargestellt, das mit einer gepunkteten Linie gekennzeichnet ist. Der elektrische Widerstand der Bitleitung 12 ist durch den Bitleitungswiderstand 121 und die Kapazität der Bitleitung 12 durch die Bitleitungskapazität 122 angegeben. Neben der Programmierschaltung 13 kann an die Bitleitung auch eine nicht gezeigte Leseschaltung angeschlossen sein, die ein Auslesen der betreffenden Speicherzellen vornehmen kann.
Die Programmierschaltung 13 kann mit der Bitleitung 12 direkt oder über einen Spaltenauswahltransistor (nicht gezeigt) verbunden sein. Eine Programmierschaltung 13 kann für eine Anzahl von Bitleitungen verwendet werden, die jeweils mit einem entsprechenden, mit einem Spaltenauswahlsignal ansteuerbaren Spaltenauswahltransistor verbunden ist, um die Programmierschaltung selektiv mit der entsprechenden Bitleitung zu verbinden.
Wenn ein Zustand auftritt, in dem das Widerstandsspeicherelement 14 sich in einem Zustand des hohen Widerstandes befindet und ein Programmieren der Widerstandsspeicherzelle 11 durch geführt werden soll, wird der Auswahltransistor über die Wortleitung 16 so gesteuert, dass er geschlossen wird, um den zweiten Anschluss des Widerstandsspeicherelementes 14 mit der Bitleitung 12 zu verbinden. Nach dem Schließen des Auswahltransistors 15 wird der Schreibtransistor 18 durch Anlegen des entsprechenden Schreibsignals PROG geschlossen. Dadurch wird die Programmierspannung V_BLProg über die Bitleitung 12 an die Widerstandsspeicherzelle 11 angelegt. Da das Widerstandsspeicherelement 14 sich in einem Zustand des hohen Widerstandes befindet, wird die Programmierspannung an das Widerstandsspeicherelement 14 angelegt, die die Programmierschwellspannung VTH1 wie in Verbindung mit 2 beschrieben wurde, übersteigt.
Das Anlegen der Programmierspannung an dem Widerstandsspeicherelement 14 führt zu einer schnellen Änderung des Widerstands des Widerstandsspeicherelementes 14. Aufgrund der schnellen Änderung des Widerstands des Widerstandsspeicherelementes 14 steigt der Strom durch das Widerstandsspeicherelement 14 in Folge schnell an. Das entsprechende Potenzial auf der Bitleitung 12, zum Beispiel an einem gedachten Knoten N zwischen der Widerstandsspeicherzelle 11 und der Bitleitung 12 wird sich daher auch ändern, da das Widerstandsspeicherelement 14, der Auswahltransistor 15 und der Bitleitungswiderstand R_BL einen Spannungsteiler bilden, so dass das Bitleitungspotenzial, z.B. an dem Knoten N der schnellen Änderung des Widerstands des Widerstandsspeicherelements folgen wird. Aufgrund der Bitleitungskapazität muss die Änderung des Potenzials auf der Bitleitung 12 durch den Programmierstrom, der durch die Programmierschaltung 13 zur Verfügung gestellt wird, unterstützt werden.
Da die Stromänderung durch das Widerstandsspeicherelement 14 im Allgemeinen zu schnell stattfindet, um vollständig durch die Treiberfähigkeit der Programmierschaltung 13 während des Schaltens unterstützt zu werden, erfolgt das Umladen der Bitleitungskapazität nicht unmittelbar, sondern abhängig von dem Programmierstrom I_Prog, der durch die Programmierschaltung 13 zur Verfügung gestellt wird. Die plötzliche Änderung des Stroms, der durch das Widerstandsspeicherelement 14 fließt, kann das Widerstandsspeicherelement 14 beschädigen, wenn es für eine Zeitdauer angelegt ist, die größer als eine bestimmte Zeitdauer ist.
In 4 ist ein Zellenstrom-Zeit-Diagramm dargestellt, wobei die Kennlinie des Zellenstroms I_Cell der aus einer Änderung des Widerstands des Widerstandsspeicherelementes 14 resultiert, beispielhaft dargestellt ist. In dem gezeigten Beispiel kann man sehen, dass der Spitzenstrom einen Stromwert erreicht, der mehr als das 2,5-fache des Programmierstromes beträgt, der zum Programmieren der Widerstandsspeicherzelle 11 angelegt ist. In dem angegebenen Beispiel beträgt die Zeitdauer, während der der höhere Strom angelegt ist, ungefähr 42 ns.
Um die Zeit zu reduzieren, während der der hohe Strom durch das Widerstandsspeicherelement 14 aufgrund des Programmierens der Widerstandsspeicherzelle 11 fließt, wird eine Entlastungsschaltung 20 mit der Bitleitung 12 gekoppelt, die gestaltet ist, um einen zusätzlichen Strom (einen Entlastungsstrom) zur Verfügung zu stellen, um die Änderung des Bitleitungspotenzials so zu unterstützen, dass das Bitleitungspotenzial schneller umgeladen wird, als es durch lediglich die Referenzstromquelle 17 der Programmierschaltung 13 möglich wäre.
In 5 ist eine erste Ausführungsform einer Speicherschaltung gemäß der vorliegenden Erfindung dargestellt. In den folgenden Ausführungsformen bezeichnen dieselben Bezugszeichen dieselben Elemente oder Elemente mit vergleichbarer Funktion. Eine Entlastungsschaltung 20 ist vorgesehen, die mit der Bitleitung 12 nahe der Widerstandsspeicherzelle 11, nahe der Programmierschaltung 13 oder nahe einer anderen Position an der Bitleitung anschließbar ist. In den angegebenen Beispielen ist die Entlastungsschaltung 20 nahe des Knotens N angeordnet, der entlang der Bitleitung 12 angeordnet ist. Weiterhin kann eine Datenleitung (nicht gezeigt) vorgesehen werden, mit der die Programmierschaltung 13 verbunden ist, wobei die Bitleitungen mit der Datenleitung direkt oder über entsprechende Adressierungsschalter verbunden werden können, z.B. in Form von Spaltenauswahltransistoren.
Um weitere Einflüsse der Entlastungsschaltung 20 auf den Betrieb der Speicherschaltung 10 zu vermeiden, wird die Entlastungsschaltung an die Bitleitung 12 lediglich während der Zeit angeschlossen, in der der Zellenstrom durch das Widerstandsspeicherelement 14 den Programmierstrom, der durch die Programmierschaltung 13 angelegt wird, übersteigt.
In 6 ist eine zweite Ausführungsform der vorliegenden Erfindung dargestellt, wobei die Entlastungsschaltung 20 ausführlicher dargestellt ist. Die Entlastungsschaltung 20 umfasst einen Entlastungstransistor 21, der mit einem Entlastungspotenzial V_Bleed vorzugsweise dem Plattenpotenzial über einen ersten Anschluss verbunden ist und über einen zweiten Anschluss mit der Bitleitung 12 verbunden ist. Ein Gate-Anschluss des Entlastungstransistors 21 ist mit einer Steuerschaltung 22 verbunden, die den Entlastungstransistor 21 steuert, um das Entlastungspotenzial V_Bleed mit der Bitleitung 12 zu verbinden oder von dieser zu trennen. Anstelle des Plattenpotenzials kann jedes andere geeignete Potenzial verwendet werden, das die Potenzialänderung, die durch die schnelle Änderung des Widerstands des Widerstandsspeicherelementes 12 auf der Bitleitung 12 resultiert. Die Steuerschaltung 22 schließt den Entlastungstransistor 21 zu einem Zeitpunkt, wenn die Widerstandsänderung des Widerstandsspeicherelementes 12 auftritt und öffnet vorzugsweise den Entlastungstransistor 21, wenn der Zellenstrom durch das Widerstandsspeicherelement 14 den Programmierstrom, der von der Programmierschaltung 13 zur Verfügung gestellt wird, erreicht oder sich diesem angenähert hat.
Die Steuerschaltung 22 kann eine vorgegebene Zeitsteuerung zur Verfügung stellen, um den Entlastungstransistor 21 zu aktivieren oder zu deaktivieren oder kann den Entlastungstransistor 21 abhängig von elektrischen Zuständen in der Speicherschaltung 10 steuern.
In 7 ist eine dritte Ausführungsform der vorliegenden Erfindung dargestellt. Um die Entlastungsschaltung 20 zu einem bestimmten Zeitpunkt einzuschalten, kann ein Vergleicher 25 verwendet werden. Der Vergleicher 25 empfängt eine Referenzspannung V_Ref, die vorzugsweise auf die Programmierspannung mit einem ersten Eingang verbunden ist. Ein zweiter Eingang des Vergleichers 25 ist mit der Bitleitung 12 verbunden, um das Bitleitungspotenzial zu empfangen. Der Vergleicher 25 ist so gestaltet, dass er das Anlegen des Programmierpotenzials detektiert, wobei der Vergleicher 25 den Entlastungstransistor 21 schließt, um einen zusätzlichen Strom an der Bitleitung 12 anzulegen, solange das Potenzial der Bitleitung 12 noch nicht das Programmierpotenzial erreicht hat. Die Referenzspannung V_Ref kann so eingestellt sein, dass der Entlastungstransistor 21 geschlossen wird, wenn das Bitleitungspotenzial das Programmierpotential um mehr als eine Schwellspannung überschreitet und bleibt geschlossen, bis das Bitleitungspotenzial sich an einen Wert dem Programmierpotenzial angenähert hat, bei dem das Bitleitungspotential nur noch lediglich um die Schwellspannung von dem Programmierpotential abweicht. Dadurch kann die Zeitdauer, während der das Entlastungspotenzial an der Bitleitung angelegt ist, erhöht werden.
Anstelle oder zusätzlich zu dem Vergleicher 25 kann ein Gradientendetektor (nicht gezeigt) vorgesehen sein, der die Steigung (Gradienten) der Änderung des Bitleitungspotentials detektiert und den Entlastungstransistor 21 ansteuert, so dass dieser geschlossen wird, wenn die Steigung der Änderung des Bitleitungspotentials einen Steigungsschwellwert übersteigt. In jeder Ausführungsform kann der Entlastungstransis tor 21 geöffnet werden (durch den Gradientendetektor oder dergleichen), so dass dieser nach einer bestimmten Zeit geöffnet wird. Die bestimmte Zeit kann von mindestens einem der folgenden Parameter abhängen: Programmierpotential, Widerstandsänderung, Programmierstrom, Differenz zwischen Programmierpotential und Bitleitungspotential, die Bitleitungskapazität, und der Bitleitungswiderstand.
Um weitere Einflüsse der Entlastungsschaltung 20 auf den Betrieb der Speicherschaltung 10 zu vermeiden, kann die Entlastungsschaltung mit der Bitleitung 12 lediglich während der Zeit verbunden werden, während der der Zellenstrom durch das Widerstandsspeicherelement 14 den Programmierstrom, der durch die Programmierschaltung 13 angelegt ist, übersteigt.
In 8 ist eine weitere Option, eine Entlastungsschaltung 20 zu realisieren, dargestellt, wobei ein Dummy-Widerstandsspeicherelement verwendet wird, das in Reihe mit einem weiteren Entlastungstransistor 31 geschaltet ist. Das Dummy-Widerstandsspeicherelement 30 ist mit einem ersten Anschluss mit dem Plattenpotenzial PL und mit einem zweiten Anschluss mit einem ersten Anschluss des weiteren Entlastungstransistors 31 verbunden. Ein zweiter Anschluss des Entlastungstransistors 31 ist mit der Bitleitung 12 verbunden. Ein Gate-Anschluss des weiteren Entlastungstransistors 31 ist über eine Dummy-Wortleitung 32 mit einer Steuerschaltung 35 verbunden. Während des Programmierens der Widerstandsspeicherzelle 11 aktiviert das Aktivierungssignal auf der Wortleitung 16 (das durch eine nicht dargestellte Adressierungslogik zur Verfügung gestellt wird) den Auswahltransistor 15, um das Widerstandsspeicherelement 14 mit einer Bitleitung 12 zu verbinden. Im Wesentlichen gleichzeitig erzeugt die Steuerschaltung 35, die mit der Adressierungslogik verbunden ist, ein Dummy-Aktivierungssignal DWL auf der Dummy-Wortleitung 32, das den weiteren Entlastungstransistor 31 aktiviert, um das Dummy-Widerstandsspeicherelement 30 mit der Bitleitung 12 zu verbinden.
Das Verbinden wird so ausgeführt, dass die Programmierschaltung 13 das Widerstandsspeicherelement 14 programmiert und die Dummy-Widerstandsspeicherzelle 30 ihren Widerstandszustand annähernd gleichzeitig von dem Zustand des hohen Widerstandes zu dem Zustand des niedrigen Widerstandes ändern. Die Steuerschaltung 35 umfasst weiterhin eine Löschschaltung 36, die mit dem Dummy-Widerstandsspeicherelement 30 verbunden ist, um das Dummy-Widerstandsspeicherelement 30 zu löschen, nachdem es zum Programmieren eines Widerstandsspeicherelementes 14 verwendet worden ist, d.h. das Dummy-Widerstandsspeicherelement 30 wird wieder zu dem Zustand des hohen Widerstandes gebracht. Dadurch ist die Gesamtwiderstandsänderung der Widerstandsspeicherelemente 14, 30 beim Programmieren niedriger, so dass die Potenzialänderung auf der Bitleitung (d.h. das Umladen) niedriger ausfällt, verglichen mit den zuvor beschriebenen Ausführungsformen. Der resultierende Effekt besteht darin, dass die Kapazität der Bitleitung sowohl durch den Zellenstrom als auch durch den Strom durch das Dummy-Widerstandsspeicherelement 30 der Entlastungsschaltung 20 umgeladen wird. Dies führt zu einer verringerten Umladezeit der Kapazität der Bitleitung und infolge zu einer Verringerung der Zeit, während der die hohe Stromspitze durch das Widerstandsspeicherelement fließt.
Um den Umladeeffekt während der Verwendung des Dummy-Widerstandsspeicherelementes 30 zu verbessern, können mehrere Dummy-Widerstandsspeicherelemente 30 verwendet werden, die mit der Bitleitung über einen einzigen weiteren Entlastungstransistor 31 verbunden sind.
In 9 ist ein Zellenstrom-Zeit-Diagramm dargestellt, das den Effekt der Verwendung einer Entlastungsschaltung gemäß einer der zuvor beschriebenen Ausführungsformen zeigt. Da das Umladen der Bitleitung durch einen zusätzlichen Strom unterstützt wird, der durch die Entlastungsschaltung zur Verfügung gestellt wird, wird die Dauer der Stromspitze durch das Wi derstandsspeicherelement 14 reduziert, so dass der Programmierstrom schneller erreicht wird. Verglichen zu dem Zellenstrom-Zeit-Diagramm der 4 ist die Zeitdauer, während der der hohe Zellenstrom durch das Widerstandsspeicherelement 14 fließt, auf eine Zeitdauer von ungefähr 26 ns reduziert.

Claims

Speicherschaltung (10) umfassend: – ein Widerstandsspeicherelement (14), das mit einem ersten Anschluss mit einem Plattenpotenzial verbunden ist, – eine Bitleitung (12), die mit einem zweiten Anschluss des Widerstandsspeicherelements (14) verbindbar ist, – eine Programmierschaltung, die gestaltet ist, um den Widerstand des Widerstandsspeicherelementes (14) zu ändern; – eine Entlastungsschaltung (20), die gestaltet ist, um einen Entlastungsstrom auf oder von der Bitleitung (12) zur Verfügung zu stellen, um eine durch eine Änderung des Widerstandes des Widerstandsspeicherelements (14) hervorgerufene Umladung der Bitleitung (12) zu unterstützen.
Speicherschaltung (10) gemäß Anspruch 1, wobei die Programmierschaltung ein Programmiersignal über die Bitleitung (12), an das Widerstandsspeicherelement (14) anlegt, um das Widerstandsspeicherelement (14) in einen Zustand mit niedrigem Widerstand zu bringen.
Speicherschaltung (10) nach Anspruch 1 oder 2, wobei die Entlastungsschaltung (20) eine Steuerschaltung (22) aufweist, die den Entlastungsstrom während einer bestimmten Zeitdauer anlegt.
Speicherschaltung (10) gemäß Anspruch 3, wobei das Programmiersignal eine Programmierspannung und/oder einen Programmierstrom enthält.
Speicherschaltung (10) nach Anspruch 4, wobei die Entlastungsschaltung so vorgesehen ist, dass die Zeitdauer beginnt, wenn nach dem Anlegen der Programmierspannung an das Widerstandsspeicherelement (14) über die Bitleitung (12) ein Gradient der Spannung zwischen dem Bitleitungspotenzial und dem Plattenpotenzial einen Schwellwert übersteigt.
Speicherschaltung (10) nach Anspruch 4, wobei die Entlastungsschaltung so vorgesehen ist, dass die Zeitdauer beginnt, wenn nach dem Anlegen der Programmierspannung an das Widerstandsspeicherelement (14) über die Bitleitung (12) eine Differenz zwischen der Programmierspannung und dem Bitleitungspotenzial eine Schwelle übersteigt.
Speicherschaltung (10) nach einem der Ansprüche 3 bis 6, wobei die Steuerschaltung (22) der Entlastungsschaltung (20) die Zeitdauer nach einer bestimmten Zeit beendet.
Speicherschaltung (10) nach Anspruch 7, wobei die bestimmte Zeit abhängig von mindestens einem der folgenden Parameter bestimmt ist: – die Programmierspannung, die an das Widerstandsspeicherelement (14) während des Programmierens angelegt ist; – dem Widerstandsänderungsgradienten während des Anlegens des Programmierstromes; – die Differenz zwischen der Programmierspannung und dem Bitleitungspotenzial; – der Kapazität der Bitleitung (12); und – der Widerstand der Bitleitung (12).
Speicherschaltung (10) gemäß einem der Ansprüche 4 bis 8, wobei die Entlastungsschaltung (20) einen Schalter (21) umfasst, um ein Entlastungspotenzial mit der Bitleitung abhängig von einem Entlastungssignal zu verbinden.
Speicherschaltung (10) nach Anspruch 9, wobei die Entlastungsschaltung einen Vergleicher (25) umfasst, um eine Spannungsänderung zwischen einem Referenzpotenzial und der Bitleitung (12) zu detektieren, die von der Programmierspannung abhängt und die durch die Änderung des Widerstands des Widerstandsspeicherelementes (14) resultiert und um das Entlastungssignal abhängig von der Spannungsänderung zu erzeugen.
Speicherschaltung (10) nach Anspruch 10, wobei die Entlastungsschaltung (20) weiterhin einen weiteren Schalter umfasst, der in Reihe mit dem Schalter (21) angeordnet ist, und der während einer vorbestimmten Zeitdauer geschlossen ist.
Speicherschaltung (10) nach einem der Ansprüche 1 bis 11, wobei ein Auswahltransistor (15) angeordnet ist, um das Widerstandsspeicherelement (14) mit der Bitleitung (12) abhängig von einem Aktivierungssignal wahlweise zu verbinden.
Speicherschaltung (10) nach einem der Ansprüche 1 bis 4, wobei der Entlastungsschaltkreis (20) ein Dummy-Widerstandsspeicherelement (30) aufweist, wobei ein erster Anschluss des Dummy-Widerstandsspeicherelementes (30) mit einem Entlastungspotenzial verbunden ist und das mit der Bitleitung (12) über einen zweiten Anschluss des Dummy-Widerstandsspeicherelementes (30) verbindbar ist.
Speicherschaltung (10) gemäß Anspruch 13, wobei das Dummy-Widerstandsspeicherelement (30) ähnlich zu dem Widerstandsspeicherelement (14) ausgebildet ist.
Speicherschaltung (10) gemäß Anspruch 13 oder 14, wobei die Entlastungsschaltung weiterhin einen Entlastungstransistor umfasst, um wahlweise das Dummy-Widerstandsspeicherelement mit der Bitleitung zu verbinden.
Speicherschaltung (10) gemäß Anspruch 15, wobei ein Auswahltransistor (15) angeordnet ist, um wahlweise das Widerstandsspeicherelement (14) mit der Bitleitung (12) abhängig von einem Aktivierungssignal zu verbinden.
Speicherschaltung (10) gemäß Anspruch 16, wobei die Entlastungsschaltung (20) eine Steuerschaltung (22) umfasst, um den Entlastungstransistor (21) gleichzeitig mit der Aktivierung des Auswahltransistors (15) zu aktivieren, so dass das Dummy-Widerstandsspeicherelement (30) mit der Bitleitung (12) verbunden wird, wenn die Programmierschaltung den Widerstand des Widerstandsspeicherelements (14) ändert.
Speicherschaltung (10) gemäß Anspruch 17, wobei die Steuerschaltung einen Löschschaltkreis umfasst, der ausgebildet ist, um das Dummy-Widerstandsspeicherelement (30) auf einen Zustand eines hohen Widerstandes zu löschen, nachdem das Widerstandsspeicherelement (14) programmiert worden ist.
Verfahren zum Betreiben einer Speicherschaltung (10) umfassend: – ein Widerstandsspeicherelement (14), das mit einem ersten Anschluss mit einem Plattenpotenzial verbunden ist, und – eine Bitleitung (12), die mit einem zweiten Anschluss des Widerstandsspeicherelements verbindbar ist, wobei das Verfahren folgende Schritte aufweist: – Anlegen eines Programmiersignals an das Widerstandsspeicherelement (14), um seinen Widerstand zu ändern; – Bereitstellen eines Entlastungsstromes auf die oder von der Bitleitung (12), so dass eine durch eine Änderung des Widerstandes des Widerstandsspeicherelements (14) hervorgerufene Umladung der Bitleitung (12) unterstützt wird.
Verfahren nach Anspruch 19, wobei das Programmiersignal eine Programmierspannung und/oder einen Programmierstrom enthält.
Verfahren nach Anspruch 19 oder 20, wobei der Entlastungsstrom während einer bestimmten Zeitdauer angelegt wird.
Speicherschaltung nach Anspruch 21, wobei die Zeitdauer beginnt, wenn nach dem Anlegen der Programmierspannung an das Widerstandsspeicherelement (14) über die Bitleitung (12) ein Gradient der Spannung zwischen einem Bitleitungspotenzial und dem Plattenpotenzial einen Schwellwert übersteigt.
Verfahren nach Anspruch 21, wobei die Zeitdauer beginnt, wenn nach dem Anlegen der Programmierspannung an das Widerstandsspeicherelement (14) über die Bitleitung (12) eine Differenz zwischen der Programmierspannung und einem Bitleitungspotenzial eine Schwelle übersteigt.
Verfahren nach einem der Ansprüche 21 bis 23, wobei die Zeitdauer nach einer bestimmten Zeit endet.
Verfahren nach Anspruch 24, wobei die bestimmte Zeit abhängig von mindestens einem der folgenden Parameter bestimmt ist: – die Programmierspannung, die an das Widerstandsspeicherelement (14) während des Programmierens angelegt ist; – dem Widerstandsänderungsgradienten während des Anlegens des Programmierstromes; – die Differenz zwischen der Programmierspannung und dem Bitleitungspotenzial; – der Kapazität der Bitleitung (12); und – der Widerstand der Bitleitung (12).