DE102005003025A1 - PMC-Speicherschaltung sowie Verfahren zum Speichern eines Datums in einer PMC-Speicherschaltung - Google Patents

PMC-Speicherschaltung sowie Verfahren zum Speichern eines Datums in einer PMC-Speicherschaltung Download PDF

Info

Publication number
DE102005003025A1
DE102005003025A1 DE102005003025A DE102005003025A DE102005003025A1 DE 102005003025 A1 DE102005003025 A1 DE 102005003025A1 DE 102005003025 A DE102005003025 A DE 102005003025A DE 102005003025 A DE102005003025 A DE 102005003025A DE 102005003025 A1 DE102005003025 A1 DE 102005003025A1
Authority
DE
Germany
Prior art keywords
pmc
voltage
state
memory cell
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102005003025A
Other languages
English (en)
Other versions
DE102005003025B4 (de
Inventor
Ralf Dr. Symanczyk
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Adesto Technologies Corp
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005003025A priority Critical patent/DE102005003025B4/de
Priority to US11/337,940 priority patent/US7257014B2/en
Publication of DE102005003025A1 publication Critical patent/DE102005003025A1/de
Application granted granted Critical
Publication of DE102005003025B4 publication Critical patent/DE102005003025B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009RRAM elements whose operation depends upon chemical change
    • G11C13/0011RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0069Writing or programming circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0069Writing or programming circuits or methods
    • G11C2013/009Write using potential difference applied between cell electrodes

Abstract

Die Erfindung betrifft eine PMC-Speicherschaltung, umfassend: eine PMC-Speicherzelle, die ein PMC-Bauelement aufweist, wobei das PMC-Bauelement einen Festkörperelektrolyten mit permanent eingebrachten Fehlstellen aufweist, so dass das PMC-Bauelement eine Hysterese hinsichtlich seiner U-I-Kennlinie mit einem oberen und einem unteren Stromwerte-Zweig aufweist, und DOLLAR A eine Datenhalteeinheit, die zum Speichern eines zu speichernden Zustandes an das PMC-Bauelement eine Mittenspannung oder Speicherspannung anlegt, bei der das PMC-Bauelement zum Speichern eines ersten Zustandes entweder im oberen Stromwerte-Zweig oder zum Speichern eines zweiten Zustandes im unteren Stromwerte-Zweig der Hysterese betrieben wird.

Description

  • Die Erfindung betrifft eine PMC-Speicherschaltung mit einem PMC-Bauelement sowie ein Verfahren zum Speichern eines Datums in einer PMC-Speicherschaltung.
  • Speicherschaltungen mit Speicherzellen auf Basis eines Festkörperelektrolytmaterials sind allgemein als PMC (programmable metalization cell) oder CBRAM (Conductive Bridging RAM) bekannt. Ein dafür verwendetes PMC-Bauelement weist einen Festkörperelektrolyten auf, in den abhängig von einem beim Beschreiben anzulegenden elektrischen Feld ein niederohmiger leitfähiger Pfad ausgebildet oder zurückgebildet wird. Dadurch kann ein Zustand des PMC-Bauelements durch Einstellen eines hochohmigen oder niederohmigen Zustands eingestellt werden. Den beiden Widerstandswerten kann jeweils ein logischer Zustand zugeordnet werden und so eine PMC-Speicherschaltung gebildet werden.
  • Das Beschreiben einer mit einem PMC-Bauelement gebildeten PMC-Speicherzelle erfolgt mit bipolaren Spannungspulsen, wobei eine positive Spannung an der Anode ein Schreiben (Ausbilden eines leitfähigen Pfades) und eine negative Spannung an der Anode ein Löschen (Zurückbilden des leitfähigen Pfades) bewirkt.
  • Es ist Aufgabe der vorliegenden Erfindung, eine PMC-Speicherschaltung zur Verfügung zu stellen, die ein PMC-Bauelement aufweist, und die auf einem neuartigen Datenspeicherprinzip für PMC-Bauelemente beruht.
  • Diese Aufgabe wird durch die PMC-Speicherschaltung nach Anspruch 1 sowie durch das Verfahren zum Speichern eines Datums nach Anspruch 4 gelöst.
  • Weitere vorteilhafte Ausgestaltungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
  • Gemäß einem ersten Aspekt der vorliegenden Erfindung ist eine PMC-Speicherschaltung mit einer PMC-Speicherzelle, die ein PMC-Bauelement aufweist, vorgesehen. Das PMC-Bauelement umfasst einen Festkörperelektrolyten mit permanent eingebrachten Störstellen, so dass das PMC-Bauelement eine Hysterese hinsichtlich seiner I-U-Kennlinie mit einem oberen und einem unteren Stromwertezweig aufweist. Es ist ferner eine Datenhalteeinheit vorgesehen, die zum Speichern eines zu speichernden Zustands an das PMC-Bauelement eine Speicherspannung anlegt, bei der das PMC-Bauelement zum Speichern eines ersten Zustandes entweder im oberen Stromwertezweig oder zum Speichern eines zweiten Zustands im unteren Stromwertezweig der Hysterese betrieben wird.
  • Bei elektrischem Betrieb der Speicherzelle bewirken die Fehlstellen, dass das PMC-Bauelement eine Hysterese in der Strom-Spannung-Kennlinie innerhalb eines Kennlinienquadranten aufweist. Diese Hysterese wird erfindungsgemäß dazu genutzt, zwei Zustände zu speichern, indem eine Datenhalteeinheit vorgesehen ist, die an das PMC-Bauelement eine Speicherspannung anlegt, bei der das Bauelement zum Speichern eines ersten Zustandes entweder im oberen Stromwertezweig oder zum Speichern eines zweiten Zustands im unteren Stromwertezweig der Hysterese betrieben wird.
  • Mit der erfindungsgemäßen PMC-Speicherschaltung wird ein neuartiges Konzept realisiert, eine Speicherschaltung auf Grundlage eines PMC-Bauelements aufzubauen. Anstelle des in der Einleitung beschriebenen Konzeptes, die zu speichernden Daten durch Bildung oder Entfernen eines metallischen Pfades innerhalb des PMC-Bauelemente zu speichern, wird statt dessen das PMC-Bauelement mit permanent eingebrachten Fehlstellen oder Defekten im Festkörperelektrolyten vorgesehen. Das Speicherkonzept beruht erfindungsgemäß auf einem lokalen Verschieben von ionischen Anteilen im Festkörperelektrolyten, insbesondere im Bereich dieser Fehlstellen unter dem Einfluss elektrischer Felder. Ein Vorteil der Verwendung einer solchen Speicheranordnung besteht darin, dass die zum Ausbilden und Entfernen eines metallischen Pfades notwenigen höheren elektrischen Ströme bzw. Ladungsmengen nicht notwendig sind, da das Speichern eines Zustandes lediglich durch Verfahren des Betriebspunktes des PMC-Bauelements auf der Hysterese-Kennlinie zwischen dem oberen und unteren Stromwertezweig erfolgt. Ein weiterer Vorteil ist dadurch gegeben, dass sich die Hysterese auf einen Kennlinienquadranten beschränkt und somit im Gegensatz zum bereits bekannten Konzept einen unipolaren elektrischen Betrieb der Speicherzelle ermöglicht.
  • Es kann eine Schreibeinheit vorgesehen sein, die den ersten Zustand in die PMC-Speicherzelle schreibt, indem die Schreibeinheit an das PMC-Bauelement eine erste Spannung, die gleich oder größer ist als eine erste Schwellspannung anlegt, und die den zweiten Zustand in die PMC-Speicherzelle schreibt, indem die Schreibeinheit an das PMC-Bauelement eine zweite Spannung, die gleich oder kleiner ist als eine zweite Schwellspannung, anlegt. Die Datenhalteeinheit ist so gestaltet, um anschließend nach dem Anlegen der ersten bzw. zweiten Spannung diese Spannung an dem PMC-Bauelement und auch das Speicherpotential zu ändern, so dass der geschriebene Zustand gespeichert wird. Die Schreibeinheit ermöglicht es, die Hysterese des PMC-Bauelements zu nutzen, und den zu speichernden Zustand durch Verfahren des Betriebspunktes auf der Hysterese-Kennlinie einzustellen.
  • Es kann weiterhin eine Ausleseeinheit vorgesehen sein, die eine Auswerteschaltung aufweist, um bei Anliegen der Speicherspannung abhängig von dem durch das PMC-Bauelemente fließenden Strom den ersten oder den zweiten Zustand zu detektieren und abhängig von dem detektierten Zustand ein Datum auszugeben.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung ist ein Verfahren zum Speichern eines Datums in eine PMC-Speicherschaltung vorgesehen, die eine PMC-Speicherzelle mit einem PMC-Bauelement umfasst, wobei das PMC-Bauelement einen Festkörperelektrolyten mit permanent eingebrachten Defekten aufweist, so dass das PMC-Bauelement hinsichtlich seiner I-U-Kennlinie eine Hysterese mit einem oberen und einem unteren Stromwertezweig aufweist. Zum Halten eines zu speichernden Zustands in der PMC-Speicherzelle wird eine Speicherspannung angelegt, bei der das PMC-Bauelement entweder gemäß dem ersten Zustand im oberen Stromwertezweig der Hysterese oder gemäß dem zweiten Zustand im unteren Stromwertezweit der Hysterese betrieben wird.
  • Das erfindungsgemäße Speicherverfahren hat den Vorteil, eine PMC-Speicherzelle zum Speichern eines Datums zu verwenden, ohne dass die innere Struktur des PMC-Bauelementes durch einen die Materialzusammensetzung ändernden Programmierschritt geändert werden muss, das heißt, dass keine metallischen Pfade ausgebildet bzw. zurückgebildet werden müssen, um das Da tum zu speichern. Stattdessen ist das Datum speicherbar, indem eine festgelegte Speicherspannung angelegt wird, die das PMC-Bauelement in einem vorbestimmten Betriebszustand hält, dem das gespeicherte Datum zuordbar ist.
  • Das Schreiben eines ersten Zustands in die PMC-Speicherzelle erfolgt, indem an das PMC-Bauelement eine erste Spannung, die gleich oder größer als eine erste Schwellspannung ist, angelegt wird, wobei ein zweiter Zustand in die PMC-Speicherzelle geschrieben wird, indem an das PMC-Bauelement eine zweite Spannung, die gleich oder kleiner als eine zweite Schwellspannung ist, angelegt wird, wobei anschließend nach dem Anlegen der ersten bzw. zweiten Spannung die Spannung an dem PMC-Bauelement auf die Speicherspannung geändert wird, um den geschriebenen Zustand zu halten.
  • Es kann weiterhin vorgesehen sein, dass zum Auslesen der PMC-Speicherzelle beim Anliegen der Speicherspannung abhängig von dem durch das PMC-Bauelement fließende Strom ein erster oder ein zweiter Zustand detektiert wird, wobei abhängig von dem detektierten Zustand des PMC-Bauelements ein Datum ausgegeben wird.
  • Bevorzugte Ausführungsformen der Erfindung werden nachfolgend anhand der beigefügten Zeichnungen näher erläutert. Es zeigen:
  • 1 ein Blockschaltbild einer erfindungsgemäßen PMC-Speicherschaltung gemäß einer bevorzugten Ausführungsform;
  • 2 zwei I-U-Kennlinien für ein PMC-Bauelement mit eingeprägten permanent eingebrachten Fehlstellen;
  • 3 ein Signal-Zeit-Diagramm zur Ansteuerung der PMC-Speicherzelle der PMC-Speicherschaltung der 1 zum Schreiben und Lesen eines Datums; und
  • 4 eine Querschnittsansicht einer PMC-Speicherzelle, wie sie beispielsweise in der Ausführungsform der 1 verwendet werden kann.
  • 1 zeigt eine erfindungsgemäße PMC-Speicherschaltung gemäß einer bevorzugten Ausführungsform. Die PMC-Speicherschaltung weist eine PMC-Speicherzelle 1 auf, die ein PMC-Bauelement 2 und einen Schalttransistor 3 umfasst. Das PMC-Bauelement 2 und der Schalttransistor 3 sind zwischen einem Spannungsanschluss SA und einer Bitleitung BL in Reihe geschaltet, wobei die Kathode des PMC-Bauelements mit dem Spannungsanschluss, die Anode des PMC-Bauelements 2 mit einem ersten Anschluss des Schalttransistors 3 und ein zweiter Anschluss des Schalttransistors 3 mit der Bitleitung BL in Verbindung stehen. Ein Steueranschluss des Schalttransistors 3 ist über eine Wortleitung WL ansteuerbar.
  • Der Spannungsanschluss, die Bitleitung und die Wortleitung WL sind mit einer Steuereinheit 4 verbunden, mit der die PMC-Speicherzelle 1 als Speicherschaltung betrieben werden kann. Die Steuereinheit 4 weist dazu eine Datenhalteeinheit 5, eine Schreibschaltung 6 und eine Ausleseeinheit 7 auf, um die PMC-Speicherzelle 1 auszulesen, zu beschreiben und das gespeicherte Datum zu halten.
  • Das PMC-Bauelement 2 ist im Wesentlichen als ein herkömmliches PMC-Bauelement mit einem Festkörperelektrolyten ausgebildet. Das PMC-Bauelement weist üblicherweise eine Anode mit einem Anodenmaterial Ag oder Cu und einem Festkörperelektro- lytmaterial, wie z.B. GeSe, GeS, AgSe und andere, auf. Von der Anode können je nach über dem Festkörperelektrolyten angelegten elektrischen Feld Metallanionen in den Festkörperelektrolyten hineinwandern, oder an der Anode können sich die durch das elektrische Feld aus dem Festkörperelektrolyten gedrängten Anionen sammeln. Das PMC-Bauelement 2 wird jedoch gegenüber den üblicherweise verwendeten herkömmlichen PMC-Bauelementen in geeigneter Weise vorbehandelt, um eine I-U-Kennlinie mit ausgeprägtem Hysterese-Verhalten und NDR-Kennlinienbereichen (NDR: negative differenzielle Widerstandscharakteristik) zu erreichen. Die Vorbehandlung des PMC-Bauelements erfolgt beispielsweise durch Anlegen von Spannungs- und/oder Stromimpulsen mit positivem Potential an dem Anodenanschluss des PMC-Bauelements. Dadurch entstehen in Abhängigkeit von der Stärke und Dauer der Impulse mehr oder weniger ausgeprägte und permanent bestandsfähige (d. h. im Wesentlichen nicht durch weitere Spannungs- und/oder Stromimpulse rückbildbare) Fehlstellen in der Matrix des Festkörperelektrolytenmaterials. Alternativ kann die gewünschte Konditionierung des PMC-Bauelementes durch thermische Vorbehandlung erfolgen (Hochtemperaturlagerung). Auch in diesem Fall entstehen in der Matrix Fehlstellen durch das Eindringen von Metallclustern aus dem Anodenmaterial. Die mit Metallclustern gefüllten Fehlstellen ändern den elektrischen Widerstand des Bauelementes von einem hochohmigen Ausgangszustand zu einem niederohmigen Grundzustand. Bei einer ausreichenden hohen elektrischen Feldstärke mit negativer Polung an der Anode werden die beweglichen ionischen Komponenten aus den Fehlstellen in Richtung der Elektroden verschoben. Der elektrische Widerstand des Bauelementes steigt nun wieder an.
  • Im spannungslosen Zustand werden die Fehlstellen erneut mit Metallclustern gefüllt. Auf diese Weise bildet sich eine I-U- Kennlinie mit Hysterese und eine negative differenzielle Widerstandcharakteristik in einem Spannungsbereich von 0 bis etwa 500 mV. Je nach Art und Weise wie die Vorbehandlung des PMC-Bauelements durchgeführt wird, d.h. beispielsweise abhängig von der Stärke und Dauer der Spannungs- und/oder Stromimpulse können die Kennlinienzweige der I-U-Hysteresekennline über einen weiten Bereich verschoben werden, und so die Stromwerte für jeden logischen Zustand über mehrere Zehnerpotenzen variieren.
  • In 2 sind zwei I-U-Kennlinien eines solchen modifizierten PMC-Bauelements bei positiver Polung an der Kathode des Elementes dargestellt. Man erkennt zwei Hysterese-Kennlinien für zwei verschiedene PCM-Bauelemente, die zuvor bei verschiedenen Stressbedingungen vorbehandelt wurden. Die durch rautenförmige Symbole markierte erste Hysteresekurve entspricht der I-U-Kennlinie eines PMC-Bauelements, das mit einem geringeren Stress vorbehandelt wurde als die durch die Quadrate gekennzeichnete zweite Hysteresekurve. Man erkennt, dass je höher der Stress bei der Vorbehandlung des PMC-Bauelements ist, desto ausgeprägter ist die Hysterese der I-U-Kennlinie. Die Stressbedingungen entsprechen der Stromamplitude und der Pulsdauer bzw. deren Anzahl oder der absoluten Temperatur und Dauer bei thermischer Konditionierung, mit denen das PMC-Bauelement vorbehandelt wird. Die Hysterese der I-U-Kennlinie bildet sich zwischen einer ersten oberen Schwellspannung und einer zweiten unteren Schwellspannung aus, d.h. an den jeweiligen Verzweigungspunkten der Kennlinienzweige. In der gezeigten Messkurven entsprechen die Schwellspannungen ca. 0,45 V bzw. 0 V für das durch die erste Hysteresekurve beschriebene PMC-Bauelement und 0,55 V und 0,01 V für das durch die zweite Hysteresekurve beschriebene PMC-Bauelement.
  • Die in der Steuereinheit 4 enthaltene Datenhalteeinheit 5 dient dazu, ein zuvor in die PMC-Speicherzelle 1 geschriebenes Datum zu halten, indem das PMC-Bauelement 2 mit einer Speicherspannung beaufschlagt wird, die den Betriebspunkt des PMC-Bauelementes 2 je nach zu speicherndem Zustand auf den oberen oder den unteren Stromwertezweig der U-I-Kennlinie des PMC-Bauelementes 2 hält. Die Schreibeinheit 6 dient dazu, an dem PMC-Bauelement 2 eine erste Spannung, die gleich oder größer als die erste Schwellspannung oder eine zweite Spannung anzulegen, die gleich oder kleiner als die zweite Schwellspannung ist, je nach dem, ob ein Betriebspunkt auf dem oberen oder unteren Stromwertezweig der Hysterese-Kennlinie angenommen werden soll, um den zu speichernden Zustand durch ein nachfolgendes Anlegen der Speicherspannung zu halten. Beim Anlegen einer Spannung, die größer ist als die erste Schwellspannung, wird bei anschließendem Anlegen der Speicherspannung ein Betriebspunkt auf dem unteren Stromwertezweig und beim Anlegen einer Spannung, die kleiner ist als die untere zweite Schwellspannung ein Betriebspunkt auf dem oberen Stromwertezweig ausgewählt, wenn anschließend die Speicherspannung angelegt wird. Die Ausleseschaltung 7 misst im Wesentlichen den durch das PMC-Bauelement 2 fließenden Strom bei angelegter Speicherspannung.
  • Das Beschreiben und das Auslesen der PMC-Speicherzelle 1 ist mit dem Signal-Zeit-Diagramm der 3 beschrieben. Dort sind der Verlauf der Signale auf der Wortleitung WL, der Bitleitung BL und an dem Spannungsanschluss SA angegeben. Zum Schreiben eines Zustands der einer logischen „1" entspricht, der im gezeigten Beispiel einem Betriebspunkt auf dem oberen Stromwertezweig entspricht, wird zunächst eine Spannung an die Kathode des PMC-Bauelements 2 angelegt und die Wortlei tung aktiviert, so dass der Schalttransistor 3 durchschaltet und zwischen dem Spannungsanschluss SA und der Bitleitung BL eine Spannung, die gleich oder niedriger ist als die zweite niedrigere Schwellspannung, abfällt. Beim anschließenden Deaktivieren der Wortleitung und Einstellen einer Speicherspannung über den Spannungsanschluss fließt durch den gesperrten Schalttransistor 3 ein Unterschwellspannungsstrom, der ausreicht, um die Speicherspannung über das PMC-Bauelement 2 abfallen zu lassen, der das PMC-Bauelement 2 auf einem Betriebspunkt auf dem oberen Stromwertzweig der Hysterese-Kennlinie hält.
  • Zum Auslesen der zuvor geschriebenen gespeicherten logischen „1" wird erneut die Wortleitung aktiviert, so dass der Schalttransistor 3 durchgeschaltet wird, während die Speicherspannung an dem Spannungsanschluss SA anliegt. Die Bitleitung BL wird aufgeladen, da sich der Betriebspunkt des PMC-Bauelements 2 in dem oberen Stromwertezweig befindet, so dass ein Strom fließt, der die Kapazität der Bitleitung auflädt. Die Potentialänderung auf der Bitleitung BL kann durch die Ausleseeinheit 7 detektiert werden und dem logischen Zustand „1" zugeordnet werden. Als nächstes soll eine logische „0" in die PMC-Speicherzelle 1 geschrieben werden. Dies wird durchgeführt, indem durch die Steuereinheit 4, insbesondere durch die Schreibeinheit 6 an den Spannungsanschluss SA ein bestimmtes Potential angelegt wird und anschließend die Wortleitung WL aktiviert wird, um den Schalttransistor 3, durchzuschalten. Das bestimmte Potential ist so gewählt, dass eine Spannung gleich oder größer als die erste hohe Schwellspannung über dem PMC-Bauelement 2 anliegt, so dass bei einem Absenken der an dem PMC-Bauelement 2 anliegenden Spannung ein Betriebspunkt auf dem unteren Stromwertezweig eingenommen werden kann. Auch hier reicht der Unterschwellspannungsstrom des Schalttransistors 3 aus, den Betriebspunkt auf dem unteren Stromwertezweig auch bei gesperrtem Schalttransistor 3 zu halten.
  • Beim anschließend dargestellten Auslesevorgang fließt beim Aktivieren der Wortleitung WL bei einer anliegenden Speicherspannung an dem Spannungsanschluss durch das PMC-Bauelement 2 bei einer gespeicherten logischen „0" nur ein sehr geringer Strom. Daher wird die Bitleitung nicht oder nur während einer erheblichen Zeitdauer aufgeladen, so dass im Wesentlichen keine Potentialänderung auf der Bitleitung detektierbar ist. Das Erfolgen oder das Nichterfolgen einer Spannungsänderung auf der Bitleitung BL wird den entsprechenden logischen Zuständen zugeordnet und durch die Ausleseeinheit 7 zur Verfügung gestellt.
  • 4 zeigt eine Ausführungsform des Aufbaus einer PMC-Speicherzelle, wie sie bei der Ausführungsform der 3 verwendet werden kann. 4 zeigt eine Querschnittsdarstellung einer Feldeffekttransistorstruktur mit einem Source-Bereich 10 und einem Drain-Bereich 11, die in einem Substrat 12 angeordnet sind, wobei Source- und Drain-Bereich 10, 11 einen zu dem Substrat 12 unterschiedlichen Leitfähigkeitstyp aufweisen. In der 4 ist beispielhaft für die Bereiche 10, 11 der Typ n+ angegeben. Bereich 12 weist dann den Tpy p auf. Die Leitfähigkeitstypen können auch zwischen den Bereichen 10, 11 und 12 getauscht werden. In einem Abstand zwischen Source- und Drain-Bereich 10, 11 befindet sich eine Kanalregion 13, über der ein Gate-Oxid 14 angeordnet ist, das mit einer Wortleitungsstruktur 15 versehen ist. Abhängig von dem Potential an der Wortleitungsstruktur wird ein leitfähiger Kanal zwischen dem Source- und Drain-Bereich 10, 11 ausgebildet oder nicht. Der Drain-Bereich 11 ist mit einem PMC- Element versehen, das eine Anodenschicht 16 aufweist, die beispielsweise Kupfer oder Silber enthalten kann. Auf der Anodenschicht 16 ist eine Schicht aus einem geeigneten Festkörperelektrolyten 17, aufgebracht, auf dem sich wiederum eine Kathodenschicht 18 befindet, die dem Spannungsanschluss SA entspricht.
  • 1
    PMC-Speicherzelle
    2
    PMC-Bauelement
    3
    Schalttransistor
    4
    Steuereinheit
    5
    Datenhalteeinheit
    6
    Schreibeinheit
    7
    Ausleseeinheit
    WL
    Wortleitung
    BL
    Bitleitung
    10
    Source-Bereich
    11
    Drain-Bereich
    12
    Substrat
    13
    Kanalbereich
    14
    Gate-Bereich
    15
    Wortleitungsbereich
    16
    Anodenschicht
    17
    Festkörperelektrolyt
    18
    Kathodenschicht

Claims (6)

  1. PMC-Speicherschaltung umfassend: eine PMC-Speicherzelle (1), die ein PMC-Bauelement (2) aufweist, wobei das PMC-Bauelement (2) einen Festkörperelektrolyten mit permanent eingebrachten Fehlstellen aufweist, so dass das PMC-Bauelement (2) eine Hysterese hinsichtlich seiner I-U-Kennlinie mit einem oberen und einem unteren Stromwerte-Zweig aufweist, und eine Datenhalteeinheit (5), die zum Halten eines zu speichernden Zustands an das PMC-Bauelement (2) eine Speicherspannung anlegt, bei der das PMC-Bauelement (2) zum Speichern eines ersten Zustandes entweder im oberen Stromwerte-Zweig oder zum Speichern eines zweiten Zustandes im unteren Stromwerte-Zweig der Hysterese betrieben wird.
  2. PMC-Speicherschaltung nach Anspruch 1, wobei eine Schreibeinheit (6) vorgesehen ist, die den ersten Zustand in die PMC-Speicherzelle (1) schreibt, indem die Schreibeinheit an das PMC-Bauelement eine erste Spannung gleich oder größer als eine erste Schwellspannung anlegt, und die den zweiten Zustand in die PMC-Speicherzelle schreibt, indem die Schreibeinheit (6) an das PMC-Bauelement eine zweite Spannung gleich oder kleiner als eine zweite Schwellspannung anlegt, wobei die Datenhalteeinheit (5) anschließend nach dem Anlegen der ersten bzw. zweiten Spannung die Spannung an dem PMC-Bauelement (2) auf die Speicherspannung ändert, um den geschriebenen Zustand zu speichern.
  3. PMC-Speicherschaltung nach Anspruch 1 oder 2, wobei eine Ausleseeinheit (7) vorgesehen ist, die eine Auswerteschaltung aufweist, um bei Anliegen der Mittenspannung den durch das PMC-Bauelement fließende Strom zu messen, dem gemessenen Stromwert den ersten oder den zweiten Zustand zuordnet, und abhängig von dem zugeordneten Zustand ein Datum ausgibt.
  4. Verfahren zum Speichern eines Datum in einer PMC-Speicherschaltung, die eine PMC-Speicherzelle umfasst, die ein PMC-Bauelement (2) aufweist, wobei das PMC-Bauelement (2) einen Festkörperelektrolyten mit permanent eingebrachten Fehlstellen aufweist, so dass das PMC-Bauelement (2) hinsichtlich seiner U-I-Kennlinie eine Hysterese mit einem oberen und einem unteren Stromwerte-Zweig aufweist, wobei zum Speichern eines zu speichernden Zustands in der PMC-Speicherzelle eine Mittenspannung angelegt wird, bei der das PMC-Bauelement entweder gemäß dem ersten Zustand im oberen Stromwerte-Zweig der Hysterese oder gemäß dem zweiten Zustand im unteren Stromwerte-Zweig der Hysterese betrieben wird.
  5. Verfahren nach Anspruch 4, wobei ein erster Zustand in die PMC-Speicherzelle (1) geschrieben wird, indem an die PMC-Speicherschaltung eine erste Spannung ist, die gleich oder größer als eine erste Schwellspannung angelegt wird, oder ein zweiter Zustand in die PMC-Speicherzelle geschrieben wird, indem an die PMC-Speicherschaltung eine zweite Spannung angelegt wird, die gleich oder kleiner als eine zweite Schwellspannung angelegt wird, wobei anschließend nach dem Anlegen der ersten bzw. zweiten Spannung die Spannung an dem PMC-Bauelement auf das Mittenpotential geändert wird, um den geschriebenen Zustand zu speichern.
  6. Verfahren nach Anspruch 5 oder 6, wobei zum Auslesen der PMC-Speicherzelle bei Anliegen der Mittenspannung der durch das PMC-Bauelement (2) fließende Strom gemessen wird, wobei dem gemessenen Stromwert ein erster oder zweiter Zustand zugeordnet wird, wobei abhängig von dem Zustand des PMC-Bauelements (2) ein Datum ausgegeben wird.
DE102005003025A 2005-01-22 2005-01-22 PMC-Speicherschaltung sowie Verfahren zum Speichern eines Datums in einer PMC-Speicherschaltung Expired - Fee Related DE102005003025B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102005003025A DE102005003025B4 (de) 2005-01-22 2005-01-22 PMC-Speicherschaltung sowie Verfahren zum Speichern eines Datums in einer PMC-Speicherschaltung
US11/337,940 US7257014B2 (en) 2005-01-22 2006-01-23 PMC memory circuit and method for storing a datum in a PMC memory circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005003025A DE102005003025B4 (de) 2005-01-22 2005-01-22 PMC-Speicherschaltung sowie Verfahren zum Speichern eines Datums in einer PMC-Speicherschaltung

Publications (2)

Publication Number Publication Date
DE102005003025A1 true DE102005003025A1 (de) 2006-08-03
DE102005003025B4 DE102005003025B4 (de) 2013-10-31

Family

ID=36686296

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005003025A Expired - Fee Related DE102005003025B4 (de) 2005-01-22 2005-01-22 PMC-Speicherschaltung sowie Verfahren zum Speichern eines Datums in einer PMC-Speicherschaltung

Country Status (2)

Country Link
US (1) US7257014B2 (de)
DE (1) DE102005003025B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007034164A1 (de) * 2007-04-16 2008-10-23 Qimonda Ag Integrierte Schaltung, Verfahren zum Betreiben einer integrierten Schaltung, Verfahren zum Herstellen einer integrierten Schaltung, aktives Element, Speichermodul sowie Computersystem

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8077495B2 (en) * 2006-12-05 2011-12-13 Spansion Llc Method of programming, erasing and repairing a memory device
US8446752B2 (en) * 2008-10-30 2013-05-21 Seagate Technology Llc Programmable metallization cell switch and memory units containing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002082452A2 (en) * 2001-04-06 2002-10-17 Axon Technologies Corporation Microelectronic device, structure, and system, including a memory structure having a variable programmable property and method of forming the same
DE102004051152A1 (de) * 2004-10-20 2006-05-04 Infineon Technologies Ag NOR- und NAND-Speicheranordnung von resistiven Speicherelementen

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100334735C (zh) * 2002-04-30 2007-08-29 独立行政法人科学技术振兴机构 固体电解质开关元件及使用其的fpga、存储元件及其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002082452A2 (en) * 2001-04-06 2002-10-17 Axon Technologies Corporation Microelectronic device, structure, and system, including a memory structure having a variable programmable property and method of forming the same
DE102004051152A1 (de) * 2004-10-20 2006-05-04 Infineon Technologies Ag NOR- und NAND-Speicheranordnung von resistiven Speicherelementen

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007034164A1 (de) * 2007-04-16 2008-10-23 Qimonda Ag Integrierte Schaltung, Verfahren zum Betreiben einer integrierten Schaltung, Verfahren zum Herstellen einer integrierten Schaltung, aktives Element, Speichermodul sowie Computersystem

Also Published As

Publication number Publication date
DE102005003025B4 (de) 2013-10-31
US7257014B2 (en) 2007-08-14
US20060176725A1 (en) 2006-08-10

Similar Documents

Publication Publication Date Title
DE102004041330B3 (de) Speicherschaltung mit ein Widerstandsspeicherelement aufweisenden Speicherzellen
DE102004026003B3 (de) Resistive Speicherzellen-Anordnung
DE60312961T2 (de) Multi-level speicherzelle
DE102006038899A1 (de) Festkörperelektrolyt-Speicherzelle sowie Festkörperelektrolyt-Speicherzellenarray
EP2436011B1 (de) Speichereiement, stapelung, speichermatrix und verfahren zum betreiben
WO2005104134A1 (de) Verfahren und vorrichtung zur programmierung von cbram-speicherzellen
DE602004010744T2 (de) Aufzeichnungsverfahren zur Vermeidung von unnötigem Anlegen einer Spannung an ein Speicherelement
DE102004018715B3 (de) Speicherzelle zum Speichern einer Information, Speicherschaltung sowie Verfahren zum Herstellen einer Speicherzelle
DE102004047666B4 (de) Speicher mit Widerstandsspeicherzelle und Bewertungsschaltung
EP1686590A2 (de) Integrierter Halbleiterspeicher mit einer Anordnung nichtflüchtiger Speicherzellen und Verfahren
DE102004011431B4 (de) Verfahren zum Herstellen eines nicht flüchtigen Halbleiterspeichers
DE102004045219B4 (de) Anordnung und Verfahren zum Auslesen von Widerstandsspeicherzellen
DE102007001222A1 (de) Festkörperelektrolyt-Speichervorrichtung
DE2129687B2 (de) Digitale Speicherschaltung
DE102004018859B3 (de) Verwendung einer Speicherschaltung zum Bereitstellen einer Information für eine vorgegebene Zeitdauer
DE102004015928A1 (de) Schreib-/Lösch-Verfahren für resistiv schaltende Speicherbauelemente
DE102005003025B4 (de) PMC-Speicherschaltung sowie Verfahren zum Speichern eines Datums in einer PMC-Speicherschaltung
EP1835509A1 (de) Speicherzelle, Speicher mit einer Speicherzelle und Verfahren zum Einschreiben von Daten in eine Speicherzelle
DE2519323C3 (de) Statisches Drei-Transistoren-Speicherelement
DE2818783A1 (de) Datenspeicherzelle
DE102006046089B3 (de) Speicherelement und Verfahren zum Betreiben eines Speicherelementes
DE102005040557A1 (de) Integrierte Speicherschaltung mit einem resistiven Speicherelement sowie ein Verfahren zur Herstellung einer solchen Speicherschaltung
DE102009023153B4 (de) Speicherelement, Speichermatrix und Verfahren zum Betreiben
EP1881503A1 (de) Verfahren und Speicherschaltung zum Betreiben einer Widerstandsspeicherzelle
DE102007015281A1 (de) Resistiv schaltende Speicherzelle und Verfahren zum Betreiben einer resistiv schaltenden Speicherzelle

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: ADESTO TECHNOLOGIES CORPORATION, SUNNYVALE, US

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Effective date: 20110516

R082 Change of representative

Representative=s name: WILHELM & BECK, DE

R081 Change of applicant/patentee

Owner name: ADESTO TECHNOLOGIES CORPORATION, SUNNYVALE, US

Free format text: FORMER OWNER: ADESTO TECHNOLOGY CORP., INC., SUNNYVALE, CALIF., US

Effective date: 20121127

Owner name: ADESTO TECHNOLOGIES CORPORATION, US

Free format text: FORMER OWNER: ADESTO TECHNOLOGY CORP., INC., SUNNYVALE, US

Effective date: 20121127

Owner name: ADESTO TECHNOLOGIES CORP. INC., US

Free format text: FORMER OWNER: ADESTO TECHNOLOGY CORP., INC., SUNNYVALE, US

Effective date: 20121127

R082 Change of representative

Representative=s name: WILHELM & BECK, DE

Effective date: 20121127

R082 Change of representative

Representative=s name: WILHELM & BECK, DE

R081 Change of applicant/patentee

Owner name: ADESTO TECHNOLOGIES CORPORATION, SUNNYVALE, US

Free format text: FORMER OWNER: ADESTO TECHNOLOGIES CORP. INC., SUNNYVALE, CALIF., US

Effective date: 20130311

Owner name: ADESTO TECHNOLOGIES CORPORATION, US

Free format text: FORMER OWNER: ADESTO TECHNOLOGIES CORP. INC., SUNNYVALE, US

Effective date: 20130311

R082 Change of representative

Representative=s name: WILHELM & BECK, DE

Effective date: 20130311

R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20140201

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee