DE102004061327A1 - Vertikaler Bipolartransistor - Google Patents

Vertikaler Bipolartransistor Download PDF

Info

Publication number
DE102004061327A1
DE102004061327A1 DE102004061327A DE102004061327A DE102004061327A1 DE 102004061327 A1 DE102004061327 A1 DE 102004061327A1 DE 102004061327 A DE102004061327 A DE 102004061327A DE 102004061327 A DE102004061327 A DE 102004061327A DE 102004061327 A1 DE102004061327 A1 DE 102004061327A1
Authority
DE
Germany
Prior art keywords
section
base
bipolar transistor
region
semiconductor electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102004061327A
Other languages
English (en)
Inventor
Bernd Heinemann
Holger Dr. Rücker
Jürgen Drews
Steffen Marschmayer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IHP GmbH
Original Assignee
IHP GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IHP GmbH filed Critical IHP GmbH
Priority to DE102004061327A priority Critical patent/DE102004061327A1/de
Priority to US11/792,015 priority patent/US7880270B2/en
Priority to EP05825275A priority patent/EP1825504B1/de
Priority to AT05825275T priority patent/ATE551718T1/de
Priority to PCT/EP2005/056691 priority patent/WO2006061439A1/de
Publication of DE102004061327A1 publication Critical patent/DE102004061327A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

Vertikaler Bipolartransistor, mit einem Substrat (210; 300) aus Halbleitermaterial eines ersten Leitfähigkeitstyps und einem darin ausgebildeten Isolationsgebiet (212; 327), einer in einer Öffnung des Isolationsgebietes (212; 327) angeordneten ersten Halbleiterelektrode (220; 326) aus einkristallinem Halbleitermaterial eines zweiten Leitfähigkeitstyps, die entweder als Kollektor oder als Emitter ausgebildet ist und die einen ersten Höhenabschnitt und einen angrenzenden, in einer Höhenrichtung vom Substratinneren weiter entfernten zweiten Höhenabschnitt aufweist, wobei nur der erste Höhenabschnitt vom Isolationsgebiet in zur Höhenrichtung senkrecht stehenden lateralen Richtungen umschlossen ist, einer zweiten Halbleiterelektrode (260; 318) aus Halbleitermaterial des zweiten Leitfähigkeitstyps, die als der andere Typ Halbleiterelektrode, also als Emitter beziehungsweise alternativ als Kollektor, ausgebildet ist, einer Basis (230c; 314) aus einkristallinem Halbleitermaterial des ersten Leitfähigkeitstyps zwischen dem Kollektor und dem Emitter und einem Basisanschlussgebiet (233; 320), das einen einkristallinen Abschnitt (233a, 233b, 233c, 233d, 233e) aufweist, der in lateraler Richtung den, von der Basis aus gesehen, weiter zum Substratinneren liegenden zweiten Höhenabschnitt (230a) der ersten Halbleiterelektrode (220; 326) lateral umgibt und der mit seiner zum Substratinneren weisenden Unterseite unmittelbar auf dem Isolationsgebiet (211; 327) aufliegt und der nachfolgend ...

Description

  • Die Erfindung betrifft eine Bipolar-Halbleitervorrichtung, bestehend aus vertikalen Bipolartransistoren mit Emitter- Basis- und Kollektorgebiet, wobei das seitlich angeordnete Verbindungsgebiet zum Basiskontakt, im weiteren Basisanschlußgebiet genannt, mindestens teilweise kollektorseitig mittels dielektrischer Isolationsgebiete von anderen Halbleitergebieten getrennt ist und wenigstens ein Teil des auf Isolatorgebiet liegenden Basisanschlussgebietes aus einkristallinem Halbleitermaterial besteht. Weiterhin betrifft die Erfindung ein Verfahren zur Herstellung einer solchen Bipolar-Halbleitervorrichtung.
  • Die Leistungsfähigkeit von Bipolartransistoren (engl.: Bipolar Junction Transistor, BJT) auf Siliziumbasis ist im Hochgeschwindigkeitsbereich durch neuartige Bauelementekonstruktionen und Materialkomponenten sowie durch Strukturverkleinerung wesentlich verbessert worden.
  • Wesentliche Merkmale moderner vertikaler Hochgeschwindigkeits-Bipolartransistoren sind in K. Washio, „SiGe HBT and BiCMOS Technologies", IEDM, S. 113–116, 2003 beschrieben.
  • Bekannte Ausführungen enthalten hoch leitfähige Basis- und Kollektoranschlußgebiete, die den Ladungsträgerstrom vom inneren Transistorgebiet zu den entsprechenden Kontaktgebieten hin abführen. Um gleichzeitig eine geringe Kapazität des Basisanschlussgebietes zu den übrigen elektrischen Anschlüssen des Transistors zu gewährleisten, werden die Halbleitergebiete durch Isolatorgebiete mit geringer Dielektrizitätskonstante, z.B. durch Siliziumdioxid, voneinander getrennt. Als Herstellungsverfahren für dieses Konstruktionsmerkmal haben sich die sogenannte Doppel-Polysilizium-Technologie bzw. die Single-Polysilizium-Technologie mit differentieller Basis-Epitaxie etabliert.
  • Der dabei erreichte Stand der Technik erfordert jedoch für beide Varianten einen Kompromiss zwischen geringsten Zuleitungswiderständen auf der einen Seite und geringsten Kapazitäten bzw. guten Werten der funktionale Transistorausbeute auf der anderen Seite.
  • Dieser Zusammenhang wird für die Doppel-Polysilizium-Technologie anhand 1 verdeutlicht. 1 zeigt in einer Querschnittsansicht einen Bipolartransistor nach dem Stand der Technik, der in seinen wesentlichen Merkmalen dem Transistor der 1(a) aus der genannten Veröffentlichung von Washio entspricht. Ein Kollektorgebiet 20 grenzt nach unten an ein Substrat 10 und seitlich (lateral) an mit Siliziumdioxid (SiO2) ausgefüllte Vertiefungen 11 im Silizium, die auch Feldisolationsgebiete genannt werden. Dabei kommen in verschiedenen Ausführungsformen nach dem Stand der Technik entweder flache Feldisolationsgebiete in Form flacher Gräben (engl. Shallow Trench Isolation, STI), wie in 1 gezeigt, oder alternativ tiefere Gräben, so genannte Deep Trenches, zum Einsatz.
  • In vertikaler Richtung setzt sich das Kollektorgebiet 20 aus einem substratseitig gelegenen, hoch dotierten Kollektorbereich 21 und einem darüber liegenden, niedrig dotierten Kollektorbereich 23 zusammen. An das Kollektorgebiet schließen sich in lateraler Richtung unter den STI-Gebieten 11 Abschnitte 22 eines Kollektoranschlussgebietes an.
  • Über dem Kollektorgebiet 20 ist in einem Schichtstapel, der aus einer ersten Isolatorschicht 30, einer Polysiliziumschicht 31 und einer zweiten Isolatorschicht 32 besteht, ein Fenster 34 erzeugt. Durch selektive Ätzung der ersten Isolatorschicht 30 wird am seitlichen Rand des Fensters 34 ein über das erste Isolatorgebiet 30 seitlich hinausragender Abschnitt der Polysiliziumschicht 31 hergestellt. Die Stirnseiten der überhängenden Abschnitte der Polysiliziumschicht 31 sind mit Abtandshaltern, sogenannten Spacern 50 aus Isolatormaterial versehen.
  • Während eines selektiven Epitaxie-Schrittes zur Herstellung einer Basisschicht 40 wachsen zugleich Siliziumfronten von den freiliegenden Abschnitten der Polysiliziumschicht 31 und dem Kollektorgebiet 20 in vertikaler Richtung aufeinander zu und verschließen die Lücke zwischen der als Teil des Basisanschlussgebietes dienenden Polysiliziumschicht 31 und dem inneren Transistorgebiet.
  • Ein T-förmiges Emittergebiet 60 grenzt mit einem vertikalen Abschnitt, der dem vertikalen T-Balken entspricht, unten an die Basisschicht 40 und seitlich an die Spacer 50 an. Über der SiGe-Schicht ist eine Cap-Schicht abgeschieden, die im Herstellungsprozess eindiffundierende Dotanden aus dem Emitter aufnehmen kann und wenigstens einen Teil der Basis-Emitter-Raumladungszone aufnehmen kann. Die emitterseitige Grenze der Cap-Schicht ist durch eine Trennlinie im Emitter angedeutet. Dem horizontalen T-Balken entsprechende Abschnitte des Emitters 60 liegen seitwärts auf der zweiten Isolatorschicht 32 auf.
  • Ein weiteres typisches Merkmal dieser bekannten Transistorkonstruktion ist ein selektiv implantierter Kollektor- (SIC) Bereich 33 (englisch: selectively implanted collector, SIC), in welchem die Kollektordotierung lokal angehoben ist, um gleichzeitig die Kollektor-Basis-Transitzeit, die Basis-Kollektorkapazität und den Kollektorwiderstand in einer Weise zu minimieren, die gute Hochgeschwindigkeitseigenschaften des Transistors ermöglicht.
  • Betrachtet man die in 1 gezeigte Kollektoranordnung, existieren im Kollektorgebiet seitlich vom SIC-Bereich 33 schwächer dotierte Siliziumgebiete 23, die wegen ihres erhöhten elektrischen Widerstandes keinen merklichen Beitrag zum Transport des Kollektorstromes liefern, aber mindestens in einem Teil der überhängenden Abschnitte der Polysiliziumschicht 31 parasitäre Beiträge zur Basis-Kollektor-Kapazität verursachen.
  • Ohne Nachteile für andere Transistoreigenschaften könnte dieser parasitäre Kapazitätsanteil verkleinert werden, wenn es gelänge, das seitlich an den SIC-Bereich grenzende, niedrig dotierte Siliziumgebiet durch SiO2 zu ersetzen.
  • Denkbar wäre die Herstellung dieses Vorrichtungsmerkmales über eine Verringerung der Weite des inneren Kollektorgebietes, und zwar in der Art, dass sich die Öffnung der ersten Isolatorschicht 30 teilweise auch über die STI-Gebiete 11 erstreckt, indem die seitliche Begrenzung der ersten Isolatorschicht 30 über das Kollektorgebiet hinausragt.
  • Unter Verwendung der typischen Herstellungsprozesse für diese Transistorkonstruktion würde dieses Vorgehen jedoch zu nicht tolerierbar schädlichen Folgen für den Basiswiderstand führen, weil wegen des selektiven Wachstumsverhaltens während des Epitaxie-Schrittes nicht mehr die volle Breite der Lücke unter dem überhängenden Abschnitt der Polysiliziumschicht 31 mit Silizium gefüllt würde. Des weiteren besteht auch ein wesentlich erhöhtes Risiko dafür, dass Kristalldefekte in die aktive Transistorregion hineinragen und damit die funktionale Transistorausbeute beeinträchtigt wird.
  • 2 zeigt in einer Querschnittsansicht einen weiteren vertikalen Bipolartransistor nach dem Stand der Technik. Schematisch dargestellt ist ein Ausschnitt des inneren Transistorgebiets sowie der angrenzendem Basis- und Kollektoranschlussgebiete. Der Transistor der 2 weist eine Einfach-Polysilizium-Konstruktion mit differentiell abgeschiedener Basis auf. Wesentliche Merkmale der Kollektorkonstruktion stimmen mit denjenigen der Doppel-Polysilizium-Variante von 1 überein.
  • Ein Kollektor 120 wird nach unten hin von einem Substrat 110 und zu den Seiten hin von STI-Gebieten 111 eingeschlossen. Substratseitig hat der Kollektor 120 einen hochdotierten Abschnitt 121. Zur Oberfläche hin hat der Kollektor einen niedrig dotierten Abschnitt 123. Im Unterschied zur Doppel-Polysilizium-Konstruktion der 1, bei der die Abscheidung der Polysiliziumschicht 31 unabhängig von der der Basisschicht erfolgt, wird in der Einfach-Polysilizium-Variante während des differentiellen Epitaxieschrittes für die Basisherstellung auf den Feldisolationsgebieten polykristallines Halbleitermaterial 130 deponiert, welches als Teil des Basisanschlussgebietes benutzt werden kann.
  • Für die Fertigung der in 2 gezeigten Emitterkonstruktion 160 lassen sich die in der noch nicht veröffentlichten Patentanmeldung DE10358046.8 der vorliegenden Anmelderin beschriebenen Verfahren einsetzen.
  • Aus den weiter oben beschriebenen Gründen wird ebenso wie in der Doppel-Polysilizium-Variante ein SIC-Gebiet 133 verwendet. Auch die bekannten Einfach-Polysilizium-Transistorkonstruktionen zeigen typischerweise schwächer dotierte Siliziumgebiete in seitlicher Nachbarschaft zum SIC-Gebiet 133, die unerwünschte Kapazitätsbeiträge zwischen Basisanschluss- und Kollektorgebiet hervorrufen.
  • Allerdings würde die oben beschriebene Vorgehensweise zur Verringerung dieser parasitären Kapazität, bei der nämlich die laterale Ausdehnung des Kollektorgebietes bei festgehaltener Breite des Emitterfensters verkleinert würde, bei der Einfach-Polysilizium-Technologie nicht zwangsläufig eine Vergrößerung des Basiswiderstandes bewirken. Mit einer Verschiebung der STI-Gebiete 111 würde jedoch gleichzeitig die Grenze zwischen einem einkristallin auf dem Kollektorgebiet 120 aufgewachsenen Schichtstapel, bestehend aus Pufferschicht 140, Basisschicht 141 und Deckelschicht 142, und dem polykristallin auf dem STI-Gebiet abgeschiedenen Silizium in Richtung Emitter 160 verschoben. Damit würde sich auch die Front des aus dem Polysilizium 130 ausdiffundierenden Dotierstoffes in Richtung SIC-Gebiet 133 verschieben. Durch diese Vorgehensweise verkleinerte sich zwar die Fläche des horizontal verlaufenden Teils der Raumladungszone zwischen der Basisschicht 141 und dem Kollektorgebiet und folglich der dazugehörige Kapazitätbeitrag. Optimierte Anordnungen nach dem Stand der Technik werden aus diesem Vorgehen jeodch keinen Nutzen ziehen, weil einerseits die Gesamtkapazität durch die Zunahme anderer Komponenten der Basis-Kollektor-Kapazität wachsen oder weil andererseits die Gefahr für Kristalldefekte im inneren Transistorgebiet unzulässig ansteigen könnte. Der zuletzt genannte Nachteil ist insbesondere durch die Wachstumsrichtung der Kristallstörungen am Übergang vom einkristallinen zum polykristallinen Halbleitermaterial während der differentiellen Epitaxie sowie durch die indirekte Justage des Emitters zum Kollektorgebiet begründet.
  • Zusammenfassend wird zu der bisher geübten Kritik am Stand der Technik folgender erster Aspekt hervorgehoben: Sowohl in der Einfach- als auch in der Doppel-Polysilizium-Technologie gibt es konstruktionsbedingt keine nahe liegende Möglichkeit, die Basis-Kollektor-Kapazität durch Variation der Kollektorbreite weiter zu minimieren, ohne dass andere, für bestes Hochgeschwindigkeitsverhalten notwendige Eigenschaften erheblich beeinträchtigt werden.
  • Die in den 1 und 2 dargestellten bekannten Transistoranordnungen zeigen überdies einen zweiten kritikwürdigen Aspekt: Die auf Isolatorgebiet liegenden Teile des Basisanschlusses bestehen aus polykristallinem Material, wodurch Kontakt- und Zuleitungswiderstände im Vergleich zu Werten für einkristallines Material spürbar vergrößert sind.
    •
  • Das der Erfindung zugrunde liegende technische Problem ist es daher, eine Halbleitervorrichtung für vertikale Bipolartransistoren anzugeben, bei der verbesserte Eigenschaften für Hochgeschwindigkeitsanwendungen erzielt werden.
  • Ein weiteres, der Erfindung zugrunde liegendes technisches Problem ist es, ein Verfahren zur Herstellung einer Bipolar-Halbleitervorrichtung anzugeben, mit dem die beschriebenen Nachteile bekannter Verfahren insbesondere im Hinblick auf parasitäre Kapazitäten und Widerstände vermieden werden können.
  • Diese Aufgaben werden gelöst durch einen vertikalen Bipolartransistor gemäß Anspruch 1, mit einem Substrat aus Halbleitermaterial eines ersten Leitfähigkeitstyps und einem darin ausgebildeten Isolationsgebiet,
    • – einer in einer Öffnung des Isolationsgebietes angeordneten ersten Halbleiterelektrode aus einkristallinem Halbleitermaterial eines zweiten Leitfähigkeitstyps, die entweder als Kollektor oder als Emitter ausgebildet ist, und die einen ersten Höhenabschnitt aufweist, der vom Isolationsgebiet in zu einer Höhenrichtung senkrecht stehenden lateralen Richtungen umschlossen ist und einen angrenzenden, in der Höhenrichtung vom Subtratinneren weiter entfernten zweiten Höhenabschnitt aufweist, der lateral nicht vom Isolationsgebiet umschlossen ist,
    • – einer zweiten Halbleiterelektrode aus Halbleitermaterial des zweiten Leitfähigkeitstyps, die als der andere Typ Halbleiterelektrode, also als Emitter beziehungsweise alternativ als Kollektor ausgebildet ist,
    • – einer Basis aus einkristallinem Halbleitermaterial des ersten Leit-fähigkeitstyps zwischen dem Kollektor und dem Emitter, und
    • – einem Basisanschlussgebiet, das einen einkristallinen Abschnitt aufweist, der in lateraler Richtung die Basis und den, von der Basis aus gesehen weiter zum Substratinneren liegenden, zweiten Höhenabschnitt der ersten Halbleiterelektrode lateral umgibt, und der mit seiner zum Substratinneren weisenden Unterseite unmittelbar auf dem Isolationsgebiet aufliegt, und der nachfolgend als vertikal isolierter einkristalliner Basisanschlussgebietsab-schnitt, kurz VIEBAG-Abschnitt bezeichnet wird.
  • Der Bipolartransistor gemäß Anspruch 1 zeichnet sich durch besonders gute Hochfrequenzeigenschaften aus. Diese werden erzielt durch eine besonders geringe parasitäre Basis-Kollektor-Kapazität, die aufgrund der erfindungsgemäßen Struktur des Bipolartransistors mit einem verringerten Widerstand des Basisanschlussgebietes einhergeht.
  • Eine geringe parasitäre Basis-Kollektor-Kapazität weist der erfindungsgemäße Bipolartransistor aufgrund der Gestaltung seines Basisanschlussgebiets auf. Von großer Bedeutung für diese vorteilhaften Eigenschaften ist der vertikal isolierte einkristalline Basisanschlussgebietsabschnitt, kurz VIEBAG-Abschnitt (englisch: vertically isolated monocrystalline outer base (VIMOB) region). Hierbei handelt es sich um einen Teil des Basisanschlussgebiets (BAG), der mit seiner zum Substratinneren weisenden Unterseite unmittelbar auf dem Isolationsgebiet des Bipoiartransistors aufliegt und deswegen als vertikal isoliertes BAG bezeichnet wird.
  • Wesentlich für die Verringerung des Widerstands ist, dass der VIEBAG-Abschnitt zusätzliches leitfähiges Gebiet darstellt, das den Widerstand des Basisanschlussgebiets weiter verringert. Der VIEBAG-Abschnitt ermöglicht Stromfluss zur Basis zusätzlich von unten her, was einen gegenüber bekannten Lösungen bei geringer parasitärer Basis-Kollektor-Kapazität reduzierten Widerstand des Basisanschlussgebiets und damit des Basisgebiets insgesamt erzeugt.
  • Der VIEBAG-Abschnitt umgibt weiterhin den zweiten Höhenabschnitt der ersten Halbleiterelektrode lateral. Dies, in Verbindung mit der vertikalen Isolation zum Kollektor hin, reduziert parasitäre Basis-Kollektor-Kapazitäten. In einem Ausführungsbeispielen umschließt der VIEBAG-Abschnitt den zweiten Höhenabschnitt der ersten Halbleiterelektrode lateral unmittelbar (vgl. Beispiel 1 weiter unten). In einem anderen Ausführungsbeispiel umgibt er den zweiten Höhenabschnitt, wobei zwischen dem zweiten Höhenabschnitt und dem VIEBAG-Abschnitt prozessbedingt ein schmaler Lateralabschnitt des Basisanschlussgebiets mit Kristalldefekten liegt (vgl. Beispiel 3 weiter unten).
  • Die Grenze des ersten Höhenabschnitts der ersten Halbleiterelektrode in Höhenrichtung zum Substratinneren hin ist durch die Ausdehnung des Isolationsgebietes zum Substratinneren hin definiert. Die erste Halbleiterelektrode kann sich über diese Grenze hinaus zum Substratinneren hin auch unterhalb des Isolationsgebietes erstrecken, ohne also von diesem lateral umschlossen zu sein.
  • Als einkristallin werden hier Abschnitte bezeichnet, die eine einheitliche kristallographische Orientierung besitzen, die entweder durch das Substrat vorgegeben ist oder einer der anderen hochsymmetrischen Oberflächenorientierungen, im Falle des Siliziums den Oberflächenorientierungen (100), (110), (111) oder (311) entspricht. Im Gegensatz dazu werden als polykristalline Gebiete solche Gebiete bezeichnet, die aus einer Mehrzahl von Kristalliten mit verschiedenen kristallographischen Orientierungen bestehen, die in Korngrenzen aneinander grenzen und Ausdehnungen von einigen Nanometern bis zu einigen hundert Nanometern besitzen können.
  • Nachfolgend werden bevorzugte Ausführungsbeispiele des erfindungsgemäßen Transistors beschrieben.
  • Bei einem Ausführungsbeispiel liegt derjenige Höhenabschnitt des VIEBAG-Abschnitts, welcher den zweiten Höhenabschnitt der ersten Halbleiterelektrode lateral umgibt, über eine Lateralerstreckung von mindestens 10 nm auf dem Isolationsgebiet auf.
  • Diese Lateralerstreckung beträgt in einem anderen Ausführungsbeispiel sogar mindestens 30 nm und weiter bevorzugt mindestens 70 nm. Bei diesen Ausfürungsbeispielen ist der einkristalline Bereich besonders breit und wird somit ein besonders geringer Widerstand erzielt. In einem anderen Ausführungsbeispiel liegt der VIEBAG-Abschnitt, welcher den zweiten Höhenabschnitt der ersten Halbleiterelektrode lateral umgibt, über die gesamte Lateralerstreckung des Basisanschlussgebiets auf dem Isolationsgebiet auf, so dass sogar das gesamte Basisanschlussgebiet einkristallin und damit besonders widerstandsarm ausgebildet werden kann.
  • Die Lateralerstreckung des Höhenabschnitts des VIEBAG-Abschnitts, welcher den zweiten Höhenabschnitt der ersten Halbleiterelektrode lateral umgibt, ist vorzugsweise größer als der in Höhenrichtung gemessene Abstand zwischen einer Oberkante des Isolationsgebietes und einer Unterkante der Basis. Gegenüber vorbekannten Lösungen wird dadurch eine wesentlich kleinere Basis-Kollektor-Kapazität ermöglicht.
  • Bei einem weiteren Ausführungsbeispiel beträgt das Verhältnis zwischen der Lateralerstreckung des Höhenabschnitts des VIEBAG-Abschnitts, welcher den zweiten Höhenabschnitt der ersten Halbleiterelektrode lateral umgibt, und des in Höhenrich-tung gemessenen Abstandes zwischen der Oberkante des Isolationsgebietes und der Unterkante der Basis zwischen 0.5 und 10.
  • Die Höhenerstreckung des Höhenabschnitts des VIEBAG-Abschnitts, welcher den zweiten Höhenabschnitt der ersten Halbleiterelektrode lateral umgibt, beträgt vorzugsweise zwischen 5 nm und 100 nm. Besonders bevorzugt ist ein Bereich zwischen 20 nm und 50 nm.
  • An den VIEBAG-Abschnitt kann auf seiner basisabgewandten Seite ein polykristalliner Lateralabschnitt des Basisanschlussgebiets angrenzen.
  • In einem anderen Ausführungsbeispiel grenzt der VIEBAG-Abschnitt aufgrund eines speziellen Herstellungsprozesses (vgl. Beispiel 4 weiter unten) basisseitig an einen mit ein- oder mehrdimensionalen Versetzungen oder Gitterfehlanpassungen versehenen, lateral sehr schmaler Bereich an.
  • Der VIEBAG-Abschnitt schließt in einem alternativen Ausführungsbeispiel (vgl. das Beispiel 1 weiter unten) auf seiner dem inneren Transistorgebiet zugewandten Seite in lateraler Richtung ohne ein- oder mehrdimensionale Versetzungen oder Gitterfehlanpassungen an die erste Halbleiterelektrode an.
  • Bei dem Isolationsgebiet handelt es sich bevorzugt um ein in einer Öffnung eines Feldisolationsgebietes angeordnetes Isolationsgebiet, das weiter unten auch als Isolationsgebiet 2. Art bezeichnet wird.
  • Die Höhenerstreckung des Isolationsgebietes liegt vorzugsweise im Bereich von 10 nm bis 250 nm, gemessen von der ursprünglichen Substratoberfläche aus. Es handelt sich bei dem Isolationsgebiet also um ein flaches Isolationsgebiet, das vorzugsweise sogar weniger tief in das Subtrat hineinreicht als die Feldisolationsgebiete.
  • Das Isolationsgebiet weist in einem bevorzugten Ausführungsbeispiel eine Grube auf, die mit dem Material des Basisanschlussgebietes verfüllt ist. Die Ausbildung einer Grube bietet den Vorteil, dass aus dem hochdotierten, polykristallinen Teil des Basisanschlussgebietes Dotierstoff auch von der Substratseite her in Richtung der Basis, also des inneren Basisgebiets, vordringen kann.
  • Bei einer anderen Ausführungsform verjüngt sich im Querschnitt gesehen der erste Höhenabschnitt der ersten Halbleiterelektrode zum zweiten Höhenabschnitt hin. Eine solche Konstruktion verbessert die Hochfrequenzeigenschaften durch Reduktion des Kollektorwiderstandes und durch verstärkte Wärmeabfuhr. Die Seitenwand des Isolatorgebietes kann auch stufenförmig oder gekrümmt sein, wobei sich die Weite des Kollektors zum Substrat hin vergrößert. Die Vorteile dieser Ausführungsform werden auch weiter unten anhand von 3 erläutert.
  • Bevorzugt ist, dass, im Querschnitt gesehen, die minimale laterale Erstreckung des sich verjüngenden ersten Höhenabschnitts der ersten Halbleiterelektrode gleichgroß wie, oder kleiner als die maximale laterale Erstreckung der zweiten Halbleiterelektrode.
  • Bei dieser Ausführungsform ist ein Rückwärtsbetrieb des erfindungsgemäßen Bipolartransistors möglich. Dazu ist durch entsprechend angepasste Dotierstoffkonzentrationen die erste Halbleiterelektrode als Emitter und die zweite Halbleiterelektrode als Kollektor ausgebildet.
  • Der vorliegend jedoch bevorzugte Fall ist der eines Vorwärtsbetriebs, bei dem die erste Halbleiterelektrode als Kollektor und die zweite Halbleiterelekt-rode als Emitter ausgebildet ist.
  • Bei einem weiteren Ausführungsbeispiel ist zwischen dem zweiten Höhenabschnitt der ersten Halbleiterelektrode und der Basis eine Pufferschicht aus einkristallinem Halbleitermaterial angeordnet. Es versteht sich, dass die Pufferschicht jedoch auch weggelassen werden kann.
  • Bei einem weiteren Ausführungsbeispiel ist zwischen der Basis und der zweiten Halbeiterelektrode eine Deckelschicht aus einkristallinem Halbleitermaterial angeordnet.
  • Der Emitter, allgemein die zweite Halbleiterelektrode, ist vorzugsweise, wie an sich bekannt, T-förmig.
  • Die vertikale Bipolartransistorstruktur der Erfindung kann auch auf einem SOI-Substrat hergestellt werden, wie weiter unten anhand der Beispiele 3 und 4 näher erläutert wird.
  • Bei dieser Ausführungsform ist der kristallographisch gesehen gestörte Lateralbschnitt des Basisanschlussgebiets lateral begrenzt und schließt auf seiner der Basis abgewandten Seite an dem einkristallinen Abschnitt des VIEBAG-Abschnitts an.
  • Die Gestalt der Seitenwand des an die erste Halbleiterelektrode grenzenden Isolatorgebietes kann senkrecht oder annähernd senkrecht zur Substratoberfläche verlaufen. In einer weiteren Ausgestaltung weist die innere Seitenwand des Isolatorgebietes eine Schräge auf, wodurch sich die Breite des Kollektorgebietes zum Substrat hin vergrößert. Eine solche Konstruktion verbessert die Hochfrequenzeigenschaften durch Reduktion des Kollektorwiderstandes und durch verstärkte Wärmeabfuhr. Die Seitenwand des Isolatorgebietes kann auch stufenförmig oder gekrümmt sein, wobei sich die Weite des Kollektors zum Substrat hin vergrößert.
  • In einer weiteren Ausgestaltung der erfindungsgemäßen Halbleiteranordnung werden im Kollektor gezielt Matarialeigenschaften eingestellt, die die Form der Seitenwand des an den Kollektor grenzenden Isolatorgebietes beeinflussen. Dazu zählt die Einstellung von Dotierungsprofilen oder das Einbringen von Heteroschichten, die die Ätzbarkeit steuern.
  • In einer weiteren Ausgestaltung des erfindungsgemäßen Bipolartransistors kann die basisseitige Breite des Kollektors die Breite des Emitterfensters unterschreiten. Damit können gleichzeitig im Vorwärts- und im Rückwärtsbetrieb (der Kollektor übernimmt die Funktion des Emitters und umgekehrt) des vertikalen Bipolartransistors vorteilhafte Hochfrequenzeigenschaften erzielt werden.
  • Das dielektrisch isolierte, einkristalline Basisanschlussgebiet des erfindugsgemäßen Bipolartransistor kann sich auch auf der Oxidschicht einer SOI- (Silicon on Insulator) Substratscheibe befinden. Dabei sind in der Oxidschicht der SOI-Substratscheibe Zwischenräume eingebracht, die, mit Halbleitermaterial aufgefüllt, als Kollektorgebiet dienen. In diesem Fall kann das Basisanschlussgebiet nahezu vollständig aus einkristallinem Halbleitermaterial bestehen. Die an das Kollektorgebiet grenzende Seitenwand der Oxidschicht kann zum Substrat so gestaltet sein, dass sich das Kollektorgebiet verbreitert.
  • Die erfindungsgemäße Vorrichtung kann ohne Nachteile auch auf SOI-Substraten mit sehr dünnen Si-Deckschichten hergestellt werden, die insbesondere Schichtdicken von weniger als 50 nm aufweisen. Insbesondere entfällt die bei bekannten Anordnungen durch vergrabene Oxidschichten verschlechterte Wärmeabfuhr. Auch die Vergrößerung der Dicke der Si-Deckschichten während der Herstellung epitaktisch vergrabener Kollektoren tritt bei der erfindungsgemäßen Vorrichtung nicht auf. Daher kann die erfindungsgemäße Vorrichtung leicht mit so genannten „Fully Depleted"-MOS-Transistoren kombiniert werden.
  • Bei der erfindungsgemäßen Halbleitervorrichtung kann es sich insbesondere um einen vertikalen Bipolartransistor mit epitaxialer oder implantierter Basis handeln.
  • Das Verfahren des Anspruchs 25 bietet eine erste Alternative zur Herstellung des erfindungsgemäßen Transistors. Es betrifft die Herstellung auf einem hochohmigen einkristallinen Halbleitersubstrat und hat die Schritte:
    • a) Bereitstellen eines hochohmigen einkristallinen Halbleitersubstrats (210) eines ersten Leitungstyps mit einem ersten Höhenabschnitt eines ersten Halbleiterelektrodengebiets (224) eines zweiten Leitungstyps,
    • b) Herstellen einer einkristallinen inselförmigen Podestschicht (225) über dem ersten Höhenabschnitt des ersten Halbleiterelektrodengebiets (224),
    • c) Ausbilden eines Grabens um die inselförmige Podestschicht (225) derart, dass die Podestschicht (225) schließlich auf einem Sockelbereich (220) des ersten Höhenabschnitts des ersten Halbleiterelektrodengebiets aufliegt und lateral über den Sockelbereich hinausragt,
    • d) Verfüllen des Grabens mit Isolatormaterial zur Herstellung eines Isolationsgebietes (212),
    • e) Differentiell epitaktisches Abscheiden eines Schichtstapels über der inselförmigen Podestschicht mit einer einkristallinen Basisschicht,
    • f) Ausbilden eines Basisgebiets und eines Basisanschlussgebiets durch Dotie-ren des Schichtstapels sowie Ausbilden eines zweiten Höhenabschnitts der ersten Halbleiterelektrode, der in lateraler Richtung auf die laterale Erstreckung des Sockelbereiches beschränkt ist, derart, dass das Basisanschlussgebiet (233; 320), einen einkristallinen Ab-schnitt (233a, 233b, 233c, 233d, 233e) aufweist, der in lateraler Richtung die Basis und den, von der Basis aus gesehen weiter zum Substratinneren inne-ren liegenden, zweiten Höhenabschnitt (230a) der ersten Halbleiterelektrode (220; 326) lateral umgibt, und der mit seiner zum Substratinneren weisen-den Unterseite unmittelbar auf dem Isolationsgebiet (212; 327) aufliegt, und der nachfolgend als vertikal isolierter einkristalliner Basisanschlussgebietsab-schnitt, kurz VIEBAG-ABSCHNITT bezeichnet wird, und
    • g) Ausbilden einer zweiten Halbleiterelektrode des zweiten Leitfähigkeitstyps.
  • Zur näheren Erläuterung der Vorteile dieses Ausführungsbeispiels wird zum einen auf die Beschreibung der Vorteile der erfindungsgemäßen Vorrichtung und zum andern auf die detaillierte Beschreibung eines Ausführungsbeispiels des Verfahrens in Form des Beispiels 2 weiter unten verwiesen.
  • Nachfolgend werden weitere bevorzugte Ausführungsbeispiele des erfindungsgemäßen Verfahrens beschrieben.
  • Bei einem Ausführungsbeispiel umfasst der Schritt des Bereitstellens eines hochohmigen einkristallinen Halbleitersubstrats (210) eines ersten Leitungs-typs mit einem ersten Höhenabschnitt eines ersten Halbleiterelektrodengebiet (224) eines zweiten Leitungstyps die folgenden Unterschritte:
    • a1) Ausbilden mindestens eines Feldisolationsgebietes (211) mit einer Öff-nung (200), die einkristallines Halbleitermaterial (224) enhält,
    • a2) Leittähigkeitsdotierung zur Ausbildung von Halbleitermaterial (224) eines zweiten Leitfähigkeitstyps für eine erste Halbleiterelektrode in der Öffnung (200).
  • Bei einem weiteren Ausführungsbeispiel wird im Isolationsgebiet vor dem Abscheiden des Basisschichtstapels eine an den inselförmigen Podestschicht lateral angrenzende Grube ausgebildet, die beim nachfolgenden Abscheiden des Basisschichtstapels verfüllt wird und Teil des Basisanschlussgebiets wird. Dieses Ausführungsbeispiel wird weiter unten bei der Beschreibung des Beispiels 2 näher erläutert.
  • Ein alternatives Verfahren zur Herstellung eines vertikalen Bipolartransistors, hat die Schritte:
    • a) Bereitstellen eines hochohmigen einkristallinen Halbleitersubstrats (300) eines ersten Leitfähigkeitstyps mit einer vergrabenen Isolatorschicht (301),
    • b) Ausbilden von Öffnungen in der im Halbleitersubstrat vergrabenen Isolatorschicht (301),
    • c) Verfüllen der Öffnungen mit einkristallinem Halbleitermaterial und Dotieren des Halbleitermaterials im Bereich der Öffnungen und in Teilen des darunter liegenden Si-Substrates zum Herstellen eines ersten und eines darüberliegenden zweiten Höhenabschnitts eines ersten Halbleiterelekt-rodengebiets (326) eines zweiten Leitfähigkeitstyps,
    • d) Abscheiden eines Basisschichtstapels, der entweder insgesamt einkristallin ist oder einen sich in Höhenrichtung von der Oberseite der vergrabenen Isolatorschicht bis zur Oberseite des Basisschichtstapels erstreckenden, lateral begrenzten polykristallinen Lateralabschnitt (316) hat,
    • e) Ausbilden eines Emitterfensters im Basisschichtstapel, dessen Öffnung sich über einen lateralen Abschnitt des Basisschichtstapels erstreckt, der kleiner ist als die Öffnung der Isolatorschicht,
    • f) Ausbilden einer Basis des ersten Leitfähigkeitstyps durch Dotieren des Basisschichtstapels in einem lateral durch die Öffnung des Emitterfensters be grenzten Bereich, und Ausbilden eines Basisanschlussgebiets durch Dotieren des Basisschichtstapels außerhalb des Emitterfensters
    • g) Ausbilden eines Emitters.
  • Durch den geschilderten Herstellungsprozess gelingt es, Kristallstörungen am Übergang vom Kollektorgebiet zum Kollektorpodest, insbesondere in den überhängenden Si-Gebieten, zu vermeiden. Auf Basis dieses Verfahrens wird erreicht, dass die basisseitige Breite des Kollektorgebietes für eine bestimmte, festgehaltene Emitterbreite in deutlich weiteren Grenzen als im Vergleich zum Stand der Technik variiert werden kann, ohne dass Einschrän-kungen durch Zunahme der Basis-Kollektor-Randkapazität oder durch die Gefahr von Kristalldefekten im Emitterbereich zu befürchten sind. Das Basisanschlussgebiet liegt wenigstens abschnittsweise über dem Isolatorgebiet und weist dort wenigstens teilweise Abschnitte aus einkristallinem Halbleitermaterial auf. Diese Abschnitte des Basisanschlussgebietes werden im weiteren als dielektrisch isoliertes, einkristallines Basisanschlussgebiet bezeichnet.
    •
  • Weitere Merkmale und Vorteile der Erfindung ergeben sich aus der nachfolgenden Beschreibung von Ausführungsbeispielen anhand der Figuren. Es zeigen:
  • 1 zeigt den Querschnitt eines vertikalen Bipolartransistors nach dem Stand der Technik gefertigt in Doppel-Polysilizium-Technologie.
  • 2 zeigt den Querschnitt eines vertikalen Bipolartransistors nach dem Stand der Technik gefertigt in Einfach-Polysilizium-Technologie.
  • 3 zeigt eine Querschnittsansicht eines ersten Ausführungsbeispiels eines erfindungsgemäßen vertikalen Bipolartransistors.
  • 4 zeigt den Querschnitt des erfindungsgemäßen, vertikalen Bipolartransistors während der Herstellung.
  • 5 zeigt den Querschnitt des erfindungsgemäßen, vertikalen Bipolartransistors während der Herstellung.
  • 6 zeigt den Querschnitt des erfindungsgemäßen, vertikalen Bipolartransistors während der Herstellung.
  • 7 zeigt den Querschnitt des erfindungsgemäßen, vertikalen Bipolartransistors während der Herstellung.
  • 8 zeigt den Querschnitt des erfindungsgemäßen, vertikalen Bipolartransistors während der Herstellung.
  • 9 zeigt den Querschnitt des erfindungsgemäßen, vertikalen Bipolartransistors während der Herstellung.
  • 10 zeigt den Querschnitt des erfindungsgemäßen, vertikalen Bipolartransistors auf SOI-Substratscheibe.
  • 11 zeigt den Querschnitt des erfindungsgemäßen, vertikalen Bipolartransistors während der Herstellung auf SOI-Substratscheibe.
  • 12 zeigt den Querschnitt des erfindungsgemäßen, vertikalen Bipolartransistors während der Herstellung auf SOI-Substratscheibe.
  • 13 zeigt den Querschnitt des erfindungsgemäßen, vertikalen Bipolartransistors während der Herstellung auf SOI-Substratscheibe.
  • 14 zeigt den Querschnitt des erfindungsgemäßen, vertikalen Bipolartransistors während der Herstellung auf SOI-Substratscheibe.
  • 15 zeigt den Querschnitt des erfindungsgemäßen, vertikalen Bipolartransistors während der Herstellung auf SOI-Substratscheibe.
  • 16 zeigt den Querschnitt des erfindungsgemäßen, vertikalen Bipolartransistors während der Herstellung auf SOI-Substratscheibe.
  • Es werden nachfolgend unter Bezug auf die jeweils genannten Figuren vier Beispiele beschrieben.
  • Beispiel 1:
  • Ein erstes Ausführungsbeispiel einer erfindungsgemäßen Halbleitervorrichtung mit einem vertikalen Bipolartransistor, der ein dielektrisch isoliertes, partiell einkristallines Basisanschlussgebiet hat, wird nun unter Bezugnahme auf 3 erläutert. 3 zeigt eine Querschnittsansicht dieses ersten Ausführungsbeispiels.
  • In diesem Beispiel ist ein vertikaler npn-Bipolartransistor auf einem hochohmigen, einkristallinen p–-leitfähigen Si-Substrat 210 gefertigt. Die hier beschriebene Anordnung ist jedoch nicht auf p–-leitfähige Si-Substrate beschränkt. Die wesentlichen Merkmale können auch auf Substrate vom entgegengesetzten Leitfähigkeitstyp übertragen werden. Außerdem können gleichzeitig CMOS-Transistoren auf dem Substrat 210 vorhanden sein, sind aber in 3 nicht dargestellt.
  • Der vertikale npn-Bipolartransistor der 3 umfasst einen n-leitenden Kollektor 220 und einen ebenfalls n-leitenden Emitter 260. Der Kollektor ist seitlich über ein Kollektoranschlussgebiet 221 und ein Kollektorkontaktgebiet 222 mit einem Kollektorkontakt 223 verbunden.
  • Zwischen Emitter 260 und Kollektor 220 ist ein Schichtstapel 229 angeordnet, der in einem inneren Bereich 230 einkristallin ist und sich seitlich nach außen hin als polykristalliner Schichtstapel 231 fortsetzt. Der Schichtstapel 229 enthält in seinem inneren Bereich 230 eine p-leitende Basisschicht 230c. Eine innere Basisschicht 232 wird als Abschnitt der Basisschicht 230c in horizontaler Richtung etwa durch die Breite des Emitterfensters 261 definiert. Seitlich ist die innere Basisschicht 232 über das Basisanschlussgebiet 233 mit dem Basiskontakt 234 verbunden. Das Basisanschlussgebiet 233 setzt sich aus einem einkristallinen Bereich des Schichtstapels 230 und dem weiter außerhalb liegenden Bereich des polykristallinen Stapels 231 zusammen.
  • Der einkristalline Schichtstapel 230 wird in drei Epitaxieschritten erzeugt. Der Schichtstapel 230 setzt sich aus fünf, nachfolgend beschriebenen Schichten 230a–230e zusammen.
  • Über dem Kollektor 220 befindet sich eine einkristalline Si-Schicht 230a, die in einem ersten Epitaxieschritt entstanden ist. Sie kann eine Dicke von 5 nm bis 100 nm, vorzugsweise 20 nm bis 50 nm besitzen.
  • In einem zweiten Epitaxieschritt werden die Schichten 230b–d hergestellt. Durch differentielles Wachstum entsteht zunächst eine Pufferschicht 230b. Diese Schicht kann 5 nm bis 70 nm, vorzugsweise 5 nm bis 50 nm dick sein.
  • Oberhalb der Pufferschicht ist die p-dotierte Basisschicht 230c erzeugt. Die Dicke der Basisschicht kann 1 nm bis 100 nm, vorzugsweise 2 nm bis 35 nm betragen.
  • Über der Basisschicht folgt eine 10 nm bis 100 nm, vorzugsweise 10 nm bis 50 nm dicke Cap-Schicht 230d.
  • Seitlich vom Emitter und oberhalb der Cap-Schicht 230d ist in einem dritten Epitaxieschritt ein einkristalliner Abschnitt einer Basisanschlussverstärkung 230e entstanden. Die erzeugte Schichtdicke in vertikaler Richtung kann etwa 20 nm bis 150 nm, vorzugsweise 50 nm bis 120 nm betragen.
  • Eine erste Art Isolationsgebiete 211, im Weiteren als Feldisolationsgebiete bezeichnet, ragt ins Substratinnere hinein. Als Feldisolationsgebiete können sogenannte „Shallow-Trench" Isolationen, wie sie aus CMOS-Technologien bekannt sind, eingesetzt werden. Dabei handelt es sich um vorzugsweise 250 bis 600 nm tiefe Gräben, die z.B. mit Siliziumdioxid (SiO2), aber auch mit einer Kombination aus Isolatormaterial und Polysilizium verfüllt sein können. Alternativ können auch mittels lokaler Oxidation (LOCOS) hergestellte Feldisolationsgebiete eingesetzt werden. Zusätzlich zu den flachen Feldisolationsgebieten sind auch tiefe, z.B. mit SiO2 verfüllte Gräben, sogenannte „Deep-Trenches", nutzbar, die jedoch in der Anordnung gemäß 3 nicht vorgesehen sind.
  • Eine zweite Art Isolationsgebiete 212, die in den Ansprüchen kurz als Isolationsgebiete bezeichnet werden, zeichnet sich gegenüber den Feldisolationsgebieten dadurch aus, dass der ins Substrat vergrabene Boden der Isolationsgebiete zweiter Art mit einer Tiefe von 10 nm bis 200 nm nicht die Unterkante der Feldisolationsgebiete 211 erreicht. Die Isolationsgebiete zweiter Art bestehen vorzugsweise aus einem Isolatormaterial mit kleiner Dielektrizitätskonstante. Dafür kann Siliziumdioxid (SiO2), aber auch ein anderes, sogenanntes low-k Material verwendet werden. Im Beispiel von 3 besteht das Isolationsgebiet zweiter Art 212 aus 2 Teilgebieten. Eines davon grenzt seitlich an das Feldisolationsgebiet 211 und überdeckt es teilweise. Es ist jedoch auch ohne wesentliche Auswirkungen auf die angestrebte Funktion möglich, dass das Isolationsgebiet 2. Art 212 keine Überlappung zum Feldisolationsgebiet 211 aufweist und dass die Oberkante des Isolationsgebietes 2. Art 212 sogar tiefer liegt die des Feldisolationsgebietes 211. Das zweite Isolationsgebiet 2. Art 212 liegt vollständig auf Substratgebiet. Die Isolationsgebiete zweiter Art 212 sind in der seitlichen Umgebung der einkristallinen Si-Schicht 230a mit Ätzgruben 212a versehen.
  • Zwischen den Isolationsgebieten zweiter Art 212 sind an der Substratoberfläche Inseln einkristalliner Silizium-Gebiete, in denen der vertikale npn-Bipolartransistor angeordnet ist. Er enthält einen im Substrat liegenden Kollektor 220, der seitlich im unteren Teil von den Seitenwänden der Feldisolationsgebiete 211 und weiter oben von den Isolationsgebieten zweiter Art 212 begrenzt wird. Durch Ausdiffusion von Dotierstoff im Verlaufe des Herstellungsprozesses kann sich die basisseitige Front der Kollektordotierung, die durch eine gestrichelte Linie 224 angedeutet ist, in das epitaktisch erzeugte Si-Gebiet 230a hineinschieben.
  • Das sich vom inneren Basisgebiet 232 her schräg nach außen verbreiternde Basisanschlussgebiet 233 besitzt einen auf den Isolationsgebieten zweiter Art 212 liegenden einkristallinen Abschnitt 233a bis 233e. Durch das Herstellungsverfahren wird sichergestellt, dass im Übergangsbereich vom Kollektor 220 zum Basisanschlussgebiet 233 keine Kristallstörungen vorhanden sind, wodurch eine gute Kontrolle der Ausdiftusion der Dotierstoffe aus Basisanschlussgebiet und Kollektor gewährleistet werden kann.
  • Die Ausbildung einer Ätzgrube 212a bietet den Vorteil, dass aus dem hochdotierten, polykristallinen Teils des Basisanschlussgebietes 233 Dotierstoff auch von der Substratseite aus in Richtung inneres Basisgebiet 232 vordringen kann.
  • Die Basis 230c kann vorzugsweise in eine Legierung von SiGe eingebracht werden. Außerdem kann in den Pufferschichten 230a, b oder in der Basisschicht 230c oder in der Cap-Schicht Kohlenstoff während der Epitaxie eingebaut worden sein.
  • Oberhalb des Schichtstapels 230, 231 befindet sich eine strukturierte Isolatorschicht 240. Diese kann vorzugsweise aus einer 10 nm bis 150 nm, vorzugsweise aus 30 nm bis 120 nm dicken SiO2-Schicht bestehen. Sie kann aber auch aus einer Kombination verschiedener Isolatormaterialien zusammengesetzt sein. Ein aus Isolationsmaterial bestehender Spacer 241 sichert die elektrische Isolation des Emitters 260 vom Basisanschlussgebiet 233.
  • Die von den Spacern 241 gebildete Öffnung über dem Schichtstapel 230 definiert das Emitterfenster 261. Eine hoch dotierte Siliziumschicht vom Leitungstyp des Kollektors, die npn-Emitterschicht 262, bedeckt das Emitterfenster 261 sowie die Isolatorschicht 240. Die npn-Emitterschicht 262 kann als polykristallines, amorphes, partiell einkristallines, partiell polykristallines oder als einkristallines Material abgeschieden sein. Aus der hoch dotierten npn-Emitterschicht 262 kann während eines Hochtemperaturschrittes n-Dotierstoff in den Schichtstapel 230 durch das Emitterfenster 261 eindiffundiert sein. Der Emitter 260 umfasst in diesem Fall die npn-Emitterschicht 262 sowie das eindiffundierte n-Gebiet 263.
  • In einem folgenden Silizierungsschritt entstehen die im Vergleich zu hochdotiertem Si noch besser leitfähigen Silizidschichten 250. Die Oberfläche der Transistor- und Isolationsgebiete wird mit einer Isolatorschicht oder -schichtkombination 251 abgedeckt. Mit leitfähigem Material verfüllte Kontaktlöcher 270 und darüber liegende Metallstreifen 271 stellen den elektrischen Anschluss zu den Kontaktgebieten des Transistors her.
  • Beispiel 2:
  • Es wird nun mit Bezug auf die 4 bis 9 ein Verfahren zur Herstellung der erfindungsgemäßen Halbleitervorrichtung, bestehend aus einem vertikalen Bipolartransistor mit dielektrisch isoliertem, partiell einkristallinen Basisanschlussgebiet, erläutert.
  • 4 zeigt eine Momentaufnahme während eines ersten Maskenschrittes zur Fertigung des vertikalen Bipolartransistors. Grundlage für die Herstellung bildet ein Substrat 210 (4), das vorzugsweise ein möglichst hochohmiges, einkristallines p–-leitendes (geringe p-leitende Dotierung) Silizium umfasst. Der Bearbeitungsprozess des Substrates 210 beginnt mit der Erzeugung der Feldisolationsgebiete 211. Im vorliegenden Beispiel werden als Feldisolationsgebiete sogenannte „Shallow Trenches" eingesetzt. Zwischen den Feldisolationsgebieten entstandene Inseln von Si-Gebieten bilden aktive Gebiete. Das aktive Gebiet 200 wird nach Fertigstellung des vertikalen Bipolartransistors den Kollektor, das Kollektoranschluss und Kollektorkontaktgebiet aufnehmen.
  • Der weitere Prozessablauf wird mit der Abscheidung einer Si3N4-Schicht 201 fortgesetzt. Diese Schicht dient später als Stopschicht während eines CMP- Schrittes. Anforderungen an die Dicke der Schicht ergeben sich aus späteren Darlegungen Mit Hilfe einer Lackmaske 205 und üblichen anisotropen Trockenätzprozessen wird die Schicht 201 über dem aktiven Gebiet 200 und überlappend auf den Feldisolationsgebieten 211, geöffnet. Es ist jedoch auch möglich, anstelle der Schicht 201 einen Schichtstapel abzuscheiden und in Anwesenheit einer Lackmaske mittels Trocken- oder Nassätzung eine Deckelschicht des Schichtstapels und nach Lackentfernung die darunter liegende Schicht selektiv zu den restlichen Schichten mit nasschemischen Verfahren zu entfernen. Während dieses Prozessabschnittes wird eine n-Dotierung 224 per Implantation ins aktive Gebiet 200 eingebracht. Die Implantation der n-Dotierung 224 kann vor dem Entfernen der Lackmaske 202 erfolgen oder im Anschluss daran. Letzterer Fall ist möglich, wenn die Dicke der Schicht 201 oder eines möglichen Schichtstapels ausreicht, um eine unerwünschte Implantation anderer aktiver Gebiete zu verhindern.
  • Nach Entfernung der Lackmaske 202 (vgl. 4) erfolgt ein Epitaxieschritt, bei dem eine einkristalline Si-Schicht 230a auf dem aktiven Gebiet 200 wächst (siehe 5). Gleichzeitig entsteht auf den Feldisolationsgebieten 211 und auf der Schicht 201 polykristallines Si. Die Dicke der Si-Schicht 230a kann zwischen 5 nm und 100 nm, vorzugsweise 20 nm bis 50 nm betragen. Danach wird ein Schichtstapel 203/204, bestehend aus SiO2/Si3N4, abgeschieden. Mit Hilfe einer zuvor nach üblichen Verfahren strukturierten Lackmaske 205 werden bekannte Methoden für Trockenätzen angewendet, um den Schichtstapel 203/204 von den durch die Lackmaske nicht geschützten Gebieten zu entfernen.
  • 5 zeigt den Querschnitt eines Zwischenzustandes im Herstellungsprozess des vertikalen Bipolartransistors in einem Moment, in dem der Ätzprozess die Si3N4-Schicht bereits entfernt hat und die SiO2-Schicht 203 erreicht hat. Im Zuge der Entfernung des Schichtstapels 203/204 wird auch die darunter liegende Si-Pufferschicht 230a und deren polykristalline Fortsetzung auf den Isolatorgebieten außerhalb des durch die Lackmaske 205 definierten lateralen Bereiches teilweise oder ganz entfernt. Es ist auch möglich, oberflächennahe Bereiche des Halbleitermaterials des aktiven Gebietes 200 außerhalb des maskierten Bereiches abzutragen. Die resultierende Gesamttiefe dieser Ätzung richtet sich nach Gesichtspunkten, die mit der späteren Aushöhlung unter dem mit der Lackmaske 205 abgedeckten Gebiet zusammenhängen.
  • Um den Aushöhlungs- Schritt vorzubereiten, wird nach dem Entfernen der Lackmaske 205 an die geätzte Seitenwand des Schichtaufbaus 230a/203/204 ein Spacer 206, vorzugsweise aus Si3N4 bestehend, nach üblichen Methoden angebracht. Das Ergebnis dieser Prozessfolge ist in 6 dargestellt. In einem nun folgenden Ätzschritt wird zur Oberfläche hin freiliegendes Si abgetragen. Dabei können isotrope oder anisotrope oder die Kombination beider Ätztechniken zum Einsatz kommen. Ziel ist es, den Bereich unter dem mit dem Schichtstapel 203/204 abgedeckten Si-Gebiet auszuhöhlen, wobei an der Oberfläche ein überhängendes Si-Gebiet erhalten bleibt. Dieses Vorhaben wird einerseits durch die den seitlichen Ätzangriff verzögernden Spacer 206 unterstützt. Andererseits kann ein Selektivitätsunterschied zwischen der epitaktisch gewachsenen Si-Schicht 230a und dem implantierten Si-Gebiet 224 bei Anwendung geeigneter Ätzprozesse zum angestrebten Ziel führen.
  • Das Verhältnis von vertikalen und lateralen Ätzraten kann sowohl durch Dotierungsprofile als auch durch Materiallegierungen beeinflusst werden. So können z.B. SiGe-Schichten mit konstantem oder variablen Ge-Gehalt an der Substratoberfläche oder in der Schicht 230a (in diesem Beispiel nicht eingesetzt) so eingebracht werden, dass durch die hohe Selektivität bekannter Nass- oder Trockenätzverfahren (vgl. T.K. Carns, M. O. Tanner und K. L. Wang, „Chemical etching of Si1-xGex in HF:H2=2:CH3COOH", J. Electrochem. Soc., Vol. 142, No. 4, 1995) bezüglich Si und SiGe die angezielte Form des ausgehöhlten Gebietes erreicht wird.
  • Eine vorteilhafte Ausgestaltung dieser Anordnung ist in 7 zu erkennen. Die vertikale Ausdehnung der zuletzt entstandenen Vertiefungen kann bezogen auf die ursprüngliche Substratoberfläche im Bereich von 10 nm bis 250 nm liegen, während das überhängende Si-Gebiet eine seitliche Ausdehnung von 10 nm bis zu einigen 100 nm erreichen kann.
  • Als Kollektorpodest 225 soll im weiteren dasjenige einkristalline Si-Gebiet bezeichnet werden, das in 7 vom Schichtstapel 203/204 bedeckt wird.
  • Das Kollektorpodest 225 besitzt in horizontaler Richtung, die in der Querschnittsansicht der 1 auch die erkennbare laterale Richtung ist, einen zentralen Bereich, der substratseitig an das implantierte Si-Gebiet 224 grenzt, sowie überhängende Abschnitte an den Seiten. Das sich zwischen den Vertiefungen ausbildende Si-Gebiet wird Teil des Kollektorgebietes 220.
  • In vertikaler Richtung zum Substratinneren hin ist eine Verbreiterung des zwischen den Vertiefungen liegenden Teils des Kollektorgebietes 220 zu verzeichnen. Dies wird z.B. dadurch bewirkt, dass bei isotropem Ätzverhalten die weiter in Richtung zur Oberfläche hin liegende seitliche Berandung des geätzten Gebietes dem Ätzmittel für eine größere Dauer ausgesetzt wird. Es ist auch möglich die Abhängigkeit der Ätzrate von der Dotierstoffkonzentration auszunutzen. Durch geeignete Wahl der Implantationsbedingungen für die n-Dotierung 224 lässt sich erreichen, dass in den oberen Abschnitten des Kollektorgebietes 220 eine größere Dotierstoffkonzentration vorhanden ist als in den unteren Abschnitten. Dieser Gradient der Dotierstoffkonzentration bewirkt, wie oben erläutert, tiefenabhängig unterschiedliche Verhältnisse vertikaler und horizontaler Ätzraten im Ätzprozess. Die so erzielte Gestalt wirkt sich günstig auf den Kollektorwiderstand und die Wärmeabfuhr aus. Das seitlich überhängende Si-Gebiet des Kollektorpodestes 225 wird im weiter außen befindlichen Bereich ein Teil des Basisanschlussgebietes.
  • Durch den geschilderten Herstellungsprozess gelingt es, Kristallstörungen am Übergang vom Kollektorgebiet 220 zum Kollektorpodest 225, insbesondere in den überhängenden Si-Gebieten, zu vermeiden. Auf Basis dieses Verfahrens wird erreicht, dass die basisseitige Breite des Kollektorgebietes 220 für eine bestimmte, festgehaltene Emitterbreite in deutlich weiteren Grenzen als im Vergleich zum Stand der Technik variiert werden kann, ohne dass Einschränkungen durch Zunahme der Basis-Kollektor-Randkapazität oder durch die Gefahr von Kristalldefekten im Emitterbereich zu befürchten sind.
  • Eine Ausgestaltungsvariante des erfindungsgemäßen vertikalen Bipolartransistors schließt auch die Möglichkeit ein, dass die minimale Breite des Kollektorgebietes 220 gleich groß ist wie die Breite des Emitterfensters oder kleiner als die Breite des Emitterfensters gestaltet ist.
  • In diesen Fällen ist auch ein rückwärts betriebene Transistor, bei dem ein Emitter unter dem Kollektor, also weiter zum Substratinneren liegt, eine weitere Ausgestaltungsmöglichkeit. Unter diesen Umständen sind die Dotierungsprofile für Emitter, Basis und Kollektor so zu wählen, dass die angestrebten Transistoreigenschaften im Rückwärtsbetrieb oder für beide Betriebsarten erreicht werden.
  • Wie in 7 dargestellt, werden nach der Herstellung des Kollektorpodestes 225 die entstandenen Vertiefungen mit SiO2 gefüllt. Darüber hinaus wird eine ausreichend dicke SiO2-Schicht 207 abgeschieden, um mit Hilfe eines anschließenden chemisch-mechanischen Polier(CMP)-Schrittes Unebenheiten an der Oberfläche ausgleichen zu können. Die Schicht 201 dient dabei als Stoppschicht während des chemisch-mechanischen Poliervorganges. Durch die Höhe der Si3N4-Schicht 201 kann die nach dem Polierschritt verbleibende Höhe der Si3N4-Schicht 204 über dem Kollektorpodest bzw. die Höhe der Isolationsgebiete 212, auch Isolationsgebiete zweiter Art genannt, gesteuert werden (vgl. 8).
  • 8 zeigt den Querschnitt des vertikalen Bipolartransistors nach einer selektiven, nasschemischen Entfernung der Si3N4-Schichten 201, 204 und 206. Durch das Material und die Form der Spacer 206 kann erreicht werden, dass die Isolationsgebiete zweiter Art 212 in der seitlichen Umgebung des Kollektorpodestes 225 mit Ätzgruben 212a versehen werden. Diese mögliche, aber nicht notwendige Ausführungsform bietet den Vorteil, dass aus dem später erzeugten, hochdotierten Basisanschlussgebiet 233 (vgl. 3) Dotierstoff von der polykristallinen Schicht 231 aus auch von der Substratseite in Richtung inneres Basisgebiet 232 vordringen kann. Die Ausbildung der Ätzgruben wird z.B. unterdrückt, wenn die Spacer aus SiO2 hergestellt werden.
  • 9 zeigt ein Zwischenstadium der Herstellung des vertikalen Bipolartransistors nach der epitaktischen Abscheidung des einkristallinen Schichtstapels 230, der sich seitwärts als polykristalline Schicht 231 auf den Isolationsgebieten fortsetzt. Der differentielle Epitaxieschritt umfasst die Abscheidung der Pufferschicht 230b, der in situ mit Bor dotierten SiGe-Basisschicht 230c und der Cap-Schicht 230d. Anstelle der insitu eingebrachten Basisdotierung, kann die Basis auch per Implantation erzeugt werden.
  • Der weitere Prozessablauf zur Herstellung des vertikalen Bipolartransistors mit dielektrisch isoliertem, partiell einkristallinen Basisanschlußgebiet folgt bekannten Methoden. Dazu wird die in IHP.253 dargelegte Prozessschrittfolge zur Herstellung einer Emitterkonstruktion mit selbstpositionierten, mittels selektiver Epitaxie verstärkten Basisanschlussgebieten herangezogen.
  • 3. Beispiel
  • Ein weiteres Ausführungsbeispiel einer erfindungsgemäßen Halbleitervorrichtung wird nun in Bezug auf die 10 beschrieben. 10 zeigt eine Querschnittsansicht eines Bipolartransistors mit partiell einkristallinem Basisanschlussgebiet auf einem SOI-Substrat. Die SOI-Substratscheibe besteht aus einem Trägersubstrat aus Silizium 300, einer vergrabenen Oxidschicht 301 und einer Si-Deckschicht 302.
  • Der npn-Transistor dieses Ausführungsbeispiels umfasst einen n-leitenden Emitter 318, eine p-leitende Basis 314 und einen n-leitenden Kollektor 326. Der Kollektor ist über eine n-leitende Kollektorwanne 311 und ein n-leitendes Kollektoranschlussgebiet 325 zum Kollektorkontakt 324 geführt. Die vergrabene Oxidschicht 301 der SOI-Substratscheibe ist in den Kollektorgebieten 326 und in den Kollektoranschlussgebieten 325 unterbrochen. Diese unterbrochenen Bereiche der vergrabenen Oxidschicht sind durch epitaktisch abgeschiedenes einkristallines Silizium aufgefüllt. Insbesondere können die Kollektorgebiete 326 und die Kollektoranschlussgebiete 325 durch einen verbleibenden Teil der vergrabenen Oxidschicht 327 voneinander getrennt sein oder in einem gemeinsamen Fenster in der vergrabenen Oxidschicht ausgebildet werden. Die Umrandung der geöffneten Fenster in der vergrabenen Oxidschicht kann insbesondere so gestaltet sein, dass die Größe der Fenster mit zunehmender Tiefe zunimmt. Dadurch wird ein geringer Kollektorwiderstand ermöglicht. Eine Umrandung des in der vergrabenen Oxidschicht durch eine senkrechte Grenzfläche zwischen Silizium und Siliziumdioxid ist ebenfalls möglich.
  • Oberhalb des Kollektorgebietes 326 ist eine epitakxiale Basisschicht angeordnet, die eine p-Dotierung enthält. Insbesondere kann die epitaxiale Basisschicht eine SiGe-Schicht 314 einschließen. Beispielsweise kann die epitaxiale Basisschicht eine Schichtfolge Si/SiGe/Si umfassen. Zusätzlich kann die epitaxiale Basisschicht mit Kohlenstoff dotiert sein. Die epitaxiale Basisschicht kann besonders vorteilhaft durch differentielle Epitaxie hergestellt werden. Dabei wächst die Schicht auf kristallinen Silizium-Gebieten einkristallin und auf mit Isolatorschichten bedeckten Gebieten polykristallin.
  • Der erfindungsgemäße Bipolartransistor zeichnet sich dadurch aus, dass der Teil des Basisgebietes, der durch die vergrabene Oxidschicht 301 von dem Kollektor 326 dielektrisch isoliert ist, teilweise oder vollständig einkristallin ist. Das einkristalline Wachstum der Basisschicht oberhalb der vergrabenen Oxidschicht 301 wird durch die auf der vergrabenen Oxidschicht befindliche Siliziumschicht 302 ermöglicht. Die einkristalline Struktur der Basisschicht auch in den Bereichen, die von dem Kollektorgebiet 326 durch die vergrabene Oxidschicht 301 dielektrisch isoliert sind, führt zu einem besonders geringem elektrischem Widerstand dieser Schicht und damit zu verbesserten Hochfrequenzeigenschaften des Transistors. Entlang der Umrandung des Kollektorgebietes 326 kann das einkristalline Wachstum der Basisschicht in einem beschränkten Gebiet 316 gestört sein.
  • Oberhalb der epitaxialen Basisschicht ist der Emitter 318 angeordnet. Der Emitter besteht aus n+-dotiertem Si, welches einkristallin oder polykristallin sein kann. Der Emitter wird lateral durch Abstandshalter 319 begrenzt, die aus Siliziumdioxid oder aus einem anderen Isolatormaterial bestehen. Der Emitter wird durch den Kontakt 323 angeschlossen.
  • Beispiel 4
  • Im Folgenden wird ein bevorzugtes Verfahren zur Herstellung des in 10 dargestellten Transistors in Bezug auf die 11 bis 16 erläutert. Auf der aus einem Trägersubstrat aus Silizium 300, einer vergrabenen Oxidschicht 301 und einer Si-Deckschicht 302 bestehenden SOI-Scheibe wird durch thermische Oxidation oder durch ein Abscheideverfahren eine Siliziumdioxidschicht 303 erzeugt. Auf dieser Siliziumdioxidschicht wird eine Siliziumnitridschicht 304 abgeschieden (11).
  • In weiteren Schritten werden mit Hilfe einer Lackmaske 305 die lateralen Erstreckungen der Kollektorgebiete 326 und Kollektoranschlussgebiete 325 definiert. Über eine Folge von RIE-Prozessen werden die Siliziumnitridschicht 304, die Siliziumdioxidschicht 303 und die Si-Schicht 302 in den offenen Gebieten entfernt. Die vergrabene Oxidschicht 301 wird in diesen Bereichen teilweise entfernt (12). Dafür kann beispielsweise ein weiterer RIE-Prozess genutzt werden.
  • In einem weiteren Schritt werden die entlang der Umrandungslinie dieser geöffneten Fenster freigelegten Schnittflächen der Si-Schicht 302 beispielsweise durch thermische Oxidation mit Siliziumdioxid 306 bedeckt. Anschließend werden mit Hilfe von dem bekannten Stand der Technik entsprechenden Verfahren Spacer aus Siliziumnitrid 307 an den Innflächen der geöffneten Fenster gebildet (12).
  • In einem weiteren Schritt wird der in den Bereichen der geöffneten Fenster verbliebene Teil der vergrabenen Oxidschicht 301 beispielsweise durch ein Nassätzverfahren entfernt. Durch eine Unterätzung der Nitridspacer 307 kann in einer bevorzugten Ausführung des Verfahrens eine nach unten hin zunehmende Größe der Fenster realisiert werden. Anschließend werden die Nitridschicht 304 und die Spacer 307 beispielsweise mit Hilfe eines Nassätzverfahrens entfernt.
  • In einem weiteren Schritt werden auf den in den geöffneten Fenstern freigelegten Si-Oberflächen des Trägersubstrats 300 einkristalline Siliziumschichten 308 abgeschieden (13). Dafür kann vorzugsweise ein selektives Epitaxieverfahren eingesetzt werden. In einer bevorzugten Ausführung des Verfahrens wird anschließend auf der derartig strukturierten Scheibe eine Oxidschicht 309 abgeschieden.
  • In einem weiteren Schritt werden mittels einer Lackmaske die Kollektor- und Kollektoranschlussgebiete durch Implantation von Donatorionen (Phosphor, Arsen oder Antimon) dotiert (14). In einer bevorzugten Ausführung der Erfindung sind das Kollektorgebiet 326 und das Kollektoranschlussgebiet 325 durch einen verbliebenen Teil der vergrabenen Oxidschicht 301 voneinander getrennt. In diesem Fall wird die Energie der implantierten Ionen so gewählt, dass die n-leitende Kollektorwanne 311 die Kollektorgebiete und Kollektoranschlussgebiete elektrisch verbindet.
  • In einem folgenden Schritt wird auf der Scheibe eine weitere Isolatorschicht 312 abgeschieden, die beispielsweise aus Siliziumnitrid besteht. Mittels einer Lackmaske 313 werden die auf der Si-Oberfläche befindlichen Isolatorschichten 309 und 312 über den Kollektorbereichen 326 und über den angrenzenden Basisanschlussgebieten geöffnet (15).
  • In einem weiteren Schritt wird die Basisschicht vorzugsweise mit einem differentiellen Epitaxieverfahren abgeschieden. Insbesondere kann die epitaxiale Basisschicht eine SiGe-Schicht 314 und eine Deckschicht aus Silizium 315 einschließen (16). Auf den mit Isolatorschichten 309 und 312 bedeckten Gebieten der Scheibe erfolgt in dieser Ausführung der Erfindung ein polykristallines Wachstum der Basisschicht. Auf den freigelegten Siliziumoberflächen in den Kollektor- und Basisanschlussgebieten erfolgt ein vorzugsweise einkristallines Wachstum der Basisschicht. Entlang der Umrandung des Kollektorgebietes 326 kann das einkristalline Wachstum der Basisschicht in einem beschränkten Gebiet 316 gestört sein.
  • In weiteren Schritten des Verfahrens werden mit Hilfe von dem bekannten Stand der Technik entsprechenden Verfahren Emitter 319 abgeschieden und strukturiert und werden die Emitter-, Basis- und Kollektorgebiete kontaktiert (10). In einer bevorzugten Ausführung des Verfahrens erfolgt die Herstellung des Emitters und der externen Basisregion nach dem im Ausführungsbeispiel 2 beschriebenen Verfahren.

Claims (28)

  1. Vertikaler Bipolartransistor, mit einem Substrat (210; 300) aus Halbleitermaterial eines ersten Leitfähigkeitstyps und einem darin ausgebildeten Isolationsgebiet (212; 327), – einer in einer Öffnung des Isolationsgebietes (212; 327) angeordneten ersten Halbleiterelektrode (220; 326) aus einkristallinem Halbleitermaterial eines zweiten Leittähigkeitstyps, die entweder als Kollektor oder als Emitter ausgebildet ist, und die einen ersten Höhenabschnitt (220a) aufweist, der vom Isolationsgebiet in zu einer Höhenrichtung (h) senkrecht stehenden lateralen Richtungen (l) umschlossen ist und einen angrenzenden, in der Höhenrichtung (h) vom Subtratinneren weiter entfernten zweiten Höhenabschnitt (230a) aufweist, der lateral nicht vom Isolationsgebiet umschlossen ist, – einer zweiten Halbleiterelektrode (260; 318) aus Halbleitermaterial des zweiten Leitfähigkeitstyps, die als der andere Typ Halbleiterelektrode, also als Emitter beziehungsweise alternativ als Kollektor ausgebildet ist, – einer Basis (230c; 314) aus einkristallinem Halbleitermaterial des ersten Leitfähigkeitstyps zwischen dem Kollektor und dem Emitter, und – einem Basisanschlussgebiet (233; 320), das einen einkristallinen Abschnitt (233a, 233b, 233c, 233d, 233) aufweist, der in lateraler Richtung den, von der Basis aus gesehen weiter zum Substratinneren liegenden, zweiten Höhenabschnitt (230a) der ersten Halbleiterelektrode (220; 326) lateral umgibt, und der mit seiner zum Substratinneren weisenden Unterseite unmittelbar auf dem Isolationsgebiet (212; 327) aufliegt, und der nachfolgend als Vertikal Isolierter Einkristalliner Basisanschlussgebiets-Abschnitt, kurz VIEBAG-ABSCHNITT bezeichnet wird.
  2. Vertikaler Bipolartransistor nach Anspruch 1, bei dem derjenige Höhenabschnitt (233a) des VIEBAG-Abschnitts (233a, 233b, 233c, 233d, 233e), welcher den zweiten Höhenabschnitt (230a) der ersten Halbleiterelektrode (220) lateral umgibt, über eine Lateralerstreckung von mindestens 10 nm auf dem Isolationsgebiet (212; 327) aufliegt.
  3. Vertikaler Bipolartransistor nach Anspruch 1, bei dem derjenige Höhenabschnitt (233a) des VIEBAG-Abschnitts (233a, 233b, 233c, 233d, 233e), welcher den zweiten Höhenabschnitt (230a) der ersten Halbleiterelektrode (220) lateral umgibt, über eine Lateralerstreckung von mindestens 30 nm auf dem Isolationsgebiet (212; 327) aufliegt.
  4. Vertikaler Bipolartransistor nach Anspruch 1, bei dem derjenige Höhenabschnitt (233a) des VIEBAG-Abschnitts (233a, 233b, 233c, 233d, 233e), welcher den zweiten Höhenabschnitt (230a) der ersten Halbleiterelektrode (220) lateral umgibt, über eine Lateralerstreckung von mindestens 70 nm auf dem Isolationsgebiet (212; 327) aufliegt.
  5. Vertikaler Bipolartransistor nach einem der vorstehenden Ansprüche, bei dem derjenige Höhenabschnitt (233a) des VIEBAG-Abschnitts (233a, 233b, 233c, 233d, 233e), welcher den zweiten Höhenabschnitt (230a) der ersten Halbleiterelektrode (220) lateral umgibt, über die gesamte Lateralerstreckung des Basisanschlussgebiets auf dem Isolationsgebiet (212; 327) aufliegt, und bei dem das gesamte Basisanschlussgebiet einkristallin ausgebildet ist.
  6. Vertikaler Bipolartransistor nach einem der vorstehenden Ansprüche, bei dem die Lateralerstreckung des Höhenabschnitts (233a) des VIEBAG-Abschnitts (233a, 233b, 233c, 233d, 233e), welcher den zweiten Höhenabschnitt (230a) der ersten Halbleiterelektrode (220) lateral umgibt, größer ist als der in Höhenrichtung gemessene Abstand zwischen einer Oberkante des Isolationsgebietes (212) und einer Unterkante der Basis (230c).
  7. Vertikaler Bipolartransistor nach Anspruch 6, bei dem das Verhältnis zwischen der Lateralerstreckung des Höhenabschnitts (233a) des VIEBAG-Abschnitts (233a, 233b, 233c, 233d, 233e), welcher den zweiten Höhenabschnitt (230a) der ersten Halbleiterelektrode (220) lateral umgibt, und des in Höhenrichtung gemessenen Abstandes zwischen der Oberkante des Isolationsgebietes (212) und der Unterkante der Basis (230c) zwischen 0.5 und 10 beträgt.
  8. Vertikaler Bipolartransistor nach einem der vorstehenden Ansprüche, bei dem die Höhenerstreckung des Höhenabschnitts (233a) des VIEBAG-Abschnitts (233a, 233b, 233c, 233d, 233e), welcher den zweiten Höhenabschnitt (230a) der ersten Halbleiterelektrode (220) lateral umgibt zwischen 5 nm und 100 nm beträgt.
  9. Vertikaler Bipolartransistor nach einem der vorstehenden Ansprüche, bei dem die Höhenerstreckung des Höhenabschnitts (233a) des VIEBAG-Abschnitts (233a, 233b, 233c, 233d, 233e), welcher den zweiten Höhenabschnitt (230a) der ersten Halbleiterelektrode (220) lateral umgibt zwischen 20 nm und 50 nm beträgt.
  10. Vertikaler Bipolartransistor nach einem der vorstehenden Ansprüche, bei dem an den VIEBAG-ABSCHNITT (233a, 233b, 233c, 233d, 233e) auf seiner basisabgewandten Seite ein polykristalliner Lateralabschnitt (231; 316) des Basisanschlussgebiets angrenzt.
  11. Vertikaler Bipolartransistor nach Anspruch 1, bei dem das VIEBAG-ABSCHNITT in lateraler Richtung ohne ein- oder mehrdimensionale Versetzungen oder Gitterfehlanpassungen an die erste Halbleiterelektrode anschließt.
  12. Vertikaler Bipolartransistor nach einem der vorstehenden Ansprüche, bei das Isolationsgebiet (212) in einer Öffnung eines Feldisolationsgebietes (211) angeordnet ist.
  13. Vertikaler Bipolartransistor nach einem der vorstehenden Ansprüche, bei dem die Höhenerstreckung des Isolationsgebietes im Bereich von 10 nm bis 250 nm liegt.
  14. Vertikaler Bipolartransistor nach einem der vorstehenden Ansprüche, bei dem das Isolationsgebiet eine Grube aufweist, die mit dem Material des Basisanschlussgebietes verfüllt ist.
  15. Vertikaler Bipolartransistor nach einem der vorstehenden Ansprüche, bei dem sich, im Querschnitt gesehen, der erste Höhenabschnitt der ersten Halbleiterelektrode (220) zum zweiten Höhenabschnitt (230a) hin verjüngt.
  16. Vertikaler Bipolartransistor nach Anspruch 15, bei dem, im Querschnitt gesehen, die minimale laterale Erstreckung des sich verjüngenden ersten Höhenabschnitts (220) der ersten Halbleiterelektrode gleichgroß ist wie, oder kleiner ist als die maximale laterale Erstreckung der zweiten Halbleiterelektrode (260).
  17. Vertikaler Bipolartransistor nach Anspruch 14, bei dem die erste Halbleiterelektrode als Emitter und die zweite Halbleiterelektrode als Kollektor ausgebildet ist und der Bipolartransistor damit für einen Rückwärtsbetriebsmodus ausgebildet ist.
  18. Vertikaler Bipolartransistor nach einem der Ansprüche 1 bis 16, bei dem die erste Halbleiterelektrode (220) als Kollektor und die zweite Halbleiterelektrode (260) als Emitter ausgebildet ist.
  19. Vertikaler Bipolartransistor nach einem der vorstehenden Ansprüche, bei dem zwischen dem zweiten Höhenabschnitt (230a) der ersten Halbleiterelektrode und der Basis (230c) eine Pufferschicht (230b) aus einkristallinem Halbleitermaterial angeordnet ist.
  20. Vertikaler Bipolartransistor nach einem der vorstehenden Ansprüche, bei dem zwischen der Basis (230c) und der zweiten Halbeiterelektrode (260) eine Deckelschicht (230d) aus einkristallinem Halbleitermaterial angeordnet ist.
  21. Vertikaler Bipolartransistor nach einem der vorstehenden Ansprüche, bei dem die zweite Halbleiterelektrode T-förmig ist.
  22. Vertikaler Bipolartransistor nach einem der vorstehenden Ansprüche, bei dem das Substrat ein SOI-Substrat ist.
  23. Vertikaler Bipolartransistor nach Anspruch 22, bei dem ein ein- oder mehrdimensionale Versetzungen oder Gitterfehlanpassungen aufweisender Lateralbschnitt (316) des Basisanschlussgebiets zwischen dem VIEBAG-Abschnitt ist und auf seiner der Basis abgewandten Seite ein zweiter einkristalliner Abschnitt des Basisanschlussgebiets anschließt.
  24. Vertikaler Bipolartransistor nach Anspruch 23, bei dem der polykristalline Lateralabschnitt (316) des Basisanschlussgebiets eine laterale Erstreckung von maximal 80 nm hat.
  25. Verfahren zur Herstellung eines vertikalen Bipolartransistors, der die Merkmale eines der Ansprüche 1 bis 21 hat, mit den Schritten: a) Bereitstellen eines hochohmigen einkristallinen Halbleitersubstrats (210) eines ersten Leitungstyps mit einem ersten Höhenabschnitt eines ersten Halbleiterelektrodengebiets (224) eines zweiten Leitungstyps, b) Herstellen einer einkristallinen inselförmigen Podestschicht (225) über dem ersten Höhenabschnitt des ersten Halbleiterelektrodengebiets (224), c) Ausbilden eines Grabens um die inselförmige Podestschicht (225) derart, dass das die Podestschicht (225) schließlich auf einem Sockelbereich (220) des ersten Höhenabschnitts des ersten Halbleiterelektrodengebiets aufliegt und lateral über den Sockelbereich hinausragt, d) Verfüllen des Grabens mit Isolatormaterial zur Herstellung eines Isolationsgebietes (212), e) Differentiell epitaktisches Abscheiden eines Schichtstapels über der inselförmigen Podestschicht mit einer einkristallinen Basisschicht, f) Ausbilden eines Basisgebiets und eines Basisanschlussgebiets durch Dotieren des Schichtstapels sowie Ausbilden eines in lateraler Richtung auf die laterale Erstreckung des Sockelbereiches beschränkten zweiten Höhenabschnitts der ersten Halbleiterelektrode, derart, dass das Basisanschlussgebiet (233; 320), einen einkristallinen Abschnitt (233a, 233b, 233c, 233d, 233e) aufweist, der in lateraler Richtung die Basis und den, von der Basis aus gesehen weiter zum Substratinneren inneren liegenden, zweiten Höhenabschnitt (230a) der ersten Halbleiterelektrode (220; 326) lateral umgibt, und der mit seiner zum Substratinneren weisenden Unterseite unmittelbar auf dem Isolationsgebiet (211; 327) aufliegt, und der nachfolgend als vertikal isolierter einkristalliner Basisanschlussgebietsabschnitt, kurz VIEBAG-ABSCHNITT bezeichnet wird, und g) Ausbilden einer zweiten Halbleiterelektrode des zweiten Leitfähigkeitstyps.
  26. Verfahren nach Anspruch 25, bei dem der Schritt des Bereitstellens eines hochohmigen einkristallinen Halbleitersubstrats (210) eines ersten Leitungstyps mit einem ersten Höhenabschnitt eines ersten Halbleiterelektrodengebiet (224) eines zweiten Leitungstyps die folgenden Unterschritte umfasst a1) Ausbilden mindestens eines Feldisolationsgebietes (211) mit einer Öffnung (200), die einkristallines Halbleitermaterial (224) enhält, a2) Leitfähigkeitsdotierung zur Ausbildung von Halbleitermaterial (224) eines zweiten Leittähigkeitstyps für eine erste Halbleiterelektrode in der Öffnung (200).
  27. Verfahren nac Anspruch 25 oder 26, bei dem im Isolationsgebiet vor dem Abscheiden des Basisschichtstapes eine an den inselförmigen Podestschicht lateral angrenzende Grube ausgebildet wird, die beim nachfolgendes Abscheiden des Basisschichtstapels verfüllt wird und Teil des Basisanschlussgebiets wird.
  28. Verfahren zur Herstellung eines vertikalen Bipolartransistors, der die Merkmale des Anspruchs 22, 23 oder 24 hat, mit den Schritten: a) Bereitstellen eines hochohmigen einkristallinen Halbleitersubstrats (210) eines ersten Leitfähigkeitstyps mit einer vergrabenen Isolatorschicht (301), b) Ausbilden einer Öffnung in der im Halbleitersubstrat vergrabenen Isolatorschicht (301), c) Verfüllen der Öffnung mit einkristallinem Halbleitermaterial und Dotieren des Halbleitermaterials im Bereich der Öffnung zum Herstellen eines ersten und eines darüberliegenden zweiten Höhenabschnitts eines ersten Halbleiterelektrodengebiets (224) eines zweiten Leitungstyps (326), d) Abscheiden eines Basisschichtstapels, der entweder insgesamt einkristallin ist oder einen sich in Höhenrichtung von der Oberseite der vergrabenen Isolatorschicht bis zur Oberseite des Basisschichtstapels erstreckenden, lateral begrenzten polykristallinen Lateralabschnitt hat, e) Ausbilden eines Emitterfensters im Basisschichtstapel, dessen Öffnung sich über einen lateralen Abschnitt des Basisschichtstapels erstreckt, der kleiner ist als die Öffnung der Isolatorschicht, f) Ausbilden einer Basis des ersten Leitfähigkeitstyps durch Dotieren des Basisschichtstapels in einem lateral durch die Öffnung des Emitterfensters begrenzten Bereich, und Ausbilden eines Basisanschlussgebiets durch Dotieren des Basisschichtstapels außerhalb des Emitterfensters g) Ausbilden eines Emitters.
DE102004061327A 2004-12-11 2004-12-11 Vertikaler Bipolartransistor Withdrawn DE102004061327A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102004061327A DE102004061327A1 (de) 2004-12-11 2004-12-11 Vertikaler Bipolartransistor
US11/792,015 US7880270B2 (en) 2004-12-11 2005-12-12 Vertical bipolar transistor
EP05825275A EP1825504B1 (de) 2004-12-11 2005-12-12 Vertikaler bipolartransistor
AT05825275T ATE551718T1 (de) 2004-12-11 2005-12-12 Vertikaler bipolartransistor
PCT/EP2005/056691 WO2006061439A1 (de) 2004-12-11 2005-12-12 Vertikaler bipolartransistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004061327A DE102004061327A1 (de) 2004-12-11 2004-12-11 Vertikaler Bipolartransistor

Publications (1)

Publication Number Publication Date
DE102004061327A1 true DE102004061327A1 (de) 2006-06-14

Family

ID=35892453

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004061327A Withdrawn DE102004061327A1 (de) 2004-12-11 2004-12-11 Vertikaler Bipolartransistor

Country Status (5)

Country Link
US (1) US7880270B2 (de)
EP (1) EP1825504B1 (de)
AT (1) ATE551718T1 (de)
DE (1) DE102004061327A1 (de)
WO (1) WO2006061439A1 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007147691A1 (en) * 2006-06-21 2007-12-27 International Business Machines Corporation Bipolar transistor with dual shallow trench isolation and low base resistance
DE102009001552A1 (de) 2008-12-12 2010-06-17 Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Bipolartransistor mit selbstjustiertem Emitterkontakt
DE102009031114A1 (de) * 2009-06-30 2011-01-05 Globalfoundries Dresden Module One Llc & Co. Kg Halbleiterelement, das in einem kristallinen Substratmaterial hergestellt ist und ein eingebettetes in-situ n-dotiertes Halbleitermaterial aufweist
DE102009039744A1 (de) * 2009-09-02 2011-03-10 Texas Instruments Deutschland Gmbh Bipolartransistor
US8310027B2 (en) 2008-06-12 2012-11-13 Infineon Technologies Ag Electronic device and manufacturing method thereof

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7687887B1 (en) * 2006-12-01 2010-03-30 National Semiconductor Corporation Method of forming a self-aligned bipolar transistor structure using a selectively grown emitter
CN102403344B (zh) * 2010-09-10 2013-09-11 上海华虹Nec电子有限公司 锗硅BiCMOS工艺中的寄生PNP双极晶体管
CN102544082B (zh) * 2010-12-17 2014-10-08 上海华虹宏力半导体制造有限公司 锗硅异质结npn三极管器件及制造方法
DE102011004411B4 (de) 2011-02-18 2017-02-23 Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Siliziumbasierter Heterobipolartransistor mit einer Kollektorschicht aus einem III-V-Halbleiter
CN103050518B (zh) * 2012-01-06 2015-04-08 上海华虹宏力半导体制造有限公司 锗硅异质结双极型晶体管及其制造方法
US8927381B2 (en) 2013-03-20 2015-01-06 International Business Machines Corporation Self-aligned bipolar junction transistors
US8975146B2 (en) 2013-05-01 2015-03-10 International Business Machines Corporation Trench isolation structures and methods for bipolar junction transistors
US20160020307A1 (en) * 2014-07-16 2016-01-21 Win Semiconductors Corp. Heterojunction Bipolar Transistor
US9245951B1 (en) 2014-09-16 2016-01-26 Globalfoundries Inc. Profile control over a collector of a bipolar junction transistor
US9437718B1 (en) 2015-05-12 2016-09-06 International Business Machines Corporation Semiconductor-on-insulator (SOI) lateral heterojunction bipolar transistor having a wide band gap emitter/collector which are epitaxially grown
US10367083B2 (en) 2016-03-25 2019-07-30 Globalfoundries Inc. Compact device structures for a bipolar junction transistor
US9786770B1 (en) 2016-10-06 2017-10-10 Nxp Usa, Inc. Semiconductor device structure with non planar slide wall
US10566447B2 (en) 2017-11-20 2020-02-18 International Business Machines Corporation Single column compound semiconductor bipolar junction transistor with all-around base
US11721719B2 (en) 2020-10-20 2023-08-08 Globalfoundries U.S. Inc. Heterojunction bipolar transistor with buried trap rich isolation region
US11791334B2 (en) 2020-10-20 2023-10-17 Globalfoundries U.S. Inc. Heterojunction bipolar transistor with buried trap rich isolation region
US20240145585A1 (en) * 2022-11-01 2024-05-02 Globalfoundries U.S. Inc. Heterojunction bipolar transistor with amorphous semiconductor regions

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61288467A (ja) * 1985-06-17 1986-12-18 Fujitsu Ltd 半導体装置及びその製造方法
DE3901881A1 (de) * 1988-01-30 1989-08-10 Toshiba Kawasaki Kk Bipolartransistor
JPH04241422A (ja) * 1991-01-16 1992-08-28 Mitsubishi Electric Corp 半導体集積回路装置
JPH05166830A (ja) * 1991-12-18 1993-07-02 Sony Corp Ｓｏｉ構造の縦型バイポーラトランジスタとその製造方法
DE19758339C2 (de) * 1997-12-22 2003-09-25 X Fab Semiconductor Foundries Integrationsfähiger vertikaler Bipolartransistor und Verfahren zu seiner Herstellung

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5166767A (en) * 1987-04-14 1992-11-24 National Semiconductor Corporation Sidewall contact bipolar transistor with controlled lateral spread of selectively grown epitaxial layer
US5175603A (en) * 1988-01-30 1992-12-29 Kabushiki Kaisha Toshiba Bipolar transistor
US5198689A (en) * 1988-11-30 1993-03-30 Fujitsu Limited Heterojunction bipolar transistor
JPH05166380A (ja) 1991-12-19 1993-07-02 Mitsubishi Electric Corp 出力バッファ回路
US5436180A (en) 1994-02-28 1995-07-25 Motorola, Inc. Method for reducing base resistance in epitaxial-based bipolar transistor
DE19845789A1 (de) * 1998-09-21 2000-03-23 Inst Halbleiterphysik Gmbh Bipolartransistor und Verfahren zu seiner Herstellung
DE10358046B4 (de) * 2003-12-05 2010-06-17 Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Bipolartransistor mit erhöhtem Basisanschlussgebiet und Verfahren zu seiner Herstellung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61288467A (ja) * 1985-06-17 1986-12-18 Fujitsu Ltd 半導体装置及びその製造方法
DE3901881A1 (de) * 1988-01-30 1989-08-10 Toshiba Kawasaki Kk Bipolartransistor
JPH04241422A (ja) * 1991-01-16 1992-08-28 Mitsubishi Electric Corp 半導体集積回路装置
JPH05166830A (ja) * 1991-12-18 1993-07-02 Sony Corp Ｓｏｉ構造の縦型バイポーラトランジスタとその製造方法
DE19758339C2 (de) * 1997-12-22 2003-09-25 X Fab Semiconductor Foundries Integrationsfähiger vertikaler Bipolartransistor und Verfahren zu seiner Herstellung

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007147691A1 (en) * 2006-06-21 2007-12-27 International Business Machines Corporation Bipolar transistor with dual shallow trench isolation and low base resistance
US8310027B2 (en) 2008-06-12 2012-11-13 Infineon Technologies Ag Electronic device and manufacturing method thereof
DE102009049775B4 (de) * 2008-06-12 2017-02-23 Infineon Technologies Ag Vertikal integriertes elektronisches Bauelement, Finnen-Bipolartransistor und Verfahren zu deren Herstellung
EP2830097A1 (de) 2008-12-12 2015-01-28 IHP GmbH-Innovations for High Performance Microelectronics / Leibniz-Institut für innovative Mikroelektronik Bipolartransistor mit selbstjustiertem Emitterkontakt
US8933537B2 (en) 2008-12-12 2015-01-13 IHP GmbH—Innovations for High Performance Microelectronics/Leibniz-Institut fur Innovative Mikroelekronik Bipolar transistor having self-adjusted emitter contact
WO2010066630A1 (de) 2008-12-12 2010-06-17 Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Bipolartransistor mit selbstjustiertem emitterkontakt
US9508824B2 (en) 2008-12-12 2016-11-29 IHP GmbH—Innovations for High Perforamce Microelectronics/Leibniz-Institut fur Innovative Mikroelektronik Method for fabricating a bipolar transistor having self-aligned emitter contact
DE102009001552A1 (de) 2008-12-12 2010-06-17 Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Bipolartransistor mit selbstjustiertem Emitterkontakt
DE102009031114B4 (de) * 2009-06-30 2011-07-07 Globalfoundries Dresden Module One LLC & CO. KG, 01109 Halbleiterelement, das in einem kristallinen Substratmaterial hergestellt ist und ein eingebettetes in-situ n-dotiertes Halbleitermaterial aufweist, und Verfahren zur Herstellung desselben
DE102009031114A1 (de) * 2009-06-30 2011-01-05 Globalfoundries Dresden Module One Llc & Co. Kg Halbleiterelement, das in einem kristallinen Substratmaterial hergestellt ist und ein eingebettetes in-situ n-dotiertes Halbleitermaterial aufweist
DE102009039744A1 (de) * 2009-09-02 2011-03-10 Texas Instruments Deutschland Gmbh Bipolartransistor
US8330223B2 (en) 2009-09-02 2012-12-11 Texas Instruments Incorporated Bipolar transistor
DE102009039744B4 (de) * 2009-09-02 2016-06-02 Texas Instruments Deutschland Gmbh Bipolartransistor und Verfahren zur Herstellung eines Bipolartransistors

Also Published As

Publication number Publication date
US20090179303A1 (en) 2009-07-16
WO2006061439A1 (de) 2006-06-15
ATE551718T1 (de) 2012-04-15
EP1825504A1 (de) 2007-08-29
US7880270B2 (en) 2011-02-01
EP1825504B1 (de) 2012-03-28

Similar Documents

Publication Publication Date Title
EP1825504B1 (de) Vertikaler bipolartransistor
EP2377149B1 (de) Bipolartransistor mit selbstjustiertem emitterkontakt
DE102010001290B4 (de) Bipolartransistor mit Basis-Kollektor-Isolation ohne Dielektrikum und Verfahren zum Herstellen eines Solchen
EP1597770A1 (de) Bipolartransistor mit verbessertem basis-emitter- bergang und verfahren zur herstellung
DE102008001535A1 (de) Bipolartransistor und Verfahren zur Herstellung desselben
EP1692720B1 (de) Komplement re bipolar-halbleitervorrichtung
EP0684639A1 (de) Verfahren zur Herstellung eines Bipolartransistors
EP1625614B1 (de) Verfahren zur herstellung eines bipolartransistors
DE10358046B4 (de) Bipolartransistor mit erhöhtem Basisanschlussgebiet und Verfahren zu seiner Herstellung
DE3936507C2 (de) Selbstjustierter Bipolartransistor mit Heteroübergang und Verfahren zur Herstellung desselben
EP2270869B1 (de) Bipolartransistor
EP1611615B1 (de) Verfahren zur herstellung eines bipolaren halbleiterbauelements, insbesondere eines bipolartransistors, und entsprechendes bipolares halbleiterbauelement
WO2003046947A2 (de) Bipolar transistor
DE10302625B4 (de) Bipolartransistor und Verfahren zum Herstellen desselben
DE102004053393B4 (de) Verfahren zur Herstellung einer vertikal integrierten Kaskodenstruktur und vertikal integrierte Kaskodenstruktur
EP1153437B1 (de) Bipolartransistor und verfahren zu seiner herstellung
EP4199064A1 (de) Verfahren zur herstellung von bipolartransistoren mit nichtselektiver basisepitaxie
WO2004038784A1 (de) Selbstjustierender transistor und verfahren zur herstellung
DE10038955A1 (de) Verfahren zur Herstellung eines Bipolartransistors
DE102004053394A1 (de) Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung
DE102004054806A1 (de) Bipolartransistor mit verbessertem Basisanschluss und Verfahren zur Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: IHP GMBH - INNOVATIONS FOR HIGH PERFORMANCE MI, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20130702