DE102004057486A1 - Leistungsvorrichtung mit bidirektionaler Pegelverschiebungsschaltung - Google Patents

Leistungsvorrichtung mit bidirektionaler Pegelverschiebungsschaltung Download PDF

Info

Publication number
DE102004057486A1
DE102004057486A1 DE102004057486A DE102004057486A DE102004057486A1 DE 102004057486 A1 DE102004057486 A1 DE 102004057486A1 DE 102004057486 A DE102004057486 A DE 102004057486A DE 102004057486 A DE102004057486 A DE 102004057486A DE 102004057486 A1 DE102004057486 A1 DE 102004057486A1
Authority
DE
Germany
Prior art keywords
signal
input
circuit
gate control
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102004057486A
Other languages
English (en)
Other versions
DE102004057486B4 (de
Inventor
Sam Seiichiro Cupertino Ochi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Littelfuse Inc
Original Assignee
IXYS LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IXYS LLC filed Critical IXYS LLC
Publication of DE102004057486A1 publication Critical patent/DE102004057486A1/de
Application granted granted Critical
Publication of DE102004057486B4 publication Critical patent/DE102004057486B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0676—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors
    • H01L27/0682—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors comprising combinations of capacitors and resistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

Ein Gate-Treiber umfasst einen Steuersignalgenerator, der einen ersten Eingang aufweist und konfiguriert ist, um ein Gate-Steuersignal an einen Leistungs-Halbleiterschalter auszugeben. Der Gate-Steuersignalgenerator ist nahe bei einer High-Seite des Gate-Treibers vorgesehen. Eine erste Nebenschaltung weist einen ersten Signalweg und einen zweiten Signalweg auf, die zum Übertragen von Signalen geeignet sind. Der erste und der zweite Signalweg sind mit dem ersten Eingang des Gate-Steuersignalgenerators verbunden. Der zweite Signalweg ist konfiguriert, um ein Signal an den ersten Eingang mit einer reduzierten Signalverzögerung zu liefern. Ein Komparator ist konfiguriert, um Signale von der High-Seite zu empfangen. Der Komparator ist nahe bei einer Low-Seite des Gate-Treibers vorgesehen.

Description

  • Diese Anmeldung ist verwandt mit der continuation-in-part der U.S.-Patentanmeldung Nr. 10/349,804, die am 22. Januar 2003 eingereicht wurde und die die Priorität der U.S. Provisional Patentanmeldung Nr. 60/354,701 beansprucht, die am 4. Februar 2002 eingereicht wurde, deren Offenbarungsgehalte hierin durch Bezugnahme zu allen Zwecken mit eingeschlossen sind.
  • Die vorliegende Erfindung betrifft einen Gate-Treiber, der eine Pegelverschiebungsschaltung zum Ansteuern des Gates einer Leistungs-Halbleitervorrichtung aufweist.
  • Viele elektronische Schaltungen für niedrige Spannung, z.B. MOSFET-Vorrichtungen werden dazu verwendet, Hochspannungs-Schalttransistoren, z.B. Leistungs-MOSFET, Bipolar-Transistorvorrichtungen mit isoliertem Gate (IGBT), Gate-gesteuerte Thyristoren und dergleichen anzusteuern. Ein Leistungs-Halbleiterschalter oder eine Leistungs-Halbleitervorrichtung wird von einem nichtleitenden Zustand in einen leitenden Zustand geschaltet, indem die Gate-Source-Spannung von unter einer Schwellenspannung auf über eine Schwellenspannung erhöht wird. Wie es hierin verwendet wird, bezieht sich der Ausdruck "Leistungsvorrichtung" oder "Leistungs-Halbleitervorrichtung auf jeden MOSFET, IGBT, Thyristor oder dergleichen.
  • Ein oder mehrere Niederspannungs-Transistoren, die mit einem Ausgangsknoten des Gate-Treibers verbunden sind, legen geeignete Spannungen an den Gate- oder Steueranschluss der Leistungsvorrichtung an, um die Leistungsvorrichtung an- oder auszuschalten. Wenn die Leistungsvorrichtung ein N-Kanal-Metalloxid-Halbleiter-Feldeffekttransistor (NMOSFET) ist, wird die Vorrichtung durch Anlegen einer hohen Spannung an das Gate des Leistungsschalters eingeschaltet und durch Anlegen einer niedrigen Spannung an das Gate ausgeschaltet. Wenn im Gegensatz dazu die Leistungsvorrichtung ein P-Kanal-Metalloxid-Halbleiter-Feldeffekttransistor (PMOSFET) ist, wird die Vorrichtung durch Anlegen einer niedrigen Spannung an das Gate des Leistungsschalters eingeschaltet und durch Anlegen einer hohen Spannung an das Gate ausgeschaltet. Wenn es nicht anders erläutert wird, beziehen sich Leistungsvorrichtungen, wie sie hierin verwendet werden, zur Erleichterung der Darstellung auf Vorrichtungen vom N-Typ.
  • Im Allgemeinen umfasst ein Gate-Treiber eine Pegelverschiebungsschaltung zum Verschieben des Potentials eines kleinen Steuersignals auf einen höheren Spannungspegel, der zum Einschalten der Leistungsvorrichtung besser geeignet ist. Der Gate-Treiber kann als eine einzelne Vorrichtung gepackt sein, die einen high-seitigen Abschnitt und einen low-seitigen Abschnitt aufweist, wobei die High-Seite dazu verwendet wird, einen high-seitigen Schalter oder Transistor der Leistungsvorrichtung ein- oder auszuschalten, und die Low-Seite dazu verwendet wird, einen low-seitigen Schalter oder Transistor der Leistungsvorrichtung ein- oder auszuschalten. Der high-seitige Schalter weist einen Drain auf, der mit einer Hochspannungsquelle, z.B. 1000 Volt, verbunden ist, während der low-seitige Schalter einen Drain aufweist, der mit einer Quelle für eine niedrigere Spannung, z.B. eine Source des high-seitigen Schalters verbunden ist.
  • Bei einer Ausführungsform umfasst ein Leistungsmodul eine Leistungs-Halbleitervorrichtung mit einem ersten Anschluss, einem zweiten Anschluss und einem dritten Anschluss. Der zweite Anschluss ist ein Steueranschluss, um den Elektrizitätsfluss zwischen dem ersten und dem dritten Anschluss zu regeln. Ein Gate-Treiber weist einen Ausgangsknoten auf, der mit dem zweiten Anschluss der Leistungsvorrichtung verbunden ist, um Gate-Steuersignale an die Leistungs-Halbleitervorrichtung zu liefern. Der Gate-Treiber umfasst einen Gate-Steuersignalgenerator, der einen ersten Eingang und einen zweiten Eingang aufweist, und eine erste Nebenschaltung, die einen ersten Signalweg und einen zweiten Signalweg aufweist, die zum Übertragen von Signalen geeignet sind. Die ersten und zweiten Signalwege sind mit dem ersten Eingang des Gate-Steuersignalgenerators verbunden. Der zweite Signalweg ist derart konfiguriert, dass er ein Signal an den ersten Eingang mit einer reduzierten Signalverzögerung liefert. Der Gate-Treiber umfasst darüber hinaus eine zweite Nebenschaltung, die mit dem zweiten Eingang des Gate-Steuersignalgenerators verbunden ist.
  • Bei einer anderen Ausführungsform umfasst ein Gate-Treiber einen Gate-Steuersignalgenerator, der einen ersten Eingang aufweist und konfiguriert ist, um ein Gate-Steuersignal an einen Leistungs-Halbleiterschalter auszugeben, und eine erste Nebenschaltung, die einen ersten Signalweg und einen zweiten Signalweg aufweist, die zur Übertragung von Signalen geeignet sind. Der erste und der zweite Signalweg sind mit dem ersten Eingang des Gate-Steuersignalgenerators verbunden. Der zweite Signalweg ist derart konfiguriert, dass er ein Signal an den ersten Eingang mit einer reduzierten Signalverzögerung liefert.
  • Bei einer noch weiteren Ausführungsform umfasst eine Leistungsvorrichtung einen Gate-Steuersignalgenerator, der einen ersten Eingang aufweist und konfiguriert ist, um ein Gate-Steuersignal an einen Leistungs-Halbleiterschalter auszugeben. Eine erste Nebenschaltung weist einen ersten Signalweg und einen zweiten Signalweg auf, die zum Übertragen von Signalen geeignet sind. Der erste und der zweite Signalweg sind mit dem ersten Eingang des Gate-Steuersignalgenerators verbunden. Der zweite Signalweg ist konfiguriert, um ein Signal an den ersten Eingang mit einer reduzierten Signalverzögerung zu liefern. Eine zweite Nebenschaltung umfasst einen dritten Signalweg und einen vierten Signalweg, die zum Übertragen von Signalen geeignet sind. Der dritte und der vierte Signalweg sind mit dem zweiten Eingang des Gate-Steuersignalgenerators verbunden. Der erste Eingang des Gate-Steuersignalgenerators empfängt ein Signal mit einer ersten Spannung von der ersten Nebenschaltung, und der zweite Eingang des Gate-Steuersignalgenerators empfängt ein Signal mit einer zweiten Spannung von der zweiten Nebenschaltung. Der Gate-Steuersignalgenerator gibt ein Gate-Steuersignal gemäß der Spannungsdifferenz zwischen dem Signal mit der ersten Spannung und dem Signal mit der zweiten Spannung aus. Der zweite Signalweg und der vierte Signalweg sind Vorwärtskopplungsverbindungen oder Feedforward-Verbindungen.
    •
  • Kurzbeschreibung der Zeichnungen
  • 1 veranschaulicht ein schematisches Schaubild eines Leistungsmoduls gemäß einer Ausführungsform der vorliegenden Erfindung,
  • 2 veranschaulicht ein schematisches Schaubild eines Gate-Treibers gemäß einer Ausführungsform der vorliegenden Erfindung,
  • 3 veranschaulicht ein schematisches Schaltbild eines Signalgenerators mit einer Pegelverschiebungsschaltung gemäß einer Ausführungsform der vorliegenden Erfindung,
  • 4A veranschaulicht eine schematische, teilweise in Schichten aufgelöste Konstruktionsansicht von oben einer Nebenschaltung der Pegelverschiebungsschaltung gemäß einer Ausführungsform der vorliegenden Erfindung,
  • 4B veranschaulicht eine Querschnittsansicht des Aufbaus von 4A, genommen entlang der Pfeile AA, gemäß einer Ausführungsform der vorliegenden Erfindung,
  • 5 veranschaulicht ein schematisches Schaltbild eines Signalgenerators mit einer Pegelverschiebungsschaltung mit zwei in Reihe geschalteten Nebenschaltungen gemäß einer Ausführungsform der vorliegenden Erfindung,
  • 6A veranschaulicht eine schematische, teilweise in Schichten aufgelöste Konstruktionsansicht von oben der beiden Nebenschaltungen der Pegelverschiebungsschaltung von 5 gemäß einer Ausführungsform der vorliegenden Erfindung,
  • 6B veranschaulicht eine Querschnittsansicht des Aufbaus von 6A, genommen entlang der Pfeile BB, gemäß einer Ausführungsform der vorliegenden Erfindung,
  • 7A veranschaulicht eine Querschnittsansicht eines teilweise gefertigten Substrats, das einen leitenden Bereich aufweist, der sich von einer Metallschicht zu einem Bondpad erstreckt, gemäß einer Ausführungsform der vorliegenden Erfindung,
  • 7B veranschaulicht eine Querschnittsansicht des Substrats von 7A, das eine erste dielektrische Schicht und einen Graben aufweist, gemäß einer Ausführungsform der vorliegenden Erfindung,
  • 7C veranschaulicht eine Querschnittsansicht des Substrats von 7B, das einen Widerstand aufweist, der über dem leitenden Bereich liegend gebildet ist, gemäß einer Ausführungsform der vorliegenden Erfindung, und
  • 8 veranschaulicht eine bidirektionale Pegelverschiebungsschaltung gemäß einer Ausführungsform der vorliegenden Erfindung.
  • 1 veranschaulicht schematisch ein Leistungsmodul 100 gemäß einer Ausführungsform der vorliegenden Erfindung. Das Leistungsmodul umfasst eine erste Leistungsvorrichtung oder einen ersten Gate-Treiber 102, der einen high-seitigen Treiber 104 und einen low-seitigen Treiber 106 aufweist, eine zweite Leistungsvorrichtung oder Leistungsschalter 108, der einen high-seitigen Transistor 110 und einen low-seitigen Transistor 112 aufweist, und eine Signalliefereinrichtung oder Controller 114 zur Pulsweitenmodulation (PWM).
  • Die zweite Leistungsvorrichtung 108 weist eine Halbbrückenkonfiguration auf. Der Drain ist mit einer Hochspannungsquelle, z.B. 1000 Volt, verbunden, und ihre Source ist mit dem Drain des low-seitigen Transistors verbunden. Die Source des low-seitigen Transistors wiederum ist auf Masse geschlossen. Bei einer anderen Ausführungsform sind der Drain und die Source des high-seitigen Transistors mit einer positiven Spannungsquelle, z.B. 500 Volt, und einer negativen Spannungsquelle, z.B. -500 Volt verbunden.
  • Die Leistungsvorrichtung 108 umfasst einen Ausgangsknoten 114, der mit einem Knoten zwischen der Source des high-seitigen Transistors 110 und dem Drain des low-seitigen Transistors 112 verbunden ist. Der Ausgangsknoten ist mit einer externen Last verbunden und liefert an diese zur Ansteuerung ein Ausgangsspannungssignal. Der high-seitige Treiber 104 und der low-seitige Treiber 106 liefern wie gezeigt ein high-seitiges Gate-Steuersignal HG und ein low-seitiges Gate-Steuersignal LG an die Gate-Elektrode des high-seitigen Transistors 110 bzw. die Gate-Elektrode des low-seitigen Transistors 112. Ein Rückkopplungssignal HS von der Source des high-seitigen Transistors 110 wird an den high-seitigen Treiber 104 zur Verwendung durch den high-seitigen Treiber beim Erzeugen des high-seitigen Steuersignals HG geliefert.
  • Nach den 1 und 2 liefert der PWM-Controller 114 ein high-seitiges Signal HC und ein low-seitiges Signal LC, die jeweils von dem high-seitigen Treiber bzw. dem low-seitigen Treiber verwendet werden, um das high-seitige Gate-Steuersignal HG und das low-seitige Gate-Steuersignal LG zu erzeugen. Ein Transceiver 202 in dem low-seitigen Treiber empfängt das high-seitige Signal HC und überträgt ein geeignetes oder mehrere geeignete Signale an einen high-seitigen Empfänger 204, der in dem high-seitigen Treiber vorgesehen ist. Der high-seitige Empfänger 204 überträgt ein Signal an eine Schaltung 206 in dem high-seitigen Treiber, die wiederum das high-seitige Gate-Steuersignal HG an die Gate-Elektrode des high-seitigen Transistors 110 liefert. Ein low-seitiger Empfänger 208 empfängt das low-seitige Signal LC und überträgt ein Signal an eine Schaltung 210, die wiederum das low-seitige Gate-Steuersignal LG an die Gate-Elektrode des low-seitigen Transistors 112 liefert. Bei einer Ausführungsform umfasst der high-seitige Treiber die Schaltung 206 nicht. Das heißt der Signalausgang von dem Empfänger 204 wird direkt an die Gate-Elektrode des high-seitigen Transistors angelegt.
  • Im Betrieb wird der high-seitige Transistor eingeschaltet und der low-seitige Transistor wird ausgeschaltet, um eine hohe Ausgangsspannung Vout über den Ausgangsknoten zu liefern. Andererseits wird der high-seitige Transistor ausgeschaltet und der low-seitige Transistor wird eingeschaltet, um eine niedrige Ausgangsspannung Vout über den Ausgangsknoten zu liefern.
  • Eine Verzögerungsschaltung kann in dem low-seitigen Treiber 106, z.B. in der Schaltung 210, vorgesehen sein, um sicherzustellen, dass der low-seitige Transistor 112 nicht eingeschaltet wird, während der high-seitige Transistor ausgeschaltet ist. Das heißt die Verzögerungsschaltung liefert eine Totzeit zwischen der Einschaltzeit des high-seitigen Transistors und der Einschaltzeit des low-seitigen Transistors, um eine Querleitung zu verhindern. Die Verzögerungsschaltung kann mehrere in Reihe geschaltete Inverter verwenden, um die gewünschte Signalverzögerung zu erhalten, wie es ausführlicher in der Patentanmeldung mit dem Titel "Efficient Gate Driver IC for Power Devices" erläutert ist, die am 30. April 2002 eingereicht wurde und an den Inhaber übertragen wurde (Aktenzeichen des Anwalts: 011775-011210US), deren Offenbarungsgehalt hierin zu allen Zwecken vollständig mit eingeschlossen ist.
  • Bei einer Ausführungsform sind eine Pegelverschiebungsschaltung und damit in Beziehung stehende Komponenten, die nachstehend beschrieben werden, in einem Signalgenerator 208 vorgesehen, der den Transceiver 202 und den Empfänger 204 umfasst. Der Signalgenera tor 208 ist bei der vorliegenden Ausführungsform in den high- und low-seitigen Treibern 104 und 106 verteilt. Bei anderen Ausführungsformen ist der Signalgenerator 208 vollständig in dem high-seitigen Treiber vorgesehen.
  • 3 zeigt einen Signalgenerator 300 mit einer Widerstands-Pegelverschiebungsschaltung 302 gemäß einer Ausführungsform der vorliegenden Erfindung. Eine gestrichelte Linie 304 gibt an, ob verschiedene Komponenten in dem Signalgenerator in dem high-seitigen Treiber oder dem low-seitigen Treiber vorgesehen sind. Die Platzierung dieser Komponenten in dem high-seitigen oder low-seitigen Treiber ist ausführungsformspezifisch. Beispielsweise ist bei der vorliegenden Ausführungsform die Pegelverschiebungsschaltung 302 zwischen den high- und low-seitigen Treibern verteilt. Jedoch kann die Pegelverschiebungsschaltung vollständig in dem high-seitigen Treiber vorgesehen sein.
  • Der Signalgenerator 300 umfasst eine erste Spannungsquelle 306 und einen Impulsgenerator 308, die mit mehreren Invertern 310, 312 und 314 verbunden sind. Die Inverter sind in Reihe in zwei unterschiedlichen Gruppen angeordnet. Die erste Gruppe umfasst die Inverter 310 und 312 und die zweite Gruppe umfasst den Inverter 314. Die Inverter in der ersten und der zweiten Gruppe sind konfiguriert, um komplementäre Signale an die Pegelverschiebungsschaltung 302 auszugeben. Das heißt, die erste Gruppe gibt ein erstes Signal V1 aus, und die zweite Gruppe gibt ein zweites Signal V1' aus, das komplementär zu dem Signal V1 ist.
  • Eine erste Nebenschaltung 316 der Pegelverschiebungsschaltung 302 empfängt das erste Signal V1. Die erste Nebenschaltung 316 umfasst einen Widerstand R1, einen Kondensator C1 und einen Kondensator Cs. Ein erster Knoten 318 des Widerstandes R1 ist mit dem Ausgang der ersten Gruppe von Invertern verbunden. Ein zweiter Knoten 320 des Widerstands R1 gibt eine erste Spannung aus, die dazu verwendet wird, ein Gate-Steuersignal zu erzeugen, wie es nachfolgend ausführlicher erläutert wird. Der Kondensator C1 stellt die Kapazität zwischen Widerstand und Substrat dar. Andererseits stellt der Kondensator Cs die Kapazität zwischen Bondpad und Substrat dar. Ein erster Knoten 322 (z.B. Substrat) des Kondensators Cs ist mit dem ersten Knoten 318 des Widerstandes R1 verbunden, und der zweiten Knoten 324 (z.B. Bondpad) des Kondensators Cs ist mit dem zweiten Knoten 320 des Widerstandes R1 verbunden. Wie es hierin verwendet wird, umfasst der Ausdruck "Substrat" eine leitende Schicht, wie etwa eine N-Diffusionsschicht, die auf dem Substrat gebildet ist.
  • Bei einer Ausführungsform ist der Kondensator Cs gebildet, indem eine leitende Schicht unter einem Bondpad und auf einer oberen Oberfläche des Halbleitersubstrats vorgesehen ist, wie es später ausführlicher erläutert wird. Die leitende Schicht ist konfiguriert, um sich unter dem Widerstand R1 zu erstrecken, und ist elektrisch mit dem ersten Knoten des Widerstandes R1 verbunden. Dementsprechend teilen sich der Kondensator Cs und der Kondensator C1 den zweiten Knoten 324. Das heißt die Kondensatoren C1 und Cs sind mit Rückführungspunkten versehen. Eine Vorwärtskopplungsverbindung oder Feedforward-Verbindung 326, die durch den Kondensator Cs und seine Knoten 322 und 324 vorgesehen ist, steigert die Leistung der Vorrichtung, indem verhindert wird, dass ein Nacheilen oder Pol (Signalverzögerung) in die Flanken eines Signals eingeführt wird. Ohne die Vorwärtskopplungsverbindung, d.h. die leitende Schicht, würde der Kondensator C1 eine Streukapazität zwischen Widerstand und Substrat darstellen, die die Leistung der Vorrichtung verschlechtern würde.
  • Ähnlich empfängt eine zweite Nebenschaltung 328 der Pegelverschiebungsschaltung 302 das zweite komplementäre Signal V1'. Die zweite Nebenschaltung 328 umfasst einen Widerstand R1a, einen Kondensator C1a und einen Kondensator Csa. Ein erster Knoten 330 des Widerstandes R1a ist mit dem Ausgang der zweiten Invertergruppe verbunden. Ein zweiter Knoten 332 des Widerstandes R1a gibt eine zweite Spannung aus, die dazu verwendet wird, ein Gate-Steuersignal zu erzeugen. Der Kondensator C1a stellt die Kapazität zwischen Widerstand und Substrat dar. Der Kondensator Csa stellt die Kapazität zwischen Bondpadmetall und Substrat dar. Ein erster Knoten 334 des Kondensators Csa ist mit dem ersten Knoten 330 des Widerstandes R1a verbunden, und ein zweiter Knoten 336 des Kondensators Csa ist mit dem zweiten Knoten 332 des Widerstandes R1a verbunden.
  • Der Kondensator Csa ist gebildet, indem eine leitende Schicht unter einem Bondpad und auf einer oberen Oberfläche des Halbleitersubstrats vorgesehen ist. Die Halbleiterschicht ist konfiguriert, um sich unter dem Widerstand R1a zu erstrecken und ist elektrisch mit dem ersten Knoten des Widerstandes R1a verbunden. Dementsprechend teilen sich der Kondensator Csa und der Kondensator C1a den zweiten Knoten. Eine Vorwärtskopplungsverbindung oder Feedforward-Verbindung 336 ist durch den Kondensator Csa vorgesehen, und seine Knoten 332 und 334 steigern die Leistung der Vorrichtung, wie es oben erläutert wurde.
  • Die Pegelverschiebungsschaltung 302 umfasst einen Hysteresekomparator 338 (oder Gate-Steuersignalgenerator), der einen ersten Eingang 340, einen zweiten Eingang 342 und einen Ausgang 344 aufweist. Der erste Eingang ist mit dem Knoten 320 des Widerstandes R1 verbunden, der eine erste Spannung ausgibt, und der zweite Eingang ist mit dem Knoten 332 des Widerstandes R1a verbunden, der eine zweite Spannung ausgibt, die komplementär zu der ersten Spannung ist. Die Kondensatoren C2 und C2a sind dem ersten Eingang 340 und dem zweiten Eingang 342 zugeordnet. Eine Spannungsdifferenz V2 zwischen der ersten Spannung und der zweiten Spannung wird dazu verwendet, den Komparator anzusteuern und ein high-seitiges Steuersignal HG über den Ausgangsknoten 344 auszugeben.
  • Die Pegelverschiebungsschaltung 302 umfasst darüber hinaus ein erstes Kondensator-Widerstands-Netz 346 und ein zweites Kondensator-Widerstands-Netz 348. Ein Eingangsknoten 350 des ersten Kondensator-Widerstands-Netzes ist mit dem Ausgang der ersten Nebenschaltung verbunden. Das erste Kondensator-Widerstands-Netz umfasst einen Widerstand R2, einen Widerstand R3 und einen Kondensator C3. Die Widerstände R2 und R3 sind in einer parallelen Konfiguration vorgesehen und mit dem Ausgang der ersten Nebenschaltung verbunden. Der Kondensator C3 ist in Reihe mit dem Widerstand R3 vorgesehen und mit einer zweiten Spannungsquelle 352 verbunden. Die Spannungsquelle 352 ist auch mit einem Ende des Widerstandes R2 verbunden.
  • Ähnlich ist ein Eingangsknoten 354 des zweiten Kondensator-Widerstand-Netzes mit dem Ausgang der zweiten Nebenschaltung verbunden. Das zweite Kondensator-Widerstand-Netz umfasst einen Widerstand R2a, einen Widerstand R3a und einen Kondensator C3a. Die Widerstände R2a und R3a sind in einer parallelen Konfiguration vorgesehen und mit dem Ausgang der zweiten Nebenschaltung verbunden. Der Kondensator C3a ist in Reihe mit dem Widerstand R3a vorgesehen und mit der zweiten Spannungsquelle 352 verbunden. Die Spannungsquelle 352 ist auch mit einem Ende des Widerstands R2a verbunden.
  • Bei einer Ausführungsform sind die Werte der Kondensatoren C2, C2a, C3, C3a und der Widerstände R2, R2a, R3 und R3a selektiv vorgesehen, um Spannungsspitzen zu verhindern, die durch die Vorwärtskopplungsverbindungen 326 und 328 erzeugt werden können. Die Pegelverschiebungsschaltung 302 ist mit den folgenden Werten versehen worden, um eine Dämpfung von 50:1 zu erhalten:
    C2 = 50 pf
    C2a = 50 pf
    C3 = 5 pf
    C3a = 5 pf
    R2 = 20 000 Ohm
    R2a = 20 000 Ohm
    R3 = 10 000 Ohm
    R3a = 10 000 Ohm
  • Wenn ein größeres Dämpfungsverhältnis erwünscht ist, können die Werte der Kondensatoren erhöht werden und die Werte der Widerstände können verringert werden. Wenn andererseits ein niedrigeres Dämpfungsverhältnis erwünscht ist, können die Werte der Kondensatoren verringert werden und die Werte der Widerstände können erhöht werden.
  • 4A veranschaulicht eine schematische, teilweise in Schichten aufgelöste Konstruktionsansicht von oben 400 der ersten Nebenschaltung 316 der Pegelverschiebungsschaltung 302 gemäß einer Ausführungsform der vorliegenden Erfindung. Der Aufbau 400 umfasst eine leitende Schicht 402, die auf einer oberen Oberfläche eines Substrats (nicht gezeigt) vorgesehen ist, ein Bondpad (Anschlussfläche) 404, die über einem Abschnitt der leitenden Schicht liegt, den Widerstand R1, einen Draht 406, der dem Knoten 320 in 3 entspricht und an das Bondpad 404 gebondet ist, und eine Metallisierungsschicht 408, die dem Knoten 320 in 3 entspricht. Der Widerstand R1 ist mit dem Draht 406 und der Metallisierungsschicht 408 über Kontakte 410 bzw. 412 verbunden. Ein Kontakt 414 verbindet die Metallisierungsschicht 408 und die leitende Schicht 402 elektrisch, um die Vorwärtskopplungsverbindung 326 von 3 vorzusehen. Die leitende Schicht 402 ist bei einer Ausführungsform ein N-Diffusionsbereich. Die leitende Schicht 402 erstreckt sich unter dem Widerstand R1 und dem Bondpad 404, um die Kondensatoren C1 und Cs bereitzustellen.
  • 4B veranschaulicht als schematische Querschnittsansicht den Aufbau 400, genommen entlang der Pfeile AA, gemäß einer Ausführungsform der vorliegenden Erfindung. Der Aufbau 400 umfasst ein Substrat 416, die leitende Schicht 402, das Bondpad 404, den Draht 406, die Metallisierungsschicht 408, die Kontakte 410, 412 und 414 und den Widerstand R1. Der Aufbau 400 umfasst ferner eine dielektrische Schicht 418, die über der leitenden Schicht 402 vorgesehen ist, um die leitende Schicht von dem Widerstand R1 und dem Bondpad 404 zu trennen. Die dielektrische Schicht 418 stellt dementsprechend die Kondensatoren C1 und Cs bereit.
  • Bei einer Ausführungsform ist die dielektrische Schicht 418 eine Oxidschicht. Die Dicke der Oxidschicht unter dem Bondpad beträgt ungefähr 10 000 Angström, und die Dicke der Oxidschicht unter dem Widertand R1 beträgt ungefähr 6 000 Angström. Die Durchbruchspannung der Oxidschicht beträgt im Allgemeinen 70 Volt/1000 Angström. Die Durchbruchspannung des Aufbaus 400 oder der Pegelverschiebungsschaltung 302 beträgt dementsprechend ungefähr 420 Volt für die obige Konstruktionsspezifikation. Ein Erhöhen der Dicke der Oxidschicht kann die Durchbruchspannung anheben.
  • 5 veranschaulicht ein alternatives Verfahren zum Erhöhen der Durchbruchspannung gemäß einer Ausführungsform der vorliegenden Erfindung. Ein Signalgenerator 500 umfasst eine Pegelverschiebungsschaltung 502, die eine erste Nebenschaltung 504, eine zweite Nebenschaltung 506, ein erstes Kondensator-Widerstands-Netz 508, ein zweites Kondensator-Widerstands-Netz 510, eine dritte Nebenschaltung 512 und eine vierte Nebenschaltung 514 umfasst. Die erste und die zweite Nebenschaltung 504 und 506 entsprechen der ersten und der zweiten Nebenschaltung 316 und 328 der Pegelverschiebungsschaltung 302. Das erste und das zweite Kondensator-Widerstands-Netz 508 und 510 entsprechen dem ersten und dem zweiten Kondensator-Widerstands-Netz 346 und 348 der Pegelverschiebungsschaltung 302.
  • Die erste Nebenschaltung 504 umfasst einen Widerstand R1, einen Kondensator C1 und einen Kondensator Cs. Ein erster Knoten des Widerstandes R1 oder Eingang der ersten Nebenschaltung 504 empfängt ein Spannungssignal V1 von einem Ausgang einer Gruppe von Invertern. Ein zweiter Knoten 518 des Widerstandes R1 oder Ausgang der ersten Nebenschaltung 504 gibt eine erste Spannung aus, die anschließend wie bei der Pegelverschiebungsschaltung 302 verwendet wird, um ein Gate-Steuersignal zu erzeugen. Der Kondensator C1 stellt die Kapazität zwischen Widerstand und Substrat dar. Der Kondensator Cs stellt die Kapazität zwischen Bondpad und Substrat dar. Ein erster Knoten 522 (z.B. Substrat) des Kondensators Cs ist mit dem ersten Knoten 516 des Widerstandes R1 verbunden, und der zweite Knoten 524 (z.B. Bondpad) des Kondensators Cs ist mit dem zweiten Knoten 518 des Widerstandes R1 verbunden. Die zweite Nebenschaltung 506 weist im Wesentlichen die gleiche Konfiguration wie die erste Nebenschaltung 504 auf.
  • Die dritte und vierte Nebenschaltung 512 und 514 weisen eine ähnliche Konfiguration wie die erste und die zweite Nebenschaltung 504 und 506 auf. Die dritte Nebenschaltung 512 umfasst einen Widerstand R4, einen Kondensator C4 und einen Kondensator Csb. Ein erster Knoten 526 des Widerstandes R4 oder Eingang der dritten Nebenschaltung 512 ist mit dem Ausgang der ersten Nebenschaltung 504 verbunden. Ein zweiter Knoten 528 des Widerstandes R4 oder Ausgang der dritten Nebenschaltung 512 ist mit einem Eingang eines Komparators 530 verbunden. Der Kondensator C4 stellt die Kapazität zwischen Widerstand und Substrat dar. Der Kondensator Csb stellt die Kapazität zwischen Bondpad und Substrat dar. Ein erster Knoten 532 (z.B. Bondpad) des Kondensators Csb ist mit dem ersten Knoten 526 des Widerstandes R4 verbunden, und der zweite Knoten 534 (z.B. Substrat) des Kondensators Csb ist mit dem zweiten Knoten 528 des Widerstandes R4 verbunden. Die vierte Nebenschaltung 514 weist im Wesentlichen die gleiche Konfiguration wie die dritte Nebenschaltung 512 auf.
  • Dementsprechend sind die dritte und die vierte Nebenschaltung 512 und 514 jeweils in Reihe mit der ersten bzw. zweiten Nebenschaltung 504 bzw. 506 vorgesehen. Die erste und die zweite Nebenschaltung 504 und 506 weisen jeweils Vorwärtskopplungsverbindungen oder 536 bzw. 538 auf, um die Leistung der Vorrichtung zu steigern. Die dritte und die vierte Nebenschaltung 512 und 514 weisen ähnlich Vorwärtskopplungsverbindungen 540 bzw. 542 auf, um die Leistung der Vorrichtung zu steigern. Bei einer Ausführungsform sind die erste und die zweite Nebenschaltung 504 und 506 in dem low-seitigen Treiber vorgesehen und die dritte und die vierte Nebenschaltung 512 und 514 sind in dem high-seitigen Treiber vorgesehen.
  • Wie bei der ersten Nebenschaltung 316 weist die erste Nebenschaltung 504 der Pegelverschiebungsschaltung 502 eine Durchbruchspannung von ungefähr 420 Volt auf. Zusätzlich weist die dritte Nebenschaltung 512, die in Reihe mit der ersten Nebenschaltung vorgesehen ist, eine Durchbruchspannung von ungefähr 420 Volt auf. Dementsprechend ist die Pegelverschiebungsschaltung 502 mit einer Durchbruchspannung von ungefähr 840 Volt versehen. Eine zusätzliche Nebenschaltung kann in Reihe mit der ersten und der dritten Nebenschaltung vorgesehen sein, um eine höhere Durchbruchspannung vorzusehen.
  • 6A veranschaulicht eine schematische, teilweise in Schichten aufgelöste Konstruktionsansicht von oben 600 der ersten Nebenschaltung 504 der Pegelverschiebungsschaltung 502 und eine schematische, teilweise in Schichten aufgelöste Konstruktionsansicht von oben 602 der dritten Nebenschaltung 512 gemäß einer Ausführungsform der vorliegenden Erfindung. Der Aufbau 600 und der Aufbau 602 sind jeweils in dem low-seitigen Treiber bzw. dem high-seitigen Treiber vorgesehen.
  • Der Aufbau 600 umfasst eine leitende Schicht 606, die auf einer oberen Oberfläche eines Substrats (nicht gezeigt) vorgesehen ist, ein Bondpad 608, das über einem Abschnitt der leitenden Schicht liegt, den Widerstand R1, einen Draht 610, der an das Bondpad 608 gebondet ist, und eine Metallisierungsschicht 612. Der Widerstand R1 ist mit dem Draht 610 und der Metallisierungsschicht 612 über Kontakte 614 bzw. 616 verbunden. Ein Kontakt 616 verbindet die Metallisierungsschicht 612 und die leitende Schicht 606 elektrisch, um die Vorwärtskopplungsverbindung 536 vorzusehen. Die leitende Schicht 606 erstreckt sich unter dem Widerstand R1 und dem Bondpad 608, um die Kondensatoren C1 und Cs vorzusehen. Die leitende Schicht 606 ist bei einer Ausführungsform ein N-Diffusionsbereich.
  • Der Aufbau 602 umfasst eine leitende Schicht 618, die auf einer oberen Oberfläche eines Substrats (nicht gezeigt) vorgesehen ist, ein Bondpad 620, das über einem Abschnitt der leitenden Schicht liegt, den Widerstand R4, einen Draht 622, der an das Bondpad 620 gebondet ist, und eine Metallisierungsschicht 624. Der Draht 622 ist mit dem Draht 610 des Aufbaus 600 verbunden. Der Widerstand R4 ist mit dem Draht 622 und der Metallisierungsschicht 624 über Kontakte 626 bzw. 628 verbunden. Ein Kontakt 630 verbindet die Metallisierungsschicht 624 und die leitende Schicht 618 elektrisch, um die Vorwärtskopplungsverbindung 540 vorzusehen. Die leitende Schicht 618 erstreckt sich unter dem Widerstand R4 und dem Bondpad 620, um die Kondensatoren C4 und Csb vorzusehen.
  • 6B veranschaulicht eine schematische Querschnittsansicht der Aufbauten 600 und 602, genommen entlang der Pfeile BB, gemäß einer Ausführungsform der vorliegenden Erfindung. Der Aufbau 600 umfasst ein Substrat 632, die leitende Schicht 606, das Bondpad 608, den Draht 610, die Metallisierungsschicht 612, die Kontakte 614 und 616 und den Widerstand R1. Der Aufbau 600 umfasst darüber hinaus eine dielektrische Schicht 634, die über der leitenden Schicht 606 vorgesehen ist, um die leitende Schicht von dem Widerstand R1 und dem Bondpad 608 zu trennen. Der Widerstand R1, das Bondpad 608 und die dielektrische Schicht 634 bilden zusammen die Kondensatoren C1 und Cs.
  • Ähnlich umfasst der Aufbau 602 das Substrat 632, die leitende Schicht 618, das Bondpad 620, den Draht 622, die Metallisierungsschicht 624, die Kontakte 626 und 628 und den Widerstand R4. Der Aufbau 602 umfasst darüber hinaus eine dielektrische Schicht 636, die über der leitenden Schicht 618 vorgesehen ist, um die leitende Schicht von dem Widerstand R4 und dem Bondpad 620 zu trennen. Der Widerstand R4, das Bondpad 620 und die dielektrische Schicht 636 bilden zusammen die Kondensatoren C4 und Csb.
  • Bei einer Ausführungsform ist die dielektrische Schicht 634 eine Oxidschicht. Die Dicke der Oxidschicht beträgt unter dem Bondpad ungefähr 10 000 Angström und unter dem Widerstand R1 ungefähr 6 000 Angström. Die Durchbruchspannung der Oxidschicht beträgt im Allgemeinen 70 Volt/1000 Angström. Die Durchbruchspannung des Aufbaus 600 beträgt dementsprechend ungefähr 420 Volt für die obige Konstruktionsspezifikation. Ähnlich ist die dielektrische Schicht 636 eine Oxidschicht, die eine Dicke unter dem Bondpad von ungefähr 10 000 Angström und eine Dicke unter dem Widerstand R4 von ungefähr 6 000 Angström aufweist. Die Durchbruchspannung des Aufbaus beträgt dementsprechend ungefähr 420 Volt für die obige Konstruktionsspezifikation. Die Aufbauten 600 und 602 versehen zusammen die Pegelverschiebungsschaltung 502 mit einer Durchbruchspannung von 840 Volt.
  • 7A veranschaulicht eine Querschnittsansicht eines Substrats 702, das teilweise gefertigt worden ist, um darauf eine Schaltung vorzusehen, die der ersten Nebenschaltung 316 von 4B gemäß einer Ausführungsform der vorliegenden Erfindung entspricht. Das Substrat 702 ist ein Halbleiter, z.B. ein Siliziumsubstrat. Ein leitender Bereich 704, z.B. ein N-Diffusionsbereich, ist an einer oberen Oberfläche des Substrats 702 gebildet. Bei einer Ausführungsform werden in das Substrat N-Dotiermittel unter Verwendung eines Ionenimplantationsverfahrens injiziert. Danach werden die Dotiermittel diffundiert, um den leitenden Bereich 704 zu bilden.
  • Eine erste dielektrische Schicht 706, z.B. eine Oxidschicht, wird derart bis zu einer ersten Dicke gebildet, dass sie über der leitenden Schicht 704 liegt (7B). Ein erster Fotoresist (nicht gezeigt) wird über der ersten dielektrischen Schicht 706 vorgesehen und strukturiert, um eine Fläche 708 freizulegen. Die freigelegte Fläche 708 wird geätzt, um einen Graben 709 zu bilden. Der Graben 709 liegt über der leitenden Schicht 706, ohne einen Kontakt mit der leitenden Schicht herzustellen, so dass diese beiden Bereiche elektrisch isoliert sind. Der erste Fotoresist wird von dem Substrat unter Verwendung einer herkömmlichen Technik abgezogen.
  • Die leitende Schicht 728, z.B. Polysilizium, wird in den Graben 709 (7C) abgeschieden. Die leitende Schicht 728 wird strukturiert, um einen Widerstand zu bilden, der dem Widerstand R1 der 3 und 4A entspricht. Danach wird eine zweite dielektrische Schicht 710, z.B. eine Oxidschicht, über der strukturierten leitenden Schicht und der ersten dielektrischen Schicht gebildet. Ein zweiter Fotoresist (nicht gezeigt) wird über der zweiten dielektrischen Schicht vorgesehen und strukturiert, um Abschnitte 714, 716 und 718 der zweiten dielektrischen Schicht freizulegen. Die freigelegten Abschnitte werden geätzt, um mehrere Gräben 715, 717 und 719 zu bilden. Der zweite Fotoresist wird unter Verwendung einer herkömmlichen Technik abgezogen. Die Gräben 715, 717 und 719 werden mit leitendem Material gefüllt, um mehrere Stopfen zu bilden, die den Kontakten 410, 412 und 414 von 4A entsprechen. Danach wird der Fertigungsprozess fortgesetzt, um das Substrat 702 mit einem Bondpad und einer Verdrahtung zu versehen, wie es in 4A gezeigt ist. Der in dem Graben 719 gebildete Stopfen, der elektrisch mit dem leitenden Bereich 704 verbunden ist, und der leitende Bereich 704, der unter dem Bondpad vorgesehen ist, um einen Kondensator Cs zu bilden, stellen zusammen eine Vorwärtskopplungsverbindung bereit, um gemäß einer Ausführungsform der vorliegenden Erfindung die Leistung der Vorrichtung zu verbessern.
  • 8 zeigt einen Signalgenerator 1000, der eine bidirektionale Widerstands-Pegelverschiebungsschaltung 1002 gemäß einer Ausführungsform der vorliegenden Erfindung umfasst. Bei der vorliegenden Ausführungsform ist der Signalgenerator 1000 ein Modul mit zumindest zwei Halbleiterplättchen. Eine gestrichelte Linie 1004 gibt an, ob verschiedene Komponenten in dem Signalgenerator in einem low-seitigen Treiber 1003a oder einem high-seitigen Treiber 1003b vorgesehen sind. Die beiden Treiber sind über Drähte 1005a und 1005b verbunden. Das heißt ein erster low-seitiger Knoten 1007a des low-seitigen Treibers ist mit einem ersten high-seitigen Knoten 1009a des high-seitigen Treibers über den Draht 1005a verbunden, und ein zweiter low-seitiger Knoten 1007b des low-seitigen Treibers ist mit einem zweiten high-seitigen Knoten 1009b des high-seitigen Treibers über den Draht 1005b verbunden. Diese Knoten dienen bei der vorliegenden Ausführungsform sowohl als Eingangsknoten als auch als Ausgangsknoten. Verschiedene Komponenten des Signalgenerators 1000 werden nachstehend in Hinblick auf ihre Beziehungen mit den high-seitigen und low-seitigen Treibern beschrieben, jedoch ist die Platzierung von einer oder mehreren dieser Komponenten in dem high-seitigen oder low-seitigen Treiber ausführungsformspezifisch, wie es Fachleute auf dem Gebiet verstehen werden.
  • Der Signalgenerator 1000 umfasst eine erste Spannungsquelle 1006 und einen ersten Impulsgenerator 1008, die mit mehreren Invertern 1010, 1012 und 1014 verbunden sind. Die Inverter sind in Reihe in zwei unterschiedlichen Gruppen angeordnet. Die erste Gruppe umfasst die Inverter 1010 und 1012, und die zweite Gruppe umfasst den Inverter 1014. Die Inverter in der ersten und der zweiten Gruppe sind konfiguriert, um komplementäre Signale an die Pegelverschiebungsschaltung 1002 auszugeben. Das heißt die erste Gruppe gibt ein erstes Signal V1 aus, und die zweite Gruppe gibt ein zweites Signal V1' aus, das komplementär zu dem Signal V1 ist.
  • Eine erste Nebenschaltung 1016 der Pegelverschiebungsschaltung 1002 empfängt das erste Signal V1. Die erste Nebenschaltung 1016 umfasst einen Widerstand R1, einen Kondensator C1 und einen Kondensator Cs. Ein erster Knoten 1018 des Widerstandes R1 ist mit dem Ausgang der ersten Gruppe von Invertern verbunden. Ein zweiter Knoten 1020 des Widerstandes R1 gibt eine erste Spannung aus, die dazu verwendet wird, ein Gate-Steuersignal zu erzeugen. Der Kondensator C1 stellt die Kapazität zwischen Widerstand und Substrat dar. Andererseits stellt der Kondensator Cs die Kapazität zwischen Bondpad und Substrat dar. Ein erster Knoten 1022 (z.B. Substrat) des Kondensators Cs ist mit dem ersten Knoten 1018 des Widerstandes R1 verbunden, und ein zweiter Knoten 1024 (z.B. Bondpad) des Kondensators Cs ist mit dem zweiten Knoten 1020 des Widerstandes R1 verbunden. Der Kondensator Cs ist gemäß einer Implementierung mit einem ersten Potential VBVC1 versehen.
  • Eine Vorwärtskopplungsverbindung 1026 ist vorgesehen, um die Leistung der Vorrichtung zu steigern, indem verhindert wird, dass ein Nacheilen oder Pol (Signalverzögerung) in die Flanken eines Signals eingeführt wird. Ohne die Vorwärtskopplungsverbindung, d.h. die leitende Schicht, würde der Kondensator C1 eine Streukapazität zwischen Widerstand und Substrat darstellen, die die Leistung der Vorrichtung verschlechtern würde.
  • Ähnlich empfängt die zweite Nebenschaltung 1028 der Pegelverschiebungsschaltung 1002 das zweite komplementäre Signal V1'. Die zweite Nebenschaltung 1028 umfasst einen Widerstand R1a, einen Kondensator C1a und einen Kondensator Csa. Ein erster Knoten 1030 des Widerstandes R1a ist mit dem Ausgang der zweiten Invertergruppe verbunden. Ein zweiter Knoten 1032 des Widerstandes R1a gibt eine zweite Spannung aus, die dazu verwendet wird, ein Gate-Steuersignal zu erzeugen. Der Kondensator C1a stellt die Kapazität zwischen Widerstand und Substrat dar. Der Kondensator Csa stellt die Kapazität zwischen Bondpadmetall und Substrat dar. Ein erster Knoten 1034 des Kondensators Csa ist mit dem ersten Knoten 1030 des Widerstandes R1a verbunden, und ein zweiter Knoten 1036 des Kondensators Csa ist mit dem zweiten Knoten 1032 des Widerstandes R1a verbunden. Eine erste Vorwärtskopplungsverbindung 1036 ist vorgesehen, um die Leistung der Vorrichtung zu steigern. Der Kondensator Csa ist gemäß einer Implementierung mit einem zweiten Potential VBVC1a versehen. Das erste Potential VBVC1 und das zweite Potential VBVC1a sind im Wesentlichen gleich.
  • Die Pegelverschiebungsschaltung 1002 umfasst einen Hysteresekomparator 1038 (oder Gate-Steuersignalgenerator), der einen ersten Eingang 1040, einen zweiten Eingang 1042 und einen Ausgang 1044 aufweist. Der erste Eingang ist mit dem Knoten 1020 des Widerstandes R1 verbunden, der eine erste Spannung ausgibt, und der zweite Eingang ist mit dem Knoten 1032 des Widerstandes R1a verbunden, der eine zweite Spannung ausgibt, die komplementär zu der ersten Spannung ist. Die Kondensatoren C2 und C2a sind dem ersten Eingang 1040 und dem zweiten Eingang 1042 zugeordnet. Eine Spannungsdifferenz V2 zwischen der ersten Spannung und der zweiten Spannung wird verwendet, um den Komparator anzusteuern und ein high-seitiges Gate-Steuersignal HG über den Ausgangsknoten 1044 auszugeben.
  • Die Pegelverschiebungsschaltung 1002 umfasst darüber hinaus ein erstes Kondensator-Widerstands-Netz 1046 und ein zweites Kondensator-Widerstands-Netz 1048. Ein Eingangsknoten 1050 des ersten Kondensator-Widerstands-Netzes ist mit dem Ausgang der ersten Nebenschaltung verbunden. Der erste Kondensator-Widerstand umfasst einen Widerstand R2, einen Widerstand R3 und einen Kondensator C3. Die Widerstände R2 und R3 sind in einer parallelen Konfiguration vorgesehen und mit dem Ausgang der ersten Nebenschaltung verbunden. Der Kondensator C3 ist in Reihe mit dem Widerstand R3 vorgesehen und mit einer zweiten Spannungsquelle 1052 verbunden. Die zweite Spannungsquelle 1052 definiert ein Potential VSF. Die Spannungsquelle 1052 ist auch mit einem Ende des Widerstandes R2 verbunden. Ein zweiter Impulsgenerator 1053 ist mit der Spannungsquelle 1052 verbunden und gibt Steuersignale in den Komparator 1038 ein. Der zweite Impulsgenerator 1053 definiert ein Potential VCM. Die Spannungsquelle 1052 und der Impulsgenerator 1053 sind bei der vorliegenden Ausführungsform außerhalb der Pegelverschiebungsschaltung 1002 vorgesehen.
  • Ähnlich ist ein Eingangsknoten 1054 des zweiten Kondensator-Widerstands-Netzes mit dem Ausgang der zweiten Nebenschaltung verbunden. Das zweite Kondensator-Widerstands-Netz umfasst einen Widerstand R2a, einen Widerstand R3a und einen Kondensator C3a. Die Widerstände R2a und R3a sind in einer parallelen Konfiguration vorgesehen und mit dem Ausgang der zweiten Nebenschaltung verbunden. Der Kondensator C3a ist in Reihe mit dem Widerstand R3a vorgesehen und mit der zweiten Spannungsquelle 1052 verbunden. Die Spannungsquelle 1052 ist auch mit einem Ende des Widerstandes R2a verbunden.
  • Bei einer Ausführungsform sind die Werte der Kondensatoren C2, C2a, C3, C3a und der Widerstände R2, R2a, R3 und R3a selektiv vorgesehen, um Spannungsspitzen zu verhindern, die durch die Vorwärtskopplungsverbindungen 1026 und 1028 erzeugt werden können. Eine gewünschte Dämpfung kann erhalten werden indem geeignete Werte für die Kondensatoren und Widerstände gewählt werden, wie es oben in Verbindung mit 3 erläutert wurde.
  • Die Pegelverschiebungsschaltung 1002 umfasst auch eine dritte Nebenschaltung 1112 und eine vierte Nebenschaltung 1114. Die dritte Nebenschaltung 1112 umfasst einen Widerstand R4, einen Kondensator C4 und einen Kondensator Csb. Ein erster Knoten 1126 des Widerstandes R4 oder Eingang der dritten Nebenschaltung 1112 ist mit dem Ausgang der ersten Nebenschaltung 1016 verbunden. Ein zweiter Knoten 1128 des Widerstandes R4 oder Ausgang der dritten Nebenschaltung 1112 ist mit einem Eingang eines Komparators 1038 verbunden. Der Kondensator C4 stellt die Kapazität zwischen Widerstand und Substrat dar. Der Kondensator Csb stellt die Kapazität zwischen Bondpad und Substrat dar. Ein erster Knoten 1132 (z.B. Bondpad) des Kondensators Csb ist mit dem ersten Knoten 1126 des Widerstandes R4 verbunden, und der zweite Knoten 1134 (z.B. Substrat) des Kondensators Csb ist mit dem zweiten Knoten 1128 des Widerstandes R4 verbunden.
  • Die vierte Nebenschaltung 1114 weist im Wesentlichen die gleiche Konfiguration wie die dritte Nebenschaltung 1112 auf. Die dritte und die vierte Nebenschaltung 1112 und 1114 weisen ähnlich jeweils Vorwärtskopplungsverbindungen 1140 bzw. 1142 auf, um die Leistung der Vorrichtung zu steigern. Die dritte und die vierte Nebenschaltung 1112 und 1114 sind jeweils in Reihe mit der ersten bzw. neben Nebenschaltung 1016 bzw. 1028 vorgesehen.
  • Zusätzlich zu dem Obigen umfasst der Signalgenerator 1002 zusätzliche Komponenten, um eine bidirektionale Kommunikation zu erleichtern, d.h. Signale, die von der high-seitigen Vorrichtung (oder Last) zu der low-seitigen Vorrichtung gehen, so dass bestimmte Ereignisse zu den Schaltungen oder Vorrichtungen befördert werden können, die mit der low-seitigen Vorrichtung verbunden sind.
  • Der Signalgenerator 1002 umfasst einen dritten Impulsgenerator 1202, der mit dem zweiten Impulsgenerator 1053 verbunden ist. Mehrere Inverter 1210, 1212 und 1214 sind mit dem dritten Impulsgenerator und dem Komparator 1038 verbunden. Die Inverter sind in zwei Gruppen angeordnet. Eine Gruppe 1213 umfasst die Inverter 1210 und 1212, die in Reihe angeordnet sind. Eine andere Gruppe 1215 umfasst den Inverter 1214. Diese beiden Invertergruppen sind konfiguriert, um komplementäre Signale auszugeben.
  • Die Invertergruppe 1213 ist mit einer ersten Kommunikationsschaltung 1216 verbunden, die einen Eingangsknoten 1218 und einen Ausgangsknoten 1220 aufweist. Der Eingangsknoten 1218 der Schaltung 1216 ist mit dem Ausgang des Inverters 1212 verbunden. Der Ausgangsknoten 1220 der Schaltung 1216 ist mit der vierten Nebenschaltung 814 und dem ersten high-seitigen Knoten 1009a verbunden.
  • Die erste Kommunikationsschaltung 1216 umfasst einen Widerstand R1H, einen Kondensator C1H und einen Kondensator CSH. Der Widerstand R1H ist zwischen den Eingangs- und Ausgangsknoten 1218 und 1220 vorgesehen. Bei einer Implementierung weist der Widerstand R5H im Wesentlichen den gleichen Widerstandswert wie der Widerstand R4a der Schaltung 1114 auf. Der Kondensator C1H stellt die Kapazität zwischen Widerstand und Substrat dar. Der Kondensator CSH stellt die Kapazität zwischen Bondpad und Substrat dar und weist ein Potential VBC1H auf.
  • Eine zweite Kommunikationsschaltung 1222 ist mit dem Knoten 1218 verbunden und umfasst einen Widerstand R5H und einen Kondensator C5H. Ein Ende des Widerstandes R5H ist mit dem Knoten 1218 verbunden und das andere ist mit dem Eingangsknoten 1042 zu dem Komparator 1038 verbunden. Der Kondensator C5H stellt die Kapazität zwischen Widerstand und Substrat dar. Der Widerstand R5H ist mit einem Widerstandswert versehen, der im Wesentlichen gleich ist wie der kombinierte Widerstandswert der Widerstände R4a und R1H.
  • Die Invertergruppe 1215 ist mit einer dritten Kommunikationsschaltung 1224 verbunden. Die Schaltung 1224 umfasst einen Eingangsknoten 1226, einen Ausgangsknoten 1228 und einen Widerstand R1aH, der zwischen den Knoten 1226 und 1228 vorgesehen ist. Ein Kondensator C1aH stellt die Kapazität zwischen Widerstand und Substrat dar. Ein Kondensator CSaH stellt eine Kapazität zwischen Bondpad und Substrat dar und weist ein Potential VBV1aH auf.
  • Eine vierte Kommunikationsschaltung 1230 ist mit dem Knoten 1226 verbunden und umfasst einen Widerstand R5aH und einen Kondensator C5aH. Ein Ende des Widerstandes R5aH ist mit dem Knoten 1226 verbunden, und das andere ist mit dem Eingangsknoten 1040 zu dem Komparator 1038 verbunden. Der Kondensator C5aH stellt die Kapazität zwischen Widerstand und Substrat dar. Der Widerstand R5aH ist mit einem Widerstandswert versehen, der im Wesentlichen gleich ist wie der kombinierte Widerstandswert der Widerstände R4 und R1aH.
  • Die erste, die zweite, die dritte und die vierte Kommunikationsschaltung werden verwendet, um Signale an einen Komparator 1250 an dem low-seitigen Treiber von den Invertergruppen 1213 und 1215 zu liefern, ohne die Betriebsabläufe des Komparators 1038 zu stören. Der Komparator 1250 weist Eingangsknoten 1252 und 1254 auf.
  • Im Betrieb sendet die Invertergruppe 1213 ein Signal 1256a an den Eingangsknoten 1252 des Komparators 1250 über den Knoten 1009a. Die Invertergruppe 1215 sendet ein Signal 1258a an den Eingangsknoten 1254 des Komparators 1250 über den Knoten 1009b.
  • Die Signale 1256a und 1258a werden auch an die Eingangsknoten 1040 und 1042 des Komparators 1038 auf der High-Seite angelegt, die Rauschen von dem Punkt des Komparators 1038 sind. Dieses Rauschen wird durch Signale 1256b und 1258b wesentlich reduziert oder beseitigt, die jeweils Komplemente der Signale 1258a bzw. 1256a sind.
  • Das heißt das Signal 1258a und das Signal 1256b, die komplementäre Signale sind, werden in den Knoten 1042 eingegeben, wodurch die beiden Signale ausgelöscht werden. Zu diesem Zweck sind die kombinierten Widerstandswerte der Widerstände R1aH und R4 und der des Widerstandes R5H gleich vorgesehen. Ähnlich löschen sich das Signal 1256a und das Signal 1258b an dem Knoten 1040 gegenseitig aus.
  • Der low-seitige Treiber umfasst auch mehrere Schaltungen 1260, 1262, 1264 und 1266, die verwendet werden, um Signale an den Komparator 1038 zu liefern, ohne die Betriebsabläufe des Komparators 1250 zu stören. Die Schaltung 1260 umfasst einen Widerstand R4a, einen Kondensator C4a und einen Kondensator CscL. Der Kondensator CscL definiert ein Potential VBVC4aL. Die Schaltung 1262 umfasst einen Widerstand R4L, einen Kondensator C4L und einen Kondensator CsbL. Der Kondensator CsbL definiert ein Potential VBVC4L. Die Schaltung 1264 umfasst einen Widerstand R5 und einen Kondensator C5. Die Schaltung 1266 umfasst einen Widerstand R5a und einen Kondensator C5a.
  • Bei der vorliegenden Ausführungsform sind die Schaltungen konfiguriert, um die folgenden Potentiale zu liefern:
    VBVC1 ≈ VBVC1a
    UBVC4 ≈ VBVC4a
    VBVC1 ≈ UBVC4
    VVBC1H ≈ VBVC1aH
    VVBC4L ≈ VBVC4aL
    VBVC1H ≈ VBVC4L
    VSF + VCM ≤ VBVC1
  • Zusammengefasst umfasst ein Gate-Treiber einen Steuersignalgenerator, der einen ersten Eingang aufweist und konfiguriert ist, um ein Gate-Steuersignal an einen Leistungs-Halbleiterschalter auszugeben. Der Gate-Steuersignalgenerator ist nahe bei einer High-Seite des Gate-Treibers vorgesehen. Eine erste Nebenschaltung weist einen ersten Signalweg und einen zweiten Signalweg auf, die zum Übertragen von Signalen geeignet sind. Der erste und der zweite Signalweg sind mit dem ersten Eingang des Gate-Steuersignalgenerators verbunden. Der zweite Signalweg ist konfiguriert, um ein Signal an den ersten Eingang mit einer reduzierten Signalverzögerung zu liefern. Ein Komparator ist konfiguriert, um Signale von der High-Seite zu empfangen. Der Komparator ist nahe bei einer Low-Seite des Gate-Treibers vorgesehen.

Claims (14)

  1. Gate-Treiber, umfassend: einen Gate-Steuersignalgenerator, der einen ersten Eingang aufweist und konfiguriert ist, um ein Gate-Steuersignal an einen Leistungs-Halbleiterschalter auszugeben, wobei der Gate-Steuersignalgenerator nahe bei einer High-Seite des Gate-Treibers vorgesehen ist, eine erste Nebenschaltung, die einen ersten Signalweg und einen zweiten Signalweg aufweist, die zum Übertragen von Signalen geeignet sind, wobei der erste und der zweite Signalweg mit dem ersten Eingang des Gate-Steuersignalgenerators verbunden sind, wobei der zweite Signalweg konfiguriert ist, um ein Signal an den ersten Eingang mit einer reduzierten Signalverzögerung zu liefern, und einen Komparator, der konfiguriert ist, um Signale von der High-Seite zu empfangen, wobei der Komparator nahe bei einer Low-Seite des Gate-Treibers vorgesehen ist.
  2. Gate-Treiber nach Anspruch 1, gekennzeichnet durch eine zweite Nebenschaltung, die mit einem zweiten Eingang des Gate-Steuersignalgenerators verbunden ist, wobei der erste Eingang des Gate-Steuersignalgenerators ein Signal mit einer ersten Spannung von der ersten Nebenschaltung empfängt, und der zweite Eingang des Gate-Steuersignalgenerators ein Signal mit einer zweiten Spannung von der zweiten Nebenschaltung empfängt, wobei der Gate-Steuersignalgenerator ein Gate-Steuersignal gemäß einer Spannungsdifferenz zwischen dem Signal mit der ersten Spannung und dem Signal mit der zweiten Spannung ausgibt.
  3. Gate-Treiber nach Anspruch 2, dadurch gekennzeichnet, dass die zweite Nebenschaltung einen dritten Signalweg und einen vierten Signalweg umfasst, die zum Übertragen von Signalen geeignet sind, wobei der dritte und der vierte Signalweg mit dem zweiten Eingang des Gate-Steuersignalgenerators verbunden sind.
  4. Gate-Treiber nach Anspruch 3, dadurch gekennzeichnet, dass der zweite Signalweg und der vierte Signal Vorwärtskopplungsverbindungen sind.
  5. Gate-Treiber nach Anspruch 1, dadurch gekennzeichnet, dass der erste Signalweg der ersten Nebenschaltung einen ersten Widerstand mit einem ersten Ende umfasst, das konfiguriert ist, um ein Eingangssignal zu empfangen, und einem zweiten Ende, das konfiguriert ist, um ein Signal mit einer ersten Spannung an den ersten Eingang des Signalgenerators auszugeben, und der zweite Signalweg einen ersten Kondensator mit einem ersten Ende und einem zweiten Ende umfasst, wobei das erste Ende des ersten Kondensators elektrisch mit dem ersten Ende des ersten Widerstandes verbunden ist und das zweite Ende des ersten Kondensators elektrisch mit dem zweiten Ende des ersten Widerstandes verbunden ist.
  6. Gate-Treiber nach Anspruch 5, gekennzeichnet durch eine zweite Nebenschaltung, die einen dritten Signalweg und einen vierten Signalweg umfasst, die zum Übertragen von Signalen geeignet sind, wobei der dritte und der vierte Signalweg mit einem zweiten Eingang des Gate-Steuersignalgenerators verbunden sind.
  7. Gate-Treiber nach Anspruch 6, dadurch gekennzeichnet, dass der dritte Signalweg der zweiten Nebenschaltung einen zweiten Widerstand mit einem ersten Ende umfasst, das konfiguriert ist, um ein Eingangssignal zu empfangen, und einem zweiten Ende, das konfiguriert ist, um ein Signal mit einer zweiten Spannung an den zweiten Eingang des Signalgenerators auszugeben, und der vierte Signalweg einen zweiten Kondensator mit einem ersten Ende und einem zweiten Ende umfasst, wobei das erste Ende des zweiten Kondensators elektrisch mit dem ersten Ende des zweiten Widerstandes verbunden ist, und das zweite Ende des zweiten Kondensators elektrisch mit dem zweiten Ende des zweiten Widerstandes verbunden ist.
  8. Gate-Treiber nach Anspruch 1, gekennzeichnet durch eine zweite Nebenschaltung, die einen dritten Signalweg und einen vierten Signalweg aufweist, die zum Übertragen von Signalen geeignet sind, wobei der dritte und der vierte Signalweg mit dem zweiten Eingang des Gate-Steuersignalgenerators verbunden sind, wobei der vierte Signalweg konfiguriert ist, um ein Signal an den zweiten Eingang mit einer reduzierten Signalverzögerung zu liefern, eine dritte Nebenschaltung, die in Reihe zwischen der ersten Nebenschaltung und dem ersten Eingang des Gate-Steuersignalgene rators vorgesehen ist, wobei die dritte Nebenschaltung einen fünften Signalweg und einen sechsten Signalweg umfasst, die mit dem ersten Eingang des Gate-Steuersignals verbunden sind, und eine vierte Nebenschaltung, die in Reihe zwischen der zweiten Nebenschaltung und dem zweiten Eingang des Gate-Steuersignals vorgesehen ist, wobei die vierte Nebenschaltung einen siebten Signalweg und einen achten Signalweg umfasst, die mit dem zweiten Eingang des Gate-Steuersignalgenerators verbunden sind.
  9. Gate-Treiber nach Anspruch 8, dadurch gekennzeichnet, dass die dritte und die vierte Nebenschaltung den Gate-Treiber mit einer erhöhten Durchbruchspannung versehen.
  10. Leistungsmodul mit einer high-seitigen Vorrichtung und einer low-seitigen Vorrichtung, umfassend: einen Gate-Steuersignalgenerator, der einen ersten Eingang aufweist und konfiguriert ist, um ein Gate-Steuersignal an einen Leistungs-Halbleiterschalter auszugeben, wobei der Gate-Steuersignalgenerator in der high-seitigen Vorrichtung vorgesehen ist, eine erste Nebenschaltung, die einen ersten Signalweg und einen zweiten Signalweg aufweist, die zum Übertragen von Signalen geeignet sind, wobei der erste und der zweite Signalweg mit dem ersten Eingang des Gate-Steuersignalgenerators verbunden sind, wobei der zweite Signalweg konfiguriert ist, ein Signal an den ersten Eingang mit einer reduzierten Signalverzögerung zu liefern, eine zweite Nebenschaltung, die einen dritten Signalweg und einen vierten Signalweg umfasst, die zum Übertragen von Signalen geeignet sind, wobei der dritte und der vierte Signalweg mit dem zweiten Eingang des Gate-Steuersignalgenerators verbunden sind, einen Komparator, der konfiguriert ist, um Signale von der high-seitigen Vorrichtung zu empfangen, wobei der Komparator an der low-seitigen Vorrichtung vorgesehen ist, wobei der erste Eingang des Gate-Steuersignalgenerators ein Signal mit einer ersten Spannung von der ersten Nebenschaltung empfängt, und der zweite Eingang des Gate-Steuersignalgenerators ein Signal mit einer zweiten Spannung von der zweiten Nebenschaltung empfängt, wobei der Gate-Steuersignalgenerator ein Gate-Steuersignal gemäß einer Spannungsdifferenz zwischen dem Signal mit der ersten Spannung und dem Signal mit der zweiten Spannung ausgibt, und wobei der zweite Signalweg und der vierte Signalweg Vorwärtskupplungsverbindungen sind.
  11. Modul nach Anspruch 10, dadurch gekennzeichnet, dass der erste Signalweg der ersten Nebenschaltung einen ersten Widerstand mit einem ersten Ende umfasst, das konfiguriert ist, um ein Eingangssignal zu empfangen, und einem zweiten Ende, das konfiguriert ist, um ein Signal mit einer ersten Spannung an den ersten Eingang des Signalgenerators auszugeben, und der zweite Signalweg einen ersten Kondensator mit einem ersten Ende und einem zweiten Ende umfasst, wobei das erste Ende des ersten Kondensators elektrisch mit dem ersten Ende des ersten Widerstandes verbunden ist, und das zweite Ende des ersten Kondensators elektrisch mit dem zweiten Ende des ersten Widerstandes verbunden ist.
  12. Modul nach Anspruch 10, dadurch gekennzeichnet, dass der dritte Signalweg der zweiten Nebenschaltung einen zweiten Widerstand mit einem ersten Ende umfasst, das konfiguriert ist, ein Eingangssignal zu empfangen, und einem zweiten Ende, das konfiguriert ist, um ein Signal mit einer zweiten Spannung an den zweiten Eingang des Signalgenerators auszugeben, und der vierte Signalweg einen zweiten Kondensator mit einem ersten Ende und einem zweiten Ende umfasst, wobei das erste Ende des zweiten Kondensators elektrisch mit dem ersten Ende des zweiten Widerstandes verbunden ist, das zweite Ende des zweiten Kondensators elektrisch mit dem zweiten Ende des zweiten Widerstandes verbunden ist.
  13. Modul nach Anspruch 10, gekennzeichnet durch eine dritte Nebenschaltung, die in Reihe zwischen der ersten Nebenschaltung und dem ersten Eingang des Gate-Steuersignalgenerators vorgesehen ist, wobei die dritte Nebenschaltung einen fünften Signalweg und einen sechsten Signalweg umfasst, die mit dem ersten Eingang des Gate-Steuersignalgenerators verbunden sind, und eine vierte Nebenschaltung, die in Reihe zwischen der zweiten Nebenschaltung und dem zweiten Eingang des Gate-Steuersignalgenerators vorgesehen ist, wobei die vierte Nebenschaltung einen siebten Signalweg und einen achten Signalweg umfasst, die mit dem zweiten Eingang des Gate-Steuersignalgenerators verbunden sind, wobei die dritte und die vierte Nebenschaltung den Gate-Treiber mit einer erhöhten Durchbruchspannung versehen.
  14. Modul nach Anspruch 10, gekennzeichnet durch eine erste Kommunikationsschaltung, die konfiguriert ist, um ein erstes Kommunikationssignal zu empfangen, eine zweite Kommunikationsschaltung, die konfiguriert ist, um ein zweites Kommunikationssignal zu empfangen, eine dritte Kommunikationsschaltung, die konfiguriert ist, um das erste Kommunikationssignal zu empfangen, und eine vierte Kommunikationsschaltung, die konfiguriert ist, um das zweite Kommunikationssignal zu empfangen, wobei das erste und das zweite Kommunikationssignal an dem ersten Eingangsknoten des Signalsteuergenerators empfangen werden, um einander auszulöschen, wobei das erste und das zweite Kommunikationssignal an dem zweiten Eingangsknoten des Signalsteuergenerators empfangen werden, um einander auszulöschen, und wobei das erste und das zweite Kommunikationssignal konfiguriert sind, um jeweils in einen ersten bzw. einen zweiten Eingang des Komparators, der an der low-seitigen Vorrichtung vorgesehen ist, eingegeben zu werden.
DE102004057486.3A 2003-12-01 2004-11-29 Leistungsvorrichtung mit bidirektionaler Pegelverschiebungsschaltung Expired - Fee Related DE102004057486B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/726,335 2003-12-01
US10/726,335 US6897492B2 (en) 2002-02-04 2003-12-01 Power device with bi-directional level shift circuit

Publications (2)

Publication Number Publication Date
DE102004057486A1 true DE102004057486A1 (de) 2005-06-23
DE102004057486B4 DE102004057486B4 (de) 2017-11-23

Family

ID=34620508

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004057486.3A Expired - Fee Related DE102004057486B4 (de) 2003-12-01 2004-11-29 Leistungsvorrichtung mit bidirektionaler Pegelverschiebungsschaltung

Country Status (3)

Country Link
US (1) US6897492B2 (de)
KR (1) KR101193904B1 (de)
DE (1) DE102004057486B4 (de)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6897492B2 (en) * 2002-02-04 2005-05-24 Ixys Corporation Power device with bi-directional level shift circuit
FR2868629B1 (fr) * 2004-04-05 2006-08-25 Atmel Corp Detecteur de tension de seuil differentiel
EP1766072B1 (de) * 2004-06-03 2010-08-04 AdvanDx, Inc. Hybridisierung von pna-sonden in alkohollösungen
US7692453B2 (en) * 2004-08-11 2010-04-06 Atmel Corporation Detector of differential threshold voltage
JP2008532308A (ja) * 2005-03-02 2008-08-14 エヌエックスピー ビー ヴィ 電子デバイス及びその使用方法
WO2007003967A2 (en) * 2005-07-06 2007-01-11 Cambridge Semiconductor Limited Switch mode power supply control systems
US7710098B2 (en) * 2005-12-16 2010-05-04 Cambridge Semiconductor Limited Power supply driver circuit
GB2433363A (en) * 2005-12-16 2007-06-20 Cambridge Semiconductor Ltd A high side transistor drive circuit
US7733098B2 (en) * 2005-12-22 2010-06-08 Cambridge Semiconductor Limited Saturation detection circuits
GB0615029D0 (en) * 2005-12-22 2006-09-06 Cambridge Semiconductor Ltd Switch mode power supply controllers
US8063613B2 (en) * 2006-12-11 2011-11-22 International Rectifier Corporation Power converter driver with split power supply
US9852988B2 (en) 2015-12-18 2017-12-26 Invensas Bonding Technologies, Inc. Increased contact alignment tolerance for direct bonding
US10097183B2 (en) * 2016-03-30 2018-10-09 Texas Instruments Incorporated Level shifter and method of calibration
CN106301040B (zh) * 2016-08-31 2019-11-19 浙江佳乐科仪股份有限公司 一种igbt窄脉冲抑制方法
US10446487B2 (en) * 2016-09-30 2019-10-15 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
US10580735B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Stacked IC structure with system level wiring on multiple sides of the IC die
CN108075623B (zh) * 2016-11-09 2020-04-21 致茂电子(苏州)有限公司 钳位控制电路
JP2020503692A (ja) 2016-12-29 2020-01-30 インヴェンサス ボンディング テクノロジーズ インコーポレイテッド 集積された受動部品を有する接合構造物
US10629577B2 (en) 2017-03-16 2020-04-21 Invensas Corporation Direct-bonded LED arrays and applications
US10784191B2 (en) 2017-03-31 2020-09-22 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
US11169326B2 (en) 2018-02-26 2021-11-09 Invensas Bonding Technologies, Inc. Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects
US11515291B2 (en) 2018-08-28 2022-11-29 Adeia Semiconductor Inc. Integrated voltage regulator and passive components
US11901281B2 (en) 2019-03-11 2024-02-13 Adeia Semiconductor Bonding Technologies Inc. Bonded structures with integrated passive component
US10749509B1 (en) * 2019-05-13 2020-08-18 Infineon Technologies Austria Ag Capacitive-coupled level shifter and related system
US11762200B2 (en) 2019-12-17 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded optical devices
US11854660B2 (en) 2021-12-20 2023-12-26 Nvidia Corp. Slew signal shaper circuit using two signal paths

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5171699A (en) * 1990-10-03 1992-12-15 Texas Instruments Incorporated Vertical DMOS transistor structure built in an N-well CMOS-based BiCMOS process and method of fabrication
JPH06139099A (ja) * 1992-10-29 1994-05-20 Sofuia Syst:Kk 双方向レベルシフト回路
US5666280A (en) * 1993-05-07 1997-09-09 Philips Electronics North America Corporation High voltage integrated circuit driver for half-bridge circuit employing a jet to emulate a bootstrap diode
JPH07142940A (ja) 1993-11-17 1995-06-02 New Japan Radio Co Ltd Ｍｏｓｆｅｔ電力増幅器
US5514981A (en) * 1994-07-12 1996-05-07 International Rectifier Corporation Reset dominant level-shift circuit for noise immunity
US5550436A (en) * 1994-09-01 1996-08-27 International Rectifier Corporation MOS gate driver integrated circuit for ballast circuits
US5548133A (en) * 1994-09-19 1996-08-20 International Rectifier Corporation IGBT with increased ruggedness
US5502412A (en) * 1995-05-04 1996-03-26 International Rectifier Corporation Method and circuit for driving power transistors in a half bridge configuration from control signals referenced to any potential between the line voltage and the line voltage return and integrated circuit incorporating the circuit
CA2192426C (en) * 1996-01-03 2000-08-01 Richard Ng Bidirectional voltage translator
US5659452A (en) * 1996-04-17 1997-08-19 Dana Corporation Method of drive protection for a switched reluctance electric motor
US5929656A (en) * 1997-05-16 1999-07-27 Motorola, Inc. Method and apparatus for driving a capacitive display device
US5883910A (en) * 1997-07-03 1999-03-16 Maxim Integrated Products, Inc. High speed semiconductor laser driver circuits
JP3678891B2 (ja) * 1997-08-07 2005-08-03 松下電器産業株式会社 Ｐｗｍインバータ用出力回路
KR100396161B1 (ko) * 1997-11-01 2003-11-17 엘지.필립스 엘시디 주식회사 레벨쉬프터장치
US6380004B2 (en) * 2000-02-02 2002-04-30 International Rectifier Corp. Process for manufacturing radhard power integrated circuit
US6353345B1 (en) * 2000-04-04 2002-03-05 Philips Electronics North America Corporation Low cost half bridge driver integrated circuit with capability of using high threshold voltage DMOS
US6897492B2 (en) * 2002-02-04 2005-05-24 Ixys Corporation Power device with bi-directional level shift circuit
US6638808B1 (en) * 2002-02-04 2003-10-28 Ixys Corporation Method of manufacturing gate driver with level shift circuit
US6759692B1 (en) * 2002-02-04 2004-07-06 Ixys Corporation Gate driver with level shift circuit

Also Published As

Publication number Publication date
DE102004057486B4 (de) 2017-11-23
KR20050053001A (ko) 2005-06-07
KR101193904B1 (ko) 2012-10-29
US6897492B2 (en) 2005-05-24
US20040155692A1 (en) 2004-08-12

Similar Documents

Publication Publication Date Title
DE102004057486B4 (de) Leistungsvorrichtung mit bidirektionaler Pegelverschiebungsschaltung
DE102009030965B4 (de) Leistungsvorrichtung mit monolithisch integriertem RC-Snubber
DE102004064209B3 (de) Halbleiterbaugruppe zum Treiben eines Schaltelements
DE102008049677B4 (de) Spannungsversorgung in einer Schaltungsanordnung mit einem Halbleiterschaltelement
DE60210393T2 (de) Integrierte aus Schottky und FET bestehende Reihenschaltung, die negative Drainspannung zulässt
DE102005047055A1 (de) Ansteuerschaltung mit einem Transformator für ein Halbleiterschaltelement
DE19617832A1 (de) Verfahren und Schaltung zur Ansteuerung von Leistungstransistoren in einer Halbbrücken-Konfiguration
DE102008047028B4 (de) Schaltungsanordnung zur Ansteuerung eines Leistungshalbleiterschalters und Halbleitermodul
DE2111979A1 (de) Feldeffekt-Halbleitereinrichtung
EP0236967B1 (de) Schaltungsanordnung zum Ansteuern eines mit sourceseitiger Last verbundenen Mosfet
DE60027899T2 (de) System und verfahren zur unabhängigen versorgungsfolge integrierter schaltungen
DE19814675A1 (de) Ausgabeschaltung für einen Leistungs-IC mit hoher Durchbruchsspannung
DE102017103057A1 (de) Aktive Gate-Source-Kapazität-Klemme für einen selbstsperrenden HEMT
EP0582125B1 (de) Ansteuerschaltung für einen Leistungs-MOSFET mit sourceseitiger Last
DE60122626T2 (de) Halbleiter-Überstrombegrenzer
DE10350112A1 (de) Fotovoltaisches Festkörperrelais
DE10301693B4 (de) MOSFET-Schaltung mit reduzierten Ausgangsspannungs-Schwingungen bei einem Abschaltvorgang
DE19534388A1 (de) IGBT-Transistorbauteil
DE10240861A1 (de) Mittels Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung
DE4423733C2 (de) Integriertes Leistungs-Halbleiterbauelement mit Schutzstruktur
DE10250154A1 (de) Schaltereinheit für ein Schaltnetzteil
EP1135806A1 (de) Steuerbares halbleiterbauelement mit einem gatevorwiderstand
DE69834321T2 (de) Halbleiterstruktur für Treiberschaltkreise mit Pegelverschiebung
EP1259989A1 (de) Monolithisch integriertes halbleiterbauelement
DE19928762C1 (de) Schaltungsanordnung zur Verhinderung der Injektion von Minoritätsladungsträgern in das Substrat

Legal Events

Date Code Title Description
R012 Request for examination validly filed

Effective date: 20111125

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R081 Change of applicant/patentee

Owner name: LITTELFUSE, INC., CHICAGO, US

Free format text: FORMER OWNER: IXYS CORP., SANTA CLARA, CALIF., US

R082 Change of representative

Representative=s name: MANITZ FINSTERWALD PATENT- UND RECHTSANWALTSPA, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee