DE102004048203A1 - Stapelbares elektronisches Bauteil mit Durchgangskontaktierungen - Google Patents

Stapelbares elektronisches Bauteil mit Durchgangskontaktierungen Download PDF

Info

Publication number
DE102004048203A1
DE102004048203A1 DE102004048203A DE102004048203A DE102004048203A1 DE 102004048203 A1 DE102004048203 A1 DE 102004048203A1 DE 102004048203 A DE102004048203 A DE 102004048203A DE 102004048203 A DE102004048203 A DE 102004048203A DE 102004048203 A1 DE102004048203 A1 DE 102004048203A1
Authority
DE
Germany
Prior art keywords
vertical opening
electronic component
housing
metallization
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102004048203A
Other languages
English (en)
Inventor
Michael Dipl.-Ing. Weber
Jochen Dipl.-Ing. Dangelmaier
Horst Dr. Theuss
Frank Dr. Daeche
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004048203A priority Critical patent/DE102004048203A1/de
Publication of DE102004048203A1 publication Critical patent/DE102004048203A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10666—Plated through-hole for surface mounting on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0455—PTH for surface mount device [SMD], e.g. wherein solder flows through the PTH during mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)

Abstract

Ein gestapeltes Halbleitermodul (15) mit einem aus einem Nutzen durch Aussägen hergestelltes elektronisches Bauteil (1) hat ein Gehäuse (3), das eine Vertikalöffnung (9) aufweist. Auf der Oberfläche der Vertikalöffnung (9), auf der Unterseite des Gehäuses (3) und auf der Oberseite des Gehäuses (3) im Bereich der Vertikalöffnung (9) ist eine durchgehende Metallisierung (10) vorgesehen. Im Bereich der Metallisierung (10) ist ein Lotpastendepot (30) vorgesehen, das die Metallisierung (10) mit einem Außenkonakt (23) eines weiteren elektronischen Bauteils (16) verbindet.

Description

  • Erfindung betrifft ein gestapeltes Halbleitermodul mit wenigstens einem aus einem Nutzen durch Aussägen hergestelltes elektronischen Bauteil.
  • Ein solches aus einem Nutzen durch Aussägen hergestelltes elektronisches Bauteil ist aus der DE 102 132 96 A1 bekannt.
  • Zur Stapelung von elektronischen Bauteilen übereinander – auch als Package-on-Package bekannt – werden zur räumlichen Verdichtung der elektronischen Funktionalitäten sowie zur Erhöhung der elektrischen Performance verwendet, um den Anforderungen an Halbleiterbausteine bei wachsender Komplexität und zunehmender Miniaturisierung gerecht zu werden. Im Unterschied von dem so genannten System-on-Chip-Aufbau, in dem verschiede Funktionalitäten auf einem einzigen Silizium-Chip realisiert werden, oder dem sog. System-in-Package, in dem verschieden Chips in einem Gehäuse untergebracht werden, besteht ein Package-on-Package-Aufbau aus fertigen Halbleitergehäusen. Dies erlaubt Stapelung von bereits getesteten Bausteinen, wodurch höhere Ausbeuten ermöglicht werden. Ein solcher Aufbau ist beispielsweise in der US 653 895 B2 vorgeschlagen worden, bei der jedoch einiger Aufwand in die Herstellung zu stecken ist.
    •
  • Ausgehend hiervon liegt der Erfindung die Aufgabe zugrunde, ein gestapeltes Halbleitermodul zu schaffen, das sich durch Einfachheit der Herstellung und erhöhte Zuverlässigkeit aus zeichnet.
  • Die Lösung dieser Aufgabe ergibt sich aus den unabhängigen Patentansprüchen. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Patentansprüchen.
  • Die Erfindung sieht ein gestapeltes Halbleitermodul mit wenigstens einem aus einem Nutzen durch Aussägen hergestelltes elektronischen Bauteil vor. Solche Bauteile lassen sich besonders einfach und kostengünstig herstellen.
  • Das Bauteil hat ein Kunststoffgehäuse, das wenigstens eine Vertikalöffnung aufweist, die mit der Oberseite oder mit der Unterseite des Kunststoffgehäuses in Verbindung steht. Die Vertikalöffnung kann durch Bohren oder durch Laserschneiden hergestellt werden oder gleich bei der Herstellung des Kunststoffgehäuses mit Hilfe von Formeinsätzen in der Moldform ausgespart werden. Auf der Oberfläche im Inneren der Vertikalöffnung, auf der Unterseite des Gehäuses im Bereich um die Vertikalöffnung herum oder auf der Oberseite des Gehäuses im Bereich um die Vertikalöffnung herum wird eine durchgehende Metallisierung vorgesehen. Mit der Metallisierung können elektrische Verbindungen zwischen Kontaktflächen eines im Kunststoffgehäuse vorgesehenen Halbleiterchips und der Außenseite des Kunststoffgehäuses einfach hergestellt werden. Hierzu ist im Bereich wenigstens einer Metallisierung im Bereich der Vertikalöffnung ein wenigstens teilweise aufgeschmolzenes oder auch ein nicht aufgeschmolzenes Lotpastendepot oder ein Leitkleber vorgesehen, das die Metallisierung mit einem Außenkontakt eines weiteren elektronischen Bauteils verbindet.
  • Die Vertikalöffnung kann auch durchgehend als Durchgangsloch ausgebildet sein, so dass die Oberseite des Kunststoffgehäuses und die Unterseite des Kunststoffgehäuses miteinander verbunden sind, wobei die Metallisierung die Oberfläche der Vertikalöffnung, die Unterseite des Gehäuses im Bereich der Vertikalöffnung und die Oberseite des Gehäuses im Bereich der Vertikalöffnung elektrisch leitend miteinander verbindet. Mit einem derart bereitgestellten Durchkontakt lassen sich besonders einfach gestapelte Halbleitermodule mit mehreren elektronischen Bauteilen herstellen.
  • Ein Vorteil der Erfindung besteht in der Möglichkeit solche Bausteine zusammenzufügen, z. B. zu einer funktionalen Einheit, die praktisch beliebig konfigurierbar bzw. ausbaubar ist.
  • Besonders vorteilhaft lässt sich die Erfindung dann umsetzen, wenn der Chip mit seiner passiven Rückseite auf einer metallischen Chipinsel angeordnet ist, wobei die Kontaktflächen des Chips über Bonddrähte mit metallischen Kontaktinseln in Verbindung stehen, die aus demselben Material hergestellt sind, wie die Chipinsel. Ein solches Bauteil auf der Basis eines geätzten metallischen Leadframes ist aus der DE 101 47 375 A1 bekannt, auf dessen Offenbarungsgehalt zur Herstellung hier verwiesen wird. Dort wird auch ausgeführt, wie man Vertikalöffnungen im Bereich einer Kontaktinsel herstellen kann.
  • Weitere Vorteile und Ausgestaltungen der Erfindung sind in den Unteransprüchen beschrieben und ergeben sich aus der Beschreibung und der beiliegenden Zeichnung.
    •
  • Die Erfindung ist anhand eines Ausführungsbeispieles dargestellt und wird im folgenden unter Bezugnahmen auf die Zeichnung ausführlich beschrieben.
  • 1 zeigt einen schematischen Querschnitt durch ein Stapelbares elektronisches Bauteil,
  • 2 zeigt einen schematischen Querschnitt durch einen Stapel aus zwei elektronischen Bauteilen mit dem elektronischen Bauteil aus 1 und
  • 3 bis 6 veranschaulichen Prozessschritte zur Herstellung eines elektronischen Bauteils aus 1.
  • 1 zeigt ein elektronisches Bauteil 1, das einen Halbleiterchip 2 aufweist, der von einem Kunststoffgehäuse 3 umhüllt ist. Der Halbleiterchip 2 ist dabei auf einer metallischen Chipinsel 4 angeordnet, in dieser Ansicht nicht gezeigte Kontaktflächen des Halbleiterchips sind über Bonddrähte 5 mit metallischen Kontaktinseln 6 verbunden. Dabei ist im Bereich oberhalb der in 1 links gelegenen Kontaktinsel 6 eine Vertikalöffnung 7 vorgesehen, die mit einer Metallisierung 8 ausgekleidet ist. Die Metallisierung 8 steht dabei an ihrem unteren Ende mit der Kontaktinsel 6 in Verbindung, und sie erstreckt sich auf der Oberfläche des Kunststoffgehäuses 3 um den Austritt der Vertikalöffnung 7 herum.
  • Außerdem ist noch eine Durchgangsöffnung 9 vorgesehen, die vollständig mit einer Metallisierung 10 ausgekleidet ist, die sich auf der Oberfläche des Kunststoffgehäuses 3 erstreckt, und zwar um den Bereich des Austritts der Durchgangsöffnung 9 aus dem Kunststoffgehäuse 3.
  • 2 zeigt ein gestapeltes Halbleitermodul 15 im Querschnitt, das auf einer übergeordneten Schaltungsplatine 16 aufgebracht ist. Das gestapelte Halbleitermodul weist dabei ein als Basisbauteil angeordnetes elektronisches Bauteil gemäß 1 sowie ein auf dem elektronischen Bauteil 1 aufgesetztes oberes Halbleiterbauteil 17 auf. Das obere Halbleiterbauteil 17 hat einen Halbleiterchip 2', der auf einer metallischen Chipinsel 4' angeordnet ist. Außerdem ist eine Kontaktinsel 6' vorgesehen, die über einen Bonddraht 5' mit einem in dieser Ansicht nicht gezeigten Anschlusskontakt des Halbleiterchips 2' in Verbindung steht. Dabei ist zwischen der Unterseite der Kontaktinsel 6' und der Metallisierung 10 der Durchgangsöffnung 9 ein Lotpastendepot 19 vorgesehen. Ebenso ist ein Lotpastendepot 20 im Bereich zwischen der Chipinsel 4' und der Metallisierung 8 der Vertikalöffnung 7 vorgesehen.
  • Die übergeordnete Schaltungsplatine 16 gliedert sich in eine aus isolierendem Material hergestellte Trägerplatte 21 sowie in Metallisierungen 22 und 23, die im Bereich von Kontaktierungsöffnungen 24, 25, 26 so aufgebracht ist, dass dort die Oberseite der Trägerplatte 21 mit deren Unterseite leitend in Verbindung steht.
  • Im Bereich der Metallisierung 22 ist dabei ein Lostpastendepot 27 zu der Kontaktinsel 6 hin vorgesehen. Ein ebensolches Lotpastendepot 28 ist im Bereich der Metallisierung 22 zu der Chipinsel 4 hin vorgesehen. Ein Lotpastendepot 29 ist im Bereich der Metallisierung 23 bei der Kontaktierungsöffnung 25 vorgesehen, und zwar zu der Kontaktinsel 6 hin. Schließlich ist noch ein Lotpastendepot 30 im Bereich der Metallisierung 23 vorgesehen, und zwar auf der Oberseite der Trägerplatte 21 zur Durchgangsöffnung 9 des elektronischen Bauteils 1 hin.
  • Die Lotpastendepots in 2 sind durch Erwärmen in eine Lotverbindung umgewandelt worden, so dass entsprechende elektrisch leitende Verbindungen zwischen den damit benetzten metallischen Bauelementen entstehen.
  • In einer hier nicht gezeigten Ausführungsform ist anstelle eines Lotpastendepots ein Leitkleberdepot bzw. ein flüssiges Polymer, mit metallischen Partikeln vorgesehen. Alternativ dazu könnte man auch metallische Kontakte aneinander anlegieren. Hierzu müssen zwei unterschiedliche Komponenten wie beispielsweise AL und AU zu einer eutektischen Legierung verbunden werden. Es sind auch Schweißverfahren denkbar.
  • Die 3 bis 6 veranschaulichen die Herstellung eines elektronischen Bauteils 1, wie es in 1 gezeigt ist.
  • 3 zeigt einen Nutzen, in dem zwei Halbleiterchips 2 jeweils auf einer Chipinsel 4 angeordnet sind. Bonddrähte führen vom Halbleiterchip 2 zu Kontaktinseln. Die Kontaktinseln und die Chipinseln sind aus einem metallischen Streifen mit einem Ätzverfahren hergestellt. Alle diese Bauteile sind mit einem Kunststoffgehäuse 3 versehen, wobei die Chipinseln 4 und die Kontaktinseln 6 von unten her elektrisch kontaktierbar sind.
  • 4 veranschaulicht, wie Vertikalöffnungen 7 und Durchgangsöffnungen 9 in das Kunststoffgehäuse 3 eingebracht wer den. Dies kann beispielsweise durch Laserbohren, durch mechanisches Bohren oder durch andere materialabtragende Verfahren gesehen. Dabei ist wesentlich, dass die Vertikalöffnung 7 so hergestellt wird, dass ein Bonddraht zwischen der im Bereich der Vertikalöffnung 7 befindlichen Kontaktinsel 6 und dem Halbleiterchip 2 nicht beschädigt wird.
  • 5 veranschaulicht das Aufbringen der Metallisierung 8 und der Metallisierung 10 auf den Nutzen aus 4. Die Metallisierung kann beispielsweise durch Aktivierung mit Palladium und nachfolgender Elektroplattierung erfolgen. Dabei werden in dieser Ansicht nicht gezeigte Redistributionsleitungen vorgesehen, und zwar auf der Außenseite des Kunststoffgehäuses 3.
  • In einem hier nicht veranschaulichten Fertigungsschritt ist vorgesehen, dass mit einer Leitpaste bzw. mit einem Leitkleber die Vertikalöffnung 7 bzw. die Durchgangsöffnung 9 aufgefüllt wird, wobei gleich Leiterbahnen auf der Oberseite und auf der Unterseite des Kunststoffgehäuses 3 vorgesehen werden.
  • 6 veranschaulicht das Auftrennen des Nutzens aus 5 in einzelne elektronische Bauteile 1, indem Sägespuren 31 durch das Kunststoffgehäuse 3 geführt werden.
    • 1
    elektronisches Bauteil
    2'; 2
    Halbleiterchip
    3
    Kunststoffgehäuse
    4'; 4
    Chipinsel
    5'; 5
    Bonddraht
    6', 6
    Kontaktinsel
    7
    Vertikalöffnung
    8
    Metallisierung
    9
    Durchgangsöffnung
    10
    Metallisierung
    15
    gestapeltes Halbeitermodul
    16
    übergeordnete Schaltungsplatine
    17
    oberes Halbleiterbauteil
    19
    Lotpastendepot
    20
    Lotpastendepot
    21
    Trägerplatte
    22
    Metallisierung
    23
    Metallisierung
    24
    Kontaktierungsöffnung
    25
    Kontaktierungsöffnung
    26
    Kontaktierungsöffnung
    27
    Lotpastendepot
    28
    Lotpastendepot
    29
    Lotpastendepot
    30
    Lotpastendepot
    31
    Sägespur

Claims (4)

  1. Gestapeltes Halbleitermodul (15) mit wenigstens einem aus einem Nutzen durch Aussägen hergestelltes elektronischen Bauteil (1), das die folgenden Merkmale aufweist: – wenigstens einen Halbleiterchip (2), – ein Gehäuse (3), das wenigstens eine Vertikalöffnung (7, 9) aufweist, die mit der Oberseite und/oder mit der Unterseite des Gehäuses (3) in Verbindung steht, wobei auf der Oberfläche der Vertikalöffnung (7, 9), auf der Unterseite des Gehäuses (3) im Bereich der Vertikalöffnung und/oder auf der Oberseite des Gehäuses (3) im Bereich der Vertikalöffnung (7, 9) eine durchgehende Metallisierung (8, 10) vorgesehen ist, wobei im Bereich wenigstens einer Metallisierung (8, 10) im Bereich der Vertikalöffnung (7, 9) ein wenigstens teilweise aufgeschmolzenes oder nicht aufgeschmolzenes Lotpastendepot (19, 20, 27, 28, 29, 30) oder ein Leitkleber vorgesehen ist, das die Metallisierung (8, 10) mit einem Außenkontakt (4', 6', 22, 23) eines weiteren elektronischen Bauteils (16, 17) verbindet.
  2. Gestapeltes Halbleitermodul nach Anspruch 1, dadurch gekennzeichnet, dass wenigstens eine durchgehende Vertikalöffnung (9) vorgesehen ist, die die Oberseite des Gehäuses (3) und die Unterseite des Gehäuses (3) verbindet, wobei die Metallisierung (10) die Oberfläche der Vertikalöffnung (9), die Unterseite des Gehäuses (3) im Bereich der Vertikalöffnung (9) und die Oberseite des Gehäuses (3) im Bereich der Vertikalöffnung (9) elektrisch leitend miteinander verbindet.
  3. Elektronische Schaltung mit einem gestapelten Halbleitermodul (15) nach einem der vorhergehenden Patentansprüche und mit einer übergeordneten Schaltungsplatine (16), die Anschlusskontakte (22, 23) aufweist, wobei in wenigstens einem Bereich zwischen einem Außenkontakt (6) eines elektronischen Bauteils (1) und einem Anschlußkontakt (22) der Schaltungsplatine (16) ein wenigstens teilweise aufgeschmolzenes Lotpastendepot (27) oder ein Leitkleber vorgesehen ist.
  4. Verfahren zum Herstellen eines gestapeltes Halbleitermodul, das die folgenden Schritte aufweist: – Bereitstellen eines aus einem Nutzen durch Aussägen hergestellten elektronischen Bauteils (1), das die folgenden Merkmale aufweist: – wenigstens einen Halbleiterchip (2), – ein Gehäuse (3), das wenigstens eine Vertikalöffnung aufweist, die mit der Oberseite und/oder mit der Unterseite des Kunststoffgehäuses in Verbindung steht, wobei auf der Oberfläche der Vertikalöffnung, auf der Unterseite des Gehäuses (3) im Bereich der Vertikalöffnung und/oder auf der Oberseite des Gehäuses im Bereich der Vertikalöffnung eine durchgehende Metallisierung vorgesehen ist, – Bereitstellen eines weiteren elektronischen Bauteils (17) mit einem Außenkontakt und/oder einer übergeordneten Schaltungsplatine (16) mit einem Anschlusskontakt, – Vorsehen eines Lotpastendepots oder eines Leitklebers zwischen die Metallisierung und den Außenkontakt bzw. zwischen die Metallisierung und den Anschlusskontakt, – Aufschmelzen des Lotdepots bzw. Aushärten des Leitklebers.
DE102004048203A 2004-09-30 2004-09-30 Stapelbares elektronisches Bauteil mit Durchgangskontaktierungen Ceased DE102004048203A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102004048203A DE102004048203A1 (de) 2004-09-30 2004-09-30 Stapelbares elektronisches Bauteil mit Durchgangskontaktierungen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004048203A DE102004048203A1 (de) 2004-09-30 2004-09-30 Stapelbares elektronisches Bauteil mit Durchgangskontaktierungen

Publications (1)

Publication Number Publication Date
DE102004048203A1 true DE102004048203A1 (de) 2005-12-29

Family

ID=35455130

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004048203A Ceased DE102004048203A1 (de) 2004-09-30 2004-09-30 Stapelbares elektronisches Bauteil mit Durchgangskontaktierungen

Country Status (1)

Country Link
DE (1) DE102004048203A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008091474A2 (en) * 2007-01-25 2008-07-31 Analog Devices, Inc. Stackable leadless electronic package

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6093584A (en) * 1996-04-18 2000-07-25 Tessera, Inc. Method for encapsulating a semiconductor package having apertures through a sacrificial layer and contact pads
DE10147375A1 (de) * 2001-09-26 2003-04-24 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zur Herstellung desselben
EP1455392A1 (de) * 2001-12-07 2004-09-08 Fujitsu Limited Halbleiterbauelement und verfahren zu seiner herstellung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6093584A (en) * 1996-04-18 2000-07-25 Tessera, Inc. Method for encapsulating a semiconductor package having apertures through a sacrificial layer and contact pads
DE10147375A1 (de) * 2001-09-26 2003-04-24 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zur Herstellung desselben
EP1455392A1 (de) * 2001-12-07 2004-09-08 Fujitsu Limited Halbleiterbauelement und verfahren zu seiner herstellung

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008091474A2 (en) * 2007-01-25 2008-07-31 Analog Devices, Inc. Stackable leadless electronic package
WO2008091474A3 (en) * 2007-01-25 2008-10-02 Analog Devices Inc Stackable leadless electronic package

Similar Documents

Publication Publication Date Title
DE102009044712B4 (de) Halbleiter-Bauelement
DE102004031920B4 (de) Mehrchippackung und Herstellungsverfahren
DE10229692B4 (de) Leiterplatte, Mehrchippackung und zugehöriges Herstellungsverfahren
DE102015100011B4 (de) Chipeinbettungsgehäuse mit rückseitiger Chipverbindung
DE10142120A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
DE102005041451A1 (de) Elektronische Steckeinheit
EP1481423A2 (de) Elektronisches modul, nutzen mit zu vereinzelnden elektronischen modulen und verfahren zu deren herstellung
DE112006001663T5 (de) Halbleiterchip-Gehäuse und Verfahren zur Herstellung desselben
DE10110203B4 (de) Elektronisches Bauteil mit gestapelten Halbleiterchips und Verfahren zu seiner Herstellung
WO2000048249A1 (de) Halbleiterbauelement mit einem chipträger mit öffnungen zur kontaktierung
DE10120408A1 (de) Elektronisches Bauteil mit Halbleiterchips und elektronische Baugruppe aus gestapelten Halbleiterchips
DE19709259B4 (de) Mehrlagiges Bodenanschlussgehäuse
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE19920444B4 (de) Verfahren zum Herstellen eines Halbleiterbausteins sowie Halbleiterbaustein
DE10124970B4 (de) Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung
DE102009027416B4 (de) Halbleitermodul mit steckbarem Anschluss und Verfahren zur Herstellung eines Halbleitermoduls mit steckbarem Anschluss
DE4446471C2 (de) Verfahren zur Montage eines Chips auf einem flexiblen Schaltungsträger
DE10302022B4 (de) Verfahren zur Herstellung eines verkleinerten Chippakets
EP0923791A1 (de) Verfahren zur herstellung einer klebeverbindung zwischen einem elektronischen bauelement und einem trägersubstrat
DE102006024147B3 (de) Elektronisches Modul mit Halbleiterbauteilgehäuse und einem Halbleiterchip und Verfahren zur Herstellung desselben
EP2067390B1 (de) Verfahren zur herstellung einer anordnung optoelektronischer bauelemente und anordnung optoelektronischer bauelemente
DE10056281B4 (de) Elektronisches Bauteil mit einem Halbleiterchip
DE102007002807B4 (de) Chipanordnung
DE102004048203A1 (de) Stapelbares elektronisches Bauteil mit Durchgangskontaktierungen
DE10147375B4 (de) Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zur Herstellung desselben

Legal Events

Date Code Title Description
OAV Applicant agreed to the publication of the unexamined application as to paragraph 31 lit. 2 z1
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection