DE10147375A1 - Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zur Herstellung desselben - Google Patents

Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zur Herstellung desselben

Info

Publication number
DE10147375A1
DE10147375A1 DE10147375A DE10147375A DE10147375A1 DE 10147375 A1 DE10147375 A1 DE 10147375A1 DE 10147375 A DE10147375 A DE 10147375A DE 10147375 A DE10147375 A DE 10147375A DE 10147375 A1 DE10147375 A1 DE 10147375A1
Authority
DE
Germany
Prior art keywords
system carrier
plastic housing
electronic component
material thickness
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10147375A
Other languages
English (en)
Other versions
DE10147375B4 (de
Inventor
Heinz Pape
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10147375A priority Critical patent/DE10147375B4/de
Publication of DE10147375A1 publication Critical patent/DE10147375A1/de
Application granted granted Critical
Publication of DE10147375B4 publication Critical patent/DE10147375B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/85423—Magnesium (Mg) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

Die Erfindung betrifft elektronische Bauteile (1) mit Halbleiterchips (2) und Verfahren zu ihrer Herstellung. Eine Chipinsel (3), Bondverbindungen (6), Außenkontakte (10) auf der Unterseite (11) und Außenkontakte (12) auf der Oberseite (13) sind in einem Kunststoffgehäuse (4) angeordnet. Dabei ist ein Teil der Außenkontakte (10, 12) auf der Oberseite (13) und der Unterseite (11) des Kunststoffgehäuses (4) gegenüberliegend angeordnet.

Description

  • Die Erfindung betrifft ein elektronisches Bauteil mit einem Halbleiterchip und ein Verfahren zur Herstellung desselben entsprechend der Gattung der unabhängigen Ansprüche.
  • Elektronische Bauteile mit einem Halbleiterchip, der seinerseits auf einer Chipinsel angeordnet ist, weisen ein Kunststoffgehäuse auf. In dieses Kunststoffgehäuse sind Halbleiterchip und Chipinsel eingebettet. Ferner weist das Kunststoffgehäuse auf seiner Unterseite Außenkontakte auf, die mit dem Halbleiterchip über Bondverbindungen in Verbindung stehen. Derartige Bauteile haben den Nachteil, daß sie nur unter Zuhilfenahme von flexiblen Leitungsfolien, Leiterplatten oder mehrlagigen Keramiksubstraten, die beispielsweise beidseitig bestückbar sind, vertikal gestapelt werden können. Ein Stapel aus beliebig vielen Bauelementen ohne einen derartigen Umverdrahtungskörper aus flexiblen Leitungsfolien, Leiterplatten oder mehrlagigen Keramiksubstraten zwischen den Bauteilen ist somit nicht möglich. Außerdem haben derartige Bauteile den Nachteil, daß die Stapelhöhe durch die zwischen den Bauteilen anzuordnenden Umverdrahtungskörper beliebig zunimmt.
  • Aufgabe der Erfindung ist es, ein elektronisches Bauteil mit einem Halbleiterchip anzugeben, das ein Gehäuse aufweist, das zum Stapeln beliebig vieler elektronischer Bauteile übereinander auf kleinstem Raum geeignet ist.
  • Diese Aufgabe wird mit dem Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildungen ergeben sich aus den unabhängigen Ansprüchen.
  • Erfindungsgemäß weist das elektronische Bauteil mit einem Halbleiterchip eine Chipinsel auf, wobei Halbleiterchip und Chipinsel gemeinsam in einem Kunststoffgehäuse eingebettet sind. Innerhalb einer Kunststoffgehäusemasse des Kunststoffgehäuses erstrecken sich Bondverbindungen von Kontaktflächen auf der aktiven Oberseite des Halbleiterchips zu Bondfingern. Die Bondfinger stehen mit Außenkontakten auf der Unterseite des Kunststoffgehäuses und mit Außenkontakten auf der Oberseite des Kunststoffgehäuses in elektrischer Verbindung. Dabei ist ein Anteil der Außenkontakte auf der Oberseite und der Unterseite des Kunststoffgehäuses einander gegenüberliegend angeordnet.
  • Ein derartiges Kunststoffgehäuse mit einander gegenüberliegend angeordneten Außenkontakten für eine gleichzeitige Signal- oder Leistungszuführung von der Oberseite und/oder der Unterseite des Kunststoffgehäuses aus hat den Vorteil, daß derartige elektronische Bauteile mit derartigen Gehäusen unmittelbar aufeinandergesetzt werden können. Somit ermöglichen sie einen Stapel, der ohne zusätzlichen Umverdrahtungskörper auskommt und dennoch eine beliebige Anzahl gestapelter elektronischer Bauteile bei minimalem Raumbedarf aufweisen kann.
  • Eine Ausführungsform der Erfindung sieht vor, daß Teilbereiche der Außenkontakte Bondansätze als Bondfinger aufweisen. Bei einer derartigen Ausführungsform der Erfindung gehen praktisch die Außenkontakte in Bondfinger über und weisen somit eine Bondfläche auf, die mit den Kontaktflächen des Halbleiterchips über Bondverbindungen verbunden werden kann. Das hat den Vorteil, daß innerhalb des Gehäuses keine Sonderverbindung zwischen Bondfinger und Außenkontakten vorgesehen werden muß.
  • Eine weitere Ausführungsform der Erfindung sieht vor, daß die gegenüberliegend angeordneten Außenkontakte mit einem Bondansatz einen gemeinsamen Konktaktkörper bilden, der sich von der Unterseite des Kunststoffgehäuses bis zu der Oberseite des Kunststoffgehäuses erstreckt und der in seinem Mittenbereich zwischen Oberseite und Unterseite des Kunststoffgehäuses den Bondansatz als Bondfinger aufweist. Der Vorteil dieser Ausführungsform der Erfindung ist, daß der Kontaktkörper eine durchgängige Metallstruktur aufweist, die von der Unterseite des elektronischen Bauteils zur Oberseite des elektronischen Bauteils reicht. Somit sind die beiden gegenüberliegenden Außenkontakte auf der Oberseite und auf der Unterseite des Kunststoffgehäuses zu einem Metallkörper vereinigt ohne jede extra Verbindung, sei es in Form von Bonddrähten oder sei es in Form eines am Außenrand des Bauteils entlanggeführten Metallstreifens. Der Kontaktkörper bildet vielmehr eine Einheit, und in seinem Mittenbereich weist er noch zusätzlich den Bondansatz auf. Dieser Bondansatz ist seinerseits mit einer bondbaren Beschichtung ausgestattet und ermöglicht somit eine Bondverbindung zu den Kontaktflächen des Halbleiterchips.
  • Das elektronische Bauteil ist in einer weiteren Ausführungsform der Erfindung auf einem Systemträger aufgebaut und die Dicke des elektronischen Bauteils entspricht der Materialstärke des Systemträgers. Für den Kontaktkörper bedeutet das, daß von der Oberseite bis zu der Unterseite des elektronischen Bauteils die volle Materialstärke des Systemträgers für den Kontaktkörper zur Verfügung steht. Für den Bondansatz des Kontaktkörpers im Mittenbereich des Kunststoffgehäuses zwischen Ober- und Unterseite ist das Systemträgermaterial auf etwa halbe Materialstärke vermindert. Ein derartiges elektronisches Bauteil hat eine Gehäusedicke, die der Größenordnung des Systemträgermaterials entspricht und somit äußerst gering ist.
  • Darüber hinaus weist die Chipinsel, auf welcher der Halbleiterchip angeordnet ist, eine gegenüber den Kontaktkörpern verminderte Materialstärke. Bei dieser Ausführungsform der Erfindung steht für die Dicke des Halbleiterchips und die Bondverbindungen auf der Oberseite des Halbleiterchips etwa die übrige halbe Materialstärke des Systemträgers zur Verfügung. Somit muß entweder die Materialstärke des Systemträgers der Dicke des Halbleiterchips angepaßt sein, um den Halbleiterchip auf der halben Materialstärke des Systemträgers unterzubringen, oder die Materialstärke des Halbleiterchips muß der halben Materialstärke des Systemträgers unter Berücksichtigung des Raumbedarfs der Bondverbindungen auf der Oberseite des Halbleiterchips angepaßt werden. Im letzteren Fall kann die Anpassung der Dicke des Halbleiterchips an die halbe Materialstärke des Systemträgers durch Dünnschleifen des Halbleiterchips sichergestellt werden. Dazu wird jedoch nicht ein einzelner Halbleiterchip dünngeätzt oder dünngeschliffen, sondern der gesamte Halbleiterwafer wird von seiner Rückseite aus nach Herstellung der integrierten Schaltung auf der aktiven Oberseite eines Halbleiterwafers für mehrere Halbleiterchips in einer entsprechenden Ätzpolieranlage auf die erforderliche Materialstärke reduziert.
  • Um den Halbleiterchip auf der Chipinsel anzuordnen, weist die Chipinsel in einer weiteren Ausführungsform der Erfindung eine lötbare Beschichtung auf. Diese lötbare Beschichtung wird für mehrere elektronische Bauteile und mehrere Chipinseln auf einem Systemträger mit mehreren Bauteilpositionen aufgebracht und erleichtert das Aufbringen bzw. Anordnen der Halbleiterchips auf den Chipinseln. Anstelle der lötbaren Beschichtung kann auch eine Schicht aus leitfähigem Leitkleber aufgebracht werden.
  • Die Chipinsel kann in einer weiteren Ausführungsform der Erfindung eine größere Fläche aufweisen als der Halbleiterchip. Dabei entsteht ein Randbereich auf der Chipinsel außerhalb des Halbleiterchipbereichs. Dieser Randbereich der Chipinsel kann Kontaktanschlussflächen einer bondbaren Beschichtung aufweisen, die dazu dienen, Bondverbindungen mit Kontaktflächen auf dem Halbleiterchip bereitzustellen. Mit derartigen Bondverbindungen kann das Potential der Chipinsel von der Rückseite des Halbleiterchips zu den integrierten Schaltungen auf die aktive Oberseite des Halbleiterchips gelegt werden. Eine derartige Bondverbindung kann auch als Masseverbindung dienen, sofern die Rückseite des Halbleiterchips und die Chipinsel auf Elektronisches Potential gelegt sind.
  • In einer weiteren Ausführungsform der Erfindung ist es vorgesehen, daß das elektronische Bauteil einen Stapel gleichartiger gestapelter elektronischer Bauteile aufweist, welche über ihre Kontaktkörper vertikal elektrisch miteinander verbunden sind. Durch die spezielle Ausführungsform der Erfindung, die sowohl auf der Unterseite des Gehäuses als auch auf der Oberseite des Gehäuses über entsprechende Kontaktkörper Außenkontakte für gleiche Potentiale, Signale und Leistungsströme für die Unterseite und die Oberseite des elektronischen Bauteils aufweist, hat ein Stapel aus diesen Bauteilen mit gleichartigem Gehäuse den Vorteil, daß er äußerst kompakt ausgeführt werden kann und einen minimalen Raumbedarf beansprucht. Außerdem ist die Zuverlässigkeit der Verbindung innerhalb des Stapels gegenüber bisherigen Stapelmethoden dadurch verbessert, daß direkt von Gehäuse zu Gehäuse Außenkontakte miteinander verbunden werden und nicht zusätzliche Umverdrahtungskörper in Form von flexiblen Leitungsfolien, Leiterplatten, keramischer Substrate oder andere Umverdrahtungskörper dazwischengeschaltet sind, die sonst zusätzliche Probleme aufgrund unterschiedlicher thermischer Ausdehnung aufwerfen.
  • In einer weiteren Ausführungsform der Erfindung ist es vorgesehen, daß für einen Stapel ungleichartiger elektronischer Bauteile mit unterschiedlichem Rastermaß der Außenkontakte eine Umverdrahtungsebene unmittelbar auf der Kunststoffgehäusemasse, welche die größeren Flächenabmessungen aufweist, zwischen den Bauteilen vorgesehen ist. Bei dieser Ausführungsform der Erfindung sind die Leiterbahnen der Umverdrahtungsebene unmittelbar auf die Oberseite des größeren Gehäuses aufgebracht, um Verbindungen zu den Außenkontakten eines kleineren Schaltungselements oder eines kleineren elektronischen Bauteils zur Verfügung zu stellen. Auch bei dieser Ausführungsform der Erfindung ist kein Umverdrahtungskörper mit seinen thermischen Problemen erforderlich, um einen Stapel ungleichartiger Bauteile zu realisieren.
  • Ein Verfahren zur Herstellung eines elektronischen Bauteils mit einem Kunststoffgehäuse, das sowohl auf der Unterseite als auch auf der Oberseite Außenkontakte aufweist, die teilweise einander gegenüberliegen, weist die nachfolgenden Verfahrensschritte auf.
  • Das gesamte Konzept beruht bei einem ersten Aspekt dieser Erfindung auf einem Systemträger, dessen halbe Materialstärke größer ist als die Dicke des in ein Kunststoffgehäuse einzubettenden Halbleiterchips. Dazu wird zunächst ein Systemträger für mehrere elektronische Bauteile aus einem Systemträgerrohling hergestellt. Dieser Systemträgerrohling wird mittels doppelseitigem Ätzen an den Bauteilpositionen des Systemträgers strukturiert. Bei dieser Strukturierung wird eine Chipinsel von etwa halber Materialstärke sowie mehrere Kontaktkörper von voller Materialstärke mit jeweils einem Bondansatz pro Kontaktkörper von etwa halber Materialstärke in jeder der Bauteilpositionen hergestellt. Die Chipinsel und auch die Kontaktkörper werden dabei durch Haltestege, die mit einem Systemträgerrand an jeder der Bauteilpositionen verbunden sind, in Position gehalten. Diese Haltestege können zum Halten der Außenkontakte und der Chipinsel teilweise außerhalb des künftigen Kunststoffgehäuses jeder Bauteilposition oder auch innerhalb des Bereichs jeder Bauteilposition, der für das Kunststoffgehäuse vorgesehen ist, angeordnet sein.
  • Jede der Chipinseln wird in dem Bereich, in dem ein Halbleiterchip anzuordnen ist, mit einer lötbaren Beschichtung oder einem leitfähigen Klebstoff beschichtet. Eine weitere jedoch bondbare Beschichtung ist für die Bondansätze eines jeden Kontaktkörpers und für den Chipinselrand rund um den Halbleiterchip vorgesehen. Nach dem Aufbringen der beiden Beschichtungen, nämlich zunächst der bondbaren Beschichtung und anschließend der lötbaren Beschichtung kann der Halbleiterchip eines dünngeschliffenen oder dünngeätzten Halbleiterwafers auf jede der Chipinseln aufgelötet oder aufgeklebt werden. Danach werden für den gesamten Systemträger Bondverbindungen zwischen den Kontaktflächen auf dem Halbleiterchip und den Kontaktanschlussflächen auf dem Chipinselrand sowie auf den Bondansätzen an den Kontaktkörpern hergestellt. Sobald sämtliche Bondverbindungen hergestellt sind, kann der gesamte Systemträger zwischen zwei ebenen Formwerkzeugen, deren innere Wandung mit Dichtfolien bedeckt sein können, in einer Kunststoffgehäusemasse unter Herausragen der Außenkontakte auf der Oberseite und der Unterseite des Kunststoffgehäuses verpackt werden.
  • Abschließend wird der Systemträger mit Gehäusemasse in einzelne elektronische Bauteile mit einem Kunststoffgehäuse aufgetrennt, wobei die Materialstärke des Kunststoffgehäuses gleich oder geringer ist als die Materialstärke des Systemträgers. Mit dem Auftrennen oder vor dem Auftrennen des Systemträgers werden Haltestege, die der Positionierung dienen und keine elektrische Verbindung bilden sollen, durchtrennt.
  • Dieses Verfahren hat den Vorteil, daß mit wenigen Verfahrensschritten eine Vielzahl von elektronischen Bauteilen mit stapelbarem Gehäuse hergestellt werden können. Die Stapelbarkeit wird dadurch möglich, daß das Kunststoffgehäuse selbst in seiner Materialstärke geringfügig kleiner ist als die Materialstärke der Außenkontaktkörper, die einen Außenkontakt sowohl an der Oberseite als auch an der Unterseite des Kunststoffgehäuses aufweisen. Dazu wird die Materialstärke des Systemträgers in den Bauteilpositionen für die Bondansätze der Kontaktkörper und für den Chipinselbereich auf ungefähr halbe Materialstärke durch einseitiges Ätzen heruntergeätzt. D. h. bereits beim Herstellen der Strukturierung eines Systemträgers aus einem Systemträgerrohling wird die endgültige Materialstärke des elektronischen Bauteils durch die Materialstärke des Systemträgerrohlings vorbestimmt. Die Dicke oder Materialstärke des Halbleiterchips wird entsprechend durch chemomechanisches Dünnschleifen oder Dünnätzen an die halbe Materialstärke des Systemträgerrohlings angepaßt.
  • In einem Durchführungsbeispiel des Verfahrens wird der Systemträgerrohling in Form einer Metallplatte aus Kupfer oder einer Kupferlegierung beidseitig mit einer Kunststoffmaske zum selektiven Ätzen der Strukturen für die elektronischen Bauteile in jeder Bauteilposition des Systemträgers versehen. Diese Kunststoffmasken können mittels eines Photolithographieschritts strukturiert werden oder mit Hilfe von entsprechenden Drucktechniken auf den Systemträgerrohling aufgebracht werden. Nach dem Aufbringen der beidseitigen Kunststoffmasken auf den Systemträgerrohling wird ein Ätzen durchgeführt und der Vorgang des Ätzens nach Erreichen etwa der halben Materialstärke des Systemträgerrohlings unterbrochen.
  • Da der Ätzvorgang von beiden Seiten durchgeführt wird, entsteht an den Stellen, an denen von beiden Seiten geätzt wird, ein Durchgang durch den Systemträgerrohling, und an den Stellen, an denen entweder nur von der Oberseite des Systemträgerrohlings oder nur von der Unterseite des Systemträgerrohlings geätzt wird, eine Struktur, die etwa die halbe Materialstärke des Systemträgerrohlings aufweist. Um einen Halbleiterwafer für ein derartiges elektronisches Bauteil vorzubereiten, wird der Halbleiterwafer nach Fertigstellung integrierter Schaltkreise auf der aktiven Oberseite des Halbleiterchips von seiner Rückseite her auf unter 100 µm dünngeschliffen bzw. dünngeätzt, bevor er in Halbleiterchips getrennt wird. Diese Vorgehensweise hat den Vorteil, daß nicht jedes einzelne Chip für sich gedünnt werden muß, sondern daß gleichzeitig eine hohe Anzahl von Halbleiterchips gleichmäßig und dünn geschliffen zur Verfügung gestellt werden können. Erst nach dem Dünnschleifen des Halbleiterwafers wird dann dieser in einzelne Halbleiterchips für die verschiedenen Bauteilpositionen auf dem Systemträger auseinandergesägt.
  • Die weiteren Schritte des Verfahrens wie Aufbringen des dünngeschliffenen oder dünngeätzten Halbleiterchips auf die lötbare Beschichtung der ebenfalls verminderten Materialstärke des Systemträgers dünngeätzte Chipinsel werden mit entsprechenden Hilfswerkzeugen und Anlagen durchgeführt. Danach erfolgt ein Verbinden der Kontaktflächen des Halbleiterchips mit Bondansätzen der Kontaktkörper und anschließend ein Verpacken des Systemträgers für mehrere Bauteile in einer Kunststoffgehäusemasse zwischen zwei Formwerkzeugen. Das gleichzeitige Verpacken des gesamten Systemträgers mit mehreren Bauteilpositionen in einer Kunststoffgehäusemasse ist ein kennzeichnender Schritt dieses Verfahrens.
  • Bei diesem Verpacken können zwei Formwerkzeuge einer Spritzgußform auf ihren Innenwandungen mit einer Dichtfolie ausgelegt werden. Diese Dichtfolien verhindern, daß die Außenkontakte auf der Oberseite und die Außenkontakte auf der Unterseite des jeweiligen Außenkontaktkörpers mit Kunststoff benetzt werden. Dazu werden die beiden Formwerkzeuge derart aufeinandergepresst, daß die metallischen Außenkontaktflächen des Kontaktkörpers sich in die obere und untere Dichtfolie des oberen und unteren Formwerkzeugs einarbeiten bzw. einprägen können. Damit kann erreicht werden, daß die Außenkontaktkörper auf der Oberseite und der Unterseite des elektronischen Bauteils um einige Mikrometer aus der Kunststoffgehäusemasse herausragen und somit für ein Stapeln zugänglich werden.
  • Bei einem weiteren Durchführungsbeispiel des Verfahrens ist es vorgesehen, daß vor dem Auftrennen des Systemträgers mit Kunststoffgehäusemasse eine Umverdrahtungsebene für ein Stapeln von ungleichartigen elektronischen Bauteilen mit unterschiedlichem Rastermaß unmittelbar auf die Oberseite des elektronischen Bauteils aufgebracht wird. Dieses hat den Vorteil, daß selbst in einem Stapel aus Bauteilen mit unterschiedlichem Rastermaß der Außenkontakte keine Umverdrahtungskörper aus Leitungsfolien, Leiterplatten oder Keramikplatten eingesetzt werden müssen, sondern daß auf diese verzichtet werden kann.
  • Beim Verpacken der elektronischen Bauteile in Formwerkzeugen ohne entsprechende Dichtfolien werden nach dem Verpackungsschritt die Außenkontakte freigelegt und beschichtet, damit sie sich von der Unterseite des elektronischen Bauteils abheben.
  • Ein weiterer Aspekt der Erfindung sieht einen Systemträger vor, für mehrere elektronische Bauteile mit auf der Unterseite und der Oberseite des Systemträgers gegenüberliegend angeordneten Außenkontakten, die jeweils einem Halbleiterchip der elektronischen Bauteile zugeordnet sind. Für die Halbleiterchips weist der Systemträger Chipinseln auf. Die gegenüberliegend angeordneten Außenkontakte auf der Oberseite und der Unterseite des Systemträgers bilden jeweils mit Bondansätzen oder Bondfingern einen Kontaktkörper. Ferner sind die Außenkontakte und die Chipinsel über Haltestege mit einem Systemträgerrahmen verbunden. Die Haltestege und die Chipinsel können eine verminderte Materialstärke des Systemträgers aufweisen.
  • Die Struktur des erfindungsgemäßen Systemträgers hat den Vorteil, daß sie in ein Metallband oder in eine Metallplatte durch beidseitiges Ätzen eingebracht werden kann. Dabei bedeutet beidseitiges Ätzen ein Ätzen von der Oberseite eines Systemträgerrohlings und gleichzeitig von der Unterseite dieses Systemträgerrohlings, wobei Oberseite und Unterseite durch unterschiedliche Ätzmasken an den Stellen vor einem Ätzen geschützt sind, welche die Systemträgerstruktur darstellen sollen. Für Bereiche von verminderter Materialstärke wie für die Haltestege und/oder die Chipinseln können die Ätzmasken für die Oberseite und für die Unterseite derart strukturiert sein, daß das Ätzmittel nur von einer Seite aus das Material abträgt. Damit ist der Vorteil verbunden, daß derart verdünnte Haltestege für Kontaktkörper und/oder Chipinsel mit geringem Aufwand durchtrennt werden können. Durch ein Dünnätzen der Chipinseln ergibt sich der Vorteil einer verminderten Dicke des herzustellenden elektronischen Bauteils.
  • In einer Ausführungsform des Systemträgers entspricht die verminderte Materialstärke der Haltestege etwa der halben Systemträgerdicke. Damit ist der Vorteil verbunden, daß die Haltestege bei Einsatz des Systemträgers zur Herstellung von elektronischen Bauteilen mit Kunststoffgehäuse auf der Unterseite sichtbar sein können oder von einer dünnen Kunststoffschicht der Kunststoffpreßmasse des Gehäuses bedeckt sein können. Dazu ist wahlweise die verminderte Materialstärke der Haltestege zur Unterseite oder zur Oberseite des Systemträgers hin angeordnet.
  • Eine weitere Ausführungsform des Systemträgers sieht vor, daß die Haltestege mit ihrer verminderten Materialstärke nur in den Bereichen zur Unterseite hin des Systemträgers angeordnet sind, in denen eine Aussparung zur späteren elektrischen Trennung des Halbleitersteges vorgesehen ist. Die übrigen Bereiche des Halbleitersteges mit verminderter Materialstärke liegen jedoch zur Oberseite des Systemträgers hin.
  • Eine weitere Ausführungsform des Systemträgers sieht vor, daß die verminderte Dicke der Haltestege in dem Systemträger mittels selektivem Ätzen von der Oberseite und/oder der Unterseite eines Systemträgerrohlings her eingebracht ist. Ein derartiger Rohling kann ein Metallband sein oder eine Metallplatte.
  • Ist die Struktur des Systemträgers aus Chipinseln, Kontaktkörpern und Haltestegen und mit Verbindungen zum Systemträgerrahmen durch doppelseitiges selektives Ätzen in dem Systemträgerrohling eingebracht, so bildet sich ein vorteilhaftes Ätzprofil im Querschnitt aus, das wegen seiner vorspringenden Randkontur in der Materialmitte eine sichere Verankerung der Chipinsel und der Kontaktkörper in einer einseitig aufgepreßten Kunststoffmasse bei der Gehäuseherstellung gewährleistet.
  • Ein Verfahren zur Herstellung eines Systemträgers aus einer Metallplatte oder einem Metallband als Systemträgerrohling weist folgende grundlegende Verfahrensschritte auf:
    • - Maskieren der Oberseite und der Unterseite des Systemträgerrohlings mit unterschiedlichen zueinander unsymmetrisch strukturierten Ätzmasken,
    • - doppelseitiges Ätzen des maskierten Systemträgerrohlings unter einseitigem Dünnätzen einer Chipinsel, Haltestegen und Bondansätzen der Kontaktkörper an entsprechend definierten Stellen,
    • - Entfernen der unsymmetrischen Ätzmasken.
  • Die erfindungsgemäße Einführung von unsymmetrischen Ätzmasken bei der Herstellung von Systemträgern hat einerseits den Vorteil, daß Haltestege verminderter Materialstärke herstellbar sind und sogar Haltestege realisiert werden können, die teilweise an der Oberseite und teilweise an der Unterseite des Systemträgers verlaufen. Ein doppelseitiges Ätzen mit unsymmetrischen Ätzmasken hat darüber hinaus den Vorteil, daß sehr enge Schrittweiten und damit geringe Abstände zwischen den zusätzlichen Ausgangskontakten, den Außenrandkontakten, den Chipinseln und den Haltestegen realisiert werden können.
  • In einem weiteren Durchführungsbeispiel des Verfahrens zur Herstellung des Systemträgers erfolgt die doppelseitige Ätzung durch Naßätzen. Dabei kann durch einen relativ schmalen Schlitz in der Ätzmaske eine genau definierte Ätzkontur unter dem Schlitz erreicht werden. Das Ätzen bewirkt unter dem Schlitz eine gleichmäßige beidseitige Unterätzung, wodurch eine gleichmäßige Vergrößerung der Breite des Ätzgrabens gegenüber der Ätzschlitzbreite erreicht werden kann. Die Breite des Ätzgrabens entspricht maximal der doppelten Ätztiefe plus der Breite des Schlitzes in der Ätzmaske.
  • Mit einem weiteren Durchführungsbeispiel des Verfahrens können durch Ätzen unter unsymmetrischen Ätzmasken Haltestege hergetellt werden, die im Querschnitt zueinander versetzt angeordnet sind und eine verminderte Materialstärke mit einem Rasterabstand von voller Materialstärke des Systemträgers plus Ätzschlitzbreite aufweisen. Bei einseitigem Ätzen ergibt sich hingegen ein Rasterabstand von mindestens zweifacher Materialstärke plus Ätzschlitzbreite. Darüber hinaus hat das doppelseitige Ätzen den Vorteil, daß in der Materialmitte des Systemträgerrohlings die Chipinseln und die Kontaktkörper mit ihren Bondansätzen ein vorspringendes Ätzprofil ausbilden. Dieses vorspringende Ätzprofil im Mittenbereich der Materialstärke sorgt für eine sichere Verankerung der einzelnen Komponenten des Systemträgers in der später aufzubringenden Kunststoffpreßmasse für das Gehäuse der elektronischen Bauteile.
  • Ein weiterer Aspekt der Erfindung sieht vor, daß auf ein Dünnschleifen oder Dünnätzen des Halbleiterwafers ganz oder teilweise verzichtet wird. Die Ausgangsdicke derartiger Halbleiterwafer kann zwischen 300 und 1000 µm liegen. Systemträger, die derart dicke Halbleiterchips aufnehmen sollen und mit der bisher erörterten Gehäusetechnologie arbeiten, müßten für die Herstellung der Kontaktkörper eine Materialstärke von über der doppelten Materialstärke der Halbleiterwafer aufweisen, das bedeutet zwischen 1 und 3 mm liegen, was sich auf das Rastermaß der Außenkontakte negativ auswirkt, da keine Bauteile mit niedrigem Rastermaß beispielsweise kleiner als 1 mm realisierbar wären.
  • Die Strukturierung derartig dicker Systemträger wären unwirtschaftlich, deshalb wird in einem zweiten Aspekt der Erfindung das Problem, stapelbarer Gehäuse für entsprechend dicke Halbleiterchips zu schaffen, durch ein elektronisches Bauteil gelöst, das auf der Unterseite des elektronischen Bauteils Kontaktkörper mit entsprechenden Bondfingern und Außenkontakten aufweist, wobei der Kontaktkörper zusätzlich einen kegelstumpfförmigen metallischen Durchkontakt durch die Kunststoffgehäusemasse mit einem gegenüber angeordneten Außenkontakt auf der Oberseite des Kunststoffgehäuses aufweist. Dieser Aspekt der Erfindung hat den Vorteil, daß auf ein Dünnen teilweise verzichtet werden kann und damit gleichzeitig die Bruchgefahr des Halbleiterchips vermindert wird.
  • Das bedeutet, der Kontaktkörper besteht aus zwei Teilen, einem gemeinsamen Teil aus unterem Außenkontakt und Bondfinger und einem weiteren Teil, das einen Durchkontakt durch das Kunststoffgehäuse mit einem entsprechenden Außenkontakt auf der Oberseite des Kunststoffgehäuses aufweist. Ein derartiges elektronisches Bauteil hat den Vorteil, daß beliebig dicke Halbleiterchips in dem Kunststoffgehäuse angeordnet werden können und dennoch gegenüberliegende Außenkontakte auf der Oberseite und der Unterseite zum Stapeln zur Verfügung stehen, ohne daß zusätzliche Umverdrahtungskörper zwischen den zu stapelnden elektronischen Bauteilen vorzusehen sind. Außerdem können geringere Außenkontaktabstände und damit ein geringeres Rastermaß erzielt werden als bei einem entsprechend dicken Systemträger.
  • Eine weitere Ausführungsform dieses zweiten Aspekts der Erfindung weist eine Materialstärke der Außenkontakte der Unterseite des Kunststoffgehäuses und der Bondfinger auf, die gleich groß ist und der Materialstärke eines Systemträgerrohlings entspricht. Während beim ersten Aspekt der Erfindung die Bondfinger dünngeätzt werden müssen, entfällt dieser Bearbeitungsschritt bei dem zweiten Aspekt der Erfindung, da Bondfinger und Außenkontakt gleiche Materialstärke aufweisen und den gemeinsamen Kontaktkörper bilden. Somit kann der Systemträgerrohling dünner ausgeführt werden als die Dicke des Kunststoffgehäuses des elektronischen Bauteils.
  • Das elektronische Bauteil ist bei einer weiteren Ausführungsform der Erfindung auf einem Systemträger aufgebaut und die Dicke des elektronischen Bauteils entspricht der Summe aus der Materialstärke des Systemträgers und der Länge der Durchkontakte von den unteren Außenkontakten zu den Außenkontakten auf der Oberseite des elektronischen Bauteils. Um die Gesamtdicke des elektronischen Bauteils dennoch so gering wie möglich zu halten, entspricht der Bereich der Chipinsel, der für die Aufnahme des Halbleiterchips vorgesehen ist, einer verminderten Materialstärke des Systemträgers. Diese verminderte Materialstärke kann wiederum etwa die halbe Materialstärke des Systemträgers aufweisen.
  • Die Chipinsel weist wie beim ersten Aspekt der Erfindung auch beim zweiten Aspekt der Erfindung eine lötbare Beschichtung oder eine Beschichtung aus leitfähigem Klebstoff auf, um den Halbleiterchip auf der Chipinsel zu befestigen und ihn gegebenenfalls elektrisch mit der Chipinsel zu verbinden. Ein derart leitfähiger Klebstoff ist mit elektrisch leitenden Partikeln gefüllt.
  • Auch für den zweiten Aspekt der Erfindung ist es in einer weiteren Ausführungsform der Erfindung vorgesehen, daß die Chipinsel eine größere Fläche aufweist als der Halbleiterchip. Der dabei vorgesehene Randbereich der Chipinsel außerhalb des Halbleiterchipbereichs weist Kontaktanschlussflächen auf, die über Bondverbindungen mit Kontaktflächen auf dem Halbleiterchip elektrisch verbindbar sind. Dabei kann dieser Randbereich der Chipinsel bei dem zweiten Aspekt der Erfindung die volle Materialstärke des Systemträgers aufweisen.
  • Das elektronische Bauteil des zweiten Aspekts kann einen Stapel gleichartiger gestapelter elektronischer Bauteile aufweisen, die über die Kontaktkörper und die Durchkontakte vertikal elektrisch miteinander verbunden sind. Dieser Stapel hat den Vorteil, daß keine Umverdrahtungskörper zwischen den einzelnen Bauteilgehäusen vorzusehen sind, obgleich die Dicke des elektronischen Bauteils wesentlich größer ist als die Materialstärke des hier vorgesehenen Systemträgers.
  • Ein Verfahren zur Herstellung eines elektronischen Bauteils, das dem zweiten Aspekt der Erfindung entspricht, weist nachfolgende Verfahrensschritte auf. Zunächst wird wie beim ersten Aspekt der Erfindung ein Systemträger für mehrere elektronische Bauteile aus einem Systemträgerrohling hergestellt.
  • Jedoch beim Strukturieren dieses Systemträgers in den einzelnen Bauteilpositonen unterscheiden sich bereits die beiden Erfindungsaspekte. Es wird zwar der Systemträgerrohling mittels doppelseitigem Ätzen an den Bauteilpositionen des Systemträgers strukturiert. Jedoch wird lediglich die Chipinsel in dem Bereich, in dem das Aufbringen des Halbleiterchips vorgesehen ist, auf eine verminderte Materialstärke geätzt, während die Kontaktkörper mit den jeweiligen Bondfingern in voller Materialstärke für die unteren Außenkontakte in dem Systemträger hergestellt werden. Haltestege halten auch in dieser Ausführungsform der Erfindung die Kontaktkörper und die Chipinsel in Position.
  • Nach dem Beschichten der Chipinsel mit einer lötbaren Beschichtung oder einer Beschichtung aus gegebenenfalls leitfähigem Klebstoff und dem Beschichten der Bondfinger sowie der Kontaktanschlussflächen auf dem Chipinselrand mit entsprechenden bondbaren Beschichtungen wird der Halbleiterchip eines Halbleiterwafers auf die Chipinsel aufgebracht. Danach können Bondverbindungen zwischen den Kontaktflächen auf dem Halbleiterchip und Kontaktanschlussflächen auf einem Chipinselrand und den Kontaktflächen der Kontaktkörper hergestellt werden. Beim Verpacken des Systemträgers zwischen einem unteren und einem oberen Formwerkzeug werden die Kontaktkörper mit ihren Kontaktfingern von dem oberen Formwerkzeug durch entsprechende kegelstumpfförmige Niederhalter auf das untere Formwerkzeug gedrückt. Beim Ausformen werden somit kegelstumpfförmige Durchgänge durch die Kunststoffgehäusemasse erhalten. Diese kegelstumpfförmigen Durchgänge durch die Kunststoffgehäusemasse werden nach dem Ausformen mit Metall zu Durchkontakten und Außenkontakten bis zur Oberseite der Kunststoffmasse aufgefüllt. Schließlich wird der Systemträger mit Kunststoffmasse in einzelne elektronische Bauteile aufgetrennt.
  • Dieses Verfahren hat den Vorteil, daß beim Verpacken des Systemträgers, der an Bauteilpositionen mit Halbleiterchips auf Bondinseln bestückt ist und fertige Bondverbindungen zu unteren Außenkontakten aufweist, Durchgangsöffnungen von den unteren Außenkontakten zu der Oberseite des Kunststoffgehäuses durch entsprechende kegelstumpfförmige Niederhalter hergestellt werden. Damit ist es möglich, im Anschluß an das Verpacken in ein Kunststoffgehäuse diese Durchgangsöffnungen mit Metall zu füllen und somit einen kegelstumpfförmigen Durchkontakt zu schaffen, der auf seinem unteren Ende mit dem unteren Außenkontakt verbunden ist und auf seinem oberen Ende auf der Oberseite des Kunststoffgehäuses einen Außenkontakt auf der Oberseite ausbildet.
  • Durch diese Kombination aus Außenkontakt auf der Oberseite des Bauteils und Durchgangskontakt durch die Kunststoffmasse des elektronischen Bauteils und Verbindung zum Kontaktkörper mit einem unteren Außenkontakt, kann die Gehäusedicke der Dicke des Halbleiterchips angepaßt werden, so daß mit diesem Verfahren der Halbleiterchip in seiner Materialstärke nicht den Erfordernissen des Kunststoffgehäuses anzupassen ist. Ferner hat das Verfahren den Vorteil, daß Haltestege, die lediglich der Positionierung dienen und auf der Unterseite des Kunststoffgehäuses angeordnet sind, nach dem Verpacken durchtrennt werden können, so daß eine Vielzahl von Außenkontakten auf der Unterseite voneinander isoliert herstellbar sind. Außerdem hat das Verfahren den Vorteil, daß zu jedem der Außenkontakte auf der Unterseite des Kunststoffgehäuses ein Außenkontakt auf der Oberseite des Kunststoffgehäuses gegenüberliegend angeordnet werden kann, so daß die elektronischen Bauteile mit einem derartigen Kunststoffgehäuse und einer derartigen Kontaktstruktur ohne Zwischenlage oder Umverdrahtungskörper aufeinander gestapelt werden können.
  • In einem Durchführungsbeispiel des Verfahrens wird zur Herstellung des Systemträgers ein Systemträgerrohling in Form einer Metallplatte aus Kupfer oder einer Kupferlegierung beidseitig mit einer Kunststoffmaske zum selektiven Ätzen der Strukturen für die elektronischen Bauteile in jeder Bauteilposition versehen. Mit Hilfe dieser doppelseitigen Kunststoffmaske kann mit einem Ätzschritt der Systemträger aus einem Systemträgerrohling hergestellt werden, wobei der Ätzvorgang unterbrochen wird, wenn mindestens die Hälfte der Materialstärke beim doppelseitigen Ätzen erreicht ist. Mit Hilfe der Kunststoffmasken auf dem Systemträgerrohling kann auch einseitig der Bereich der Chipinsel auf halbe Materialstärke dünngeätzt werden, ohne daß ein zusätzlicher Verfahrensschritt zur Strukturierung und Verminderung der Materialstärke im Bereich der Chipinsel erforderlich wird.
  • Ein weiteres Durchführungsbeispiel des Verfahrens sieht vor, daß zum Auffüllen der kegelstumpfförmigen Durchgänge mit Metall zu Durchkontakten in der Kunststoffgehäusemasse der Systemträger mit Kunststoffgehäusemasse in ein elektrolythisches Bad zur Abscheidung von Metall gehängt wird. Bei dieser galvanischen Abscheidung werden die Durchgangsöffnungen mit Metall aufgefüllt und gleichzeitig bildet sich an der Oberseite ein Außenkontakt für die elektronischen Bauteile aus. Nach dem Auffüllen der Durchgangsöffnungen zu Durchkontakten und Außenkontakten auf der Oberseite der Kunststoffgehäusemasse kann die Kunststoffmaske entfernt werden und die geschlossene Metallschicht durch einen kurzen Ätzschritt ohne Maskierung weggeätzt werden, so daß keinerlei Kurzschlüsse zwischen den nun auf der Oberseite gebildeten Außenkontakten verbleiben.
  • Das Auffüllen der Durchkontakte kann neben einer galvanischen Abscheidung des Metalls auch durch entsprechende selektive Drucktechniken erfolgen, insbesondere durch Schablonendruck oder Siebdruckverfahren. Dazu wird eine Metallpaste eingesetzt. Eine Lotpaste kann auch unmittelbar ohne Sieb und ohne Schablone unmittelbar auf die Oberseite der Kunststoffgehäusemasse gerakelt werden kann. Dazu wird zusätzlich zur kegelstumpfförmigen Durchgangsöffnung auf der Oberseite der Kunststoffgehäusemasse um jede Öffnung herum ein Lotdepot vorgesehen, das beim Erhitzen der Lotpaste eine halbkugelförmige Überhöhung des Durchkontaktes bildet.
  • Nach dem Herstellen von Durchkontakten zur Verbindung von Außenkontakten auf der Unterseite mit Außenkontakten auf der Oberseite kann der Systemträger mit Kunststoffgehäusemasse in einzelne elektronische Bauteile getrennt werden. Durch entsprechendes Profilsägen können die Ränder der elektronischen Bauteile zusätzlich strukturiert werden. Üblicherweise reicht es jedoch, den Systemträger mit Kunststoffgehäusemasse vertikal in Zeilen und Spalten durchzusägen, um die einzelnen elektronischen Bauteile auf einem Systemträger zu vereinzeln.
  • Während bei diesem Verfahren die Formteile spezifisch mit Niederhaltestegen ausgebildet sein müssen, wird in einem weiteren dritten Aspekt der Erfindung ein elektronisches Bauteil vorgesehen, das aufgrund einer besonderen Konstruktion des Systemträgers den unterschiedlichen Materialstärken eines Halbleiterchips angepaßt werden kann, ohne daß Formwerkzeuge mit Niederhaltern vorzusehen sind.
  • Dieser dritte Aspekt der Erfindung basiert auf einem elektronischen Bauteil mit einem Halbleiterchip, der auf einer Chipinsel angeordnet ist. Chipinsel und Halbleiterchip sind in einem Kunststoffgehäuse eingebettet. Innerhalb der Kunststoffgehäusemasse des Kunststoffgehäuses sind Bondverbindungen von Kontaktflächen auf der aktiven Oberseite des Halbleiterchips zu Bondfingern vorgesehen, wobei die Bondfinger über gekröpfte Haltestege mit Außenkontakten auf der Unterseite des Kunststoffgehäuses und über eine Umverdrahtungsleitung mit Außenkontakten auf der Oberseite des Kunststoffgehäuses elektrisch verbunden sind. Dabei ist ein Teil der Außenkontakte auf der Oberseite und der Unterseite des Kunststoffgehäuses einander gegenüberliegend angeordnet. Auch die Chipinsel wird bei diesem dritten Aspekt der Erfindung von gekröpften Haltestegen auf einer gegenüber der Ebene eines Systemträgers abgesenkten Position gehalten.
  • Dieses elektronische Bauteil beim dritten Aspekt der Erfindung weist einen Systemträger auf, der beliebig dicke Halbleiterchips mit ihren Bondverbindungen aufnehmen kann. Dazu wird lediglich die Absenkung der Chipinsel und die Absenkung durch Kröpfung von Haltestegen der Bondfinger der Materialstärke des jeweiligen Halbleiterchips angepaßt. Darüber hinaus hat dieses elektronische Bauteil den Vorteil, daß die Bondverbindungen durch die abgesenkte Chipinsel und die abgesenkten Bondfinger bei den verschiedenen Weiterbearbeitungsverfahren insbesondere dann geschützt sind, wenn auf den Systemträger die Formwerkzeuge für das Verpacken des Systemträgers in einer Kunststoffgehäusemasse angebracht werden.
  • In einer weiteren Ausführungsform der Erfindung weisen die Bondfinger etwa die halbe Materialstärke des Systemträgers auf, während die Außenkontakte auf der Unterseite die volle Materialstärke des Systemträgers aufweisen. Dieses hat den Vorteil, daß die Bondverbindungen auf den Bondfingern tiefliegend in der Kunststoffgehäusemasse angeordnet sind.
  • Die Chipinsel weist in einer weiteren Ausführungsform der Erfindung ebenfalls eine verminderte Materialstärke gegenüber dem Systemträger auf. Dieses bringt einen besonderen Vorteil für die Minimierung der Bauteilhöhe dieses dritten Aspektes der Erfindung.
  • Die Außenkontakte auf der Oberseite des Kunststoffgehäuses, welche gegenüberliegend zu den Außenkontakten auf der Unterseite des Kunststoffgehäuses angeordnet sein können, weisen in einer weiteren Ausführungsform der Erfindung etwa die halbe Materialstärke des Systemträgers auf. Diese Außenkontakte auf der Oberseite des Kunststoffgehäuses stehen mit den Bondfingern auf der Oberseite des Kunststoffgehäuses über Umverdrahtungsleitungen in Kontakt. Die Außenkontakte auf der Oberseite des elektronischen Bauteils bzw. auf der Oberseite der Kunststoffgehäusemasse werden mit einem von dem Systemträger unabhängigen getrennten Schritt unmittelbar auf der Oberseite der Kunststoffgehäusemasse erzeugt und können folglich jede beliebige Materialstärke aufweisen.
  • Eine Dicke der Außenkontakte auf der Oberseite des elektronischen Bauteils, die der halben Materialstärke des Systemträgers entspricht, verbessert die Anpassung der gegenüberliegende Außenkontakte auf der Oberseite und der Unterseite und erleichtert ein Stapeln mehrerer elektronischer Bauteile zu einem Bauteilstapel. Außerdem hat das elektronische Bauteil den Vorteil, daß die Position und Anordnung der Außenkontakte auf der Oberseite des elektronischen Bauteils einem unterschiedlichen Rastermaß eines zweiten Bauteils oder eines beliebigen Schaltungselementes angepaßt sein kann, so daß ein Stapeln ungleichartiger elektronischer Bauteile möglich ist, ohne daß ein Umverdrahtungskörper zwischen den Bauteilen angeordnet werden muß.
  • Wie in den vorhergehenden Aspekten der Erfindung weist die Chipinsel des dritten Aspektes der Erfindung in einer weiteren Ausführungsform eine lötbare Beschichtung oder eine Beschichtung aus leitfähigem Klebstoff auf. Diese lötbare Beschichtung dient dem Aufbringen des Halbleiterchips auf die Chipinsel durch Löten.
  • Die Chipinsel kann wie in den vorhergehenden Aspekten eine größere Fläche aufweisen als der Halbleiterchip. Dadurch weist die Chipinsel einen Randbereich außerhalb des Halbleiterchipbereichs auf, der Kontaktanschlussflächen tragen kann. Diese Kontaktanschlussflächen sind über Bondverbindungen mit Kontaktflächen auf dem Halbleiterchip elektrisch verbunden, um beispielsweise ein elektrisches Potential der Chipinsel und damit der Rückseite des Halbleiterchips auch auf der Oberseite des Halbleiterchips zur Verfügung zu stellen.
  • Ein elektronisches Bauteil des dritten Aspektes der Erfindung kann einen Stapel gleichartiger gestapelter elektronischer Bauteile aufweisen, die über gegenüberliegend angeordnete Außenkontakte auf der Oberseite und der Unterseite des Kunststoffgehäuses vertikal elektrisch miteinander verbunden sind. Die Möglichkeit der problemlosen Stapelung ohne jede Zwischenverdrahtung ist ein Vorteil dieser Erfindung, zumal das Umverdrahten der abgekröpften Bondfinger und Verbinden dieser Bondfinger mit Außenkontakten auf der Oberseite des Halbleiterchips über Umverdrahtungsleitungen unmittelbar auf der Kunststoffgehäusemasse durchgeführt werden kann. Das bedeutet, daß die Oberseite der Kunststoffgehäusemasse als Umverdrahtungsebene bei dem dritten Aspekt der Erfindung dient und somit eine freie Gestaltung und Anordnung der Außenkontakte zuläßt.
  • Ein Verfahren zur Herstellung eines elektronischen Bauteils gemäß dem dritten Aspekt der Erfindung weist die nachfolgenden Verfahrensschritte auf. Zunächst wird ein Systemträger für mehrere elektronische Bauteile aus einem Systemträgerrohling durch Strukturieren mittels doppelseitigem Ätzen an Bauteilpositionen des Systemträgers hergestellt. Dabei wird eine Chipinsel, Haltestege und Bondfinger von halber Materialstärke und mehrere Außenkontakte von voller Materialstärke hergestellt. Die Außenkontakte, die Bondfinger und die Chipinsel werden von Haltestegen in Position gehalten. Nach der Strukturierung des Systemträgerrohlings werden die Bondfinger sowie Kontaktanschlussflächen auf der Chipinsel mit einer bondbaren Beschichtung beschichtet. Anschließend werden die Chipinseln des Systemträgers mit einer lötbaren Beschichtung oder einer Beschichtung aus leitfähigem Klebstoff beschichtet.
  • Nach dem Durchführen der beiden Beschichtungsarten werden die Chipinsel und die Bondfinger durch Kröpfen der jeweiligen Haltestege abgesenkt, so daß auf dem Systemträger Auswölbungen entstehen. Danach wird ein Halbleiterchip eines Halbleiterwafers auf jede der Chipinseln angeordnet und mit der Chipinsel verlötet oder auf die Chipinsel aufgeklebt. Danach werden Bondverbindungen zwischen den Kontaktflächen auf dem Halbleiterchip und Kontaktanschlussflächen auf dem Chipinselrand sowie zu den Kontaktfingern hergestellt. Danach wird der Systemträger in einer Kunststoffgehäusemasse in der Weise verpackt, daß die Unterseite der Chipinsel und die Unterseite der Bondfinger aus der Oberseite des Kunststoffgehäuses und die Außenkontakte auf der Unterseite des Kunststoffgehäuses angeordnet sind.
  • Da die Unterseiten der Bondfinger nicht gegenüberliegend zu den Außenkontakten auf der Unterseite des Kunststoffgehäuses angeordnet sind, können weitere Schritte eingesetzt werden, um entsprechend gegenüberliegende Außenkontakte auf der Oberseite des Kunststoffgehäuses zu bilden oder die Außenkontakte so anzuordnen, daß sie ein unterschiedliches Rastermaß eines ungleichartigen Bauteils aufweisen, mit dem das elektronische Bauteil verbunden werden soll. Dazu werden zunächst Umverdrahtungsleitungen zum Verbinden der Bondfinger an der Oberseite des Kunststoffgehäuses mit Außenkontakten auf der Oberseite des Kunststoffgehäuses aufgebracht und anschließend werden die Außenkontakte gleichzeitig mit den Umverdrahtungsleitungen elektrisch verbunden. Danach können Haltestege, die nur der Positionierung von Außenkontakten und nicht einer elektrischen Verbindung mit den Außenkontakten dienen, durchtrennt werden. Als letzter Schritt wird dann der Systemträger mit Kunststoffgehäusemasse in einzelne elektronische Bauteile aufgeteilt.
  • Zur Strukturierung des Systemträgers wird der Systemträgerrohling in Form einer Metallplatte aus Kupfer oder einer Kupferlegierung beidseitig mit einer Kunststoffmaske zum selektiven Ätzen der Strukturen für die elektronischen Bauteile in jeder Bauteilposition des Systemträgers versehen. Diese Kunststoffmaske ermöglicht dann ein gleichzeitiges Ätzen von der Oberseite und der Unterseite des Systemträgerrohlings aus, und dieser Ätzvorgang wird nach Erreichen etwa der halben Materialstärke des Systemträgerrohlings unterbrochen. Anschließend können die Kunststoffmasken von dem Systemträgerrohling entfernt werden. Dieses Entfernen kann mittels Veraschen der Kunststoffmasken in einem Plasmaofen oder durch Auflösen der Kunststoffmasken in einem entsprechenden Lösungsmittel erfolgen.
  • Bei einem Durchführungsbeispiel des Verfahrens zur Herstellung eines elektronischen Bauteils gemäß dem dritten Aspekt der Erfindung werden beim Absenken der Chipinsel und der Bondfinger an den Bauteilpositionen Auswölbungen gebildet, die sowohl den Halbleiterchip als auch die Bondverbindungen aufnehmen, so daß diese nach dem Verpacken vollständig in Kunststoffmasse eingebettet sind und von der abgesenkten Chipinsel und den abgesenkten Bondfingern vor Beschädigungen beim Verpacken in einer Kunststoffmasse geschützt werden. Derartige Beschädigungen können beispielsweise bei dem Ausrichten der Formwerkzeuge zum Verpacken des Systemträgers in einer Kunststoffgehäusemasse entstehen.
  • Beim Verpacken können sich die abgesenkten Bondfinger und die abgesenkte Chipinsel in eine Dichtfolie eines Oberen Formwerkzeugs für die Oberseite des Kunststoffgehäuses einarbeiten und die Außenkontakte der Unterseite des Kunststoffgehäuses können sich in eine Dichtfolie eines unteren Formwerkzeugs für die Unterseite des Kunststoffgehäuses einarbeiten. Ein derartiges Verpacken mit Dichtfolien an den Innenwänden des Formwerkzeugs hat den Vorteil, daß nach dem Ausformen die Unterseite der Chipinsel und die Unterseiten der Bondfinger aus der Oberseite des Kunststoffgehäuses herausragen, während die Außenkontakte auf der Unterseite des Kunststoffgehäuses um wenige Mikrometer, nämlich um den Betrag, um den sie sich in die Dichtfolien eingearbeitet haben, herausragen.
  • Zusammenfassend ergeben sich durch den Gegenstand der Erfindung gemäß der drei erörterten Aspekte eine hohe Flexiblität, eine weitgehende Unabhängigkeit und Testbarkeit der Einzelkomponenten und ein neues Konzept zur vertikalen Integration auf Gehäuseebene. Dieses Konzept der vertikalen Integration der elektronischen Bauteile gemäß der vorliegenden Erfindung kann auch ein Baukastenkonzept für Module genannt werden, bei dem die Modulintegration zum spätestmöglichen Zeitpunkt stattfindet. Durch diese späte Modulintegration werden logistische Probleme wie die Einzelchiplieferung, die Lagerung oder das Problem einer second source und rechtliche Probleme der Modulintegration, beispielsweise bei der Verwendung von Chips verschiedener Hersteller in einem Modul, weitestgehend entschärft. Ferner eröffnen sich mit dem erfindungsgemäßen Konzept dieser elektronischen Bauteile Möglichkeiten, die Reparatur, die Erweiterung z. B. für größere Speicher, der Komponentenaustausch oder auch die Wiederverwertung von Einzelkomponenten zu vereinfachen.
  • Die Aspekte der Erfindung ergeben folglich ein SMT-Gehäuse (Surface Mount-Technik) für Halbleiter-IC und andere elektronische Bauteile, das erlaubt, größere Gehäusestapel ohne Änderung der Einzelgehäuse zu verwirklichen, wobei ein möglichst geringer Flächenbedarf und eine geringe Bauhöhe erreicht wird. Darüber hinaus ist es möglich, sowohl die Gehäuseunterseite als auch die Gehäuseoberseite mit Umverdrahtungen von Leiterplatten oder Keramiksubstrat zu verbinden. Da das gesamte Konzept auf der Systemträgertechnologie basiert, ergeben sich kostengünstige Verfahren, die auch für höhere Anschlußzahlen der Außenkontakte geeignet sind (High Pin Count).
  • Aufgrund der Zugänglichkeit einer Fläche der Chipinsel entweder auf der Unterseite des elektronischen Bauteils, wie es mit dem erstem und zweiten Aspekt der Erfindung vorgesehen ist, oder auf der Oberseite des elektronischen Bauteils, wie es der dritte Aspekt der Erfindung vorsieht, ist gleichzeitig eine gute Wärmeabfuhr gewährleistet und die Möglichkeit gegeben, Hochfrequenzanwendungen zu verwirklichen. Durch die kompakte Bauweise des erfindungsgemäßen Bauteils ergibt sich eine gute Zuverlässigkeit gegen Umgebungseinflüsse, wie Wärme oder Feuchte. Mithilfe der Erfindung wird die Weiterentwicklung und Modifikation von Bauteilen, die auf einem Systemträger aufbauen, zu AAP-Gehäusen (Area Array Packages) oder sogenannten QFN-Gehäusen (Quad Flat Nonleaded) vorangetrieben. Auch die Weiterentwicklung und Modifikation von Gehäusetechnologien, die auf LFBGA-Gehäusen (Lead Frame Ball Grid Array) basieren, werden von der vorliegenden Erfindung unterstützt.
  • Die Erfindung wird nun anhand von Ausführungsformen mit Bezug auf die beiliegenden Figuren näher erläutert.
  • Fig. 1 zeigt eine schematische, teilweise quergeschnittene perspektivische Ansicht eines elektronischen Bauteils gemäß einer ersten Ausführungsform der Erfindung,
  • Fig. 2 zeigt einen schematischen Querschnitt durch mehrere Außenkontaktkörper entlang der Schnittlinie A-A der Fig. 1 eines zu einem Systemträger geätzten Systemträgerrohlings,
  • Fig. 3 zeigt einen schematischen Querschnitt entlang der Schnittlinie B-B der Fig. 1 durch einen zu einem Systemträger geätzten Systemträgerrohling,
  • Fig. 4 zeigt einen schematischen Querschnitt eines Teils eines Systemträgers mit halbseitigen Haltestegen auf der Oberseite und auf der Unterseite des Systemträgers,
  • Fig. 5 zeigt eine schematisch Querschnittsansicht eines Teils eines Systemträgers mit halbseitigen Haltestegen, die sich auf gegenüberliegenden Seiten abstützen,
  • Fig. 6 zeigt eine teilweise quergeschnittene perspektivische Ansicht eines Stapels aus gleichartigen elektronischen Bauteilen der ersten Ausführungsform der Erfindung,
  • Fig. 7 zeigt eine schematische Querschnittsansicht einer zweiten Ausführungsform der Erfindung,
  • Fig. 8 zeigt eine schematische Querschnittsansicht eines Randbereichs eines Systemträgers für ein elektronisches Bauteil der zweiten Ausführungsform der Erfindung zwischen einem unteren und einem oberen Formwerkzeug vor einem Verpacken des Systemträgers in einer Kunststoffgehäusemasse,
  • Fig. 9 zeigt einen schematischen Querschnitt durch einen Systemträger nach dem Ausformen aus einer zweiteiligen Spritzgußform mit Niederhaltern,
  • Fig. 10 zeigt einen schematischen Querschnitt durch einen Systemträger an einer Bauteilposition nach dem Aufbringen von Durchkontakten,
  • Fig. 11 zeigt einen schematischen Querschnitt durch einen Stapel gleichartiger elektronischer Bauteile der zweiten Ausführungsform der Erfindung,
  • Fig. 12 zeigt einen schematischen Querschnitt eines elektronischen Bauteils einer dritten Ausführungsform der Erfindung,
  • Fig. 13 zeigt einen schematischen Querschnitt durch einen Stapel elektronischer Bauteile der dritten Ausführungsform der Erfindung,
  • Fig. 14 zeigt einen schematischen Querschnitt eines elektronischen Hauteils einer vierten Ausführungsform der Erfindung,
  • Fig. 15 zeigt einen schematischen Querschnitt durch einen Stapel elektronischer Bauteile der vierten Ausführungsform der Erfindung.
  • Fig. 1 zeigt eine schematische, teilweise quergeschnittene perspektivische Ansicht eines elektronischen Bauteils 1 gemäß einer ersten Ausführungsform der Erfindung. Das Bezugszeichen 2 kennzeichnet einen Halbleiterchip, der auf einer Chipinsel 3 angeordnet ist. Das Bezugszeichen 6 kennzeichnet eine Bondverbindung, die Kontaktflächen 7 auf der Oberfläche 8 des Halbleiterchips 2 mit Kontaktflächen 9 auf einem Bondfinger 9 eines Kontaktkörpers 15 verbindet. Der Kontaktkörper 15 weist einen Außenkontakt 10 auf der Unterseite des elektronischen Bauteils und einen Außenkontakt 12 auf der Oberseite des elektronischen Bauteils 1 auf. Ferner weist in dieser Ausführungsform der Erfindung der Kontaktkörper 15 als Bondfinger 9 einen Bondansatz 14 auf. Der Halbleiterchip 2, die Chipinsel 3, die Bondverbindungen 6 und die Außenkontaktkörper 15 sind in einer Kunststoffgehäusemasse 5 verpackt. Aus dem Kunststoffgehäuse 4 ragen auf der Unterseite 4 die Außenkontakte 10 und auf der Oberseite die Außenkontakte 12 heraus, wobei die Außenkontakte 10 und 12 einander gegenüberliegend angeordnet sind.
  • Ein derartiges Bauteil der ersten Ausführungsform der Erfindung hat den Vorteil, daß die Dicke des Bauteils geringer ist als die Materialstärke der Kontaktkörper 15. Somit ergibt sich auch ein kompakter, relativ flacher Stapel aus elektronischen Bauteilen, wenn mehrere elektronische Bauteile 1 der ersten Ausführungsform der Erfindung aufeinandergestapelt werden. Die Materialstärke der Bondansätze 14 an den Kontaktkörpern 15 entspricht etwa der halben Materialstärke des Kontaktkörpers 15 und die Materialstärke der Chipinsel 3 entspricht etwa ebenfalls der halben Materialstärke der Kontaktkörper 15.
  • Das elektronische Bauteil 1 dieser Ausführungsform hat darüber hinaus den Vorteil, daß es auf einem Systemträger 17 aufgebaut ist und daß somit mehrere elektronische Bauteile 1 gleichzeitig auf einen Systemträger 17 hergestellt werden können. Ferner hat das elektronische Bauteil 1 den Vorteil, daß es in seiner Dicke etwa der Materialstärke des Systemträgers 17 entspricht, während Komponenten wie die Chipinsel 3 und die Bondansätze 14 der Kontaktkörper 15 auf halbe Materialstärke des Systemträgers 17 geätzt sind.
  • Der Halbleiterchip ist auf der Chipinsel 3 entweder aufgelötet oder über einen leitenden Klebstoff mit der Chipinsel 3 elektrisch verbunden. Die Chipinsel 3 weist in dieser Ausführungsform der Erfindung eine größere Oberfläche auf als der Halbleiterchip 2. Damit entsteht ein Randbereich 19 der Chipinsel 3, der sich um den Halbleiterchip 2 herum erstreckt. Auf diesem Randbereich 19 der Chipinsel 3 können Kontaktanschlussflächen aus bondbarer Beschichtung vorgesehen sein, um zusätzlich zu den Bondverbindungen 6 weitere Bondverbindungen zu ermöglichen, die Kontaktflächen auf der Oberseite 8 des Halbleiterchips 2 mit den Kontaktanschlussflächen im Randbereich 19 der Chipinsel 3 verbinden. Derartige zusätzliche Bondverbindungen dienen dazu, das elektronische Potential der Chipinsel 3 auf die Oberseite des Halbleiterchips 2 an die entsprechenden Kontaktflächen 7 zu legen.
  • Die Bondansätze 14 bzw. Bondfinger 9 der Kontaktkörper 15 können ebenfalls mit einer bondbaren Beschichtung 23 versehen sein. Insbesondere, wenn der Systemträger 17 aus Kupfer oder einer Kupferlegierung besteht, wird die bondbare Beschichtung aus Silber, Gold, Aluminium oder Legierungen derselben auf den Bondansatz 14 und die Kontaktanschlussflächen aufgebracht sein. Ein weiteres Merkmal dieser Ausführungsform der Erfindung ist es, daß die Außenkontakte 10 auf der Unterseite des elektronischen Bauteils und die Außenkontakte 12 auf der Oberseite des elektronischen Bauteils 1, die einander gegenüberliegen, aus der Unterseite 11 des Kunststoffgehäuses bzw. aus der Oberseite 13 des Kunststoffgehäuses 4 um einige Mikrometer herausragen. Damit wird ein zuverlässiges Stapeln des elektronischen Bauteils 1 ermöglicht.
  • Fig. 2 zeigt einen schematischen Querschnitt durch Außenkontaktkörper 10 entlang der Schnittlinie A-A der Fig. 1, die mittels doppelseitigem Ätzen unter symmetrischen Ätzmasken 36 und 37 herstellbar sind. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • Der gezeigte schematische Querschnitt in Fig. 2 zeigt einen Systemträger 17 aus einem Systemträgerrohling 21 mit einer Materialdicke D, auf dessen Oberseite 38 eine Ätzmaske 36 angeordnet ist, und auf dessen Unterseite 39 eine weitere Ätzmaske 37 angeordnet ist, wobei die beiden Ätzmasken 36 und 37 zueinander ausgerichtet sind. Die Ätzmuster dieser Ätzmasken sind identisch auf der gezeigten Schnittlinie A-A der Fig. 1. In die Ätzmasken eingelassen sind Ätzmaskenöffnungen 35 mit einer Breite m, die sich auf der gezeigten Schnittlinie A-A der Fig. 1 sowie in den Ätzmasken 36 und 37 einander gegenüberliegen.
  • Ein Verfahren zur Herstellung eines geeigneten Systemträgers 17 aus einem Systemträgerrohling 21 kann durch folgende Verfahrensschritte erfolgen:
    • - beidseitiges Aufbringen von Ätzmasken 36, 37 auf eine Metallplatte aus Kupfer oder einer Kupferlegierung, wobei die Ätzmasken 36, 37 durch Drucktechnik oder durch Fotolacktechnik aufgebracht werden können,
    • - Durchlaufen der mit einer Ätzmaske abgedeckten Metallplatte eines Ätzbades, bei dem die Metallplatte von beiden Seiten entlang der Ätzschlitze 35 in den Ätzmasken 36, 37 durchgeätzt wird,
    • - Reinigung des geätzten Produktes von Ätzmitteln,
    • - Entfernen der beidseitigen Ätzmasken 36, 37 durch Auflösen in einer entsprechenden Lösung oder durch Veraschen der Ätzmaske 36, 37 mittels Plasmaverfahren,
    • - erneutes selektives Aufbringen einer Maske auf der Oberseite des fertigen Systemträgers 17 zum Aufbringen, Aufdampfen oder Aufsputtern einer bondbaren Beschichtung aus einem Metall wie Gold, Silber oder Legierungen derselben auf die Drahtbondflächen oder Bondfinger des Systemträgers 17.
  • Zwischen den Ätzmasken 36 und 37 ist zunächst ein Systemträgerrohling 21 aus einer Metallplatte oder einem Metallband angeordnet, dessen Dicken D zwischen 100 µm bis 800 µm liegen. Die Breite m der Ätzmaskenöffnung 35 liegt zwischen 10 µm und 50 µm. Bei naßchemischer Ätzung ätzt die Ätzlösung nach allen Seiten gleichmäßig Material unter der Ätzmaskenöffnung 35 weg, so daß sich die Ätzfronten des naßchemischen Ätzens von der Unterseite 39 mit der Ätzmaske 37 und von der Oberseite 38 mit der Ätzmaske 36 aus etwa in der Materialmitte 16 treffen. Dabei entsteht ein vorspringendes Profil insbesondere im Mittenbereich 16 des Systemträgerrohlings 21. Kontaktkörper 15, die mit einer derartigen Kontur ausgestattet sind, werden in der Kunststoffpreßmasse mit ihren vorspringenden Kanten 40 eingebettet und verankert. Die Ätzlückenbreite p, die dabei entsteht, ist dann näherungsweise

    p = D + m,

    wobei m die Breite der Ätzschlitzöffnung 35 ist und D die Materialstärke des Systemträgerrohlings 21.
  • Bei einer verbleibenden Materialbreite w des Kontaktkörpers 15 auf der Oberseite 38 des Systemträgers 17 und auf der Unterseite 39 des Systemträgers 17 kann somit ein minimales Rastermaß s entlang der Schnittlinie A-A in Fig. 1 von

    s = w + p oder
    s = w + m + D

    realisiert werden.
  • Kontaktkörper 15, Leitungen, Haltestege und Chipinseln, die zur Herstellung eines Systemträgers 17 in einen Systemträgerrohling 21 einzubringen sind, bilden bei symmetrischen Ätzmasken 36 und 37 vollseitige Strukturen mit voller Materialdicke D aus.
  • Unter Annahme von realistischen Minimalwerten für die Ätzmaskenöffnung m von etwa 25 µm bis 30 µm und einem Wert für die Breite w der Kontaktkörper 15 von etwa 60 µm bis 70 µm als minimal erforderliche Breite, die auch für ein Löten zum Stapeln von elektronischen Bauteilen 1 geeignet ist, ergeben sich folgende Werte. Bei einer Kontaktkörperbreite von w = 70 µm auf der Oberseite und/oder auf der Unterseite des elektronischen Bauteils 1 ergibt sich:


    wobei D die Materialdicke des Systemträgerrohlings 21 ist, m die Breite der Ätzöffnung 35, p die erzeugte Ätzlücke durch naßchemischisches Ätzen und s das Rastermaß im Bereich der Schnittlinie A-A der Fig. 1.
  • Dieses Rastermaß s gilt für symmetrisch angeordnete Ätzöffnungen, wie sie in Fig. 2 dargestellt sind und ist nur dann erforderlich, wenn Kontaktkörper 15 oder Haltestege für die Kontaktkörper 15 in voller Materialdicke D sowohl in der oberen als auch in der unteren Materialhälfte gebildet werden sollen.
  • In einer Ausführungsform der Erfindung werden bei einer Materialdicke von D = 200 µm Ätzlücken p von 230 µm hergestellt, was exakt den oberen Minimalwerten entspricht. Unter Berücksichtigung, daß Prozeßtoleranzen sowohl für den Minimalwert des Maskenspaltes m als auch für die Wegbreite w der Kontaktkörper ein Arbeiten an der Dimensionsgrenze für naßchemisches Ätzen nicht zulassen würde, kann wie oben erwähnt angenommen werden, daß keine ideale naßchemische Ätzung vorliegt und die Unterätzung der Ätzmaske nicht genau der Ätztiefe entspricht, so daß eine schwache Anisotropie während der Ätzung, also ein Ätzverhältnis kleiner 1, vorliegt. Durch diese schwache Anisotropie, welche die Ätztiefe gegenüber der Unterätzung bevorzugt, ergeben sich dann günstigere Situationen, so daß hinreichend die notwendigen Prozeßtoleranzen für den Maskenspalt m und die Kontaktkörperbreite trotz Arbeiten mit Minimalwerten des naßchemischen Ätzens ausgeglichen werden können.
  • Fig. 3 zeigt einen schematischen Querschnitt entlang der Schnittlinie B-B der Fig. 1 durch einen zu einem Systemträger 17 geätzten Systemträgerrohling 21, bei dem sich halbseitige Haltestege 22 mit vollseitigen Kontaktkörpern 15 abwechseln, die Bondansätze 14 von etwa halber Materialstärke aufweisen. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • Dabei werden die halbseitigen Haltestege 22 mittels nicht- symmetrischer Ätzmaskentechnik erreicht. Das Rastermaß für die halbseitigen Haltestege 22 im Wechsel mit Kontaktkörpern, die einseitig stark verbreiterte untere Außenkontakte 10 aufweisen, ist wie in Fig. 2:

    s = p + m,

    wobei die Ätzlücke p

    p = m + D

    ist. Die Haltestege 22 sind dabei im Wechsel mit Kontaktkörpern 15 angeordnet, die auf der Oberseite 38 des Systemträgers 17 ebenfalls nur eine Breite w aufweisen. Auf der Unterseite 39 des Systemträgers 17 soll in dieser Ausführungsform der Erfindung eine größere Breite W für die unteren Außenkontakte 10 realisiert werden. Wenn zwischen den vollseitigen Kontaktkörpern 15 jeweils ein halbseitiger Haltesteg 22 an der Oberseite 38 des Systemträgers 17 vorgesehen wird, so kann ein Rastermaß für die Außenkontakte 10 auf der Unterseite 39 des Systemträgers 17 erreicht werden, das bei der Ausführungsform nach Fig. 3 folgende Größenordnung hat:

    S = W + w + 2m + D

    wobei W die Breite des Außenkontaktes 10 auf der Unterseite 39 des Systemträgers 7, w die Breite des halbseitigen Haltesteges 22 auf der Oberseite 38 des Systemträgers 17, m die Breite der Ätzöffnung und D die Materialstärke des Systemträgerrohlings 21 ist.
  • Somit können bei geeigneter Strukturierung von nicht symmetrischen Ätzmasken ausreichend große Kontaktkörper 15 mit Bondansätzen 14 geschaffen werden, bei gleichzeitig minimalem Flächenbedarf für die Haltestege 22.
  • Durch symmetrische Ätzmasken 36, 37 oben und unten kann man auf verminderter Materialdicke d bereichsweise die Ober- und Unterseite einer Leitung oder eines Haltesteges 22 auf Kosten der Nachbarstege verbreitern, z. B. im Bereich der Ausgangskontakte 10 auf der Unterseite 39 des Systemträgers, so daß mit den verbreiterten Bereichen die Kontaktierung innerhalb eines Stapels aus elektronischen Bauteilen erleichtert wird. Auf der Oberseite 38 des Systemträgers 17 bleibt das Rastermaß s unverändert auf minimaler Größe erhalten, man kann aber auch auf der Unterseite 39 beispielsweise die dreifache Breite für Außenkontakte 10 realisieren, so daß

    W = 3w

    wird.
  • Fig. 4 zeigt einen schematischen Querschnitt eines Teils eines Systemträgers 17 mit halbseitigen Haltestegen 22 auf der Oberseite 38 und auf der Unterseite 39 des Systemträgers 17, wobei die Haltestege 22 in der oberen und unteren Hälfte der Materialdicke D des Systemträgerrohlings 21 angeordnet sind. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • In Fig. 4 wurden auf der linken Seite halbseitige Leitungen bzw. Haltestege 22 mit einer Materialdicke d hergestellt, die eine kleinere Breite aufweisen, als die Haltestege 22 bzw. Leitungen auf der rechten Seite der Abbildung. Am äußerst rechten Rand ist ferner die Kontur einer Seite einer Chipinsel 3 dargestellt.
  • Mit den in Fig. 4 rechts gezeigten halbseitigen Haltestegen 22, die einseitig immer noch dieselbe bondbare Minimalbreite w wie in Fig. 2 aufweisen, läßt sich ein minimales Rastermaß für die Haltestege 22 von

    s = p = m + 2d m + D

    erreichen, wobei s das Rastermaß für die Haltestege 22, w die gesamte Breite der Haltestege 22, m die Breite der Ätzöffnungen oder Ätzschlitze und d etwa die halbe Materialstärke D des Systemträgerrohlings 21 ist.
  • In Bereichen, in denen eine durchgängige vollseitige Materialschicht nicht erforderlich ist, läßt sich somit auch ein geringeres Rastermaß für die Metallbahnen oder Haltestege 22 mit lediglich verminderter Materialstärke d erzielen, indem man auf einer Seite das Metall vollständig wegätzt. Praktisch bedeutet das, daß auf der einen Seite die Breite w = 0 ist und auf der anderen Seite die Breite w realisiert wird.
  • Ist diese Breite w selbst einseitig nicht erforderlich, können die Ätzöffnungen mit der Breite m noch näher zusammengerückt werden, bei m < w beispielsweise um m. Dadurch läßt sich der Betrag des Rastermaßes s noch weiter um den Betrag m verkleinern wie in Fig. 4 auf der linken Seite gezeigt, so daß näherungsweise ein Rastermaß s von

    s = D

    erreicht wird, wenn zur Herstellung von Haltestegen 22 oder Leitungen sowohl die obere als auch die untere Materialhälfte eines Systemträgers verfügbar sind.
  • Fig. 5 zeigt eine schematische Querschnittsansicht eines Teils eines Systemträgers 17 mit halbseitigen Haltestegen 22 bzw. Leitungen, die sich jedoch auf den gegenüberliegenden Seiten wie der Oberseite 36 des Systemträgers 17 oder der Unterseite 37 des Systemträgers 17 abstützen. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • Bei dieser Technik werden wieder nicht-symmetrische Ätzmasken 36 und 37 eingesetzt und es wird ein Rastermaß s erreicht, das zwischen dem erreichbaren Rastermaß s der Fig. 4 und der Fig. 2 liegt, da ein nicht-symmetrischer Querschnitt der Leitungen bzw. Haltestege 22 in dem Systemträger 17 strukturiert wird. Somit stellt Fig. 5 eine Zwischenform dar, die zwar nicht das minimale Rastermaß s erreicht, wie es in Fig.4 gezeigt wird, jedoch ein geringeres Rastermaß s gegenüber dem Beispiel in Fig. 2 aufweist.
  • Somit kann auch die partielle Teilabstützung einer Leitung oder eines Haltesteges 22 mit einem relativ schmalen Steg auf einer Seite aber voller Kontaktbreite auf der anderen Seite erreicht werden. Dieses kann z. B. zur Abstützung am Boden beim Bonden dienen. Mit einer derartigen Zwischenform erreicht man beispielsweise eine Breite des Haltesteges 22 auf der Abstützungsseite von w/2 = 30-40 µm und gewinnt auf der anderen Hälfte eine Verkleinerung des Rastermaßes um w/2. Das bedeutet für eine Materialdicke von 200 µm, daß das Rastermaß auf 260 µm bis 270 µm sinkt anstelle von 300 µm in der Ausführungsform der Fig. 2. Somit läßt sich durch versetzte abwechselnd halbseitig gestützte Haltestege 22 bzw. Leitungen, wie es in Fig. 5 gezeigt wird, ein Rastermaß von

    s = p + w/2

    erreichen.
  • Zusammenfassend läßt sich die Struktur eines Systemträgers 17 für ein elektronisches Bauteil 1 gemäß dem ersten Aspekt der Erfindung durch Ausnutzung der erfindungsgemäßen Möglichkeiten einer beidseitig wirkenden Naßätzung eines Systemträgerrohlings 21 optimieren, so daß sich folgende Werte erreichen lassen:
    • - eine minimale Breite p der Ätzlücke bei ideal naßchemischer Ätzung von

      p = m + D (1)

      oder kleiner bei einem Ätzverhältnis kleiner 1, wobei m die Breite der Ätzöffnung und D die Materialstärke des Systemträgerrohlings 21 ist;
    • - ein Rastermaß s für die Haltestegführung oder Leitungsführung bei voller Materialstärke D des Systemträgerrohlings 21 von

      s = p + w (2)
    • - ein Rastermaß s bei reiner Leitungsführung bzw. Konstruktion von Haltestegen 22 auf der oberen und der unteren Materialhälfte von

      s = D (3)

      und schließlich
    • - ein Rastermaß s, wenn für abgestützte Haltestege 22 mit versetzt abwechselnd halbseitig gestützten Haltestegen 22 oder Leitungen gearbeitet wird, von

      s = p + w/2 (4).
  • Darüber hinaus können die Chipinsel 3 mit verminderter Materialdicke d hergestellt werden, indem einseitig durch nicht- symmetrische Maskentechniken die eine Materialhälfte beispielsweise von der Oberseite 38 des Systemträgers 17 aus abgetragen wird.
  • Fig. 6 zeigt eine teilweise quergeschnittene perspektivische Ansicht eines Stapels 20 aus gleichartigen elektronischen Bauteilen 1 der ersten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • Fig. 6 zeigt einen Stapel 20 von drei elektronischen Bauteilen 1 der Fig. 1. Aufgrund der erfindungsgemäßen Kontaktkörper 15, die sowohl auf der Oberseite 13 als auch auf der Unterseite 11 des Kunststoffgehäuses jedes einzelnen elektronischen Bauteils 1 Außenkontakte 10 und 12 herausragen lassen, kann dieser Stapel durch einfaches Auflöten oder durch Verbinden mittels eines leitfähigen Klebstoffs 18 zwischen den Außenkontakten 12 der Oberseite des untersten Bauteils mit den Außenkontakten 10 der Unterseite des mittleren Bauteils verbunden werden und so weiter, so daß eine Kontaktsäule 41 aus gestapelten Kontaktkörpern 15 entsteht.
  • Im Bereich jedes einzelnen elektronischen Bauteils weist die Kontaktsäule 41 Bondfinger 9 bzw. Bondansätze 14 auf, welche die Kontaktsäule 41 mit den unterschiedlichen Kontaktflächen 7 auf den jeweiligen Halbleiterchips 2 in Verbindung bringen. Die Chipinseln 3 der elektronischen Bauteile 1 sind untereinander in dieser Ausführungsform nicht verbunden, können aber über Kontaktanschlussflächen 42 im Randbereich 19 der Chipinseln 3 mit einer der Kontaktsäulen 41 verbunden werden, an die dann ein gemeinsames Potential angelegt werden kann. Von den Kontaktanschlussflächen 42 im Randbereich 19 einer jeden Chipinsel 3 können nicht gezeigte Bondverbindungen auch an Kontaktflächen 7 auf der Oberseite 8 des Halbleiterchips 2 gelegt werden.
  • Mit diesem Stapeln von elektronischen Bauteilen 1 wird die Modulintegration auf den spätestmöglichen Zeitpunkt gelegt, nämlich wenn bereits das Einzelbauteil fertiggestellt ist. Damit wird sowohl eine Einzelbauteillieferung als auch eine Lagerung möglich. Ferner können Second Source-Bauteile bei gleicher Technologie problemlos bei der Modulintegration mit verwendet werden. Somit könnte ein derartiger Stapel aus einzelnen elektronischen Bauteilen verschiedener Hersteller zusammengebaut werden, sofern jedes der Bauteile entsprechende Kontaktkörper 15, wie sie in Fig. 1 und in Fig. 6 gezeigt werden, aufweisen. Mit diesem Stapel 20 ist vorteilhaft eine hohe Flexibilität, ein einfaches Handling sowie eine hervorragende Testbarkeit der einzelnen elektronischen Bauteile 1 verbunden.
  • Da alle Anschlüsse auf beiden Oberseiten des Gehäuses verfügbar sind, können diese Anschlüsse auch galvanisch verstärkt werden oder mit Lot beschichtet werden. So daß prinzipiell beliebig viele Gehäuse mit der passenden Anschlußgeometrie übereinander gestapelt bzw. gelötet werden können. Dieses ist besonders günstig für Speicherbausteine, die damit zu beliebigen Modulen mit beliebig hoher Speicherkapazität gestapelt werden können.
  • Als Komponenten oder elektronische Bauteile 1 für einen derartigen Gehäusestapel 20, wie er in Fig. 6 gezeigt wird, werden möglichst dünne Gehäuse angestrebt, also Gehäuse im Bereich von 100-800 µm Dicke. Gemäß den vorher ausgeführten Überlegungen anhand der Fig. 2 bis 5 läßt sich beispielsweise die Anschlußgeometrie eines QFN-Gehäuses (Quad Flat Nonleaded) mit 0,5 mm Dicke und 0,65 mm Anschlußraster sowie Anschlußbreiten der Gehäuseoberseite und der Gehäuseunterseite von 120 µm aus einem 0,5 mm dicken Kupfer- oder Kupferlegierungsblech ätztechnisch erzeugen. Bei halbseitig von oben geätzter Chipinsel verbleiben 250 µm Höhe für einen leitfähigen Klebstoff 18, für einen Halbleiterchip 2 und für eine Drahtbondhöhe, so daß mit 20 µm Klebstoffschicht 18 auf einem 100 µm dünn geschliffenen Halbleiterchip eine Resthöhe von 130 µm für die Bonddrahtverbindung realisierbar ist.
  • Somit sind alle Anschlüsse auf beiden Seiten des Stapels 20 verfügbar und können in üblicher Weise galvanisch verstärkt und mit Lot beschichtet werden. Der Stapel 20 kann aus beliebig vielen Gehäusen mit entsprechend passender Anschlußgeometrie zusammengelötet sein. Die einzelnen elektronischen Bauteile lassen sich mit allen Vorteilen der QFN-Bauteile wie einem doppelseitigen folienassistierten Matrix-Array- Packaging (DFA-MAP) und einem Auftrennen des Systemträgerrahmens sowie eines Testes des Gehäusestapels 20 herstellen.
  • Dieses Matrix-Konzept der doppelseitig folienassistierten Matrix-Array-Packaging, bei dem viele Bauteile zunächst eine gemeinsame ebene Oberfläche haben, ermöglicht auch eine wirtschaftliche Herstellung auf diesen Oberflächen von Umverdrahtungen, die einfach auf dieser Matrixebene aufgebaut werden. Insbesondere bei kleinen Bauteilen, wie einem Chip-Scale- Packaging, erscheinen alle Umverdrahtungslösungen, die lediglich an Einzelbauteilen durchgeführt werden, als wirtschaftlich kaum realisierbar. Hier bietet das erfindungsgemäße Matrix-Konzept, kombiniert mit einer schonenden Trenntechnik, wie Lasertrennen oder -sägen eine zukunftssichere technische und wirtschaftliche Möglichkeit.
  • Es wir beispielsweise eine Metallschicht wie Kupfer oder Gold oder Legierungen derselben auf die Kunststoffgehäusemasse aufgebracht und anschließend durch Laser- oder Druck- oder Photomaskentechnik strukturiert. Sind keine niederohmigen Verbindungen erforderlich, genügt auch das Aufdrucken elektrisch leitfähiger Klebepasten, um auf der ebenen Matrix einer Vielzahl von Bauteilen mit gemeinsamen Kunststoffgehäusen auf einem Systemträger Umverdrahtungsebenen unterzubringen. Auch ist es möglich, Schichten aufzulaminieren, oder vorgefertigte Umverdrahtungssubstrate aufzukleben oder aufzulöten. Eine derartige Umverdrahtungslage kann selbst als ein passives Bauteil aufgefaßt werden.
  • Fig. 7 zeigt eine schematische Querschnittsansicht einer zweiten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • Die zweite Ausführungsform gemäß der Fig. 7 unterscheidet sich von der ersten Ausführungsform nach Fig. 1 im wesentlichen dadurch, daß der Halbleiterchip 2 wesentlich dicker als die verminderte Materialstärke des Systemträgers 17 ist. Dadurch läßt sich der Halbleiterchip 2 nicht in einem Kunststoffgehäuse, wie es die Fig. 1 zeigt, unterbringen. Er würde nämlich mit seinen Bondverbindungen aus der Kunststoffmasse herausragen. Um dieses zu vermeiden und dennoch gegenüberliegend angeordnete Außenkontakte auf der Unterseite und der Oberseite zu schaffen, weist Fig. 7 auf jedem der Außenkontakte 10 auf der Unterseite des elektronischen Bauteils 1 einen metallischen Durchkontakt 30 auf, der an der Oberseite 13 des Kunststoffgehäuses einen Anschlußkontakt 12 bildet. Der Kontaktkörper 15 für den Außenkontakt 10 auf der Unterseite des elektronischen Bauteils 1 weist einen Bondfinger 9 auf, der über eine Bondverbindung 6 mit einer der Kontaktflächen 7 auf der Oberseite 8 des Halbleiterchips 2 verbunden ist.
  • Ein weiterer Unterschied der zweiten Ausführungsform nach Fig. 7 gegenüber der ersten Ausführungsform nach Fig. 1 ist, daß im Randbereich nicht eine Reihe von Außenkontakten 10 auf der Unterseite vorgesehen ist, sondern zwei nebeneinanderliegende Reihen von Außenkontakten auf der Unterseite 10 angeordnet sind. Diese Außenkontakte 10 auf der Unterseite 10 werden durch Haltestege 22, die auf verminderte Materialstärke des Systemträgers 17 geätzt sind, in Position gehalten. Diese Haltestege 22 sind nach dem Verpacken des Systemträgers 17 mit Halbleiterchip 2 und Bondverbindungen 6 in einer Kunststoffmasse nachträglich von der Unterseite 11 des Kunststoffgehäuses 4 aus durch entsprechende Trennnuten getrennt worden, so daß jeder Außenkontakt 10 auf der Unterseite 11 isoliert sowohl von der Chipinsel 3 als auch von benachbarten Außenkontakten angeordnet ist.
  • Die Form der Durchkontakte 30 wird bereits beim Gießen des Systemträgers 17 mit Halbleiterchip 2 und Bonddrähten durch entsprechend geformte Niederhalter eines Formwerkzeuges vorbereitet.
  • Schließlich ist ein weiterer Unterschied zur Ausführungsform nach Fig. 1 darin zu sehen, daß die Chipinsel 3 in ihrem Randbereich 19 teilweise die volle Materialstärke D des Systemträgers 17 aufweist. Dieses hat den Vorteil, daß Bondverbindungen 6 zu den Kontaktkörpern 15 mit ihren Bondfingern 9 auf gleichem Niveau hergestellt werden können. Zudem ist es bei der Ausführungsform nach Fig. 7 nicht mehr nötig, den Bereich der Bondfinger 9 des Kontaktkörpers 15 auf verminderte Materialstärke abzusenken, da ausreichend Kunststoffgehäusemasse 5 zum Einbetten der Bondverbindungen 6 zur Verfügung steht.
  • Fig. 8 zeigt eine schematische Querschnittsansicht eines Randbereichs eines Systemträgers 17 für elektronische Bauteile 1 der zweiten Ausführungsform der Erfindung zwischen einem unteren und einem oberen Formwerkzeug 25 und 24 vor einem Verpacken des Systemträgers 17 in einer Kunststoffgehäusemasse 5. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • Die Haltestege 22 verbinden die Chipinsel 3 und die Kontaktkörper 15 mit einem Systemträgerrahmen 43. Die Haltestege 22 sind auf verminderte Materialstärke des Systemträgerrahmens 43 heruntergeätzt und halten die Chipinsel 3 sowie die Kontaktkörper 15 in Position während des Verpackens des Systemträgers 17 in einer Kunststoffgehäusemasse 5. Zusätzlich werden die Kontaktkörper 15 durch Niederhalter 32, die das obere Formwerkzeug 24 aufweist, auf die Dichtfolie 29 des unteren Formwerkzeugs 25 gedrückt, wobei sich die Kontaktkörper 15 um wenige Mikrometer in die Dichtfolie 29 einarbeiten. Die Form der Niederhalter 32 ist kegelstumpfförmig, so daß beim Ausformen nach dem Verpacken mit einer Kunststoffmasse ein kegelstumpfförmiger Durchgang von den Kontaktkörpern 15 zu der Oberseite der Kunststoffgehäusemasse 5 auftritt.
  • Fig. 9 zeigt einen schematischen Querschnitt durch einen Systemträger 17 nach dem Ausformen aus einer zweiteiligen Spritzgußform mit Niederhaltern für die Kontaktkörper 15. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • Nachdem der Systemträger 17 mit einer Kunststoffgehäusemasse 5 aufgefüllt worden ist, verbleiben in jeder Bauteilposition mehrere kegelstumpfförmige Durchgänge offen, über welche die Oberseiten der Kontaktkörper 15 freiliegen. Es kann unmittelbar nach dem Verpacken des Systemträgers 17 für mehrere elektronische Bauteile 1 in einer Kunststoffgehäusemasse 5 ein Durchtrennen der Haltestege 22, die lediglich der Positionierung beispielsweise der Kontaktkörper 15 dienten, durchgeführt werden. Dieser Schritt kann aber auch noch später erfolgen, bevor der gesamte Systemträger mit Kunststoffgehäusemasse in einzelne elektronische Bauteile getrennt wird.
  • Zunächst werden dann die Durchgangsöffnungen 33, wie sie in Fig. 9 gezeigt werden, mit Metall aufgefüllt. Dazu kann ein Kathodenpotential in einem elektrolythischen Bad, das im wesentlichen Kupfervitriol enthält, an den metallischen Systemträger angelegt werden. Dadurch scheidet sich Kupfer galvanisch in den Durchgangsöffnungen 33 ab und füllt den kegelstumpfförmigen Trichter mit Metall. Außerdem bildet sich an der Oberseite ein pilzförmiger Hut aus, der als Außenkontakt dienen kann.
  • Die Durchgangsöffnungen 33 in der Kunststoffgehäusemasse 5 können auch mit einer Lotpaste durch Rakeln verfüllt werden. In diesem Fall wird eine zusätzliche Verbreiterung der Durchgangsöffnungen 33 auf der Oberseite der Kunststoffgehäusemasse 5 vorgesehen, um ein Lotdepot vorzuhalten, daß sich beim Erwärmen der Lotpaste zu einem halbkugelförmigen Außenkontakt zusammenzieht.
  • Weiterhin kann die gesamte Oberseite 13 des Kunststoffgehäuses 4 bzw. des Systemträgers 17 mit Kunststoffgehäusemasse 5 zum Auffüllen der Durchgangsöffnungen 33 mit einem Metall in der Weise beschichtet werden, daß gleichzeitig auch die Wände der Durchgangsöffnungen 33 metallisiert werden. Anschließend kann an diese Metallisierung ein Katodenpotential angelegt werden und in einem elektrolythischen Prozess Material auf dieser Beschichtung abgeschieden werden. Damit das Material lediglich in den Durchgangsöffnungen 33 abgeschieden wird, werden alle übrigen Bereiche der Oberfläche 13 und die Unterseite des Systemträgers mit einer isolierenden Kunststoffmaske unter Freilassung der Durchgangsöffnungen 33 versehen. Bei der anschließenden galvanischen Abscheidung werden die Durchgangsöffnungen 33 vollständig mit Metall gefüllt, so daß Durchkontakte entstehen. Bei ausreichend langer Durchführung des Abscheidevorgangs bilden sich automatisch auf der Oberseite 13 obere Außenkontakte 12.
  • Anstelle einer elektrolythischen Abscheidung können auch stromlose Abscheidungen aus entsprechenden Lösungen die Metallisierung der Bereiche der Durchgangsöffnungen 33 bewirken.
  • Fig. 10 zeigt einen schematischen Querschnitt durch einen Systemträger 17 an einer Bauteilposition nach dem Anfertigen von Durchkontakten 30. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • In Fig. 10 sind die Haltestege 22, die lediglich der Positionierung und für keine elektrische Leitung dienen, zwischen den Außenkontakten 10 auf der Unterseite bzw. zwischen Außenkontakt 10 auf der Unterseite und Chipinsel 3 durchtrennt. Neben den hier gezeigten Bondverbindungen 6 zwischen Kontaktflächen 7 auf der Oberseite 8 des Halbleiterchips zu den Bondfingern 9 der Kontaktkörper 15 können auch Masseverbindungen von dem Randbereich 19 der Chipinsel 3 aus zu einzelnen Bondfingern 9 oder zu Kontaktflächen 7 auf der Oberseite 8 des Halbleiterchips 2 vorhanden sein. Der Systemträger 17 mit Halbleiterchip 2, Bondverbindungen 6 und gegenüberliegenden Außenkontakten 10 und 12 auf der Unterseite bzw. Oberseite einer Kunststoffgehäusemasse wird dann zur Herstellung eines elektronischen Bauteils 1, wie es in Fig. 7 gezeigt wird, nur noch durchtrennt. Wenn für das Durchtrennen Profilsägen verwendet werden, können beliebige Außenkonturen des Gehäuses realisiert werden.
  • Fig. 11 zeigt einen schematischen Querschnitt eines Stapels 20 gleichartiger elektronischer Bauteile 1 der zweiten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • Aufgrund der erfindungsgemäßen Gehäuseform mit Kontaktkörpern 15 und metallischen Durchkontakten 30, so daß gegenüberliegende Außenkontakte 10 und 12 auf der Unterseite 11 bzw. Oberseite 13 bei dem elektronischen Bauteil 1 entstehen, können diese ohne weiteres zu dem in Fig. 11 gezeigten Stapel verbunden werden. Dabei entstehen Kontaktsäulen 41, die ihrerseits aus Kontaktkörpern 15 mit Bondfingern 9 und Außenkontakten 10 bestehen und aus den entsprechenden metallischen Durchkontakten 30, die den Außenkontakt 12 auf der Oberseite des elektronischen Bauteils bilden.
  • An eine dieser Kontaktsäulen 41 kann auch ein elektronisches Potential gelegt werden, an das wiederum über die Bondfinger 9 und entsprechende Kontaktanschlussflächen 42 auf dem Randbereich 19 auf die Chipinsel 3 bzw. den Halbleiterchip 2 übertragen werden kann. Ferner kann ein elektronisches Potential auch auf der Oberseite des Halbleiterchips 2 zur Verfügung gestellt werden, indem nicht gezeigte Bondverbindungen zwischen den Kontaktanschlussflächen 42 auf dem Randbereich 19 der Chipinsel 3 und Kontaktflächen 7 auf der Oberseite 8 des Halbleiterchips 2 vorgesehen werden.
  • Ein derartiger Stapel 20 muß nicht auf zwei Reihen von Kontaktsäulen 41 beschränkt sein, sondern es können im Prinzip beliebig viele Kontaktsäulen vorgesehen werden, solange eine Bondverbindung 6 zwischen den Bondfingern 9 und Kontaktflächen 7 auf der Oberseite 8 des Halbleiterchips 2 realisiert werden kann.
  • Fig. 12 zeigt eine schematische Querschnittsansicht eines elektronischen Bauteils 1 einer dritten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • Ein weiterer Aspekt der Erfindung wendet zur Erzeugung beidseitiger Anschlüsse das Abkröpfen von Anschlußbereichen an. Der Systemträger 17 weist in dieser Ausführungsform nach Fig. 12 die Außenkontakte 10 auf der Unterseite auf, von denen aus auf verminderte Materialstärke gedünnte Haltestege 22 durch Kröpfen abgebogen sind. Diese Haltestege 22 gehen in Bondfinger 9 über. Die Bondfinger 9 sind in dieser Ausführungsform der Erfindung ebenfalls auf verminderte Materialstärke heruntergeätzt und liegen, anders als in den bisherigen Ausführungsformen der Erfindung mit ihren Unterseiten an der Oberseite des elektronischen Bauteils. Ebenso ist durch Abkröpfen die auf verminderte Materialstärke geätzte Chipinsel 3 in eine Position gebracht worden, daß ihre Unterseite auf der Oberseite des elektronischen Bauteils angeordnet ist. Somit weist der Systemträger 17 an jeder Bauteilposition Auswölbungen auf, die im wesentlichen aus Bondfingern 9 und der Chipinsel bestehen.
  • Wird mit einer Blechstärke von 200 µm gearbeitet und einer zumindestens im Chipbereich auf verminderte Dicke von etwa 100 µm geätzten Chipinsel 3 und schließlich mit einer Abkröpfung des Bondbereichs auf 300 µm Tiefe, ergibt sich für eine Gehäusedicke von 500 µm ein Freiraum von 400 µm für die Höhe von leitendem Klebstoff 18 oder lötbarer Beschichtung 18 Halbleiterchipdicke und für die Bonddrahtschleifen, was mit einem 250 µm dicken Halbleiterchip realisierbar ist. Mit einer derartigen Blechstärke von 200 µm ist gleichzeitig ein Anschlußraster von 0,5 mm bis hinunter auf 0,4 mm erzielbar. Bei dünnerem Blech und dünnerem Halbleiterchip lassen sich Gehäusedicken von bis zu 300 µm erreichen.
  • Durch das Abkröpfen über Haltestege 22 der Bondfinger 9 liegt der Bereich des Bondfingers 9 auf der Oberseite 13 des Kunststoffgehäuses 4 nicht gegenüber zu dem Außenkontakt 10 auf der Unterseite des elektronischen Bauteils. In Fig. 12 sind deshalb Umverdrahtungsleitungen 34 unmittelbar auf der Kunststoffgehäusemasse 5 vorgesehen. Diese Umverdrahtungsleitungen 34 kontaktieren mit ihrem einen Ende die Bondfinger 9 und mit ihrem anderen Ende Außenkontakte 12 auf der Oberseite des Gehäuses. Diese Außenkontakte können durch galvanische Abscheidung oder durch Lotbeschichtung verstärkt werden. Um die Umverdrahtungsleitung 34 vor einem Beschichten mit verstärkenden Metallschichten zu schützen, wird eine Schutzschicht 44 unter Freilassung der Bereiche der Außenkontakte 12 auf der Oberseite des Kunststoffgehäusemasse 5 freigelassen.
  • Der wesentliche Unterseite der dritten Ausführungsform der Erfindung nach Fig. 12 zur ersten Ausführungsform nach Fig. 1 ist, daß mit Hilfe dieses Gehäuseaufbaus beliebig dicke Halbleiterchips 2 eingesetzt werden können. Gleichzeitig wird die verminderte Materialstärke des Systemträgers 17 durch Absenken der Dicke der Materialstärke der Chipinsel 3 gewonnen, um das elektronische Bauteil 1 in seiner Dicke zu vermindern.
  • Auch bei dieser Ausführungsform der Erfindung nach Fig. 12 sind Masseverbindungen zwischen Chipinsel 3 und Bondfingern 9 sowie Chipinsel 3 und Oberseite 8 des Halbleiterchips 2 möglich. Die Außenkontakte 10 können einreihig oder mehrreihig auf der Kunststoffgehäusemasse verteilt sein, wobei auf der Oberseite entsprechende Umverdrahtungsleitungsstrukturen vorzusehen sind.
  • Fig. 13 zeigt einen schematischen Querschnitt durch einen Stapel 20 elektronischer Bauteile 1 der dritten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • Bei diesem Stapel 20 entstehen nicht automatisch Kontaktsäulen wie in der ersten und zweiten Ausführungsform der Erfindung. Vielmehr wird der Außenkontakt 10 auf der Unterseite des Stapels 20 über die gekröpften Haltestege 22, die Bondfinger 9, die Umverdrahtungsleitungen 34 und die Außenkontakte 12 auf der Oberseite jedes elektronischen Bauteils nach oben bis zum obersten elektronischen Bauteil durchgereicht. D. h. die Haltestege 22 sind in dieser Ausführungsform nicht allein zur Positionierung der Bondfinger 9 erforderlich, sondern auch zur elektrischen Durchverbindung der Außenkontakte 10 auf der Unterseite zu den Außenkontakten 12 auf der Oberseite des Stapels 20 erforderlich.
  • Fig. 14 zeigt eine schematische Querschnittsansicht eines elektronischen Bauteils 1 einer vierten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • Die vierte Ausführungsform nach Fig. 14 unterscheidet sich von der Ausführungsform nach Fig. 13 dadurch, daß nicht alle Außenkontakte 10 auf der Unterseite des elektronischen Bauteils auch gegenüberliegende Außenkontakte 12 auf der Oberseite des elektronischen Bauteils aufweisen. So ist hier beispielsweise der linke Außenkontakt 10 nicht durchgeführt zu einem oberen Außenkontakt, während der rechte Außenkontakt 10 auf der Unterseite über gekröpfte Haltestege 22 Bondfinger 9 und Umverdrahtungsleitungen 34 zu einem Außenkontakt 12 geführt wird. Damit ist der linke Außenkontakt 10 lediglich ein Kontakt, der verwendet wird, wenn das Bauteil nicht gestapelt werden soll, um spezielle Signale mit diesem elektronischen Bauteil verarbeiten zu können. Bis auf diesen Unterschied entspricht die vierte Ausführungsform der Fig. 14 der dritten Ausführungsform der Fig. 12.
  • Fig. 15 zeigt eine schematische Querschnittsansicht eines Stapels 20 elektronischer Bauteile 1 der vierten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • Die auf der linken Seite gezeigten Außenkontakte 10 auf der Unterseite der einzelnen elektronischen Bauteile 1 sind nicht in dem Stapel 20 zusammengeschaltet und werden praktisch in dem Stapel 20 nicht benötigt und liegen folglich frei, während die Außenkontakte 10 auf der rechten Seite des Stapels 20 mit Außenkontakten 12 auf der Oberseite des elektronischen Bauteils 1 verbunden sind und somit für die Durchschaltung von Potentialen und Signalen im Stapel 20 dienen.
  • Während die Umverdrahtungsleitungen 34 in Fig. 12, 13, 14 und 15 auf der Oberseite 13 des Kunststoffgehäuses 4 nach außen an den Rand des elektronischen Bauteils 1 führen, können sie auch frei strukturiert werden und zum Stapeln kleinerer Bauteile nach innen zum Zentrum der Oberseite des elektronischen Bauteils 1 geführt werden. Da die Umverdrahtungsleitungen 34 noch vor dem Auftrennen eines Systemträgers 17 mit Kunststoffgehäuse 4 für mehrere elektronische Bauteile 1 unmittelbar auf die Kunststoffgehäusemasse 5 aufgebracht werden können, sind zum Stapeln keine Umverdrahtungskörper erforderlich. Bezugszeichenliste 1 elektronisches Bauteil
    2 Halbleiterchip
    3 Chipinsel
    4 Kunststoffgehäuse
    5 Kunststoffgehäusemasse
    6 Bondverbindungen
    7 Kontaktflächen
    8 aktive Oberseite
    9 Bondfinger
    10 Außenkontakte (auf der Unterseite)
    11 Unterseite des Kunststoffgehäuses
    12 Außenkontakte (auf der Oberseite)
    13 Oberseite des Kunststoffgehäuses
    14 Bondansätze
    15 Kontaktkörper
    16 Mittenbereich
    17 Systemträger
    18 lötbare Beschichtung
    19 Randbereich der Chipinsel
    20 Stapel
    21 Systemträgerrohling
    22 Haltestege
    23 bondbare Beschichtung
    24 oberes Formwerkzeug
    25 unteres Formwerkzeug
    26 innere Wandung des oberen Formwerkzeugs
    27 innere Wandung des unteren Formwerkzeugs
    28 Dichtfolie oben
    29 Dichtfolie unten
    30 Durchkontakt
    31 Kavität
    32 Niederhalter
    33 Durchgangsöffnungen
    34 Umverdrahtungsleitung
    35 Ätzmaskenöffnungen
    36 obere Ätzmaske
    37 untere Ätzmaske
    38 Oberseite des Systemträgers 17
    39 Unterseite des Systemträgers 17
    40 vorspringende Kante
    41 Kontaktsäule
    42 Kontaktanschlussfläche
    43 Systemträgerrahmen
    44 Schutzschicht

Claims (57)

1. Elektronisches Bauteil (1) mit einem Halbleiterchip (2), der auf einer Chipinsel (3) angeordnet ist und in einem Kunststoffgehäuse (4) eingebettet ist, wobei sich innerhalb einer Kunststoffgehäusemasse (5) Bondverbindungen (6) von Kontaktflächen (7) auf der aktiven Oberseite (8) des Halbleiterchips (2) zu Bondfingern (9) erstrecken, und die Bondfinger (9) mit Außenkontakten (10) auf der Unterseite (11) des Kunststoffgehäuses (4) und mit Außenkontakten (12) auf der Oberseite (13) des Kunststoffgehäuses (4) elektrisch verbunden sind, wobei ein Anteil der Außenkontakte (10, 12) auf der Oberseite (13) und der Unterseite (11) des Kunststoffgehäuses (4) einander gegenüberliegend angeordnet sind.
2. Elektronisches Bauteil nach Anspruch 1, dadurch gekennzeichnet, dass Teilbereiche der Außenkontakte (10, 12) Bondansätze (14) als Bondfinger (9) aufweisen.
3. Elektronisches Bauteil nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass die gegenüberliegend angeordneten Außenkontakte (10, 12) mit einem Bondansatz (14) einen gemeinsamen Kontaktkörper (15) bilden, der sich von der Unterseite (11) des Kunststoffgehäuses (4) bis zu der Oberseite (13) Kunststoffgehäuses (4) erstreckt und in dem Mittenbereich (16) zwischen Oberseite (13) und Unterseite (11) des Kunststoffgehäuses (4) den Bondansatz (14) als Bondfinger (9) aufweist.
4. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das elektronische Bauteil (1) auf einem Systemträger (17) aufgebaut ist und die Dicke des elektronischen Bauteils (1) der Materialstärke (D) des Systemträgers (17) entspricht.
5. Elektronisches Bauteil nach Anspruch 3 oder Anspruch 4, dadurch gekennzeichnet, dass der Kontaktkörper (15) die Materialstärke (D) des Systemträgers (17) aufweist.
6. Elektronisches Bauteil nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, dass der Bondansatz (14) als Bondfinger (9) eine verminderte Materialstärke (d) gegenüber dem Kontaktkörper (15) aufweist.
7. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Materialstärke der Chipinsel (3) gegenüber dem Kontaktkörper (15) eine verminderte Materialstärke (d) aufweist.
8. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Chipinsel (3) eine lötbare Beschichtung (18) aufweist.
9. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Chipinsel (3) eine größere Fläche aufweist als der Halbleiterchip (2) und die Chipinsel (3) im Randbereich (19) außerhalb des Halbleiterchipbereichs Kontaktanschlussflächen aufweist, die über Bondverbindungen (6) mit Kontaktflächen (7) auf dem Halbleiterchip (2) elektrisch verbunden sind.
10. Elektronische Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das elektronische Bauteil (1) einen Stapel (20) gleichartiger gestapelter elektronischer Bauteile (1) aufweist, die über die Kontaktkörper (15) vertikal elektrisch miteinander verbunden sind.
11. Elektronisches Bauteil nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass für einen Stapel aus ungleichartigen elektronischen Bauteilen mit unterschiedlichem Rastermaß der Außenkontakte eine Umverdrahtungsebene unmittelbar auf der Kunststoffgehäusemasse, welche die größeren flächigen Abmessungen aufweist, zwischen den Bauteilen vorgesehen ist.
12. Verfahren zur Herstellung eines elektronischen Bauteils (1) nach einem der Ansprüche 1 bis 11, wobei das Verfahren folgende Verfahrensschritte aufweist:
- Herstellen eines Systemträgers (17) für mehrere elektronische Bauteile (1) aus einem Systemträgerrohling (21), durch Strukturieren mittels doppelseitigem Ätzen des Systemträgerrohlings (21) an Bauteilpositionen des Systemträgers (17), wobei eine Chipinsel (3) von verminderter Materialstärke (d) und mehrere Kontaktkörper (15) von voller Materialstärke (D) mit jeweils einem Bondansatz (14) von verminderter Materialstärke (d) in jeder Bauteilposition hergestellt werden, und wobei Haltestege (22) die Kontaktkörper (15) und die Chipinsel (3) in Position halten,
- Beschichten des Bondansatzes (14) eines jeden Kontaktkörpers (15) mit einer bondbaren Beschichtung (23),
- Beschichten der Chipinsel (3) mit einer lötbaren Beschichtung (18),
- Aufbringen eines Halbleiterchips (2) eines dünngeschliffenen oder dünngeätzten Halbleiterwafers auf jede der Chipinseln (3),
- Herstellen von Bondverbindungen (6) zwischen Kontaktflächen (7) auf dem Halbleiterchip (2) und Kontaktanschlussflächen auf einem Chipinselrand (19) und Kontaktansätzen (14) an den Kontaktkörpern (15),
- Verpacken des Systemträgers (17) zwischen zwei ebenen Formwerkzeugen (24, 25) in einer Kunststoffgehäusemasse (5) unter Freilegen und Beschichten von Außenkontakten (10, 12) auf der Oberseite (13) und der Unterseite (11) des Kunststoffgehäuses (4),
- Auftrennen des Systemträgers (17) mit Kunststoffgehäusemasse (5) in einzelne elektronische Bauteile (1) mit einem Kunststoffgehäuse (4), dessen Materialstärke gleich oder geringer als die des Systemträgers (17) ist unter gleichzeitigem Durchtrennen von Haltestegen (22), die der Positionierung dienen und keine elektrische Verbindung bilden.
13. Verfahren nach Anspruch 12 dadurch gekennzeichnet, dass vor dem Auftrennen des Systemträgers (17) mit Kunststoffgehäusemasse eine Umverdrahtungsebene für ein Stapeln von ungleichartigen elektronischen Bauteilen (1) mit unterschiedlichem Rastermaß unmittelbar auf die Oberseite des elektronischen Bauteils (1), das die größeren Abmessungen aufweist, aufgebracht wird.
14. Verfahren nach Anspruch 12 oder Anspruch 13, dadurch gekennzeichnet, dass der Systemträgerrohling (21) in Form einer Metallplatte aus Kupfer oder einer Kupferlegierung beidseitig mit einer Kunststoffmaske zum selektive Ätzen der Strukturen für die elektronischen Bauteile (1) in jeder Bauteilposition des Systemträgers (17) versehen wird.
15. Verfahren nach einem der Ansprüche 12 bis 14, dadurch gekennzeichnet, dass der Vorgang des Ätzens nach Erreichen etwa der halben Materialstärke (d) des Systemträgerrohlings (21) unterbrochen wird.
16. Verfahren nach einem der Ansprüche 12 bis 15, dadurch gekennzeichnet, dass der Halbleiterwafer auf unter halbe Systemträgerdicke dünngeschliffen wird, bevor er in Halbleiterchips (2) getrennt wird.
17. Verfahren nach einem der Ansprüche 12 bis 16, dadurch gekennzeichnet, dass sich beim Verpacken des Systemträgers (17) Kontaktkörper (15) mit ihren Außenkontakten (10, 12) in Dichtfolien (28, 29) der Formwerkzeuge (24, 25) einarbeiten.
18. Systemträger für mehrere Elektronische Bauteile (1), deren Positionen in Zeilen und Spalten auf dem Systemträger (17) in einem Systemträgerrahmen angeordnet sind, wobei für jede Bauteilposition auf der Unterseite und der Oberseite gegenüberliegend Außenkontakte (10, 12) angeordnet sind und wobei in dem Zentrum jeder Bauteilposition (10, 12) eine mindestens einen Außenkontakt bildende Chipinsel (3) von verminderter Materialstärke (d) angeordnet ist, wobei die gegenüberliegenden Außenkontakte (10, 12) auf der Oberseite und auf der Unterseite des Systemträgers (17) mit Bondansätzen (14) jeweils einen Kontaktkörper (15) bilden und wobei teilweise zwischen den Außenkontakten (10, 12) Haltestege (22) angeordnet sind, die an entsprechend definierten Stellen gegenüber der Materialstärke (D) des Systemträgers (17) eine verminderte Materialstärke (d) aufweisen.
19. Systemträger nach Anspruch 18, dadurch gekennzeichnet, dass in Randbereichen jeder Bauteilposition Außenrandkontakte aus Kontaktkörpern (15) angeordnet sind und in einem Zentrum jeder Bauteilposition eine Chipinsel (3) angeordnet ist, wobei zwischen der Außenkontaktfläche der Chipinsel (3) und den Außenkontaktflächen der Außenrandkontakte zusätzliche Außenkontakte von zusätzlichen Kontaktkörpern (15) angeordnet sind, die von Haltestegen (22) in Position gehalten werden, die an entsprechend definierten Stellen gegenüber der Materialstärke (D) des Systemträgers (17) und den Außenrandkontakten eine verminderte Materialstärke (d) aufweisen.
20. Systemträger nach Anspruch 18 oder Anspruch 19, dadurch gekennzeichnet, dass die Haltestege (22) eine verminderte Materialstärke (d) von etwa der halten Materialstärke (D) des Systemträgers (17) aufweisen.
21. Systemträger nach Anspruch 18 oder Anspruch 19, dadurch gekennzeichnet, dass die verminderte Materialstärke (d) der Haltestege (22) wahlweise zur Unterseite (39) oder zur Oberseite (38) des Systemträgers (17) hin angeordnet ist.
22. Systemträger nach einem der Ansprüche 18 bis 21, dadurch gekennzeichnet, dass die verminderte Materialstärke (d) eines Haltesteges (22) in dem Bereich zur Unterseite (39) des Systemträgers (17) hin angeordnet ist, in dem eine Trennstelle zur elektrischen Trennung des Haltesteges (22) vorgesehen ist, während in dem übrigen Bereich des Haltesteges (22) die verminderte Materialstärke (d) zur Oberseite (38) des Systemträgers (17) hin angeordnet ist.
23. Systemträger nach einem der Ansprüche 18 bis 22, dadurch gekennzeichnet, dass die verminderte Materialstärke (d) der Haltestege (22) in dem Systemträger (17) mittels selektivem Ätzen von der Oberseite (38) und/oder von der Unterseite (39) eines Systemträgerrohlings (21) aus eingebracht ist.
24. Systemträger nach einem der Ansprüche 18 bis 23, dadurch gekennzeichnet, dass die Struktur des Systemträgers (17) aus Chipinsel (3) und Kontaktkörper (15) über Haltestege (22) mit dem Systemträgerrahmen verbunden sind, mittels doppelseitigem selektiven Ätzen in einen Systemträgerrohling (21) eingebracht ist.
25. Systemträger nach Anspruch 23 oder Anspruch 24, dadurch gekennzeichnet, dass der Systemträgerrohling eine Metallplatte oder ein Metallband mit einer gleichbleibenden Materialstärke (D) ist.
26. Verfahren zur Herstellung eines Systemträgers (17) aus einer Metallplatte oder einem Metallband als Systemträgerrohling (21), das folgende Verfahrensschritte aufweist:
- Maskieren der Oberseite (38) und der Unterseite (39) des Systemträgerrohlings (21) mit unterschiedlichen zueinander unsymmetrisch strukturierten Ätzmasken (36, 37),
- doppelseitiges Ätzen des maskierten Systemträgerrohlings (21) unter einseitigem Dünnätzen einer Chipinsel (3), Haltestegen und Bondansätzen (14) an entsprechend definierten Stellen,
- Entfernen der unsymmetrischen Ätzmasken (36, 37).
27. Verfahren nach Anspruch 26, dadurch gekennzeichnet, dass das doppelseitige Ätzen des maskierten Systemträgerrohlings (21) naßchemisch erfolgt.
28. Verfahren nach Anspruch 26 oder Anspruch 27, dadurch gekennzeichnet, dass durch naßchemisches Ätzen unter unsymmetrischen Ätzmasken (36, 37) im Querschnitt zueinander versetzt angeordnete Haltestege (22) von verminderter Materialstärke (d) mit einem Rasterabstand von voller Materialstärke (D) des Systemträgers (17) plus Ätzschlitzbreite (m) oder geringer realisiert werden.
29. Verfahren nach einem der Ansprüche 26 bis 28, dadurch gekennzeichnet, dass bei einem doppelseitigen Ätzen unter voller Materialstärke (D) des Systemträgerrohlings (21) sich an Chipinsel (3) und an Kontaktkörpern (15) ein vorspringendes Ätzprofil im Mittenbereich (16) der Materialstärke (D) des Systemträgers (17) bilden.
30. Elektronisches Bauteil mit einem Halbleiterchip (2), der auf einer Chipinsel (3) angeordnet ist und in einem Kunststoffgehäuse (4) eingebettet ist, wobei sich innerhalb einer Kunststoffgehäusemasse (5) Bondverbindungen (6) von Kontaktflächen (7) auf der aktiven Oberseite (8) des Halbleiterchips (2) zu Bondfingern (9) erstrecken, und die Bondfinger (9) mit Außenkontakten (10) auf der Unterseite (11) des Kunststoffgehäuses (5) einen gemeinsamen Kontaktkörper (15) aufweisen, der über einen kegelstumpfförmigen metallischen Durchkontakt (30) durch die Kunststoffgehäusemasse (5) mit gegenüberliegend angeordneten Außenkontakten (12) auf der Oberseite (13) des Kunststoffgehäuses (4) verbunden ist.
31. Elektronisches Bauteil nach Anspruch 30, dadurch gekennzeichnet, dass die Materialstärke (D) der Außenkontakte (10, 12) der Unterseite (11) des Kunststoffgehäuses (4) und die Materialstärke (D) der Bondfinger (9) gleich sind.
32. Elektronisches Bauteil nach Anspruch 30 oder Anspruch 31, dadurch gekennzeichnet, dass das elektronische Bauteil (1) auf einem Systemträger (17) aufgebaut ist und seine Dicke der Materialstärke (D) des Systemträgers (17) plus der Länge (1) der Durchkontakte (30) entspricht.
33. Elektronisches Bauteil nach einem der Ansprüche 30 bis 32, dadurch gekennzeichnet, dass die Materialstärke der Chipinsel (3) etwa der halben Materialstärke (d) des Systemträgers (17) entspricht.
34. Elektronisches Bauteil nach einem der Ansprüche 30 bis 33, dadurch gekennzeichnet, dass die Chipinsel (3) eine lötbare Beschichtung (18) aufweist.
35. Elektronisches Bauteil nach einem der Ansprüche 30 bis 34, dadurch gekennzeichnet, dass die Chipinsel (3) eine größere Fläche aufweist als der Halbleiterchip (2) und die Chipinsel (3) im Randbereich (19) außerhalb des Halbleiterchipbereichs Kontaktanschlussflächen aufweist, die über Bondverbindungen (6) mit Kontaktflächen (7) auf dem Halbleiterchip (2) elektrisch verbunden sind.
36. Elektronisches Bauteil nach einem der Ansprüche 30 bis 35, dadurch gekennzeichnet, dass das elektronische Bauteil (1) einen Stapel (20) gleichartiger gestapelter elektronischer Bauteile (1) aufweist, die über die Kontaktkörper (15) und die Durchkontakte (30) vertikal elektrisch miteinander verbunden sind.
37. Elektronisches Bauteil nach einem der Ansprüche 30 bis 36, dadurch gekennzeichnet, dass für einen Stapel aus ungleichartigen elektronischen Bauteilen mit unterschiedlichem Rastermaß der Außenkontakte eine Umverdrahtungsebene unmittelbar auf der Kunststoffgehäusemasse, welche die größeren flächigen Abmessungen aufweist, zwischen den Bauteilen vorgesehen ist.
38. Verfahren zur Herstellung eines elektronischen Bauteils (1) nach einem der Ansprüche 30 bis 37, wobei das Verfahren folgende Verfahrensschritte aufweist,
- Herstellen eines Systemträgers (17) für mehrere elektronische Bauteile (1) aus einem Systemträgerrohling (21), durch Strukturieren mittels doppelseitigem Ätzen des Systemträgerrohlings (21) an Bauteilpositionen des Systemträgers (17), wobei eine Chipinsel (3) von verminderter Materialstärke (d) und mehrere Kontaktkörper (15) mit jeweils einem Bondfinger (9) und einem Außenkontakt (10) von voller Materialstärke (D) in jeder Bauteilposition hergestellt werden, und wobei Haltestege (22) die Kontaktkörper (15) und die Chipinsel (3) in Position halten,
- Beschichten des Bondfingers (9) eines jeden Kontaktkörpers (15) mit einer bondbaren Beschichtung (23),
- Beschichten der Chipinsel (3) mit einer lötbaren oder klebbaren Beschichtung (18),
- Aufbringen eines Halbleiterchips (2) auf jede der Chipinseln (3),
- Herstellen von Bondverbindungen (6) zwischen Kontaktflächen (7) auf dem Halbleiterchip (2) und Kontaktanschlussflächen auf einem Chipinselrand (19) und Kontaktfingern (9) der Kontaktkörper (15),
- Verpacken des Systemträgers (17) zwischen einem unteren (25) und einem obern (24) Formwerkzeug mit einer Kavität (31), die kegelstumpfförmige Niederhalter (32) für die Kontaktkörper (15) aufweist, so daß beim Verpacken kegelstumpfförmige Durchgänge (33) durch die Kunststoffgehäusemasse (5) gebildet werden,
- Auffüllen der kegelstumpfförmigen Durchgänge (33) durch die Kunststoffgehäusemasse (5) mit Metall zu Durchkontakten (30) und Außenkontakten auf der Oberseite der Kunststoffgehäusemasse (5),
- Auftrennen des Systemträgers (17) mit Kunststoffgehäusemasse (5) in einzelne elektronische Bauteile (1).
39. Verfahren nach Anspruch 38, dadurch gekennzeichnet, dass vor dem Auftrennen des Systemträgers (17) mit Kunststoffgehäusemasse eine Umverdrahtungsebene für ein Stapeln von ungleichartigen elektronischen Bauteilen (1) mit unterschiedlichem Rastermaß unmittelbar auf die Oberseite des elektronischen Bauteils (1), das die größeren Abmessungen aufweist, aufgebracht wird.
40. Verfahren nach Anspruch 38 oder Anspruch 39, dadurch gekennzeichnet, dass der Systemträgerrohling (21) in Form einer Metallplatte aus Kupfer oder einer Kupferlegierung beidseitig mit einer Kunststoffmaske zum selektive Ätzen der Strukturen für die elektronischen Bauteile (1) in jeder Bauteilposition versehen wird.
41. Verfahren nach einem der Ansprüche 38 bis 40, dadurch gekennzeichnet, dass der Vorgang des Ätzens nach Erreichen etwa der halben Materialstärke (d) des Systemträgerrohlings (21) unterbrochen wird.
42. Verfahren nach einem der Ansprüche 38 bis 41, dadurch gekennzeichnet, dass zum Auffüllen der kegelstumpfförmigen Durchgänge (33) mit Metall zu Durchkontakten (30) in der Kunststoffgehäusemasse (5) der Systemträger (17) an das Kathodenpotential eines Elektrolytbades angeschlossen wird und die Durchgänge (33) mit Metall galvanisch aufgefüllt werden.
43. Verfahren nach einem der Ansprüche 38 bis 42, dadurch gekennzeichnet, dass zunächst die Oberfläche der Kunststoffgehäusemasse (5) auf dem Systemträger (17) nachdem Verpackungsschritt mit einer geschlossenen Metallschicht versehen wird und anschließend eine Kunststoffmaske aufgebracht wird, welche die metallisierten Durchgänge (33) in der Kunststoffgehäusemasse (5) freilässt, und die Durchgangsöffnungen (33) galvanisch mit Metall aufgefüllt werden, wobei abschließend die Kunststoffmaske und die darunter angeordnete Kontaktschicht entfernt werden.
44. Elektronisches Bauteil (1) mit einem Halbleiterchip (2), der auf einer Chipinsel (3) angeordnet ist und in einem Kunststoffgehäuse (4) eingebettet ist, wobei sich innerhalb einer Kunststoffgehäusemasse (5) Bondverbindungen (6) von Kontaktflächen (7) auf der aktiven Oberseite (8) des Halbleiterchips (2) zu Bondfingern (9) erstrecken, und die Bondfinger (9) über gekröpfte Haltestege (22) mit Außenkontakten (10) auf der Unterseite (11) des Kunststoffgehäuses (4) und über eine Umverdrahtungsleitung (34) mit Außenkontakten (12) auf der Oberseite (13) des Kunststoffgehäuses (4) elektrisch verbunden sind und wobei ein Teil der Außenkontakte (10) auf der Oberseite (13) und der Unterseite (11) des Kunststoffgehäuses (4) einander gegenüberliegend angeordnet sind.
45. Elektronisches Bauteil nach Anspruch 44, dadurch gekennzeichnet, dass das elektronische Bauteil (1) auf einem Systemträger (17) aufgebaut ist, der eine abgesenkte Chipinsel (3) und abgesenkte Bondfinger (9) aufweist.
46. Elektronisches Bauteil nach Anspruch 44 oder Anspruch 45, dadurch gekennzeichnet, dass die Bondfinger (9) etwa die halbe Materialstärke (d) des Systemträgers (17) aufweisen.
47. Elektronisches Bauteil nach einem der Ansprüche 44 bis 46, dadurch gekennzeichnet, dass die Chipinsel (3) etwa die halbe Materialstärke (d) des Systemträgers (17) aufweist.
48. Elektronisches Bauteil nach einem der Ansprüche 44 bis 47, dadurch gekennzeichnet, dass die Außenkontakte (10) auf der Oberseite (13) des Kunststoffgehäuses (4) etwa die halbe Materialstärke (d) des Systemträgers (17) aufweisen.
49. Elektronisches Bauteil nach einem der Ansprüche 44 bis 48, dadurch gekennzeichnet, dass die Chipinsel (3) eine lötbare Beschichtung (18) aufweist.
50. Elektronisches Bauteil nach einem der Ansprüche 44 bis 49, dadurch gekennzeichnet, dass die Chipinsel (3) eine größere Fläche aufweist als der Halbleiterchip (2) und die Chipinsel (3) im Randbereich außerhalb des Halbleiterchipbereichs Kontaktanschlussflächen aufweist, die über Bondverbindungen (6) mit Kontaktflächen (7) auf dem Halbleiterchip (2) elektrisch verbunden sind.
51. Elektronische Bauteil nach einem der Ansprüche 44 bis 50, dadurch gekennzeichnet, dass das elektronische Bauteil (1) einen Stapel (20) gleichartiger gestapelter elektronischer Bauteile (1) aufweist, die über die gegenüberliegend angeordneten Außenkontakte (10, 12) auf der Unterseite (11) des Kunststoffgehäuses (4) vertikal elektrisch miteinander verbunden sind.
52. Elektronisches Bauteil nach einem der Ansprüche 44 bis 50, dadurch gekennzeichnet, dass für einen Stapel aus ungleichartigen elektronischen Bauteilen mit unterschiedlichem Rastermaß der Außenkontakte eine Umverdrahtungsebene unmittelbar auf der Kunststoffgehäusemasse, welche die größeren flächigen Abmessungen aufweist, zwischen den Bauteilen vorgesehen ist.
53. Verfahren zur Herstellung eines elektronischen Bauteils (1) nach einem der Ansprüche 44 bis 52, wobei das Verfahren folgende Verfahrensschritte aufweist:
- Herstellen eines Systemträgers (17) für mehrere elektronische Bauteile (1) aus einem Systemträgerrohling (21), durch Strukturieren mittels doppelseitigem Ätzen des Systemträgerrohlings (21) an Bauteilpositionen des Systemträgers (17), wobei eine Chipinsel (3), Haltestege (22) und Bondfinger (9) von verminderter Materialstärke (d) und mehrere Außenkontakte (10) von voller Materialstärke (D) hergestellt werden, und wobei die Außenkontakte (10), die Bondfinger (9) und die Chipinsel (3) von den Haltestegen (22) in Position gehalten werden,
- Beschichten der Bondfinger (9) mit einer bondbaren Beschichtung (23),
- Beschichten der Chipinsel (3) mit einer lötbaren oder klebbaren Beschichtung (18),
- Absenken der Chipinsel (3) und der Bondfinger (9) durch Kröpfen der jeweiligen Haltestege (22),
- Aufbringen eines Halbleiterchips (2) eines auf jede der Chipinseln (3),
- Herstellen von Bondverbindungen (6) zwischen Kontaktflächen (7) auf dem Halbleiterchip (2) und Kontaktanschlussflächen auf einem Chipinselrand (19) und den Kontaktfingern (9),
- Verpacken des Systemträgers (17) in einer Kunststoffgehäusemasse (5) in der Weise, daß die Unterseite (11) der Chipinsel (3) und die Unterseite (11) der Bondfinger (9) auf der Oberseite (13) des Kunststoffgehäuses (4) und die Außenkontakte (10) auf der Unterseite (11) des Kunststoffgehäuses (4) angeordnet sind,
- Aufbringen von Umverdrahtungsleitungen (34) zum Verbinden der Bondfinger (9) unmittelbar auf der Oberseite (13) des Kunststoffgehäuses (4),
- Anordnen von Außenkontakten auf der Oberseite des Kunststoffgehäuses (4) auf den Enden der Umverdrahtungsleitungen, die einem unterschiedlichen Rastermaß angepaßt sein können,
- Durchtrennen von Haltestegen die der Positionierung von Außenkontakten (10) und keiner elektrischen Verbindung mit den Außenkontakten (10) dienen,
- Auftrennen des Systemträgers (17) mit Kunststoffgehäusemasse (5) in einzelne elektronische Bauteile (1).
54. Verfahren nach Anspruch 53, dadurch gekennzeichnet, dass der Systemträgerrohlings (21) in Form einer Metallplatte aus Kupfer oder einer Kupferlegierung beidseitig mit einer Kunststoffmaske zum selektive Ätzen der Strukturen für die elektronischen Bauteile (1) in jeder Bauteilposition versehen wird.
55. Verfahren nach Anspruch 53 oder Anspruch 54, dadurch gekennzeichnet, dass der Vorgang des Ätzens nach Erreichen etwa der halben Materialstärke (d) des Systemträgerrohlings (21) unterbrochen wird.
56. Verfahren nach einem der Ansprüche 53 bis 55, dadurch gekennzeichnet, dass beim Absenken der Chipinsel (3) und der Bondfinger (9) an den Bauteilpositionen Auswölbungen gebildet werden, die sowohl den Halbleiterchip (2) als auch die Bondverbindungen (6) aufnehmen, so daß diese nach dem Verpacken vollständig in Kunststoffgehäusemasse (5) eingebettet sind.
57. Verfahren nach einem der Ansprüche 53 bis 56, dadurch gekennzeichnet, dass das sich beim Verpacken die abgesenkten Bondfinger (9) und die Chipinsel (3) in eine Dichtfolie eines oberen Formwerkzeugs für die Oberseite (8) des Kunststoffgehäuses (4) und die Außenkontakte der Unterseite des Kunststoffgehäuses (4) in eine Dichtfolie eines unteren Formwerkzeugs für die Unterseite (11) des Kunststoffgehäuses (4) einarbeiten.
DE10147375A 2001-09-26 2001-09-26 Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zur Herstellung desselben Expired - Fee Related DE10147375B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10147375A DE10147375B4 (de) 2001-09-26 2001-09-26 Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zur Herstellung desselben

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10147375A DE10147375B4 (de) 2001-09-26 2001-09-26 Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zur Herstellung desselben

Publications (2)

Publication Number Publication Date
DE10147375A1 true DE10147375A1 (de) 2003-04-24
DE10147375B4 DE10147375B4 (de) 2006-06-08

Family

ID=7700295

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10147375A Expired - Fee Related DE10147375B4 (de) 2001-09-26 2001-09-26 Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zur Herstellung desselben

Country Status (1)

Country Link
DE (1) DE10147375B4 (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004048203A1 (de) * 2004-09-30 2005-12-29 Infineon Technologies Ag Stapelbares elektronisches Bauteil mit Durchgangskontaktierungen
WO2008032470A1 (fr) 2006-09-12 2008-03-20 Mitsui High-Tec, Inc. Dispositif semi-conducteur, produit de cadre de montage utilisé dans le dispositif semi-conducteur et procédé de fabrication du dispositif semi-conducteur
WO2008091474A2 (en) * 2007-01-25 2008-07-31 Analog Devices, Inc. Stackable leadless electronic package
EP1952440A2 (de) * 2005-10-26 2008-08-06 Texas Instruments Incorporated Metall-cuboid-halbleiteranordnung und verfahren
US8912635B2 (en) 2008-02-01 2014-12-16 Infineon Technologies Ag Semiconductor device package and method of making a semiconductor device package
EP3477698A1 (de) * 2017-10-26 2019-05-01 STMicroelectronics S.r.l. Integrierter schaltkreis in einem qfn-gehäuse

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63202948A (ja) * 1987-02-18 1988-08-22 Mitsubishi Electric Corp リ−ドフレ−ム
JPH0722567A (ja) * 1993-07-01 1995-01-24 Fujitsu Miyagi Electron:Kk モールド樹脂封止型半導体装置とその製造方法
US5493151A (en) * 1993-07-15 1996-02-20 Kabushiki Kaisha Toshiba Semiconductor device, lead frame and method for manufacturing semiconductor devices
US5608265A (en) * 1993-03-17 1997-03-04 Hitachi, Ltd. Encapsulated semiconductor device package having holes for electrically conductive material
US5744827A (en) * 1995-11-28 1998-04-28 Samsung Electronics Co., Ltd. Three dimensional stack package device having exposed coupling lead portions and vertical interconnection elements
US5770888A (en) * 1995-12-29 1998-06-23 Lg Semicon Co., Ltd. Integrated chip package with reduced dimensions and leads exposed from the top and bottom of the package
US5786639A (en) * 1997-01-09 1998-07-28 Mitsubishi Denki Kabushiki Kaisha Wiring member and lead frame having the same
US5898223A (en) * 1997-10-08 1999-04-27 Lucent Technologies Inc. Chip-on-chip IC packages
US6043430A (en) * 1997-03-14 2000-03-28 Lg Semicon Co., Ltd. Bottom lead semiconductor chip package
US6081029A (en) * 1998-03-12 2000-06-27 Matsushita Electronics Corporation Resin encapsulated semiconductor device having a reduced thickness and improved reliability
US6093889A (en) * 1996-12-20 2000-07-25 Hyundai Electronics Industries Co., Ltd. Semiconductor package and mounting socket thereof
US6229200B1 (en) * 1998-06-10 2001-05-08 Asat Limited Saw-singulated leadless plastic chip carrier
EP1189279A1 (de) * 2000-03-13 2002-03-20 Dai Nippon Printing Co., Ltd. Mit harz verschlossene halbleiteranordnung, schaltungseinheit für die anordnung, und herstellungsmethode für die schaltungseinheit

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63202948A (ja) * 1987-02-18 1988-08-22 Mitsubishi Electric Corp リ−ドフレ−ム
US5608265A (en) * 1993-03-17 1997-03-04 Hitachi, Ltd. Encapsulated semiconductor device package having holes for electrically conductive material
JPH0722567A (ja) * 1993-07-01 1995-01-24 Fujitsu Miyagi Electron:Kk モールド樹脂封止型半導体装置とその製造方法
US5493151A (en) * 1993-07-15 1996-02-20 Kabushiki Kaisha Toshiba Semiconductor device, lead frame and method for manufacturing semiconductor devices
US5744827A (en) * 1995-11-28 1998-04-28 Samsung Electronics Co., Ltd. Three dimensional stack package device having exposed coupling lead portions and vertical interconnection elements
US5770888A (en) * 1995-12-29 1998-06-23 Lg Semicon Co., Ltd. Integrated chip package with reduced dimensions and leads exposed from the top and bottom of the package
US6093889A (en) * 1996-12-20 2000-07-25 Hyundai Electronics Industries Co., Ltd. Semiconductor package and mounting socket thereof
US5786639A (en) * 1997-01-09 1998-07-28 Mitsubishi Denki Kabushiki Kaisha Wiring member and lead frame having the same
US6043430A (en) * 1997-03-14 2000-03-28 Lg Semicon Co., Ltd. Bottom lead semiconductor chip package
US5898223A (en) * 1997-10-08 1999-04-27 Lucent Technologies Inc. Chip-on-chip IC packages
US6081029A (en) * 1998-03-12 2000-06-27 Matsushita Electronics Corporation Resin encapsulated semiconductor device having a reduced thickness and improved reliability
US6229200B1 (en) * 1998-06-10 2001-05-08 Asat Limited Saw-singulated leadless plastic chip carrier
EP1189279A1 (de) * 2000-03-13 2002-03-20 Dai Nippon Printing Co., Ltd. Mit harz verschlossene halbleiteranordnung, schaltungseinheit für die anordnung, und herstellungsmethode für die schaltungseinheit

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004048203A1 (de) * 2004-09-30 2005-12-29 Infineon Technologies Ag Stapelbares elektronisches Bauteil mit Durchgangskontaktierungen
EP1952440A2 (de) * 2005-10-26 2008-08-06 Texas Instruments Incorporated Metall-cuboid-halbleiteranordnung und verfahren
EP1952440A4 (de) * 2005-10-26 2010-10-06 Texas Instruments Inc Metall-cuboid-halbleiteranordnung und verfahren
WO2008032470A1 (fr) 2006-09-12 2008-03-20 Mitsui High-Tec, Inc. Dispositif semi-conducteur, produit de cadre de montage utilisé dans le dispositif semi-conducteur et procédé de fabrication du dispositif semi-conducteur
EP2061080A1 (de) * 2006-09-12 2009-05-20 Mitsui High-Tec, Inc. Halbleiterbauelement, in dem halbleiterbauelement verwendetes systemträgerprodukt und verfahren zum herstellen des halbleiterbauelements
EP2061080A4 (de) * 2006-09-12 2011-03-23 Mitsui High Tec Halbleiterbauelement, in dem halbleiterbauelement verwendetes systemträgerprodukt und verfahren zum herstellen des halbleiterbauelements
US8159055B2 (en) 2006-09-12 2012-04-17 Mitsui High-Tec, Inc. Semiconductor device, lead-frame product used for the same and method for manufacturing the same
WO2008091474A2 (en) * 2007-01-25 2008-07-31 Analog Devices, Inc. Stackable leadless electronic package
WO2008091474A3 (en) * 2007-01-25 2008-10-02 Analog Devices Inc Stackable leadless electronic package
US8912635B2 (en) 2008-02-01 2014-12-16 Infineon Technologies Ag Semiconductor device package and method of making a semiconductor device package
EP3477698A1 (de) * 2017-10-26 2019-05-01 STMicroelectronics S.r.l. Integrierter schaltkreis in einem qfn-gehäuse
FR3073080A1 (fr) * 2017-10-26 2019-05-03 Stmicroelectronics S.R.L. Circuit integre en boitier qfn

Also Published As

Publication number Publication date
DE10147375B4 (de) 2006-06-08

Similar Documents

Publication Publication Date Title
DE102006021959B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE10157280B4 (de) Verfahren zum Anschließen von Schaltungseinheiten
DE102009006826B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE10229182B4 (de) Verfahren zur Herstellung einer gestapelten Chip-Packung
DE4230187B4 (de) Baueinheit mit Speicher-IC, sowie Verfahren zum Herstellen einer solchen Baueinheit
WO2003015165A2 (de) Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung
EP2287916A2 (de) Verfahren zum Kontaktieren und Gehäusen von integrierten Schaltungen
EP1716595A2 (de) Halbleiterbauteil mit einem stapel aus halbleiterchips und verfahren zur herstellung desselben
DE102005003477A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Elektroden an Haupt- und Rückseiten eines Halbleiterchips
DE102004001829A1 (de) Halbleitervorrichtung
WO2003103042A2 (de) Elektronisches bauteil mit äusseren flächenkontakten und verfahren zu seiner herstellung
DE10351028B4 (de) Halbleiter-Bauteil sowie dafür geeignetes Herstellungs-/Montageverfahren
WO2005015488A1 (de) Chipkarte, chipkartenmodul sowie verfahren zur herstellung eines chipkartenmoduls
DE10124970B4 (de) Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung
DE10147375A1 (de) Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zur Herstellung desselben
EP1522095A2 (de) Verfahren zur herstellung eines bauelementes mit tiefliegenden anschlussflächen
DE10302022B4 (de) Verfahren zur Herstellung eines verkleinerten Chippakets
DE10084657B4 (de) Modulkarte und Herstellverfahren für diese
DE102020120139B4 (de) Ein halbleiterbauelementpackage mit seitenwänden, die mit kontaktpads eines halbleiterdies verbunden sind und ein verfahren zu seiner herstellung
DE102012108610B4 (de) Chipmodul und Verfahren zum Herstellen eines Chipmoduls
DE19826971C2 (de) Verfahren zum mechanischen und elektrischen Verbinden von Systembauteilen
DE10209204B4 (de) Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
DE102019127791A1 (de) Package mit separaten Substratabschnitten
EP1298723A2 (de) Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines Systemträgers und Verfahren zu deren Herstellung
DE10132385B4 (de) Elektronisches Bauteil, einen Nutzen und einen Systemträger für ein derartiges Bauteil mit auf ihren Unterseiten verteilten Außenkontakten, sowie Verfahren zur Herstellung derselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee