DE102004046804A1 - Resistiv schaltender Halbleiterspeicher - Google Patents

Resistiv schaltender Halbleiterspeicher Download PDF

Info

Publication number
DE102004046804A1
DE102004046804A1 DE102004046804A DE102004046804A DE102004046804A1 DE 102004046804 A1 DE102004046804 A1 DE 102004046804A1 DE 102004046804 A DE102004046804 A DE 102004046804A DE 102004046804 A DE102004046804 A DE 102004046804A DE 102004046804 A1 DE102004046804 A1 DE 102004046804A1
Authority
DE
Germany
Prior art keywords
layer
gese
electrode
memory cell
matrix material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102004046804A
Other languages
English (en)
Other versions
DE102004046804B4 (de
Inventor
Klaus Dieter Dr. Ufert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004046804A priority Critical patent/DE102004046804B4/de
Priority to TW094127239A priority patent/TWI292191B/zh
Priority to CN200580000916.6A priority patent/CN1879233A/zh
Priority to PCT/EP2005/054410 priority patent/WO2006034946A1/de
Priority to US11/631,055 priority patent/US20090045387A1/en
Priority to EP05782602A priority patent/EP1794821A1/de
Priority to KR1020067005504A priority patent/KR20060082868A/ko
Priority to JP2006537324A priority patent/JP2007509509A/ja
Publication of DE102004046804A1 publication Critical patent/DE102004046804A1/de
Application granted granted Critical
Publication of DE102004046804B4 publication Critical patent/DE102004046804B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H10N70/046—Modification of switching materials after formation, e.g. doping by diffusion, e.g. photo-dissolution
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

Die Aufgabe, einen nichtflüchtigen Halbleiterspeicher mit CBRAM-Speicherzellen bereitzustellen, bei denen zwischen der Ag-dotieren GeSe-Schicht und der AG-Topelektrode eine chemisch inerte Grenschicht vorliegt, welche die Schalteigenschaften der CBRAM-Speicherzelle verbessert, wird durch die vorliegende Erfindung gelöst, indem die aktive Matrixmaterialschicht der Speicherzelle eine GeSe/Ge:H-Doppelschicht mit einer glasartigen GeSe-Schicht und einer amorphen Ge:H-Schicht umfasst, wobei die amorphe Ge:H-Schicht zwischen der GeSe-Schicht und der zweiten Elektrode angeordnet ist. Dadurch wird eine Bildung von AgSe-Konglomeraten in der Ag-Dotier- und/oder Elektrodenschicht unterbunden, so dass Ausscheidungen verhindert werden und eine homogene Abscheidung der Silber-Dotierschicht ermöglicht wird. Durch das GeSe/Ge:H-Doppelschichtsystem wird zum einen die resistive nichtflüchtige Speicherwirkung der CBRAM-Speicherzelle erhalten und zum anderen mittels der dünnen Ge:H-Schicht die chemische Stabilität der darüber liegenden Topelektrode gesichert.

Description

  • Die Erfindung betrifft einen Halbleiterspeicher mit resistiv schaltenden Speicherzellen. Die Erfindung betrifft ferner ein Verfahren zur Herstellung eines Halbleiter-Speicherbauelements mit nichtflüchtigen, resistiv schaltenden Speicherzellen.
  • In einem Halbleiter-Speicherbauelement wird üblicherweise ein Zellenfeld bestehend aus einer Vielzahl von Speicherzellen und einer Matrix von Spalten- und Zeilenzuleitungen bzw. Wort- und Bitleitungen aufgebaut. An den Kreuzungspunkten der aus elektrisch leitendem Material bestehenden Zuleitungen befindet sich die eigentliche Speicherzelle. Die Spalten- und Zeilenzuleitungen bzw. Wort- und Bitleitungen sind jeweils über eine obere Elektrode bzw. Topelektrode und eine untere Elektrode bzw. Bottomelektrode mit der Speicherzelle elektrisch verbunden. Um eine Änderung des Informationsinhalts in einer bestimmten Speicherzelle am adressierten Kreuzungspunkt herbeizuführen oder den Speicherzelleninhalt abzurufen, werden die betreffenden Wort- und Bitleitungen selektiert und entweder mit einem Schreibstrom oder mit eine Lesestrom beaufschlagt. Die Wort- und Bitleitungen werden dazu durch entsprechende Steuereinrichtungen angesteuert.
  • Es sind mehrere Arten von Halbleiterspeichern bekannt, wie z.B. ein RAM (Random Acess Memory), der eine Vielzahl von Speicherzellen umfasst, die jeweils mit einem Kondensator ausgestattet sind, der mit einem sogenannten Auswahltransistor verbunden ist. Durch gezieltes Anlegen einer Spannung über die Spalten- und Zeilenzuleitungen am entsprechenden Auswahltransistor kann eine elektrische Ladung als Informationseinheit (Bit) in dem Kondensator während eines Schreibvorgangs gespeichert und während eines Lesevorgangs über den Auswahltransistor wieder abgefragt werden. Ein RAM-Speicherbauelement ist ein Speicher mit wahlfreiem Zugriff, d.h. es können Daten unter einer bestimmten Adresse abgespeichert und später unter derselben Adresse wieder ausgelesen werden.
  • Eine weitere Art von Halbleiterspeichern sind DRAMs (Dynamic Random Access Memory), die im Allgemeinen nur ein einziges, entsprechend angesteuertes kapazitives Element enthalten, wie z.B. einen Trench-Kondensator, mit dessen Kapazität jeweils ein Bit als Ladung gespeichert werden kann. Diese Ladung bleibt in einer DRAM-Speicherzelle jedoch nur verhältnismäßig kurze Zeit erhalten, weshalb regelmäßig, z.B. ca. alle 64 ms, ein sogenannter "Refresh" durchgeführt werden muss, wobei der Informationsinhalt erneut in die Speicherzelle geschrieben wird.
  • Dagegen umfassen die Speicherzellen sogenannter SRAMs (Static Random Access Memories) in der Regel jeweils eine Anzahl von Transistoren. Im Gegensatz zu den DRAMs muss bei SRAMs kein "Refresh" durchgeführt werden, da die in den Transistoren der Speicherzelle gespeicherten Daten erhalten bleiben, solange dem SRAM eine entsprechende Versorgungsspannung zugeführt wird. Nur bei nichtflüchtigen Speicherbauelementen (NVMs bzw. Non-Volatile Memories), wie z.B. EPROMs, EEPROMs und Flash-Speichern, bleiben die gespeicherten Daten auch dann gespeichert, wenn die Versorgungsspannung abgeschaltet wird.
  • Die derzeit üblichen Halbleiterspeicher-Technologien beruhen in der Mehrzahl auf dem Prinzip der Ladungsspeicherung in durch standardgemäße CMOS-Prozesse (complement metal oxide semiconductor) hergestellte Materialien. Das in dem DRAM-Speicherkonzept bestehende Problem von Leckströmen im Speicherkondensator, die zum Ladungsverlust bzw. Informationsverlust führen, wird bislang durch das ständige Auffrischen der gespeicherten Ladung nur unbefriedigend gelöst. Das Flash-Speicherkonzept unterliegt dem Problem begrenzter Schreib- und Lesezyklen mit Barrierenschichten, wobei für die hohen Spannungen und die langsamen Lese- und Schreibzyklen derzeit noch keine optimale Lösung gefunden wurden.
  • Da in einem RAM-Speicherbauelement allgemein möglichst viele Speicherzellen untergebracht werden sollen, ist es erstrebenswert, diese so einfach wie möglich und auf engstem Raum zu realisieren, d.h. zu skalieren. Die bisher eingesetzten Speicherkonzepte (floating gate memories wie Flash und DRAM) werden voraussichtlich aufgrund ihrer auf der Speicherung von Ladungen basierenden Funktionsweise in absehbarer Zeit an physikalische Skalierungsgrenzen stoßen. Ferner stellen beim Flash-Speicherkonzept die hohen Schaltspannungen und die begrenzte Zahl der Lese- und Schreibzyklen und beim DRAM-Speicherkonzept die begrenzte Dauer der Speicherung des Ladungszustandes zusätzliche Probleme dar.
  • Als Lösungsansatz zu diesen Problemen sind im Stand der Technik seit Kurzem auch sogenannte CBRAM-Speicherzellen (CB = Conductive Bridging RAM) bekannt, in denen durch einen resistiven Schalt-Vorgang digitale Informationen abgespeichert werden können. Die CBRAM-Speicherzelle kann durch bipolares elektrisches Pulsen zwischen unterschiedlichen elektrischen Widerstandswerten geschaltet werden. In der einfachsten Ausführung kann ein solches Element durch Anlegen kurzer Strom- oder Spannungspulse zwischen einem sehr hohen (z.B. im GOhm Bereich) und einem deutlich niedrigeren Widerstandswert (z.B. im kOhm Bereich) geschaltet werden. Die Schaltgeschwindigkeiten können dabei unter einer Mikrosekunde liegen.
  • Bei CBRAM-Speicherzellen befindet sich in einem Volumen zwischen einer oberen Elektrode bzw. Topelektrode und einer unteren Elektrode bzw. Bottomelektrode ein elektrochemisch aktives Material, wie z.B. sogenanntes Chalcogenidmaterial aus Germanium (Ge), Selen (Se), Kupfer (Cu), Schwefel (S) und/oder Silber (Ag) beispielsweise in einer GeSe-, GeS-, AgSe- oder CuS-Verbindung. Der oben genannte Schaltvorgang basiert bei der CBRAM-Speicherzelle im Prinzip darauf, dass durch Anlegen entsprechender Strom- oder Spannungspulse bestimmter Intensität bzw. Höhe und Dauer an den Elektroden in dem zwischen den Elektroden angeordneten, aktiven Material Elemente eines sogenannten Abscheide-Clusters im Volumen immer weiter anwachsen bis die beiden Elektroden schließlich elektrisch leitend überbrückt, d.h. elektrisch leitend miteinander verbunden sind, was dem elektrisch leitenden Zustand der CBRAM-Zelle entspricht.
  • Durch Anlegen von entsprechend inversen Strom- oder Spannungspulsen kann dieser Vorgang wieder rückgängig gemacht werden, wodurch die betreffende CBRAM-Zelle wieder zurück in einen nicht-leitenden Zustand gebracht werden kann. Auf diese Weise kann ein „Umschalten" zwischen einem Zustand mit einer höheren elektrischen Leitfähigkeit der CBRAM-Speicherzelle und einem Zustand mit einer geringeren elektrischen Leitfähigkeit der CBRAM-Speicherzelle erreicht werden.
  • Der Schalt-Vorgang in der CBRAM-Speicherzelle beruht im Wesentlichen auf der Modulation der chemischen Zusammensetzung und der lokalen Nanostruktur des mit einem Metall dotierten Chalcogenidmaterials, das als Festkörperelektrolyt und Diffusionsmatrix dient. Das reine Chalcogenidmaterial zeigt typischerweise ein halbleitendes Verhalten und besitzt bei Raumtemperatur einen sehr hohen elektrischen Widerstand, der um Größenordnungen, d.h. Zehnerpotenzen des Ohmschen Widerstandswerts höher ist als der eines elektrisch leitenden Metalls. Durch die über die Elektroden angelegten Strom- oder Spannungspulse wird die sterische Anordnung und die lokale Konzentration der ionisch und metallisch vorliegenden Bestandteile des in der Diffusionsmatrix mobilen Elements verändert. Dadurch kann das sogenannte Bridging, d.h. ein elektrisches Überbrücken des Volumens zwischen den Elektroden von metallreichen Ausscheidungen, hervorgerufen werden, das den elektrischen Widerstand der CBRAM-Speicherzelle um mehrere Größenordnungen verändert, indem der Ohmschen Widerstandswert um mehrere Zehnerpotenzen gesenkt wird.
  • Die Oberfläche von glasartigen mittels Sputterverfahren abgeschiedenen GeSe-Schichten des Chalcogenidmaterials hat immer auch eine amorphe Struktur und enthält häufig überschüssiges und bezüglich der Valenzbindung mit Germanium schlecht gebundenes Selen. Bei einem aus der Druckschrift US2003/0155606 bekannten Verfahren wird ein Temperprozess bei 250°C in einer Sauerstoffatmosphäre durchgeführt, um das Selen an der Schichtoberfläche der GeSe-Schicht zu oxidieren und abzudampfen. Der Nachteil dieser Methode liegt darin, dass bei dieser Temperung das gesamte Speicherelement erhitzt wird, sodass es zu einer ungewünschten Modifikation der Schichteigenschaften oder zu Grenzflächeninterdiffusionen kommen kann. Außerdem liegen die thermischen Energien, die bei dieser Methode zur Auflösung der Selenanlagerungen eingesetzt werden, im meV-Bereich. In diesem Energiebereich können jedoch nur die sehr schwach, d.h. praktisch ungebundenen Selenatome deaktiviert werden. Schwach gebundene oder clusterähnlich zusammengeballte Selenatome können mit dieser bekannten Methode nicht entfernt werden und führen dadurch zur Bildung von AgSe-Konglomeraten in der Ag-Dotier- und Elektrodenschicht.
  • In einem anderen aus US2003/0045049 bekannten Verfahren wird die Behandlung der Oberfläche mit einem Sauerstoff- oder Wasserstoffplasma oder anderen Chemikalien vorgeschlagen, um eine Passivierungsschicht auf der GeSe-Schicht zu erzeugen. Dieses Verfahren hat jedoch ausschließlich zum Ziel, eine Passivierungsschicht an der Oberfläche der Ag-dotierten GeSe-Schicht zu bilden. Die Oxid-Passivierungsschichten, die bei verschiedenen Sauerstoffbehandlungen gebildet werden, neigen schon bei niedrigeren Temperaturen zur Kristallisation. Die Oxidschicht verhält sich daher nicht chemisch inert zur Ag-Elektrode, d.h. an der Grenzfläche der Ge-Oxidschicht mit der Ag-Elektrode kann es zur Bildung von Silberoxid kommen, was für die Funktion der CBRAM-Speicherzelle von Nachteil ist. Weiterhin bildet die Passivierungsschicht, die ausreichend chemisch geschlossen sein muss, damit sie die Bildung von Konglomeraten verhindern kann, auch eine elektronische Barriere, die den Kontakt zur Topelektrode und damit das Schaltverhalten modifiziert bzw. behindert.
    •
  • Allgemeines Ziel der vorliegenden Erfindung ist es, einen nichtflüchtigen Halbleiterspeicher bereitzustellen, der sich durch eine gute Skalierbarkeit (nanoscale Dimensionen) auszeichnet. Eine Aufgabe der vorliegenden Erfindung besteht darin, ein nichtflüchtiges Halbleiterspeicherelement zu schaffen, das niedrige Schaltspannungen bei niedrigen Schaltzeiten gewährleistet und eine hohe Anzahl von Schaltzyklen bei guter Temperaturstabilität ermöglicht. Eine weitere Aufgabe der vorliegenden Erfindung besteht darin eine CBRAM-Speicherzelle bereitzustellen, bei der zwischen der Ag-dotierten GeSe-Schicht und der Ag-Topelektrode eine chemisch inerte Grenzschicht vorliegt, welche die Schalteigenschaften der CBRAM-Speicherzelle verbessert.
  • Die Aufgaben werden nach der vorliegenden Erfindung durch einen resistiv schaltenden CBRAM-Halbleiterspeicher mit den im Anspruch 1 angegebenen Merkmalen gelöst. Die Aufgaben werden ferner durch ein Verfahren zur Herstellung einer nichtflüchtigen, resistiv schaltenden CBRAM-Speicherzelle mit den im Anspruch 10 angegebenen Merkmalen gelöst. Vorteilhafte Ausführungsformen der Erfindung sind jeweils in den Unteransprüchen definiert.
  • Die oben genannten Aufgaben werden nach der vorliegenden Erfindung durch einen Halbleiterspeicher mit resistiv schaltenden, nichtflüchtigen Speicherzellen gelöst, die jeweils an den Kreuzungspunkten einer Speicherzellenmatrix aus elektrischen Zuleitungen angeordnet sind, die jeweils über eine erste Elektrode und eine zweite Elektrode mit der Speicherzelle verbunden sind, wobei die Speicherzelle mehrere Materialschichten mit mindestens einer aktiven Matrixmaterialschicht umfasst, die als Ionenleiter der Speicherzelle unter Ausnutzung der Ionendrift in der Matrixmaterialschicht eine resistiv schaltende Eigenschaft zwischen zwei stabilen Zuständen aufweist, wobei die Speicherzelle eine GeSe/Ge:H-Doppelschicht mit einer glasartigen GeSe-Schicht und einer amorphen Ge:H-Schicht umfasst und die amorphe Ge:H-Schicht zwischen der GeSe-Schicht und der zweiten Elektrode angeordnet ist.
  • Die erfindungsgemäße Lösung beruht folglich auf dem speziellen Aufbau der zwischen den Elektroden der Spalten- und Zeilenzuleitungen bzw. Wort- und Bitleitungen angeordneten Schichtmatrix einer CBRAM-Speicherzelle, wobei der Ionenleiter der CBRAM-Speicherzelle als GeSe/Ge:H-Doppelschichtsystem ausgebildet ist, das eine glasartige GeSe-Schicht und eine darüber angeordnete amorphe Ge:H-Schicht umfasst. Durch das GeSe/Ge:H-Doppelschichtsystem wird zum einen die resistive nichtflüchtige (non-volatile) Speicherwirkung der CBRAM-Speicherzelle erhalten und zum anderen wird mittels der dünnen, Germanium (Ge) und Wassertstoff (H) enthaltenden Ge:H-Schicht die chemische Stabilität der darüber liegenden Topelektrode gesichert, die in einem der letzen Beschichtungsprozesse vorzugsweise aus Silber (Ag) hergestellt wird. Mit dem GeSe/Ge:H-Doppelschichtsystem nach der vorliegenden Erfindung wird eine Bildung von AgSe-Konglomeraten in der Ag-Dotier- und/oder Elektrodenschicht unterbunden, so dass Ausscheidungen verhindert werden und eine homogene Abscheidung der Silber-Dotierschicht ermöglicht wird.
  • Die oben genannten Aufgaben werden ferner gelöst durch ein Verfahren zur Herstellung einer resistiv schaltenden Speicherzelle, die ein aktives Material aufweist, das durch elektrochemische Schaltvorgänge in einen mehr oder weniger elektrisch leitfähigen Zustand versetzbar ist, wobei das Verfahren zumindest die folgenden Schritte umfasst:
    • • Erzeugen einer ersten Elektrode;
    • • Abscheiden einer GeSe/Ge:H-Doppelschicht und damit Erzeugen einer aktiven Matrixmaterialschicht;
    • • Dotieren der aktiven Matrixmaterialschicht mit einem mobilen Dotiermaterial in das aktive Material in einem Dotierungsprozess,
    • • Eindiffundieren des mobilen Dotiermaterials in die aktive Matrixmaterialschicht und
    • • Erzeugen einer zweiten Elektrode.
  • Im Unterschied zu den oben beschriebenen Verfahren nach dem Stand der Technik wird bei dem erfindungsgemäßen Verfahren die GeSe/Ge:H-Doppelschicht vor dem Verfahrensschritt zur Ag-Dotierung abgeschieden und bildet damit die gesamte aktive Speicherschichtmatrix, in die dann nachfolgend der Ag-Ionenleiter vorzugsweise mittels Photodiffusion eingebaut wird. Dadurch besteht die Oberflächenlage der Doppelschicht aus einer amorphen Ge:H-Verbindung, die temperaturstabil ist und sich chemisch inert gegenüber Silber verhält. Das erfindungsgemäße Verfahren zur Herstellung einer CBRAM-Speicherzelle vermeidet die Durchführung eines Temperprozessschritts, bei dem das dotierte Silber unkontrolliert durch die GeSe-Matrix diffundieren und damit die CBRAM-Speicherzelle kurzschließen kann.
  • Aufgrund des Herstellungsverfahrens nach der vorliegenden Erfindung ist eine elektronische Barriere, wie sie sich an der Oxid-Passivierungsschicht und der Ag-Topelektrode ausbilden kann, an der Grenzfläche zwischen der GeSe/Ge:H-Doppelschicht und der Elektrode nicht möglich. Die Ursache hierfür liegt darin, dass die Ag-Photodiffusion nicht durch die dünne, amorphe Ge:H-Schicht beeinflusst wird und die Ge:H-Schicht aufgrund der in dieser Schicht mit hoher Konzentration vorhandenen Ag-Atome bzw. Ionen zur Ag-Topelektrode elektrisch gut leitend ist.
  • Ein weiterer Vorteil der durch das erfindungsgemäße Verfahren erzeugten GeSe/Ge:H-Doppelschicht besteht darin, dass die Doppelschicht in derselben Anlage und ohne Zwischenbelüftung in einem Prozessschritt mittels reaktivem Sputtern von einem GeSe- und Ge-Target in einem Edelgas bzw. Edelgas/Wasserstoffgemisch hergestellt werden kann. Dadurch kann die Abscheidung des GeSe/Ge:H-Doppelschichtsystems auf die GeSe-Schicht in einem gemeinsamen Prozessschritt erfolgen, ohne dass eine Zwischenbefüllung oder das Benutzen einer anderen Anlage notwendig ist. Alternativ ist es möglich, diesen zweiten Teil der GeSe/Ge:H-Doppelschicht mittels Plasmaaktivierung des GeH4-Reaktivgases in einem reaktiven Sputterprozess oder mittels PECVD (Plasma Enhanced Chemical Vapor deposition) abzuscheiden.
  • Bei den oben beschriebenen Methoden nach dem Stand der Technik wird die Passivierungsschicht erst nach der Photodiffusion abgeschieden bzw. anschließend in ein Temperprozess in Sauerstoffatmosphäre durchgeführt. Bei dem erfindungsgemäßen Verfahren ist dagegen auch ein Abscheiden der Ge:H-Schicht auf die bereits Ag-dotierte GeSe-Schicht grundsätzlich möglich, da es sich bei der Ag-dotierten GeSe-Schicht nicht um eine Oxidschicht handelt.
  • Der Vorteil des GeSe/Ge:H-Doppelschichtsystems liegt ferner in der chemisch inerten Natur der Grenzfläche, der elektronisch ungestörten Verbindung zwischen der Topelektrode und dem Ionenleiter in der GeSe/Ge:H-Matrixschicht sowie in der verbesserten Temperaturbeständigkeit und in dem reduzierten Herstellungsaufwand.
  • Die Vorteile des Verfahrens zur Herstellung einer CBRAM-Speicherzelle nach der vorliegenden Erfindung beruhen folglich im Wesentlichen auf der Bildung einer GeSe/Ge:H-Doppelschichtmatrix, in die der Ag-Ionenleiter eindiffundiert wird. Aufgrund der Ähnlichkeit der Struktur der amorphen, glasartigen GeSe-Schicht und der amorphen Ge:H-Schicht wird der anschließende Photodiffusionsprozess, mit dem das Silber in die GeSe/Ge:H-Doppelschichtmatrix eingebaut wird, nicht beeinflusst. Durch die räumliche Trennung der GeSe-Schicht zur Ag-Topelektrode aufgrund der durch die Ge:H-Schicht gebildete chemische Barriere zur Ag-Topelektrode, ist kein Reaktionspartner für das Silber, insbesondere kein Selen vorhanden, so dass die Bildung von Konglomeraten in der Ag-Elektrodenschicht verhindert wird. Die eingangs beschriebenen Schalteigenschaften der GeSe-Schichtmatrix, auf denen der resistive non-volatile Speichereffekt der CBRAM-Speicherzelle beruht, werden durch die dünne, amorphe Ge:H-Schicht nicht modifiziert. Darüber hinaus ist die amorphe Ge:H-Schicht temperaturstabiler als die GeSe-Schicht oder eine zusätzliche oxidische Passivierungsschicht und verbessert damit die Temperaturbeständigkeit des erfindungsgemäßen CBRAM-Speicherelementes bei sich anschließenden Prozessschritten.
  • Die oben erläuterten Vorteile der GeSe/Ge:H-Doppelschicht sind für die stabile Funktion des CBRAM-Speicherelements erheblich. Die Bildung der GeSe/Ge:H-Doppelschicht kann durch Modifikation bekannter Prozesse zur Herstellung eines GeSe:Ag-resistiven, nonvolatilen CBRAM-Speicherelements erzielt werden. In einer Sputterbeschichtungsanlage, wie z.B. in der Anlage ZV 6000 der Fa. Leybold oder ähnlichen Anlagen der Fa. KDF, können ohne Unterbrechung des Vakuums drei verschiedene Sputtertargets benutzt werden. Zur Herstellung des GeSe/Ge:H:Ag Speicherelementes werden beispielsweise in einer Sputteranlage dieser Art ein GeSe-, Ge- und Ag- Target installiert.
  • Bei einem bevorzugten Ausführungsbeispiel weisen die verwendeten Wafer bereits Strukturen für eine W-Bottomelektrode und vias in der Isolatorschicht mit den entsprechenden Dimensionen auf. In dem ersten Teil des Prozessschritts zur Herstellung der Doppelschicht wird die GeSe-Schicht mittels rf-Magnetronsputtern eines GeSe-Verbindungstargets in die vorgefertigten vias des Speicherelementes abgeschieden. Dazu wird üblicherweise Argon als Sputtergas verwendet bei einem Druck von etwa 4 bis 5 × 10–3 mbar und einer HF-Sputterleistung im Bereich von 1 bis 2 kW. Die dabei erzeugte Schichtdicke beträgt etwa 40 nm bis 45 nm. Im zweiten Teil des Prozessschritts wird anstelle des GeSe-Targets das elementare Ge-Target zerstäubt.
  • Zur Schichtabscheidung der Ge:H-Schicht wird ein reaktives Edelgas/Wasserstoffgemisch verwendet, wobei der Wasserstoff auf der Schichtoberfläche mit dem Germanium zu Ge:H reagiert. In diesem zweiten Teilschritt des Sputterprozesses kann der gleiche Druck und die gleiche rf-Leistung angewendet werden wie im ersten zweiten Teilschritt, wobei die im zweiten Teilschritt erzeugte Schichtdicke im Bereich von 5 nm bis 10 nm liegen sollte. Zur Abscheidung von Ge:H kann ein ähnlicher Sputterprozess wie zur Abscheidung von Absorbermaterial für Dünnschicht-Solarzellen eingesetzt werden. Im Ergebnis dieser Prozesse wird eine GeSe/Ge:H-Doppelschichtmatrix gemäß der vorliegenden Erfindung erzeugt.
  • In einem nachfolgenden Prozess wird auf die entstandene GeSe/Ge:H-Doppelschicht Silber (Ag) als Dotiermaterial abgeschieden und anschließend mittels Photodiffusion in die GeSe/Ge:H-Matrix eindiffundiert. Zur Komplettierung des CBRAM-Speicherelements wird die Ag-Topelektrode mittels dc-Magnetronsputtern vom Ag-Elementtarget in einem Edelgas abgeschieden.
    •
  • Im Folgenden wird die Erfindung anhand eines bevorzugten Ausführungsbeispiels und der beigefügten Zeichnung erläutert. 1 zeigt den schematischen Aufbau einer CBRAM-Speicherzelle mit einer GeSe/Ge:H-Doppelschichtmatrix in einer bevorzugten Ausführungsform der Erfindung. In 1 ist insbesondere die Einlagerung der GeSe/Ge:H-Doppelschicht in das via des erfindungsgemäßen CBRAM-Speicherelements schematisch dargestellt. Die verwendeten Wafer weisen vorzugsweise bereits Strukturen für eine W-Bottomelektrode und entsprechende vias in der Isolatorschicht mit den benötigen Dimensionen auf.
  • Die in der Figur gezeigte CBRAM-Speicherzelle umfasst einen Schichtenstapel aus Materialschichten der auf einem Substrat aufgebaut ist. Die Schichten werden in mehreren Verfahrensschritten gemäß der vorliegenden Erfindung in der oben beschriebenen Weise hergestellt. Die unterste Schicht stellt eine erste Elektrode bzw. Bottomelektrode 1 dar, während die oberste Schicht aus einer zweiten Elektrode bzw. Topelektrode 2 besteht. Über die beiden Elektroden 1 und 2 ist der Schichtenstapel der CBRAM-Speicherzelle mit den elektrischen Zuleitungen, den Spalten- und Zeilenzuleitungen bzw. Wort- und Bitleitungen des Halbleiterspeichers verbunden. Die Elektroden 1, 2 werden jeweils in eine Sputterverfahren unter Verwendung eines Ag-Sputtertargets aus Silber hergestellt.
  • Zwischen den Elektroden 1, 2 liegt eine aktive Matrixmaterialschicht 3, die eine GeSe/Ge:H-Doppelschicht enthält. Die Matrixmaterialschicht 3 ist mit Silber-Ionen dotiert und weist eine amorphe, micromorphe oder mikrokristalline Struktur auf. Auf der Matrixmaterialschicht 3 liegt eine Dotierschicht (nicht dargestellt), die der Dotierung der Matrixmaterialschicht 3 mit Silber-Ionen dient, und auf der Dotierschicht liegt die Schicht der zweiten Elektrode 2.
  • Seitlich neben den Materialschichten 1, 2, 3 der CBRAM-Speicherzelle ist ein Kontaktloch 6 vorgesehen, das eine Kontaktierung der Bottomelektrode 1 von oben ermöglicht. Die Materialschichten der Speicherzelle sind lateral von einem Dielektrikum 4, 5 begrenzt, das zwischen dem Kontaktloch 6 und den Materialschichten der Speicherzelle angeordnet ist.
  • Die GeSe/Ge:H-Doppelschicht umfasst eine GeSe-Schicht und eine darüber angeordnete Ge:H-Schicht, so dass die Ge:H-Schicht zwischen der GeSe-Schicht und der zweiten Elektrode bzw. Topelektrode 2 liegt. Während des Herstellungsverfahrens wird zunächst die GeSe/Ge:H-Doppelschichtmatrix erzeugt, in die anschließend der Ag-Ionenleiter durch einen Photodiffusionsprozess eindiffundiert wird. Aufgrund der Ähnlichkeit der Struktur der amorphen, glasartigen GeSe-Schicht und der amorphen Ge:H-Schicht wird der anschließende Photodiffusionsprozess, mit dem das Silber in die GeSe/Ge:H-Doppelschichtmatrix eingebaut wird, nicht beeinflusst.
  • Durch die räumliche Trennung der GeSe-Schicht von der Ag-Topelektrode aufgrund der chemischen Barriere der dünnen, amorphen Ge:H-Schicht, wird die Bildung von Silber- Konglomeraten auf der aktiven Matrixmaterialschicht 3 effektiv verhindert, wodurch die Schalteigenschaften der CBRAM-Speicherzelle verbessert werden. Darüber hinaus ist die Ge:H-Schicht temperaturstabiler als die GeSe-Schicht und verbessert damit die Temperaturbeständigkeit des erfindungsgemäßen CBRAM-Speicherelementes bei sich anschließenden Prozessschritten.
    • 1
    erste Elektrode bzw. Bottomelektrode
    2
    zweite Elektrode bzw. Topelektrode
    3
    GeSe/Ge:H-Doppelschicht bzw. aktives Material
    4
    Dielektrikum
    5
    Dielektrikum
    6
    Kontaktloch zur Bottomelektrode 2

Claims (22)

  1. Halbleiterspeicher mit resistiv schaltenden, nichtflüchtigen Speicherzellen, die jeweils an den Kreuzungspunkten einer Speicherzellenmatrix angeordnet sind, die aus elektrischen Zuleitungen aufgebaut ist, die jeweils über eine erste Elektrode (1) und eine zweite Elektrode (2) mit der Speicherzelle verbunden sind, wobei die Speicherzelle mehrere Materialschichten mit mindestens einer aktiven Matrixmaterialschicht umfasst, die als Ionenleiter der Speicherzelle unter Ausnutzung der Ionendrift in der Matrixmaterialschicht eine resistiv schaltende Eigenschaft zwischen zwei stabilen Zuständen aufweist, dadurch gekennzeichnet, dass die Speicherzelle eine GeSe/Ge:H-Doppelschicht (3) mit einer glasartigen GeSe-Schicht und einer amorphen Ge:H-Schicht umfasst, wobei die amorphe Ge:H-Schicht zwischen der GeSe-Schicht und der zweiten Elektrode (2) angeordnet ist.
  2. Halbleiterspeicher nach Anspruch 1, wobei die Matrixmaterialschicht aus einem chemisch inerten und porösen, amorphen, micromorphen oder microkristallinen Matrixmaterial mit Strukturleerstellen besteht, die aufgrund ihrer Ionenleitfähigkeit ein bistabiles Verhalten aufweist, so dass die Speicherzelle unter dem Einfluss eines über die elektrischen Zuleitungen angelegten elektrischen Feldes zwei stabile Zustände mit unterschiedlicher Beweglichkeit von in der Matrixmaterialschicht befindlichen Ionen und mit unterschiedlichen elektrischen Widerständen annehmen kann.
  3. Halbleiterspeicher nach einem der Ansprüche 1 oder 2, wobei die Silizium-Matrixmaterialschicht mit Alkali-, Erdalkali- und/oder Metall-Ionen, insbesondere mit Silber-Ionen dotiert ist.
  4. Halbleiterspeicher nach einem der vorangehenden Ansprüche, wobei die Materialschichten (1, 2, 3) der Speicherzelle übereinander, nebeneinander oder in einer anderen Ausrichtung vorzugsweise in einen sandwichartigen Schichtenstapel auf einem Halbleiter-Substrat angeordnet sind.
  5. Halbleiterspeicher nach einem der vorangehenden Ansprüche, wobei die Speicherzelle von einer ersten Seite über eine erste Elektrode bzw. Bottomelektrode (1) und von einer anderen, vorzugsweise der ersten Elektrode (1) gegenüberliegenden Seite über eine zweite Elektrode bzw. Topelektrode (2) von den elektrischen Zuleitungen elektrisch kontaktiert wird.
  6. Halbleiterspeicher nach einem der vorangehenden Ansprüche, wobei seitlich neben den Materialschichten (1, 2, 3) der Speicherzelle zumindest ein Kontaktloch (6) zur Kontaktierung der Bottomelektrode (1) vorgesehen ist.
  7. Halbleiterspeicher nach Anspruch 6, wobei die Materialschichten (1, 2, 3) der Speicherzelle lateral von einem Dielektrikum (4, 5) begrenzt werden, das vorzugsweise zwischen dem Kontaktloch (6) und den Materialschichten (1, 2, 3) der Speicherzelle angeordnet ist.
  8. Halbleiterspeicher nach einem der vorangehenden Ansprüche, wobei die resistiv schaltende, nichtflüchtige Speicherzelle zumindest aus den folgenden Materialschichten aufgebaut ist: • eine erste Elektrode (1); • eine mit Alkali-, Erdalkali- oder Metall-Ionen dotierte, amorphe, micromorphe oder mikrokristalline Matrixmaterialschicht; • eine GeSe-Schicht; • eine Ge:H-Schicht; • eine Dotierschicht; und • eine zweite Elektrode (2).
  9. Halbleiterspeicher nach einem der vorangehenden Ansprüche, wobei die Matrixmaterialschicht mit Silber-Ionen dotiert ist und die Dotierschicht eine Silber-Dotierschicht ist.
  10. Verfahren zur Herstellung einer resistiv schaltenden Speicherzelle, die ein aktives Material (3) aufweist, das durch elektrochemische Schaltvorgänge in einen mehr oder weniger elektrisch leitfähigen Zustand versetzbar ist, dadurch gekennzeichnet, dass das Verfahren zumindest die folgenden Schritte umfasst: • Erzeugen einer ersten Elektrode (1); • Abscheiden einer GeSe/Ge:H-Doppelschicht und damit Erzeugen einer aktiven Matrixmaterialschicht (3); • Dotieren der aktiven Matrixmaterialschicht (3) mit einem mobilen Dotiermaterial in das aktive Material (3) in einem Dotierungsprozess, • Eindiffundieren des mobilen Dotiermaterials in die aktive Matrixmaterialschicht (3); und • Erzeugen einer zweiten Elektrode (1).
  11. Verfahren nach Anspruch 10, wobei Silber als mobiles Material bzw. Dotiermaterial verwendet wird, das vorzugsweise mittels Photodiffusion in die aktive Matrixmaterialschicht (3) eindiffundiert wird.
  12. Verfahren nach einem der Ansprüche 10 oder 11, wobei die Abscheidung zur Herstellung der GeSe/Ge:H-Doppelschicht in zwei Teilschritten erfolgt: • Abscheiden der GeSe-Schicht in einem ersten Teilschritt; und • Abscheiden der Ge:H-Schicht in einem zweiten Teilschritt.
  13. Verfahren nach einem der Ansprüche 10 bis 12, wobei die Abscheidung der Ge:H-Schicht mittels Plasmaaktivierung eines GeH4-Reaktivgases in einem reaktiven Sputterprozess oder mittels PECVD-Verfahren (Plasma Enhanced Chemical Vapor deposition) erfolgt.
  14. Verfahren nach einem der Ansprüche 10 bis 13, wobei die GeSe-Schicht mittels eines Sputterprozesses unter Verwendung eines GeSe-Verbindungstargets vorzugsweise in vorgefertigte vias abgeschieden wird.
  15. Verfahren nach einem der Ansprüche 10 bis 14, wobei zur Erzeugung der GeSe-Schicht ein rf-Magnetronsputterprozess vorzugsweise unter Verwendung von Argon als Sputtergas, bei einem Druck von etwa 4 bis 5 × 10–3 mbar und einer HF- Sputterleistung im Bereich von 1 bis 2 kW durchgeführt wird.
  16. Verfahren nach einem der Ansprüche 10 bis 15, wobei die erzeugte Schichtdicke der GeSe-Schicht etwa 40 nm bis 45 nm beträgt.
  17. Verfahren nach einem der Ansprüche 10 bis 16, wobei zur Erzeugung der Ge:H-Schicht ein Sputterprozess unter Verwendung eines elementaren Ge-Targets und eines reaktiven Edelgas/Wasserstoffgemisches durchgeführt wird.
  18. Verfahren nach einem der Ansprüche 10 bis 17, wobei zur Erzeugung der Ge:H-Schicht ein rf-Magnetronsputterprozess vorzugsweise bei einem Druck von etwa 4 bis 5 × 10–3 mbar und einer HF-Sputterleistung im Bereich von 1 bis 2 kW durchgeführt wird.
  19. Verfahren nach einem der Ansprüche 10 bis 18, wobei die erzeugte Schichtdicke der Ge:H-Schicht etwa 5 bis 10 nm beträgt.
  20. Verfahren nach einem der Ansprüche 10 bis 19, wobei die zweite Elektrode (2) aus Silber mittels DC-Magnetronsputtern unter Verwendung eines Ag-Elementtargets und eines Edelgases als Sputtergas erzeugt wird.
  21. System mit einem Speicherbauelement, das mindestens einen Halbleiterspeicher mit Speicherzellen gemäß einem der Ansprüche 1 bis 9 umfasst.
  22. System mit einem Speicherbauelement, das mindestens einen Halbleiterspeicher mit Speicherzellen umfasst, die nach einem der Ansprüche 10 bis 20 hergestellt wurden.
DE102004046804A 2004-09-27 2004-09-27 Resistiv schaltender Halbleiterspeicher Expired - Fee Related DE102004046804B4 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE102004046804A DE102004046804B4 (de) 2004-09-27 2004-09-27 Resistiv schaltender Halbleiterspeicher
TW094127239A TWI292191B (en) 2004-09-27 2005-08-10 Resistiv schaltender halbleiterspeicher
PCT/EP2005/054410 WO2006034946A1 (de) 2004-09-27 2005-09-07 Resistiv schaltender halbleiterspeicher
US11/631,055 US20090045387A1 (en) 2004-09-27 2005-09-07 Resistively switching semiconductor memory
CN200580000916.6A CN1879233A (zh) 2004-09-27 2005-09-07 电阻转换的半导体存储器
EP05782602A EP1794821A1 (de) 2004-09-27 2005-09-07 Resistiv schaltender halbleiterspeicher
KR1020067005504A KR20060082868A (ko) 2004-09-27 2005-09-07 저항 스위칭 반도체 메모리
JP2006537324A JP2007509509A (ja) 2004-09-27 2005-09-07 抵抗スイッチング半導体メモリー

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004046804A DE102004046804B4 (de) 2004-09-27 2004-09-27 Resistiv schaltender Halbleiterspeicher

Publications (2)

Publication Number Publication Date
DE102004046804A1 true DE102004046804A1 (de) 2006-04-06
DE102004046804B4 DE102004046804B4 (de) 2006-10-05

Family

ID=35160128

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004046804A Expired - Fee Related DE102004046804B4 (de) 2004-09-27 2004-09-27 Resistiv schaltender Halbleiterspeicher

Country Status (8)

Country Link
US (1) US20090045387A1 (de)
EP (1) EP1794821A1 (de)
JP (1) JP2007509509A (de)
KR (1) KR20060082868A (de)
CN (1) CN1879233A (de)
DE (1) DE102004046804B4 (de)
TW (1) TWI292191B (de)
WO (1) WO2006034946A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006011461A1 (de) * 2006-03-13 2007-09-27 Infineon Technologies Ag Elektrische Struktur mit einer Festkörperelektrolytschicht, Speicher mit einer Speicherzelle und Verfahren zum Herstellen der elektrischen Struktur

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2880177B1 (fr) 2004-12-23 2007-05-18 Commissariat Energie Atomique Memoire pmc ayant un temps de retention et une vitesse d'ecriture ameliores
FR2895531B1 (fr) 2005-12-23 2008-05-09 Commissariat Energie Atomique Procede ameliore de realisation de cellules memoires de type pmc
KR100833903B1 (ko) * 2006-06-13 2008-06-03 광주과학기술원 비휘발성 기억소자, 그 제조방법 및 그 제조장치
US8038850B2 (en) * 2006-06-23 2011-10-18 Qimonda Ag Sputter deposition method for forming integrated circuit
US8178379B2 (en) * 2007-04-13 2012-05-15 Qimonda Ag Integrated circuit, resistivity changing memory device, memory module, and method of fabricating an integrated circuit
FR2922368A1 (fr) 2007-10-16 2009-04-17 Commissariat Energie Atomique Procede de fabrication d'une memoire cbram ayant une fiabilite amelioree
FR2934711B1 (fr) * 2008-07-29 2011-03-11 Commissariat Energie Atomique Dispositif memoire et memoire cbram a fiablilite amelioree.
TWI401796B (zh) * 2008-12-30 2013-07-11 Ind Tech Res Inst 導通微通道記憶體元件及其製造方法
US20110084248A1 (en) * 2009-10-13 2011-04-14 Nanya Technology Corporation Cross point memory array devices
TWI625874B (zh) * 2015-11-05 2018-06-01 華邦電子股份有限公司 導電橋接式隨機存取記憶體

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020168820A1 (en) * 2000-09-08 2002-11-14 Kozicki Michael N. Microelectronic programmable device and methods of forming and programming the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002021542A1 (en) * 2000-09-08 2002-03-14 Axon Technologies Corporation Microelectronic programmable device and methods of forming and programming the same
US6955940B2 (en) * 2001-08-29 2005-10-18 Micron Technology, Inc. Method of forming chalcogenide comprising devices
US6815818B2 (en) * 2001-11-19 2004-11-09 Micron Technology, Inc. Electrode structure for use in an integrated circuit
US6867064B2 (en) * 2002-02-15 2005-03-15 Micron Technology, Inc. Method to alter chalcogenide glass for improved switching characteristics
US7151273B2 (en) * 2002-02-20 2006-12-19 Micron Technology, Inc. Silver-selenide/chalcogenide glass stack for resistance variable memory

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020168820A1 (en) * 2000-09-08 2002-11-14 Kozicki Michael N. Microelectronic programmable device and methods of forming and programming the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006011461A1 (de) * 2006-03-13 2007-09-27 Infineon Technologies Ag Elektrische Struktur mit einer Festkörperelektrolytschicht, Speicher mit einer Speicherzelle und Verfahren zum Herstellen der elektrischen Struktur
DE102006011461B4 (de) * 2006-03-13 2008-08-28 Infineon Technologies Ag Elektrische Struktur mit einer Festkörperelektrolytschicht, programmierbare Struktur, Speicher mit einer Speicherzelle und Verfahren zum Herstellen der elektrischen Struktur

Also Published As

Publication number Publication date
CN1879233A (zh) 2006-12-13
TWI292191B (en) 2008-01-01
KR20060082868A (ko) 2006-07-19
EP1794821A1 (de) 2007-06-13
JP2007509509A (ja) 2007-04-12
DE102004046804B4 (de) 2006-10-05
WO2006034946A1 (de) 2006-04-06
US20090045387A1 (en) 2009-02-19
TW200618114A (en) 2006-06-01

Similar Documents

Publication Publication Date Title
WO2006034946A1 (de) Resistiv schaltender halbleiterspeicher
DE102007004639B4 (de) Verfahren zum Herstellen einer Festkörperelektrolyt-Speichervorrichtung sowie Festkörperelektrolyt-Speichervorrichtung
DE102005005938B4 (de) Resistives Speicherelement mit verkürzter Löschzeit, Verfahren zur Herstellung und Speicherzellen-Anordnung
DE102005005325B4 (de) Verfahren zur Herstellung einer resistiv schaltenden nicht-flüchtigen Speicherzelle
DE102004046392A1 (de) Halbleiterspeicher
DE60320373T2 (de) Herstellungsverfahren für nichtflüchtige widerstandsveränderbare bauelemente und herstellungsverfahren für silber-selenide beinhaltende strukturen
DE102004020297B4 (de) Verfahren zur Herstellung resistiv schaltender Speicherbauelemente
DE102005012047A1 (de) Festkörperelektrolyt-Speicherelement und Verfahren zur Herstellung eines solchen Speicherlements
WO2005041196A1 (de) Phasenwechselspeicher, phasenwechselspeicheranordnung, phasenwechselspeicherzelle, 2d-phasenwechselspeicherzellen-array, 3d-phasenwechselspeicherzellen-array und elektronikbaustein
DE102006038077A1 (de) Speicherzellen mit einer Anode aufweisend Interkalationsmaterial und Metall-Spezies, die darin aufgelöst sind
DE102004040751B4 (de) Resistiv schaltende nicht-flüchtige Speicherzelle auf der Basis von Alkali-Ionendrift, Verfahren zur Herstellung und Verwendung einer Verbindung zur Herstellung
DE102008012339A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung, Verfahren zum Herstellen einer Speicherzelle, Halbleitervorrichtung, Halbleiter-Prozessierungsvorrichtung, integrierter Schaltkreis mit einer Speicherzelle
DE102004018715B3 (de) Speicherzelle zum Speichern einer Information, Speicherschaltung sowie Verfahren zum Herstellen einer Speicherzelle
DE112018003217B4 (de) Memristives Bauelement auf Grundlage eines reversiblen Transfers interkalierter Ionen zwischen zwei metastabilen Phasen und Verfahren zum Betreiben desselben
DE102004056973A1 (de) Herstellungsverfahren mit selbstjustierter Anordnung von Festkörperelektrolyt-Speicherzellen minimaler Strukturgröße
DE102006048384A1 (de) Schichtstrukturen mit Chalkogenid-Materialien
DE102007001222A1 (de) Festkörperelektrolyt-Speichervorrichtung
US7718537B2 (en) Method for manufacturing a CBRAM semiconductor memory
DE102004061548A1 (de) Integration von 1T1R-CBRAM-Speicherzellen
DE102004037450B4 (de) Verfahren zum Betrieb eines Schalt-Bauelements
DE102006023608B4 (de) Programmierbare resistive Speicherzelle mit einer programmierbaren Widerstandsschicht und Verfahren zur Herstellung
DE102007046956A1 (de) Integrierte Schaltkreise; Verfahren zum Herstellen eines integrierten Schaltkreises und Speichermodul
DE102006011461B4 (de) Elektrische Struktur mit einer Festkörperelektrolytschicht, programmierbare Struktur, Speicher mit einer Speicherzelle und Verfahren zum Herstellen der elektrischen Struktur
DE102007021761B4 (de) Widerstandsschaltelement, Speicherbauelemente, Speichermodul, Verfahren zur Herstellung eines resistiven Schaltelements und Verfahren zur Herstellung eines resistiven Speicherbauelements
DE102007057753A1 (de) Resistives Speicherelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8339 Ceased/non-payment of the annual fee