CN1879233A - 电阻转换的半导体存储器 - Google Patents

电阻转换的半导体存储器 Download PDF

Info

Publication number
CN1879233A
CN1879233A CN200580000916.6A CN200580000916A CN1879233A CN 1879233 A CN1879233 A CN 1879233A CN 200580000916 A CN200580000916 A CN 200580000916A CN 1879233 A CN1879233 A CN 1879233A
Authority
CN
China
Prior art keywords
layer
gese
memory cell
electrode
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200580000916.6A
Other languages
English (en)
Inventor
K·-D·厄费尔特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1879233A publication Critical patent/CN1879233A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/041Modification of switching materials after formation, e.g. doping
    • H10N70/046Modification of switching materials after formation, e.g. doping by diffusion, e.g. photo-dissolution
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825Selenides, e.g. GeSe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

通过本发明来解决提供具有CBRAM存储单元的非易失半导体存储器的任务,在这些CBRAM存储单元中,在掺杂Ag的GeSe层和Ag顶电极之间存在化学惰性的边界层,该边界层改善CBRAM存储单元的转换特性,本发明的解决方式是存储单元的活性基体材料层包括具有像玻璃的GeSe层和非晶Ge:H层的GeSe/Ge:H双层,其中非晶Ge:H层被布置在GeSe层和第二电极之间。因此抑制AgSe团块在Ag掺杂层和/或电极层中的形成,使得阻止析出并且能够实现银掺杂层的均匀的沉积。通过GeSe/Ge:H双层系统,一方面获得CBRAM存储单元的电阻性非易失存储效果,而另一方面借助薄的Ge:H层来保证位于其上的顶电极的化学稳定性。

Description

电阻转换的半导体存储器
本发明涉及一种具有电阻转换的存储单元的半导体存储器。此外,本发明还涉及一种用于制造具有电阻转换的非易失存储单元的半导体存储器件的方法。
在半导体存储器件中,通常构造由多个存储单元、和列引线与行引线或字线与位线的基体组成的单元区(Zellenfeld)。真正的存储单元位于由导电材料组成的引线的交叉点上。列引线和行引线或字线和位线分别通过上电极或顶电极和下电极或底电极与存储单元电连接。为了引起在所寻址的交叉点上的确定存储单元中的信息内容的改变,或为了调用存储单元内容,选择有关的字线和位线,并且要么施加写电流,要么施加读电流。为此通过相应的控制设备来控制字线和位线。
已公开了诸如RAM(随机存取存储器)的多种类型的半导体存储器,该RAM包括多个分别配备有电容器的存储单元,该电容器与所谓的选择晶体管相连接。通过在相应的选择晶体管上经由列引线和行引线有针对性地施加电压,可以在写过程期间在电容器中存储作为信息单元(比特)的电荷,而在读过程期间通过选择晶体管重新进行查询。RAM存储器件是具有随机存取的存储器,即可以将数据存储在确定地址下并且以后在同一地址下重新读出。
另一种类型的半导体存储器是DRAM(动态随机存取存储器),这些DRAM一般仅包含唯一的相应地受控制的电容元件、诸如沟槽电容器,该沟槽电容器可以利用其电容分别存储作为电荷的位。但是该电荷在DRAM存储单元中仅较短时间地保持不变,因此必须定期地、例如大约每隔64ms执行一次所谓的“刷新”,其中信息内容被重新写入到存储单元中。
与此相反,所谓的SRAM(静态随机存取存储器)的存储单元通常分别包括多个晶体管。与DRAM相反,在SRAM中不必执行“刷新”,因为只要给SRAM输送相应的电源电压,存储在存储单元的晶体管中的数据就保持不变。只有在诸如EPROM、EEPROM和闪存的非易失存储器件(NVM或Non-Volatile Memory)中,即使在关断电源电压时,所存储的数据也保持被存储。
目前普遍的半导体存储器技术大多基于将电荷存储在通过按照标准的CMOS过程(互补金属氧化物半导体)所制造的材料中的原理。迄今,通过不断刷新所存储的电荷仅仅不能令人满意地解决在DRAM存储器方案中存在的、存储器电容器中的泄漏电流的问题,这些泄漏电流导致电荷损失或信息损失。闪存方案遭受到由于阻挡层而引起的有限的写和读周期的问题,其中针对高的电压和缓慢的读周期和写周期,目前还未找到最佳的解决方案。
由于在RAM存储器件中一般应安置尽可能多的存储单元,因此值得力求,尽可能简单地并在最狭小的空间上实现、即标定(skalieren)这些存储单元。迄今所采用的存储器方案(像闪存和DRAM那样的浮动栅存储器),由于其基于电荷存储的工作方式,大概在可预见的时间内将遇到物理标定极限。此外,在闪存方案中高的操作电压和有限数量的读周期和写周期以及在DRAM存储器方案中电荷状态存储的有限的持续时间都是附加的问题。
在现有技术中,作为对这些问题的解决措施,近来也公开了所谓的CBRAM存储单元(CB=Conductive Bridging(传导桥接)RAM),在这些CBRAM存储单元中可以通过电阻转换过程来存储数字信息。通过双极电脉冲,可以使CBRAM存储单元在不同电阻值之间转换。在最简单的实施方案中,通过施加短的电流脉冲或电压脉冲,使这种元件在很高的(例如在千兆欧姆范围内)和明显较低的电阻值(例如在千欧姆范围内)之间转换。在此,转换速度可以位于1微秒之下。
在CBRAM存储单元中,电化学活性材料位于上电极或顶电极和下电极或底电极之间的体积内,该电化学活性材料诸如是由锗(Ge)、硒(Se)、铜(Cu)、硫(S)和/或银(Ag)组成的例如GeSe、GeS、AgSe或CuS化合物形式的所谓的硫族化物材料。在CBRAM存储单元中,上述转换过程原则上基于:通过在电极上施加确定强度或高度和持续时间的相应的电流脉冲或电压脉冲,在布置在电极之间的活性材料中,所谓的沉积群(Cluster)的元素在体积方面总是继续生长,直至两个电极最终导电桥接、即相互导电连接,这对应于CBRAM单元的导电状态。
通过施加相应地反转的电流脉冲或电压脉冲,可以重新取消该过程,由此可以使有关的CBRAM单元重新返回到不导电状态中。以此方式可以实现在CBRAM存储单元具有较高导电性的状态和CBRAM存储单元具有较低导电性的状态之间的“转换”。
CBRAM存储单元的转换过程基本上基于化学成分、和掺杂有金属的硫族化物材料的局部纳米结构的调制,该硫族化物材料用作固体电解质和扩散基体。纯硫族化物材料典型地展示出半导特性,并且在室温下具有很高的电阻,该电阻比导电金属的电阻高多个数量级、即欧姆电阻值的十的多次方。由于通过电极所施加的电流脉冲或电压脉冲,改变扩散基体中的移动元素的以离子和金属形式存在的组成部分的立方(sterisch)布置和局部浓度。因此可以引起所谓的桥接,即富含金属的析出物的电极之间的体积的电桥接,该桥接通过将欧姆电阻值降低十的多次方而使CBRAM存储单元的电阻改变多个数量级。
硫族化物材料的、借助溅射法沉积的像玻璃的GeSe层的表面也总是具有非晶结构,并且常常包含过剩的并且在与锗的共价键方面较差地结合的硒。在由文献US2003/0155606公开的方法中,在氧气氛中在250℃的情况下执行退火处理,以便氧化并蒸发在GeSe层的层表面上的硒。该方法的缺点在于,在该退火过程中加热整个存储器元件,使得可能发生层特性的不期望的改变或发生界面间扩散。此外,在该方法中被用于分解硒积聚的热能位于meV范围内。但是在该能量范围内只能去激活很弱地结合的、即实际上未结合的硒原子。利用该公开方法不能除去弱结合的或类似群集地球化的硒原子,并且因此导致在Ag掺杂层和电极层中形成AgSe团块(Konglomeraten)。
在另一种从US2003/0045049中公开的方法中,建议用氧等离子体或氢等离子体或其它化学材料来处理表面,以便在GeSe层上生成钝化层。但是该方法的目标仅仅在于,在掺杂Ag的GeSe层的表面上形成钝化层。在不同的氧气处理情况下形成的氧化物钝化层在较低的温度下已经倾向于结晶。因此氧化物层相对于Ag电极不是化学惰性的,即在Ge氧化物层与Ag电极的界面上可能导致银氧化物的形成,这不利于CBRAM存储单元的功能。此外,钝化层也形成电子势垒,该势垒改变或妨碍与顶电极的接触并因此改变或妨碍转换特性,其中该钝化层必须是足够化学封闭的,以便它能够阻止团块的形成。
本发明的一般的目标是提供一种非易失半导体存储器,该半导体存储器的特征在于良好的可标定性(纳米级尺寸)。本发明的任务在于创造一种非易失半导体存储器件,该半导体存储器件在低的转换时间的情况下确保低的操作电压,并且在良好的温度稳定性的情况下能够实现高数量的转换周期。本发明的另一个任务在于提供一种CBRAM存储单元,在该CBRAM存储单元中在掺杂Ag的GeSe层和Ag顶电极之间存在化学惰性的边界层,该边界层改善CBRAM存储单元的转换特性。
按照本发明,该任务通过具有权利要求1中所说明的特征的、电阻转换的CBRAM半导体存储器来解决。该任务此外还通过一种具有权利要求10中所说明的特征的、用于制造电阻转换的非易失CBRAM存储单元的方法来解决。在从属权利要求中分别定义了本发明的有利的实施形式。
按照本发明,上述任务通过一种具有电阻转换的非易失存储单元的半导体存储器来解决,这些存储单元分别被布置在由电引线构成的存储单元矩阵的交叉点上,这些引线分别通过第一电极和第二电极与存储单元相连接,其中存储单元包括多个具有至少一个活性基体材料层的材料层,该基体材料层作为存储单元的离子导体在利用该基体材料层中的离子漂移的情况下具有在两个稳定状态之间进行电阻转换的特性,其中存储单元包括具有像玻璃的GeSe层和非晶Ge:H层的GeSe/Ge:H双层,并且该非晶Ge:H层被布置在GeSe层和第二电极之间。
因此,本发明的解决方案基于CBRAM存储单元的层基体的特殊构造,该层基体被布置在列引线和行引线或字线和位线的电极之间,其中将CBRAM存储单元的离子导体构造为GeSe/Ge:H双层系统,该GeSe/Ge:H双层系统包括像玻璃的GeSe层和布置在其上的非晶Ge:H层。通过该GeSe/Ge:H双层系统,一方面获得CBRAM存储单元的电阻性非易失(non-volatile)存储效果,而另一方面借助包含锗(Ge)和氢(H)的薄Ge:H层保证位于其上的顶电极的化学稳定性,该顶电极在最后的涂覆过程之一中优选地由银(Ag)来制造。利用按照本发明的GeSe/Ge:H双层系统,抑制AgSe团块在Ag掺杂层和/或电极层中的形成,因此防止析出并能够实现银掺杂层的均匀的沉积。
此外,上述任务还通过一种用于制造具有活性材料的电阻转换的存储单元的方法来解决,通过电化学转换过程可以使该活性材料处于或多或少导电的状态,其中该方法至少包括以下步骤:
·生成第一电极;
·沉积GeSe/Ge:H双层并因此生成活性基体材料层;
·在掺杂处理中,利用移动的掺杂材料将活性基体材料层掺杂为活性材料;
·使移动的掺杂材料渗入到活性基体材料层中;并且
·生成第二电极。
区别于上述的按照现有技术的方法,在本发明方法中,在用于进行Ag掺杂的方法步骤之前沉积GeSe/Ge:H双层,并且因此形成整个活性存储器层基体,于是随后优选地借助光扩散使Ag离子导体嵌入到该存储器层基体中。双层的表面层因此由非晶Ge:H化合物组成,该Ge:H化合物是温度稳定的,并且相对于银表现为化学惰性的。用于制造CBRAM存储单元的本发明方法避免执行退火处理步骤,在该退火处理步骤中所掺杂的银可以不受控制地扩散通过GeSe基体并且因此可以短接CBRAM存储单元。
由于按照本发明的制造方法,在GeSe/Ge:H双层和电极之间的界面上不能如在氧化物钝化层和Ag顶电极上可以构成的那样形成电子势垒。其原因在于,Ag光扩散不受薄的非晶Ge:H层影响,并且Ge:H层由于以高浓度在该层中存在的Ag原子或离子而相对于Ag顶电极是良好导电的。
通过本发明方法所生成的GeSe/Ge:H双层的另一个优点在于,借助于在惰性气体或惰性气体/氢气混合物中对GeSe靶和Ge靶(Target)的反应溅射,可以在同一设备中并且在没有中间通风的情况下在一个处理步骤中制造双层。因此可以实现在共同的处理步骤中将GeSe/Ge:H双层系统沉积到GeSe层上,而不需要中间通风或利用另外的设备。替代地,也可以借助在反应溅射处理中GeH4反应气体的等离子体激活或借助PECVD(等离子体增强化学汽相淀积)来沉积GeSe/Ge:H双层的该第二部分。
在上述的按照现有技术的方法中,在光扩散之后才沉积钝化层,或随后在氧气氛中执行退火处理。与此相反,在本发明方法中原则上也可以将Ge:H层沉积到已经掺杂Ag的GeSe层上,因为掺杂Ag的GeSe层不是氧化物层。
此外,GeSe/Ge:H双层系统的优点还在于:界面的化学惰性的本性,顶电极和GeSe/Ge:H基体层中的离子导体之间的不受电子干扰的连接,以及改善的耐温度变化性和降低的制造花费。
因此,按照本发明的用于制造CBRAM存储单元的方法的优点基本上基于GeSe/Ge:H双层基体的形成,其中使Ag离子导体渗入到该GeSe/Ge:H双层基体中。由于像玻璃的非晶GeSe层和非晶Ge:H层的结构的相似性,而不影响随后的光扩散过程,随着该光扩散过程将银嵌入到GeSe/Ge:H双层基体中。通过GeSe层基于由Ge:H层所形成的相对于Ag顶电极的化学势垒而与Ag顶电极在空间上分开,不存在银的反应伙伴,尤其是不存在硒,因此阻止团块在Ag电极层中的形成。开始时所述的GeSe层基体的转换特性不因薄的非晶Ge:H层而改变,其中CBRAM存储单元的电阻性的非易失的存储效果基于这些转换特性。除此之外,非晶Ge:H层比GeSe层或附加的氧化的钝化层更加温度稳定,并且因此在随后的处理步骤中改善本发明CBRAM存储器件的耐温度变化性。
GeSe/Ge:H双层的上述优点对于CBRAM存储器件的稳定的功能来说是显著的。通过改变用于制造GeSe:Ag电阻性非易失CBRAM存储器件的已知处理,可以实现GeSe/Ge:H双层的形成。在溅射涂覆设备中,诸如在Leybold公司的设备ZV 6000中或在KDF公司的类似的设备中,在不中断真空的情况下可以使用三种不同的溅射靶。为了制造GeSe/Ge:H:Ag存储器件,例如在这种类型的溅射设备中安装GeSe靶、Ge靶和Ag靶。
在一个优选的实施例中,所采用的晶片已经具有W底电极的结构和在具有相应尺寸的绝缘层中的通路。在用于制造双层的处理步骤的第一部分中,借助GeSe化合物靶的rf磁控溅射,将GeSe层沉积到存储器件的预制的通路中。为此通常在压力为大约4至5×10-3mbar并且HF溅射功率在1至2kW范围内的情况下,将氩气用作溅射气体。在此所生成的层厚约为40nm至45nm。在该处理步骤的第二部分中,代替GeSe靶,溅射Ge元素靶。
将反应的惰性气体/氢气混合物用于Ge:H层的层沉积,其中在层表面上的氢气与锗反应生成Ge:H。在溅射处理的该第二子步骤中,可以应用与在第一子步骤中相同的压力和相同的rf功率,其中在第二子步骤中所生成的层厚应该位于5nm至10nm的范围内。可以将与用于沉积薄层太阳能电池的吸收材料的溅射处理类似的溅射处理用于Ge:H的沉积。这些处理的结果是,生成根据本发明的GeSe/Ge:H双层基体。
在随后的处理中,银(Ag)作为掺杂材料被沉积到所形成的GeSe/Ge:H双层上,并且随后借助光扩散渗入到GeSe/Ge:H基体中。为了CBRAM存储器件的互补,借助Ag元素靶的dc磁控溅射,在惰性气体中沉积Ag顶电极。
以下借助优选的实施例和附图来阐述本发明。图1展示了CBRAM存储单元的示意性结构,该CBRAM存储单元具有本发明优选实施形式中的GeSe/Ge:H双层基体。在图1中尤其示意性地示出了将GeSe/Ge:H双层插入到本发明CBRAM存储器件的通路中。所采用的晶片优选地已经具有W底电极的结构和在具有所需尺寸的绝缘层中的相应的通路。
图中所展示的CBRAM存储单元包括被构造在衬底上的由材料层组成的层叠结构(Schichtenstapel)。在根据本发明的多个方法步骤中以上述方式来制造这些层。最下面的层是第一电极或底电极1,而最上面的层由第二电极或顶电极2组成。CBRAM存储单元的层叠结构通过两个电极1和2与半导体存储器的电引线、即列引线和行引线或字线和位线相连接。分别在溅射法中通过采用由银构成的Ag溅射靶来制造电极1、2。
包含GeSe/Ge:H双层的活性基体材料层3位于电极1、2之间。该基体材料层3掺杂有银离子并且具有非晶、微晶或微结晶结构。用于用银离子来掺杂基体材料层3的(未示出的)掺杂层位于基体材料层3上,而第二电极2的层位于该掺杂层上。
在CBRAM存储单元的材料层1、2、3的旁边一侧,设有能够实现从上方触点接通底电极1的接触孔6。存储单元的材料层横向地受布置在存储单元的接触孔6和材料层之间的电介质4、5所限制。
GeSe/Ge:H双层包括GeSe层和布置在其上的Ge:H层,因此Ge:H层位于GeSe层和第二电极或顶电极2之间。在制造方法期间,首先生成GeSe/Ge:H双层基体,然后通过光扩散过程使Ag离子导体渗入到该GeSe/Ge:H双层基体中。由于像玻璃的非晶GeSe层和非晶Ge:H层的结构的相似性,随后光扩散过程不受影响,利用该光扩散过程将银嵌入到GeSe/Ge:H双层基体中。
通过GeSe层基于薄的非晶Ge:H层的化学势垒而与Ag顶电极在空间上分开,有效地阻止银团块在活性基体材料层3上的形成,由此改善CBRAM存储单元的转换特性。除此之外,Ge:H层比GeSe层更加温度稳定,并且因此改善在随后的处理步骤中本发明CBRAM存储单元的耐温度变化性。
附图标记列表
1    第一电极或底电极
2    第二电极或顶电极
3   GeSe/Ge:H双层或活性材料
4    电介质
5    电介质
6    通向底电极2的接触孔

Claims (22)

1.具有电阻转换的非易失存储单元的半导体存储器,所述存储单元分别被布置在由电引线构成的存储单元矩阵的交叉点上,所述电引线分别通过第一电极(1)和第二电极(2)与所述存储单元相连接,其中所述存储单元包括具有至少一个活性基体材料层的多个材料层,该基体材料层作为所述存储单元的离子导体在利用所述基体材料层中的离子漂移的情况下具有在两个稳定状态之间进行电阻转换的特性,
其特征在于,
所述存储单元包括具有像玻璃的GeSe层和非晶Ge:H层的GeSe/Ge:H双层(3),其中所述非晶Ge:H层被布置在所述GeSe层和所述第二电极(2)之间。
2.按权利要求1的半导体存储器,其中,所述基体材料层由具有结构空位的、化学惰性的并且多孔的非晶、微晶或微结晶基体材料组成,该基体材料层由于其离子导电性而具有双稳态特性,因此所述存储单元在通过所述电引线所施加的电场的影响下可以采用两种稳定状态,这两种状态具有位于所述基体材料层中的离子的不同的活动性并具有不同的电阻。
3.按权利要求1或2之一的半导体存储器,其中,硅基体材料层掺杂有碱离子、碱土离子和/或金属离子,尤其是掺杂有银离子。
4.按以上权利要求之一的半导体存储器,其中,所述存储单元的材料层(1,2,3)上下重叠地、毗邻地或在另一方向上优选地以多层式层叠结构布置在半导体衬底上。
5.按以上权利要求之一的半导体存储器,其中,由所述电引线从第一侧通过第一电极或底电极(1)并且从优选地位于所述第一电极(1)对面的另一侧通过第二电极或顶电极(2)来电接触所述存储单元。
6.按以上权利要求之一的半导体存储器,其中,在所述存储单元的材料层(1,2,3)的旁边一侧设有至少一个用于接触所述底电极(1)的接触孔(6)。
7.按权利要求6的半导体存储器,其中,所述存储单元的材料层(1,2,3)横向地受电介质(4,5)所限制,所述电介质(4,5)优选地被布置在所述存储单元的接触孔(6)和所述材料层(1,2,3)之间。
8.按以上权利要求之一的半导体存储器,其中,所述电阻转换的非易失存储单元至少由以下材料层构成:
·第一电极(1);
·掺杂有碱离子、碱土离子或金属离子的非晶、微晶或微结晶基体材料层;
·GeSe层;
·Ge:H层;
·掺杂层;和
·第二电极(2)。
9.按以上权利要求之一的半导体存储器,其中,所述基体材料层掺杂有银离子,并且所述掺杂层是银掺杂层。
10.用于制造电阻转换的存储单元的方法,该存储单元具有活性材料(3),通过电化学转换过程可以使该活性材料(3)处于或多或少导电的状态,
其特征在于,
该方法至少包括以下步骤:
·生成第一电极(1);
·沉积GeSe/Ge:H双层并因此生成活性基体材料层(3);
·在掺杂处理中,利用移动的掺杂材料将所述活性基体材料层(3)掺杂为所述活性材料(3);
·使所述移动的掺杂材料渗入到所述活性基体材料层(3)中;并且
·生成第二电极(1)。
11.按权利要求10的方法,其中,将银用作移动的材料或掺杂材料,优选地借助光扩散使该移动的材料或掺杂材料渗入到所述活性基体材料层(3)中。
12.按权利要求10或11之一的方法,其中,以两个子步骤来实现用于制造所述GeSe/Ge:H双层的沉积:
·在第一子步骤中沉积GeSe层;和
·在第二子步骤中沉积Ge:H层。
13.按权利要求10至12之一的方法,其中,借助在反应溅射处理中GeH4反应气体的等离子体激活或借助PECVD法(等离子体增强化学汽相淀积)来实现所述Ge:H层的沉积。
14.按权利要求10至13之一的方法,其中,借助溅射处理在采用GeSe化合物靶的情况下优选地将所述GeSe层沉积到预制的通路中。
15.按权利要求10至14之一的方法,其中,为了生成所述GeSe层,优选地在采用氩气作为溅射气体的情况下在压力为大约4至5×10-3mbar并且HF溅射功率在1至2kW范围内时执行rf磁控溅射处理。
16.按权利要求10至15之一的方法,其中,所述GeSe层的所生成的层厚约为40nm至45nm。
17.按权利要求10至16之一的方法,其中,为了生成所述Ge:H层,在采用Ge元素靶和反应的惰性气体/氢气混合物的情况下执行溅射处理。
18.按权利要求10至17之一的方法,其中,为了生成所述Ge:H层,优选地在压力为大约4至5×10-3mbar并且HF溅射功率在1至2kW范围内时执行rf磁控溅射处理。
19.按权利要求10至18之一的方法,其中,所述Ge:H层的所生成的层厚约为5至10nm。
20.按权利要求10至19之一的方法,其中,借助DC磁控溅射在采用Ag元素靶并且将惰性气体用作溅射气体的情况下由银生成所述第二电极(2)。
21.具有存储器件的系统,该存储器件包括至少一个根据权利要求1至9之一的具有存储单元的半导体存储器。
22.具有存储器件的系统,该存储器件包括至少一个具有按照权利要求10至20之一制造的存储单元的半导体存储器。
CN200580000916.6A 2004-09-27 2005-09-07 电阻转换的半导体存储器 Pending CN1879233A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004046804A DE102004046804B4 (de) 2004-09-27 2004-09-27 Resistiv schaltender Halbleiterspeicher
DE102004046804.4 2004-09-27

Publications (1)

Publication Number Publication Date
CN1879233A true CN1879233A (zh) 2006-12-13

Family

ID=35160128

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200580000916.6A Pending CN1879233A (zh) 2004-09-27 2005-09-07 电阻转换的半导体存储器

Country Status (8)

Country Link
US (1) US20090045387A1 (zh)
EP (1) EP1794821A1 (zh)
JP (1) JP2007509509A (zh)
KR (1) KR20060082868A (zh)
CN (1) CN1879233A (zh)
DE (1) DE102004046804B4 (zh)
TW (1) TWI292191B (zh)
WO (1) WO2006034946A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106684242A (zh) * 2015-11-05 2017-05-17 华邦电子股份有限公司 导电桥接式随机存取存储器

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2880177B1 (fr) 2004-12-23 2007-05-18 Commissariat Energie Atomique Memoire pmc ayant un temps de retention et une vitesse d'ecriture ameliores
FR2895531B1 (fr) * 2005-12-23 2008-05-09 Commissariat Energie Atomique Procede ameliore de realisation de cellules memoires de type pmc
US20070210297A1 (en) * 2006-03-13 2007-09-13 Ralf Symanczyk Electrical structure with a solid state electrolyte layer, memory with a memory cell and method for fabricating the electrical structure
KR100833903B1 (ko) * 2006-06-13 2008-06-03 광주과학기술원 비휘발성 기억소자, 그 제조방법 및 그 제조장치
DE102006028977B4 (de) * 2006-06-23 2012-04-12 Qimonda Ag Sputterdepositions-Vorrichtung
US8178379B2 (en) * 2007-04-13 2012-05-15 Qimonda Ag Integrated circuit, resistivity changing memory device, memory module, and method of fabricating an integrated circuit
FR2922368A1 (fr) 2007-10-16 2009-04-17 Commissariat Energie Atomique Procede de fabrication d'une memoire cbram ayant une fiabilite amelioree
FR2934711B1 (fr) * 2008-07-29 2011-03-11 Commissariat Energie Atomique Dispositif memoire et memoire cbram a fiablilite amelioree.
TWI401796B (zh) 2008-12-30 2013-07-11 Ind Tech Res Inst 導通微通道記憶體元件及其製造方法
US20110084248A1 (en) * 2009-10-13 2011-04-14 Nanya Technology Corporation Cross point memory array devices

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6635914B2 (en) * 2000-09-08 2003-10-21 Axon Technologies Corp. Microelectronic programmable device and methods of forming and programming the same
AU2001288971A1 (en) * 2000-09-08 2002-03-22 Axon Technologies Corporation Microelectronic programmable device and methods of forming and programming the same
US6955940B2 (en) * 2001-08-29 2005-10-18 Micron Technology, Inc. Method of forming chalcogenide comprising devices
US6815818B2 (en) * 2001-11-19 2004-11-09 Micron Technology, Inc. Electrode structure for use in an integrated circuit
US6867064B2 (en) * 2002-02-15 2005-03-15 Micron Technology, Inc. Method to alter chalcogenide glass for improved switching characteristics
US7151273B2 (en) * 2002-02-20 2006-12-19 Micron Technology, Inc. Silver-selenide/chalcogenide glass stack for resistance variable memory

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106684242A (zh) * 2015-11-05 2017-05-17 华邦电子股份有限公司 导电桥接式随机存取存储器
CN106684242B (zh) * 2015-11-05 2019-03-01 华邦电子股份有限公司 导电桥接式随机存取存储器

Also Published As

Publication number Publication date
DE102004046804A1 (de) 2006-04-06
EP1794821A1 (de) 2007-06-13
TW200618114A (en) 2006-06-01
KR20060082868A (ko) 2006-07-19
DE102004046804B4 (de) 2006-10-05
JP2007509509A (ja) 2007-04-12
TWI292191B (en) 2008-01-01
WO2006034946A1 (de) 2006-04-06
US20090045387A1 (en) 2009-02-19

Similar Documents

Publication Publication Date Title
CN1879233A (zh) 电阻转换的半导体存储器
US7749805B2 (en) Method for manufacturing an integrated circuit including an electrolyte material layer
KR101522439B1 (ko) 비휘발성 저항 변화 메모리
US9356232B2 (en) Method of making memory element with ion source layer comprised of two or more unit IO source layers
KR101796790B1 (ko) 기억 소자 및 기억 장치
US9263670B2 (en) Memory element and memory device
US8809826B2 (en) Memory element and memory device
US9112149B2 (en) Memory element and method of manufacturing the same, and memory device
CN102683378B (zh) 存储元件和存储装置
US7718537B2 (en) Method for manufacturing a CBRAM semiconductor memory
CN102403457B (zh) 存储元件和存储装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication