DE102004021003B4

DE102004021003B4 - Frequenzsynthesizer und zugehöriges Betriebsverfahren

Info

Publication number: DE102004021003B4
Application number: DE102004021003A
Authority: DE
Inventors: Yun-cheol Yongin Han
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2003-04-22
Filing date: 2004-04-20
Publication date: 2006-06-14
Anticipated expiration: 2024-04-21
Also published as: DE102004021003A1; KR100518568B1; US20040212403A1; KR20040093256A; US6917224B2

Abstract

Frequenzsynthesizer mit
– einer Ringoszillatorschaltung (210), die ein Eingabesignalpaar (VIN+, VIN–) empfängt und ein Oszillatorsignalpaar (C_OUT, /C_OUT) erzeugt, gekennzeichnet durch
– Tastverhältnispuffer (220 bis 250), welche jeweils das Oszillatorsignalpaar empfangen und ein Tastverhältnissignal (X, Y, V, W) mit vorbestimmter Tastverhältnisinformation erzeugen,
– Halbaddierer (260, 270), welche jeweils mehrere der Tastverhältnissignale (X, Y, V, W) empfangen und ein erstes Ausgabesignal (EX_OUT) als Ergebnis einer Exklusiv-ODER-Verknüpfung und ein zweites Ausgabesignal (AND_OUT) als Ergebnis einer UND-Verknüpfung der empfangenen Tastverhältnissignale (X, Y, V, W) ausgeben, und
– einen Schalter (290), der eines von einem der Oszillationssignale (C_OUT, /C_OUT) des Ringsoszillators (210), dem Ausgabesignal (EX_OUT) der Exklusiv-ODER-Verknüpfung und dem Ausgabesignal (AND_OUT) der UND-Verknüpfung gemäß einem Schaltersteuersignal auswählt.

Description

Die Erfindung betrifft einen Frequenzsynthesizer und ein zugehöriges Betriebsverfahren.
Mit den steigenden Anforderungen zur Kommunikation von Informationen wächst der Markt für mobile Kommunikationssysteme schnell. Es werden in der Forschung große Anstrengungen im Bezug auf niedrige Kosten und Energieverbrauch und auf kleine Systemabmessungen unternommen. Daraus resultierte, dass die Prozesstechnologie für komplementäre Metall-Oxid-Halbleiter (CMOS) und Halbleiterbausteine, die Chips mit kleinen Abmessungen umfassen und mit hohen Frequenzen arbeiten, eingeführt wurden.
Ein Phasenregelkreis (PLL) mit hoher Frequenz, niedrigem Rauschen und niedrigem Energieverbrauch kann in verschiedenen Anwendungsbereichen verwendet werden, wie optischen Datenverbindungen und Systemen mit asynchronem Übertragungsmodus (ATM). Der Phasenregelkreis hat normalerweise eine hohe Betriebsfrequenz, ein kurze Ansprechzeit, kleine Taktsignalverzerrungen, einen weiten Eingabefre quenzfangbereich und ein lineares Spannungs-zu-Frequenz-Wandlungsverhalten. Diese Eigenschaften des Phasenregelkreises dienen als Faktoren, um die Leistungsfähigkeit eines spannungsgesteuerten Oszillators (VCO) zu bestimmen. Allgemein sind spannungsgesteuerte Oszillatoren unter Verwendung eines LC-Schwingkreises oder eines Ringoszillators aufgebaut.
1 zeigt einen herkömmlichen, aus dem Stand der Technik bekannten LC-Schwingkreis 100. Im LC-Schwingkreis 100 sind zwei Paare von jeweils einer Induktivität L und einer Kapazität C in Reihe zwischen einer Versorgungsspannung VDD und einer Massespannung VSS eingeschleift. Die Induktivitäten L und Kapazitäten C sind jeweils mit Knoten 102 bzw. 104 verbunden. NMOS-Transistoren MT1 und MT2 sind zwischen dem Knoten 102 bzw. 104 und der Massespannung VSS eingeschleift. Gateanschlüsse der Transistoren MT2 und MT1 sind jeweils über Kreuz mit den Knoten 102 bzw. 104 verbunden. Eine Ausgabespannung VOUT des LC-Schwingkreises 100 oszilliert typischerweise gemäß Entlade- und Ladevorgängen der Kapazitäten C.
Der LC-Schwingkreis 100 hat normalerweise eine hohe Güte Q und kann aufgrund des niedrigen Phasenrauschens und der kleinen Taktsignalverzerrungen ein reines Signal erzeugen. Der LC-Schwingkreis 100 verfügt jedoch typischerweise über einen relativ kleinen Frequenzfangbereich und erfordert eine große Ausführungsfläche für die Induktivitäten.
Ein als Ringoszillator ausgeführter spannungsgesteuerter Oszillator ist aufgrund der erforderlichen kleinen Ausführungsfläche leicht zu integrieren. Ein solcher spannungsgesteuerter Ringoszillator hat typischerweise einen relativ großen Frequenzfangbereich, erzeugt jedoch oftmals ein unerwünschtes Phasenrauschen und kann normalerweise keinen Hochfrequenzbetrieb ausführen.

In der Patentschrift DE 197 53 473 C2 ist ein Frequenzmultiplizierer mit einem Phasendetektor zum Erfassen einer Phasendifferenz zwischen einem Eingangssignal und einem Rückkopplungssignal, einem Schleifenfilter zum Ausgeben eines Steuersignals abhängig von der erfassten Phasendifferenz, einer spannungsgesteuerten Verzögerungseinheit zum Verändern eines Verzögerungsverhältnisses des Eingangssignals und zum Ausgeben eines Signals gemäß dem Steuersignal des Schleifenfilters, einem ersten SR-Flip-Flop zum Empfangen erster Signale der Verzögerungseinheit, deren Perioden um 1/4 und 2/4 der Periode des Eingangssignals verzögert sind, und zum Ausgeben eines ersten Tastverhältnissignals, einem zweiten SR-Flip-Flop zum Empfangen zweiter Signale der Verzögerungseinheit, deren Perioden um 3/4 und 4/4 der Eingangssignalperiode verzögert sind, und zum Ausgeben eines zweiten Tastverhältnissignals und einem ODER-Gatter zum ODER-Verknüpfen des ersten und zweiten Tastverhältnissignals und zum Ausgeben eines Signals mit einem Tastverhältnis von 50% und mit gegenüber dem Eingangssignal doppelter Frequenz beschrieben.

In der Offenlegungsschrift JP 09-246920 A ist eine Phasenregelkreisschaltung mit einem Ringoszillator offenbart, der aus ungeradzahligen Stufen von Verzögerungsschaltkreisen aufgebaut ist und jeweilige Verzögerungssignale als Ausgangssignale seiner jeweiligen Verzögerungsstufen an einen Selektor abgibt. Dieser wählt daraus Signale zur anschließenden logischen Verknüpfung mit einem Oszillationsausgangssignal des Ringoszillators aus.

Die Patentschrift US 6.040.743 offenbart einen spannungsgesteuerten Oszillator zur Taktmultiplikation in einem Phasenregelkreis, um Datenpulse aus einem Dateneingangsstrom wiederzugewinnen, der digitale Daten mit unbekannter Phase beinhaltet. Der spannungsgesteuerte Oszillator weist mehrere VCO-Stufen auf, die jeweils als Differenzverstärker implementiert sind, wobei die Verstärkerlast von zwei kreuzgekoppelten Gate-Bauelementen und zwei als Dioden verschalteten Gate-Bauelementen gebildet ist und ein Differenzeingangssignal an ein sourcegekoppeltes Paar von Gate-Bauelementen und an zwei Gate-Bauelemente vom Pull-down-Typ angelegt wird.

Es ist Aufgabe der Erfindung, einen Frequenzsynthesizer für einen großen Frequenzbereich, einschließlich relativ hoher Frequenzen, zur genauen Auswahl einer Betriebsfrequenz und/oder für eine hohe Integrationsdichte zur Verfügung zu stellen, sowie ein zugehöriges Betriebsverfahren anzugeben.

Die Erfindung löst diese Aufgabe durch einen Frequenzsynthesizer mit den Merkmalen des Patentanspruchs 1 oder 5 und durch ein Betriebsverfahren für einen Frequenzsynthesizer mit den Merkmalen des Patentanspruchs 11.

Vorteilhafte Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.

Mit dem erfindungsgemäßen Frequenzsynthesizer kann in vorteilhafter Weise ein Ausgabesignal aus einem oszillierenden Ausgabesignal, dessen Frequenz mit einem Hochfrequenzringoszillator korrespondiert, einem Ausgabesignal, dessen Frequenz doppelt so hoch wie die Oszillatortrequenz des Ringoszillators ist, und einem Ausgabesignal, dessen Frequenz der Frequenz eines Eingabesignals entspricht, ausgewählt werden.

Vorteilhafte, nachfolgend beschriebene Ausführungsformen der Erfindung sowie das zu deren besserem Verständnis oben erläuterte, herkömmliche Ausführungsbeispiel sind in den Zeichnungen dargestellt. Es zeigen:
1 ein Schaltbild eines herkömmlichen LC-Schwingkreises,
2 ein Blockschaltbild eines Ausführungsbeispiels eines erfindungsgemäßen Frequenzsynthesizers,
3 ein Schaltbild eines Ausführungsbeispiels einer Ringoszillatorschaltung aus 2,
4 eine schematische Darstellung von Signalverläufen der Ringoszillatorschaltung aus 3,
5 eine schematische Darstellung von Ausgabesignalverläufen der Ringoszillatorschaltung aus 3,
6 ein Schaltbild eines Ausführungsbeispiels eines Tastverhältnispuffers aus 2,
7 ein Schaltbild eines Ausführungsbeispiels eines Halbaddierers aus 2,
8 eine schematische Darstellung von Signalverläufen des Halbaddierers aus 7,
9 und 10 schematische Darstellungen von Simulationsergebnissen für den erfindungsgemäßen Frequenzsynthesizer und
11 Diagramme von Bestimmungsergebnissen eines Halbleiterbausteins mit einem integrierten erfindungsgemäßen Frequenzsynthesizer.
Nachfolgend werden Ausführungsbeispiele der Erfindung unter Bezugnahme auf die Zeichnungen beschrieben, wobei gleiche Bezugszeichen in den verschiedenen Zeichnungen gleiche oder gleichartige Elemente bezeichnen.
2 zeigt ein Blockschaltbild eines Ausführungsbeispiels eines erfindungsgemäßen Frequenzsynthesizers 200. Wie aus 2 ersichtlich ist, kann der Frequenzsynthesizer 200 ein oszillierendes Ausgabesignal mit einer Dualbandfrequenz ausgeben und wird daher als spannungsgesteuerter Dualbandoszillator bezeichnet. Der spannungsgesteuerte Dualbandoszillator 200 umfasst beispielsweise eine Ringoszillatorschaltung 210 mit vier Stufen, einen ersten, zweiten, dritten und vierten Tastverhältnispuffer 220, 230, 240 und 250, einen ersten Halbaddierer 220, einen zweiten Halbaddierer 270, einen 2:4-Decoder 280 und einen Schalter 290.
Die vierstufige Ringoszillatorschaltung 210 kann an einem Eingabeanschlusspaar ein erstes Eingabesignal VIN+ und ein zweites Eingabesignal VIN– empfangen und ein Ausgabesignal C_OUT und ein invertiertes Ausgabesignal /C_OUT ausgeben. Das erste Eingabesignal VIN+ und das zweite Eingabesignal VIN– sind ungefähr um 180° phasenverschoben. Die vierstufige Ringoszillatorschaltung 210 kann einen ersten, zweiten, dritten und vierten Gegentaktverstärker 212, 214, 216, 218 umfassen.
3 zeigt stellvertretend für die Gegentaktverstärker 212, 214, 216 und 218 ein Schaltbild eines Ausführungsbeispiels des ersten Gegentaktverstärkers 212. Wie aus 3 ersichtlich ist, umfasst der erste Gegentaktverstärker 212 PMOS-Transistoren M1 und M2, PMOS-Transistoren MP1 und MP2, PMOS-Transistoren MP3 und MP4, NMOS-Transistoren MN1 und MN2, NMOS-Transistoren MN3 und MN4, einen NMOS-Transistor M3 und einen NMOS-Transistor M4. Die PMOS-Transistoren M1 und M2 sind beispielsweise mit einer Versorgungsspannung VDD verbunden und ihre Gateanschlüsse sind mit einem ersten Vorspannungssignal PBIAS verbunden. Gateanschlüsse des PMOS-Transistors MP1 und des NMOS-Transistors MN1 sind mit dem ersten Eingabesignal VIN+ verbunden. Gateanschlüsse des PMOS-Transistors MP4 und des NMOS-Transistors MN4 sind mit dem zweiten Eingabesignal VIN– verbunden. Ein Gateanschluss des NMOS-Transistors M4 ist mit einem Steuersignal VCON verbunden. Ein Gateanschluss des NMOS-Transistors M3 ist mit einem zweiten Vorspannungssignal NBIAS verbunden.
Der NMOS-Transistor M4 ist zwischen miteinander verbundenen Sourceanschlüssen der NMOS-Transistoren MN1, MN4 einerseits und einer Massespannung VSS andererseits eingeschleift. Analog ist der NMOS-Transistor M3 zwischen miteinander verbundenen Sourceanschlüssen der NMOS-Transistoren MN2, MN3 und der Massespannung VSS eingeschleift.
Ein Drainanschluss des Transistors MP2 ist an einem Knoten 302 mit den Drainanschlüssen der Transistoren MN1 und MN2, dem eigenen Gateanschluss und dem Drainanschluss des Transistors MP1 verbunden. Sourceanschlüsse der Transistoren MP2 und MP1 sind mit einem Drainanschluss des Transistors M1 verbunden. Ein Drainanschluss des Transistors MP3 ist an einem Knoten 304 mit den miteinander verbundenen Drainanschlüssen der Transistoren MN3 und MN4, dem eigenen Gateanschluss und dem Drainanschluss des Transistors MP4 verbunden. Gateanschlüsse der Transistoren MN2 und MN3 sind über Kreuz mit dem Knoten 304 bzw. 302 verbunden. Sourceanschlüsse der Transistoren MP3 und MP4 sind mit einem Drainanschluss des Transistors M2 verbunden. Ein erstes Ausgabesignal VOUT+ wird durch ein Signal am Knoten 304 repräsentiert. Ein zweites Ausgabesignal VOUT– wird durch ein Signal am Knoten 302 repräsentiert Das erste Vorspannungssignal PBIAS, das zweite Vorspannungssignal NBIAS und das Steuersignal VCON steuern gemeinsam den Gegentaktverstärker 212. Signalverläufe der Signale PBIAS, NBIAS und VCON für dieses Ausführungsbeispiel sind in 4 dargestellt. Wie aus 4 ersichtlich ist, arbeitet der erste Gegentaktverstärker 212 so, dass das zweite Ausgabesignal VOUT– mit einem hohen logischen Pegel und das erste Ausgabesignal VOUT+ mit einem niedrigen logischen Pegel erzeugt werden, wenn das erste Eingabesignal VIN+ auf einem niedrigen logischen Pegel und das zweite Eingabesignal VIN– auf einem hohen logischen Pegel sind. Ist das erste Ein – gabesignal VIN+ auf einem hohen logischen Pegel und das zweite Eingabesignal VIN– auf einem niedrigen logischen Pegel, dann wird das zweite Ausgabesignal VOUT– mit einem niedrigen logischen Pegel und das erste Ausgabesignal VOUT+ mit einem hohen logischen Pegel erzeugt.
Genauer gesagt kann der Spannungspegel der Steuerspannung VCON einen Stromfluss durch den NMOS-Transistor M4 so steuern, dass der Stromfluss durch den NMOS-Transistor M4 ansteigt, wenn der Spannungspegel der Steuerspannung VCON ansteigt. Wie aus zugehörigen Signalverläufen von 5 ersichtlich ist, werden die Übergangsflanken des zweiten Ausgabesignals VOUT– und des ersten Ausgabesignals VOUT+ steiler, d.h. die Oszillationsgeschwindigkeit steigt an, wenn der Spannungspegel des Steuersignals VCON ansteigt.
Zurückkehrend zur 2 arbeitet die vierstufige Ringoszillatorschaltung 210 basierend auf der Funktionsweise des oben beschriebenen ersten Gegentaktverstärkers 212. In Reaktion auf einen niedrigen logischen Pegel des ersten Eingabesignals VIN+ wird das zweite Ausgabesignal VOUT– des ersten Gegentaktverstärkers 212 mit einem hohen logischen Pegel erzeugt und entsprechend werden das zweite Ausgabesignal VOUT– des zweiten Gegentaktverstärkers 214 mit einem niedrigen logischen Pegel, das zweite Ausgabesignal VOUT– des dritten Gegentaktverstärkers 216 mit einem hohen logischen Pegel und das zweite Ausgabesignal VOUT– des vierten Gegentaktverstärkers 218 mit einem niedrigen logischen Pegel erzeugt. Analog wird das erste Ausgabesignal VOUT+ des vierten Gegentaktverstärkers 218 mit einem hohen logischen Pegel erzeugt, wenn das zweite Eingabesignal VIN– einen niedrigen logischen Pegel annimmt. Das erste Ausgabesignal VOUT+ des vierten Gegentaktverstärkers 218 kann zum ersten Eingabesignal VIN+ des ersten Gegentaktverstärkers 212 zurückgekoppelt und zu diesem addiert werden. Das zweite Ausgabesignal VOUT– des vierten Gegentaktverstärkers 218 kann zum zweiten Eingabesignal VIN– des ersten Gegentaktverstärkers 212 zurückgekoppelt und zu diesem addiert werden.
Durch eine wiederholte Ausführung dieser Abläufe oszillieren die Ausgabesignale C_OUT und /C_OUT der vierstufigen Ringoszillatorschaltung 210. Außerdem kann, wie oben unter Bezugnahme auf 5 ausgeführt wurde, die Oszillationsgeschwindigkeit der Ausgabesignale C_OUT und /C_OUT mit dem Ansteigen des Spannungspegels des Steuersignals VCON erhöht werden, wodurch die Ausgabesignale C_OUT und /C_OUT eine höhere Frequenz erhalten können.
Wie weiter aus 2 ersichtlich ist, werden der erste, zweite, dritte und vierte Tastverhältnispuffer 220, 230, 240 und 250 benutzt, um die Tastverhältnisse von Eingabesignalen für den ersten und zweiten Halbaddierer 260 und 270 auf ungefähr 50% zu setzen. Stellvertretend für die vier Tastverhältnispuffer 220, 230, 240 und 250 ist in 6 eine vorteilhafte schaltungstechnische Realisierung des ersten Tastverhältnispuffers 220 dargestellt.
Wie aus 6 ersichtlich ist, umfasst der erste Tastverhältnispufter 220 beispielsweise einen PMOS-Transistor 601, einen NMOS-Transistor 603, einen PMOS-Transistor 605, einen NMOS-Transistor 613, einen PMOS-Transistor 611, einen NMOS-Transistor 615, einen PMOS-Transistor 607, einen NMOS-Transistor 609 und Inverter 620 und 630. Der PMOS-Transistor 601 ist mit der Versorgungsspannung VDD verbunden und sein Gateanschluss ist mit einem ersten Eingabesignal IN+ verbunden. Der PMOS-Transistor 607 ist mit der Versorgungsspannung VDD verbunden und sein Gateanschluss ist mit einem zweiten Eingabesignal IN– verbunden. Drainanschlüsse und Gateanschlüsse der NMOS-Transistoren 603 und 609 sind mit Drainanschlüssen der PMOS- Transistoren 601 bzw. 607 an Knoten 642 bzw. 644 verbunden. Ein Gateanschluss des PMOS-Transistors 605 ist mit dem Knoten 642 verbunden. Ein Gateanschluss des PMOS-Transistors 611 ist mit dem Knoten 644 verbunden. Die NMOS-Transistoren 613 und 615 sind mit den PMOS-Transistoren 605 und 611 in Form eines Stromspiegels verbunden, so dass ihre Gateanschlüsse mit einem Knoten 646 verbunden sind. Die Inverter 620 und 630 sind in Reihe geschaltet und ein Eingang des Inverters 620 ist an einem Knoten 648 mit Drainanschlüssen des PMOS-Transistors 611 und des NMOS-Transistors 615 verbunden.
Nachfolgend wird die Funktionsweise des ersten Tastverhältnispuffers 220 beschrieben. Die PMOS-Transistoren 601 und 607, die PMOS-Transistoren 605 und 611 und die NMOS-Transistoren 613 und 615 sind so ausgeführt, dass sie im Wesentlichen symmetrisch zueinander sind. Drainströme 1d (601) und 1d (607) der PMOS-Transistoren 601 und 607 werden durch die folgenden Gleichungen 1 und 2 bestimmt:
wobei W/L ein Breite/Länge-Verhältnis, K einen Konstantwert, Vsg eine Gate-Source-Spannung und Vt eine Schwellwertspannung des jeweiligen Transistors bezeichnen. Da die PMOS-Transistoren 601 und 607 im Wesentlichen symmetrisch zueinander sind, wird der Drainstrom 1d(601) für den Transistor 601 im Wesentlichen gleich dem Strom 1d(607) gesetzt, der Strom 1d(601) wird im Wesentlichen gleich dem Strom 1d(603) gesetzt und der Strom 1d(607) wird im Wesentlichen gleich dem Strom 1d(609) gesetzt. Dadurch erhält man die folgenden Gleichungen 3 und 4:
Die Spannungsbereiche zwischen den entsprechenden Source- und Drainanschlüssen der NMOS-Transistoren 603 und 609 bestimmen sich damit aus den folgenden Gleichungen 5 und 6:
Werden Taktsignale, deren Tastverhältnisse im Wesentlichen 50% betragen, als erstes und zweites Eingabesignal IN+ und IN– eingegeben, dann sind die Spannungsbereiche ΔVds(603) und ΔVds(609) identisch. Entsprechend ergibt sich dann die folgende Gleichung 7:
Mit der Annahme, dass |Vt(603)| = |Vt(609)| ist, kann die Gleichung 7 zu folgender Gleichung 8 vereinfacht werden:
Das bedeutet, dass ein Ausgabesignal OUT, dessen Tastverhältnis im Wesentlichen 50% beträgt, durch Steuern des W/L-Verhältnisses der NMOS-Transistoren 603 und 609 erzeugbar ist.
7 zeigt eine vorteilhafte schaltungstechnische Realisierung für den ersten Halbaddierer 260 aus 2. Der Halbaddierer 260 umfasst ein logisches XOR-Gatter 702 und ein logisches UND-Gatter 704. Der erste Halbaddierer 260 empfängt Ausgabesignale X und Y des ersten und zweiten Tastverhältnispuffers 220 und 240 aus 2 als Eingabesignale S1 und S2 und erzeugt Ausgabesignale EX_OUT und AND_OUT.
Die Funktionsweise des ersten Halbaddierers 260 wird unter Bezugnahme der Signalverläufe aus 8 beschrieben. Die empfangenen Eingabesignale S1 und S2 aus 8 werden durch das XOR-Gatter 702 verarbeitet, welches das erste Ausgabesignal EX_OUT ausgibt. Analog werden die empfangenen Eingabesignale S1 und S2 vom UND-Gatter 704 verarbeitet, welches das zweite Ausgabesignal AND OUT ausgibt.
Der zweite Halbaddierer 270 kann gleich wie der erste Halbaddierer 260 ausgeführt sein, mit der Modifikation, dass er die invertierten Signale der Ausgabesignale EX_OUT und AND_OUT ausgibt, die mit /EX_OUT und /AND_OUT bezeichnet sind, wobei er Ausgangssignale V und W des zweiten bzw. vierten Tastverhältnispuffers 230, 250 empfängt.
Wie weiter aus 2 ersichtlich ist, wird vom Schalter 290 aus dem ersten Ausgabesignal EX_OUT des ersten Halbaddierers 260, dem zweiten Ausgabesignal AND_OUT des ersten Halbaddierers 260 und dem Ausgabesignal C_OUT der vierstufigen Ringoszillatorschaltung 210 abhängig von einem Ausgabesignal der 2:4-Decoderschaltung 280 ein Signal ausgewählt und das ausgewählte Signal als Hochfrequenzausgabesignal OUT des spannungsgesteuerten Dualbandoszillators 200 ausgegeben. Die 2:4-Decoderschaltung 280 empfängt ein Frequenzauswahlsignal SEL<1:0>, welches die 2:4-Decoderschaltung 280 dazu veranlasst, eines der Signale EX_OUT, AND_OUT und C_OUT auszuwählen. Analog können eine weitere 2:4-Decoderschaltung und ein weiterer Schalter benutzt werden, um eines der Signale /C_OUT, /EX_OUT und /AND_OUT gesteuert auszuwählen.
Die drei Teilbilder der 9 zeigen Simulationsergebnisse für den spannungsgesteuerten Dualbandoszillator 200. Die Teilbilder zeigen jeweils einen Verlauf des Ausgabesignals C_OUT der vierstufigen Ringoszillatorschaltung 210, des ersten Ausgabesignals EX_OUT und des zweiten Ausgabesignals AND_OUT des ersten Halbaddierers 260, wobei der spannungsgesteuerte Dualbandoszillator 200 aus 2 mit einer Versorgungsspannung VDD von 3,3 V und mit dem Steuersignal VCON mit einem Spannungspegel von 3,0 V versorgt wird. Das Ausgabesignal C_OUT hat eine Frequenz von 1,07 GHz, das erste Ausgabesignal EX_OUT hat eine Frequenz von 2,1 GHz und das zweite Ausgabesignal hat eine Frequenz von 1,05 GHz. Das Ausgabesignal C_OUT und das zweite Ausgabesignal AND_OUT haben ähnliche Frequenzen, wobei die Signalform des zweiten Ausgabesignals AND_OUT klarer als die Signalform des Ausgabesignals C_OUT ist.
10 zeigt diagrammatisch die Ausgabefrequenz des ersten Ausgabesignals EX_OUT in Abhängigkeit vom Spannungspegel des Steuersignals VCON gemäß der Erfindung. Wie aus 10 ersichtlich ist, nimmt die Ausgabefrequenz des ersten Ausgabesignals EX_OUT im Wesentlichen linear zu, wenn der Spannungspegel des Steuersignals VCON im Bereich von 0,8 V bis 2,7 V ansteigt. Die Ausgabefrequenz des ersten Ausgabesignals EX_OUT verändert sich jedoch nicht mehr wesentlich, wenn das Steuersignal VCON einen Spannungspegel von 2,8 V erreicht.
11 zeigt in drei untereinander stehenden Diagrammen Frequenzeigenschaften des Ausgabesignals C_OUT der vierstufigen Ringoszillatorschaltung 210, des ersten Ausgabesignals EX_OUT und des zweiten Ausgabesignals AND_OUT des ersten Halbaddierers 260, die in einem beispielhaften Halbleiterchip ermittelt wurden, in den der erfindungsge mäße spannungsgesteuerte Dualbandoszillator 200 aus 2 integriert ist. Wie aus 11 ersichtlich ist, hat das Ausgabesignal C_OUT, ähnlich wie beim Simulationsergebnis aus 9, eine Frequenz von 1,072 GHz, das erste Ausgabesignal EX_OUT hat eine Frequenz von 2,057 GHz und das zweite Ausgabesignal AND_OUT hat eine Frequenz von 1,051 GHz.

Claims

Frequenzsynthesizer mit – einer Ringoszillatorschaltung (210), die ein Eingabesignalpaar (VIN+, VIN–) empfängt und ein Oszillatorsignalpaar (C_OUT, /C_OUT) erzeugt, gekennzeichnet durch – Tastverhältnispuffer (220 bis 250), welche jeweils das Oszillatorsignalpaar empfangen und ein Tastverhältnissignal (X, Y, V, W) mit vorbestimmter Tastverhältnisinformation erzeugen, – Halbaddierer (260, 270), welche jeweils mehrere der Tastverhältnissignale (X, Y, V, W) empfangen und ein erstes Ausgabesignal (EX_OUT) als Ergebnis einer Exklusiv-ODER-Verknüpfung und ein zweites Ausgabesignal (AND_OUT) als Ergebnis einer UND-Verknüpfung der empfangenen Tastverhältnissignale (X, Y, V, W) ausgeben, und – einen Schalter (290), der eines von einem der Oszillationssignale (C_OUT, /C_OUT) des Ringsoszillators (210), dem Ausgabesignal (EX_OUT) der Exklusiv-ODER-Verknüpfung und dem Ausgabesignal (AND_OUT) der UND-Verknüpfung gemäß einem Schaltersteuersignal auswählt.
Frequenzsynthesizer nach Anspruch 1, dadurch gekennzeichnet, dass die Ringoszillatorschaltung (210) eine gerade Anzahl von Gegentaktverstärkern (212, 214, 216, 218) umfasst und das Eingabesignalpaar an einem Eingabeanschlusspaar empfängt und das Oszillatorsignalpaar zum Eingabeanschlusspaar zurückkoppelt.
Frequenzsynthesizer nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Tastverhältnis der Tastverhältnissignale der Tastverhältnispuffer zwischen 40% und 60%, insbesondere etwa 50%, beträgt.
Frequenzsynthesizer nach einem der Ansprüche 1 bis 3, gekennzeichnet durch einen Decoder (280), der ein Frequenzauswahlsignal decodiert und das Schaltersteuersignal erzeugt.
Frequenzsynthesizer mit – einer Ringoszillatorschaltung (210), die ein Eingabesignalpaar (VIN+, VIN–) empfängt und in Reaktion auf ein Steuersignal ein erstes, zweites und drittes Oszillatorsignalpaar erzeugt, die gegeneinander verzögert sind, gekennzeichnet durch – einen ersten und zweiten Tastverhältnispufter (220, 230, 240 250), von denen der eine das erste Oszillatorsignalpaar und der andere das zweite Oszillatorsignalpaar empfängt und in Reaktion darauf ein erstes bzw. zweites Tastverhältnissignal (X, Y, V, W) erzeugt, – Halbaddierer (260, 270), welche die Tastverhältnissignale (X, Y, V, W) des ersten und zweiten Tastverhältnispuffers empfangen und in Reaktion darauf ein erstes Ausgabesignal (EX_OUT) als Ergebnis einer Exklusiv-ODER-Verknüpfung und ein zweites Ausgabesignal (AND_OUT) als Ergebnis einer UND-Verknüp fung des ersten und zweiten Tastverhältnissignals (X, Y, V, W) ausgeben, und – Schaltmittel (290) zum Auswählen eines von einem Oszillatorsignal des dritten Oszillatorsignalpaars (C_OUT, /C_OUT), dem ersten Ausgabesignal (EX_OUT) und dem zweiten Ausgabesignal (AND_OUT).
Frequenzsynthesizer nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Ringoszillatorschaltung (210) die Frequenzen des Oszillatorsignalpaars oder die Frequenzen des ersten und/oder des zweiten und/oder des dritten Oszillatorsignalpaars proportional zum Spannungspegel eines Steuersignals skaliert.
Frequenzsynthesizer nach Anspruch 5 oder 6, dadurch gekennzeichnet, dass die Ringoszillatorschaltung (210) folgende Komponenten umfasst: – einen ersten Gegentaktverstärker (212), welcher das Eingabesignalpaar (VIN+, VIN–) empfängt und das erste Oszillatorsignalpaar erzeugt, – einen zweiten Gegentaktverstärker (214), welcher das erste Oszillatorsignalpaar empfängt und ein Ausgabesignalpaar abgibt; – einen dritten Gegentaktverstärker (216), welcher das Ausgabesignalpaar des zweiten Gegentaktverstärkers (214) empfängt und das zweite Oszillatorsignalpaar erzeugt, und – einen vierten Gegentaktverstärker (212), welcher das zweite Oszillatorsignalpaar empfängt und das dritte Oszillatorsignalpaar erzeugt und an Eingabeanschlüsse des ersten Gegentaktverstärkers zurückkoppelt.
Frequenzsynthesizer nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Ringoszillatorschaltung (210) oder wenigs tens einer der Gegentaktverstärker (212, 214, 216, 218) folgende Komponenten umfasst: – einen ersten und zweiten PMOS-Transistor (M1, M2), deren Sourceanschlüsse mit einer Versorgungsspannung (VDD) verbunden sind und deren Gateanschlüsse mit einem ersten Vorspannungssignal (PBIAS) verbunden sind, – einen dritten PMOS-Transistor (MP1), dessen Sourceanschluss mit einem Drainanschluss des ersten PMOS-Transistors (M1) verbunden ist und dessen Gateanschluss mit einem ersten Signal (VIN+) des Eingabesignalpaars (VIN+, VIN–) verbunden ist, – einen ersten NMOS-Transistor (MN1), dessen Drainanschluss mit einem ersten Knoten und einem Drainanschluss des dritten PMOS-Transistors (MP1) verbunden ist und dessen Gateanschluss das erste Signal (VIN+) des Eingabesignalpaars (VIN+, VIN–) empfängt, – einen vierten PMOS-Transistor (MP4), dessen Sourceanschluss mit einem Drainanschluss des zweiten PMOS-Transistors (M2) verbunden ist und dessen Gateanschluss mit einem zweiten Signal (VIN–) des Eingabesignalpaars (VIN+, VIN–) verbunden ist, – einen zweiten NMOS-Transistor (MN4), dessen Drainanschluss mit einem zweiten Knoten und einem Drainanschluss des vierten PMOS-Transistors (MP4) verbunden ist und dessen Gateanschluss das zweite Signal (VIN–) des Eingabesignalpaars (VIN+, VIN–) empfängt, – einen dritten NMOS-Transistor (M4), dessen Drainanschluss mit Sourceanschlüssen des ersten und zweiten NMOS-Transistors (MN1, MN4) verbunden ist, dessen Gateanschluss ein Steuersignal (VCON) empfängt und dessen Sourceanschluss mit einer Massespannung verbunden ist, – einen fünften PMOS-Transistor (MP2), dessen Sourceanschluss und Drainanschluss jeweils mit dem Sourceanschluss und dem Drainanschluss des dritten PMOS-Transistors (MP1) verbunden sind und dessen Gateanschluss mit seinem Sourceanschluss verbunden ist, – einen sechsten PMOS-Transistor (MP3), dessen Sourceanschluss und Drainanschluss jeweils mit dem Sourceanschluss und dem Drainanschluss des vierten PMOS-Transistors (MP4) verbunden sind und dessen Gateanschluss mit seinem Sourceanschluss verbunden ist, – einen vierten NMOS-Transistor (MN2), dessen Drainanschluss mit dem Drainanschluss des fünften PMOS-Transistors (MP2) verbunden ist und dessen Gateanschluss mit dem Drainanschluss des sechsten PMOS-Transistors (MP3) verbunden ist, – einen fünften NMOS-Transistor (MN3), dessen Drainanschluss mit dem Drainanschluss des sechsten PMOS-Transistors (MP3) verbunden ist und dessen Gateanschluss mit dem Drainanschluss des fünften PMOS-Transistors (MP2) verbunden ist, und – einen sechsten NMOS-Transistor (M3), dessen Drainanschluss mit Sourceanschlüssen des vierten und fünften NMOS-Transistors (MN2, MN3) verbunden ist, dessen Gateanschluss ein zweites Vorspannungssignal (NBIAS) empfängt, und dessen Sourceanschluss mit der Massespannung verbunden ist, – wobei die Signale am ersten und zweiten Knoten das Oszillatorsignalpaar (VOUT+, VOUT–) repräsentieren.
Frequenzsynthesizer nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass wenigstens einer der Tastverhältnispuffer (220, 230, 240, 250) folgende Komponenten umfasst: – einen ersten PMOS-Transistor (601), dessen Sourceanschluss mit der Versorgungsspannung (VDD) verbunden ist und dessen Gateanschluss ein erstes der Eingabesignale (IN+) empfängt, – einen zweiten PMOS-Transistor (607), dessen Sourceanschluss mit der Versorgungsspannung (VDD) verbunden ist und dessen Gateanschluss ein zweites der Eingabesignale (IN–) empfängt, – einen ersten und zweiten NMOS-Transistor (603, 609), deren Drainanschlüsse und Gateanschlüsse an einem ersten bzw. einem zweiten Knoten (642, 644) mit den Drainanschlüssen des ersten bzw. zweiten PMOS-Transistors (601, 607) verbunden sind, – einen dritten PMOS-Transistor (605), dessen Sourceanschluss mit der Versorgungsspannung (VDD) verbunden ist und dessen Gateanschluss mit dem ersten Knoten verbunden ist, – einen vierten PMOS-Transistor (611), dessen Sourceanschluss mit der Versorgungsspannung (VDD) verbunden ist und dessen Gateanschluss mit dem zweiten Knoten verbunden ist, – einen dritten und vierten NMOS-Transistor (613, 615), deren Drainanschlüsse mit den Drainanschlüssen des dritten bzw. vierten PMOS-Transistors (605, 611) verbunden sind, deren Sourceanschlüsse mit der Massespannung verbunden sind und deren Gateanschlüsse mit dem Drainanschluss des dritten PMOS-Transistors (605) verbunden sind, und – in Reihe geschaltete Inverter (620, 630), wobei ein Eingang des ersten Inverters (620) mit den Drainanschlüssen des vierten PMOS-Transistors (611) und des vierten NMOS-Transistors (615) verbunden ist.
Frequenzsynthesizer nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass die Schaltmittel (290) zusätzlich ein Frequenzauswahlsignal decodieren und die Signalauswahl basierend auf dem Frequenzauswahlsignal vornehmen.
Betriebsverfahren für einen Frequenzsynthesizer mit folgenden Schritten: – Empfangen eines Eingabesignalpaars (VIN+; VIN–), – Erzeugen eines ersten, zweiten und dritten Oszillatorsignalpaars (C_OUT, /C_OUT), die gegeneinander verzögert sind, in Reaktion auf ein Steuersignal und das Eingabesignalpaar, – Erzeugen von ersten und zweiten Tastverhältnissignalen (X, Y, V, W) basierend auf dem ersten und zweiten Oszillatorsignalpaar (C_OUT, /C_OUT), – Erzeugen eines ersten Ausgabesignals (EX_OUT) als Ergebnis einer Exklusiv-ODER-Verknüpfung von einem ersten und zweiten Tastverhältnissignal (X, Y, V, W), – Erzeugen eines zweiten Ausgabesignals (AND_OUT) als Ergebnis einer UND-Verknüpfung von einem ersten und zweiten Tastverhältnissignal (X, Y, V, W), und – Auswahl eines der Signale von einem Signal des dritten Oszillatorsignalpaars (C_OUT, /C_OUT), dem ersten Ausgabesignal (EX_OUT) und dem zweiten Ausgabesignal (AND_OUT).
Betriebsverfahren nach Anspruch 11, dadurch gekennzeichnet, dass der Schritt des Erzeugens von Oszillatorsignalpaaren folgenden Teilschritt umfasst: – Skalieren der Ringoszillatorfrequenzen des ersten, zweiten und dritten Oszillatorsignalpaars (C_OUT, /C_OUT) proportional zum Spannungspegel des Steuersignals.
Betriebsverfahren nach Anspruch 11 oder 12, dadurch gekennzeichnet, dass das Tastverhältnis der ersten und zweiten Ausgabesignale (EX_OUT, AND_OUT) ungefähr 50% beträgt.