DE10150369A1 - Halbleitertestvorrichtung und Verfahren zum Testen von Halbleitervorrichtungen - Google Patents

Abstract

Eine Halbleitertestvorrichtung gemäß der Erfindung enthält einen Analog-Digital-Umsetzer (22) zum Umsetzen eines analogen Ausgangssignals von einer Schaltung im Test (30) in ein digitales Signal; eine Schaltung (21) zum Erzeugen von Steuersignalen für den Testvorrichtungs-ADC zum Erzeugen eines Steuersignals für den Analog-Digital-Umsetzer (22) gemäß einem von außen eingegebenen Aktivierungssignal; einen Meßdatenspeicher (24) zum Speichern eines von dem Analog-Digital-Umsetzer (22) ausgegebenen Signals als Meßdaten für jede Umsetzung; einen Adressenzähler (25) zum Erzeugen eines Adressensignals für den Meßdatenspeicher (24); einen DAC-Zähler (26) zum Erzeugen von Daten zur Eingabe in die Schaltung im Test; und eine Datenschreibsteuerschaltung (23), die als Antwort auf ein von dem Analog-Digital-Umsetzer (22) ausgegebenes Merkersignal, das bedeutet, daß die Umsetzung gerade ausgeführt wird, ein Aktualisierungssignal für den Adressenzähler (25), ein Speicherschreibsignal für den Meßdatenspeicher (24) und ein Aktualisierungssignal für den DAC-Zähler (26) erzeugt.

Description

Die Erfindung betrifft das Gebiet der Halbleitertestvorrich­ tungen zum Testen von integrierten Halbleiterschaltungen und insbesondere eine Halbleitertestvorrichtung zum Testen einer analogen Schaltung (z. B. eines Analog-Digital-Umsetzers oder eines Digital-Analog-Umsetzers) als eine der zu testenden LSIs (im folgenden "DUTs" genannt) mit einer LSI-Testvorrich­ tung (im folgenden "Tester" genannt) sowie ein Verfahren zum Testen von Halbleitervorrichtungen unter Verwendung der Halb­ leitertestvorrichtung.

Jüngst wird in bezug auf eine System-LSI (die in einer Ein­ chip-LSI mit mehreren funktionssystematisierten Schaltungsmo­ dulen oder in einer Chipsatz-LSI ausgeführt ist), eine Kombi­ nation digitaler und analoger Schaltungen (d. h. eine System- LSI, die ein Mischsignal behandelt) mit hoher Leistung und Genauigkeit zügig verfolgt. Um eine solche Tendenz zu bewäl­ tigen, haben die Testerhersteller Tester geliefert, die mit einer integrierten Halbleiterschaltung, die ein Mischsignal verwendet, kompatibel sind. Ein Tester, der mit einer inte­ grierten Halbleiterschaltung, die ein Mischsignal verwendet, kompatibel ist, besitzt hohe Leistungsspezifikationen und wird unvermeidlich teuer. Aus diesem Grund besteht eine vor­ geschlagene Lösung in der Wiederverwertung eines vorhandenen langsamen Testers mit niedriger Genauigkeit (z. B. eines Te­ sters für eine Logik-LSI), um dadurch einen Anstieg des Prei­ ses eines Testers zu vermeiden.

Ein großes Problem bei einer solchen Testvorrichtung liegt bei einem Charakteristiktest für eine Umsetzerschaltung zum Umsetzen eines digitalen Signals in ein analoges Signal (Di­ gital-Analog-Umsetzer, im folgenden "DAC" genannt) sowie in einem Charakteristiktest für eine Umsetzerschaltung zum Um­ setzen eines analogen Signals in ein digitales Signal (im folgenden "ADC" genannt). In einer Testumgebung eines allge­ meinen Testers sind an mehreren Punkten entlang eines Meß­ pfads, der von einer in dem Tester vorgesehenen Meßumgebung zu einer DUT verläuft, Verbindungshaltevorrichtungen zum Ver­ binden eines Testers mit einer DUT wie etwa mit mehreren DUT- Leiterplatten (im folgenden einfach "DUT-Platine" genannt) und Kabel vorgesehen. Außerdem ist der Meßpfad lang und ver­ antwortlich für das Auftreten von Rauschen und einer sinken­ den Meßgenauigkeit. Der Geschwindigkeit eines langsamen Te­ sters wird eine Beschränkung auferlegt, so daß der langsame Tester keinen Test mit echter Betriebsgeschwindigkeit ausfüh­ ren kann, was befürchten läßt, daß die zum Durchführen von Massenproduktionstests einer System-LSI erforderliche Zeit wächst.

Fig. 7 ist ein Blockschaltplan einer BOST-Vorrichtung einer Halbleitertestvorrichtung, die zum Verkürzen einer Testzeit gemäß einem Verfahren zum Testen eines DACs einer DUT erdacht wurde und die eine Technik zum Durchführen eines Tests unter Verwendung eines in der Nähe einer DUT angeordneten externen ADCs verwendet.

In der Zeichnung bezeichnet das Bezugszeichen 1 einen Tester; das Bezugszeichen 2 eine DUT; das Bezugszeichen 3 einen Digi­ tal-Analog-Umsetzerabschnitt der DUT 2; das Bezugszeichen 4 einen Ausgangsabschnitt der DUT 2; das Bezugszeichen 5 eine CPU der DUT 2; das Bezugszeichen 6 einen Analog-Digital-Um­ setzerabschnitt; das Bezugszeichen 7 ein über den Tester 1 eingegebenes digitales Signal; das Bezugszeichen 8 ein durch die Digital-Analog-Umsetzung erzeugtes analoges Signal; das Bezugszeichen 9 ein durch die Analog-Digital-Umsetzung er­ zeugtes digitales Signal; das Bezugszeichen 10 eine CPU des Testers 1; das Bezugszeichen 11 einen RAM; das Bezugszeichen 12 ein Signal zum Steuern der Eingabe/Ausgabe-Operationen des RAMs 11; und das Bezugszeichen 13 ein von dem RAM 11 ausgege­ benes digitales Signal.

Es wird nun die Operation der BOST-Vorrichtung beschrieben.

Das über den Tester 1 eingegebene digitale Signal 7 wird durch den Digital-Analog-Umsetzerabschnitt 3 der DUT 2 in ein analoges Signal umgesetzt. Das auf diese Weise umgesetzte Signal wird ferner in dem Analog-Digital-Umsetzer 6 der Ana­ log-Digital-Umsetzung unterworfen, wobei die auf diese Weise umgesetzten Daten in dem RAM 11 gespeichert werden. Nach Aus­ führung aller dieser Operationen werden die in dem RAM 11 gespeicherten Daten ausgegeben. Die auf diese Weise ausgege­ benen Daten und die in den Digital-Analog-Umsetzerabschnitt 3 der DUT 2 eingegebenen Daten werden durch den Tester 1 ver­ glichen, der somit eine Bewertung des DACs vornimmt.

Fig. 8 ist ein Blockschaltplan einer BOST-Vorrichtung einer Halbleitertestvorrichtung, die zum Verkürzen einer Testzeit gemäß einem Verfahren zum Testen eines ADCs einer DUT erdacht wurde, und die eine Technik zum Durchführen eines Tests unter Verwendung eines in der Nähe einer DUT angeordneten externen DAC verwendet. In Fig. 8 sind Elemente, die völlig gleich zu den in Fig. 7 gezeigten sind, mit den gleichen Bezugszeichen bezeichnet, wobei ihre wiederholten Erläuterungen weggelassen sind.

Wie in Fig. 8 gezeigt ist, bezeichnet das Bezugszeichen 14 einen Digital-Analog-Umsetzer; das Bezugszeichen 15 eine DUT; das Bezugszeichen 16 einen Analog-Digital-Umsetzerabschnitt der DUT 15; das Bezugszeichen 17 einen Ausgangsabschnitt der DUT 15; und das Bezugszeichen 18 eine CPU der DUT 15.

Es wird nun die Operation der BOST-Vorrichtung beschrieben.

Das über den Tester 1 eingegebene digitale Signal 7 wird in dem Digital-Analog-Umsetzer 14 einer Digital-Analog-Umsetzung unterworfen und das auf diese Weise umgesetzte Signal ferner in dem Analog-Digital-Umsetzungsabschnitt 16 der DUT 15 einer Analog-Digital-Umsetzung unterworfen. Ferner werden die auf diese Weise umgesetzten Daten in dem RAM 11 gespeichert. Nachdem alle diese Operationen ausgeführt worden sind, werden die in dem RAM 11 gespeicherten Daten ausgegeben. Die auf diese Weise ausgegebenen Daten und die in den Digital-Analog- Umsetzer 14 eingegebenen Daten werden durch den Tester 1 ver­ glichen, der somit eine Bewertung des ADCs vornimmt.

Die in Fig. 7 gezeigte Halbleitertestvorrichtung leidet an den folgenden Problemen.

Sämtliche Daten, Adressen und Steuersignale, die in dem Meß­ daten-Ablagespeicher; d. h. in dem an einen externen ADC; d. h. an einen Analog-Digital-Umsetzer, angeschlossenen RAM gespeichert sind, müssen von einem Tester (einer CPU und ei­ nem Zeitmustergenerator (TPG)) geliefert werden. Die Mehrzahl der an einem Tester vorgesehenen Anschlußstift-Elektroniken sind zum Test eines einzelnen ADCs belegt und erzeugen somit Beschränkungen an die gleichzeitige Messung mehrerer ADCs. Nachdem sämtliche Tests abgeschlossen worden sind, werden die Testergebnisse bewertet. Somit ist eine Wirkung der Verkür­ zung einer zum Ausführen eines echten Tests benötigten Zeit klein. Ferner müssen die Meßdaten auf eine CPU des Testers heraufgeladen werden, was somit zu der Möglichkeit führt, daß eine Verarbeitungszeit einschließlich einer Kommunikations­ zeit wächst. Ferner sind in bezug auf die Halbleitertestvor­ richtung weder Steuerverfahren noch Steuerprozeduren be­ schrieben, und es sind auch keine Einzelheiten des Verfahrens zum Verkürzen einer Testzeit angegeben.

Die in Fig. 8 gezeigte Halbleitertestvorrichtung leidet an den gleichen Problemen wie die in Fig. 7 gezeigte Testvor­ richtung.

Der Erfindung liegt daher die Aufgabe zugrunde, eine Halblei­ tertestvorrichtung, die gleichzeitig mehrere DUTs messen kann, eine Verkürzung einer echten Testzeit ermöglicht und bei der die Meßdaten nicht auf eine CPU des Testers heraufge­ laden zu werden brauchen, sowie ein Verfahren zum Testen von Halbleitervorrichtungen unter Verwendung der Halbleitertest­ vorrichtung zu schaffen, wobei die Halbleitervorrichtung und das Verfahren somit die obenerwähnten Probleme nicht besit­ zen.

Diese Aufgabe wird erfindungsgemäß gelöst durch eine Halblei­ tertestvorrichtung nach einem der Ansprüche 1, 2 oder 4 bzw. durch ein Verfahren zum Testen einer Halbleitervorrichtung nach Anspruch 9. Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.

Gemäß einem Aspekt der Erfindung enthält eine Halbleitertest­ vorrichtung einen Analog-Digital-Umsetzer zum Umsetzen eines analogen Ausgangssignals von einer Schaltung im Test in ein digitales Signal. Ferner enthält die Vorrichtung eine Testvorrichtungs-ADC-Steuersignal-Erzeugungsschaltung zum Er­ zeugen eines Steuersignals für den Analog-Digital-Umsetzer gemäß einem Aktivierungssignal von außen oder von innen. Fer­ ner enthält die Vorrichtung einen Meßdatenspeicher zum Spei­ chern eines von dem Analog-Digital-Umsetzer ausgegebenen Si­ gnals als Meßdaten für jede Umsetzung. Ferner enthält die Vorrichtung einen Adressenzähler zum Erzeugen eines Adressen­ signals für den Meßdatenspeicher. Ferner enthält die Vorrich­ tung einen DAC-Zähler zum Erzeugen von Daten zur Eingabe in die Schaltung im Test. Ferner enthält die Vorrichtung eine Datenschreibsteuerschaltung, die als Antwort auf ein von dem Analog-Digital-Umsetzer ausgegebenes Merkersignal, das bedeu­ tet, daß die Umsetzung gerade ausgeführt wird, ein Aktuali­ sierungssignal für den Adressenzähler, ein Speicherschreibsi­ gnal für den Meßdatenspeicher und ein Aktualisierungssignal für den DAC-Zähler erzeugt.

Gemäß einem weiteren Aspekt der Erfindung enthält eine Halb­ leitertestvorrichtung einen Digital-Analog-Umsetzer zum Er­ zeugen eines analogen Eingangssignals in eine Schaltung im Test. Ferner enthält die Vorrichtung einen Meßdatenspeicher zum Speichern eines von der Schaltung im Test ausgegebenen Signals, das einer Analog-Digital-Umsetzung unterworfen wor­ den ist, als Meßdaten für jede Umsetzung. Ferner enthält die Vorrichtung einen Adressenzähler zum Erzeugen eines Adressen­ signals für den Meßdatenspeicher. Ferner enthält die Vorrich­ tung einen DAC-Zähler zum Erzeugen von Daten zur Eingabe in den Digital-Analog-Umsetzer. Ferner enthält die Vorrichtung eine Datenschreibsteuerschaltung zum Erzeugen eines Speicher­ schreibsignals für den Meßdatenspeicher, das von der Schal­ tung im Test ausgegeben wird und bedeutet, daß die Umsetzung gerade ausgeführt wird, als Antwort auf ein Merkersignal und eines Aktualisierungssignals für den DAC-Zähler.

Gemäß einem nochmals weiteren Aspekt der Erfindung enthält eine Halbleitertestvorrichtung einen Analog-Digital-Umsetzer zum Umsetzen eines analogen Ausgangssignals von einer Schal­ tung im Test in ein digitales Signal. Ferner enthält die Vor­ richtung einen Digital-Analog-Umsetzer zum Erzeugen eines an die Schaltung im Test zu sendenden analogen Eingangssignals. Ferner enthält die Vorrichtung einen Meßdatenspeicher zum Speichern eines von dem Analog-Digital-Umsetzer ausgegebenen Signals und eines von der Schaltung im Test ausgegebenen Signals, das der Analog-Digital-Umsetzung unterworfen worden ist, als Meßdaten für jede Umsetzung. Ferner enthält die Vor­ richtung einen Adressenzähler zum Erzeugen eines Adressensi­ gnals für den Meßdatenspeicher. Ferner enthält die Vorrich­ tung einen DAC-Zähler zum Erzeugen von Daten zur Eingabe in die Schaltung im Test und in den Digital-Analog-Umsetzer. Ferner enthält die Vorrichtung eine Datenschreibsteuerschal­ tung zum Erzeugen eines Aktualisierungssignals für den Adres­ senzähler, eines Speicherschreibsignals für den Meßdatenspei­ cher und eines Aktualisierungssignals für den DAC-Zähler als Antwort auf ein von dem Analog-Digital-Umsetzer und von der Schaltung im Test ausgegebenes Merkersignal, das bedeutet, daß die Umsetzung gerade ausgeführt wird. Ferner enthält die Vorrichtung einen Digitalsignalprozessor-Analyseabschnitt zum Lesen von Meßdaten aus dem Meßdatenspeicher und zum Berechnen eines charakteristischen Parameters in bezug auf die Schal­ tung im Test und somit zum Bewerten vorgegebener Spezifika­ tionen.

Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsformen der Erfindung anhand der Figuren. Von den Figuren zeigen:

Fig. 1 einen Blockschaltplan einer Halbleitertestvor­ richtung gemäß einer ersten Ausführungsform der Erfindung;

Fig. 2a-2j Zeitablaufpläne der Operation der Halbleitertest­ vorrichtung gemäß der ersten Ausführungsform;

Fig. 3 einen Blockschaltplan einer Halbleitertestvor­ richtung gemäß einer zweiten Ausführungsform der Erfindung;

Fig. 4a-4i Zeitablaufpläne des Betriebs der Halbleiter­ testvorrichtung gemäß der zweiten Ausführungs­ form;

Fig. 5 einen Blockschaltplan einer Halbleitertestvor­ richtung gemäß einer dritten Ausführungsform der Erfindung;

Fig. 6 einen Blockschaltplan einer Halbleitertestvor­ richtung gemäß einer vierten Ausführungsform der Erfindung;

Fig. 7 den bereits erwähnten Blockschaltplan einer BOST-Vorrichtung einer Halbleitertestvorrichtung; und

Fig. 8 den bereits erwähnten Blockschaltplan einer BOST-Vorrichtung einer Halbleitertestvorrichtung.

Mit Bezug auf die beigefügte Zeichnung werden Ausführungsfor­ men der Erfindung beschrieben.

Erste Ausführungsform

Fig. 1 ist ein Blockschaltplan einer Halbleitertestvorrich­ tung gemäß einer ersten Ausführungsform der Erfindung.

Wie in der Zeichnung gezeigt ist, bezeichnet das Bezugszei­ chen 20 eine Halbleitertestvorrichtung; und das Bezugszeichen 21 eine Schaltung zur Erzeugung eines Steuersignals für einen Testvorrichtungs-ADC, die als Steuersignal-Erzeugungseinrich­ tung wirkt. Die Schaltung 21 zum Erzeugen von Steuersignalen für den Testvorrichtungs-ADC erzeugt aus einem von einem DUT- Steuerdigitalsignal-Generator 50, der als Digitalsignal-Er­ zeugungsrichtung dient, ausgegebenen Testvorrichtungs-ADC- Abtastaktivierungssignal ein Abtaststartsignal und ein Ab­ tasttaktsignal, die als Steuersignale für den Testvorrich­ tungs-ADC wirken.

Das Bezugszeichen 22 bezeichnet einen Analog-Digital-Umsetzer (ADC), der ein analoges Ausgangssignal von dem Digital-Ana­ log-Umsetzer (DAC) 31, der in eine als Schaltung im Test die­ nende DUT 30 eingebaut ist, umsetzt und als Analog-Digital- Umsetzungseinrichtung wirkt. Das Bezugszeichen 23 bezeichnet eine Datenschreibsteuerschaltung, die als Datenschreibsteuer­ einrichtung dient. Die Datenschreibsteuerschaltung 23 erzeugt als Antwort auf ein von dem Analog-Digital-Umsetzer 22 ausge­ gebenes BUSY (einen Merker, der bedeutet, daß die Umsetzung gerade ausgeführt wird) ein Aktualisierungssignal für einen Adressenzähler 25, der als Adressensignalerzeugungseinrich­ tung zum Erzeugen einer Adresse des als Ablageeinrichtung dienenden Meßdatenspeichers 24 dient. Die Datenschreibsteuer­ schaltung 23 erzeugt ferner ein Speicherschreibsignal für den Meßdatenspeicher 24 und ein Aktualisierungssignal für einen DAC-Zähler 26, der als Eingangsdatenerzeugungseinrichtung dient.

Der Meßdatenspeicher 24 speichert für jede Umsetzung die Meß­ daten, die als von dem Analog-Digital-Umsetzer 22 ausgegebe­ nes Signal dienen. Der Adressenzähler 25 erzeugt ein Adres­ sensignal für den Meßdatenspeicher 24. Ferner erzeugt der DAC-Zähler 26 einen digitalen Code zur Eingabe in einen in die DUT integrierten DAC.

Das Bezugszeichen 27 bezeichnet eine für einen Halbleiter­ testcontroller 40 vorgesehene Schnittstelle; das Bezugszei­ chen 28 bezeichnet eine für eine später zu beschreibende DUT (integrierte Halbleiterschaltung) 30 vorgesehene Schnitt­ stelle.

Die DUT 30 enthält einen Digital-Analog-Umsetzer 31 und einen Analog-Digital-Umsetzer 32. Der Digital-Analog-Umsetzer 31 setzt ein von dem DAC-Zähler 26 ausgegebenes digitales Signal in ein analoges Signal um und liefert das analoge Signal über die Schnittstelle 28 an den Analog-Digital-Umsetzer 22. In den Analog-Digital-Umsetzer 32 werden ein DUT/ADC-Abtast­ startsignal und ein Abtasttaktsignal eingegeben, die von ei­ nem DUT-Steuer-Digitalsignal-Generator 50 ausgegeben werden. Der Analog-Digital-Umsetzer 32 setzt ein externes analoges Signal in ein digitales Signal um und gibt das Ergebnis als DUT/ADC-Signal aus.

Der Halbleitertest-Controller 40 und der DUT-Steuerdigitalsi­ gnal-Generator 50 können in der Halbleitertestvorrichtung 20 vorgesehen sein.

Mit Bezug auf Fig. 2 wird nun der Betrieb der Halbleitertest­ vorrichtung beschrieben.

Der DAC-Zähler 26 liefert an den in die DUT 30 integrierten Digital-Analog-Umsetzer 31 ein DUT/DAC-Eingangssignal (Fig. 2i); d. h. einen digitalen Code. Ein analoges Ausgangs­ signal von dem Digital-Analog-Umsetzer 31 wird an den Analog- Digital-Umsetzer 22 geliefert. Die resultierenden umgesetzten Daten (d. h. ein Ergebnis der Messung) werden in den Meßda­ tenspeicher 24 geschrieben. Durch die Schaltung 21 zum Erzeu­ gen von Steuersignalen für den Testvorrichtungs-ADC werden als Antwort auf ein Abtastaktivierungssignal (Fig. 2a) von dem DUT-Steuerdigitalsignal-Generator 50 ein Abtaststartsi­ gnal (Fig. 2b) und ein Abtasttaktsignal (Fig. 2c) erzeugt, die zu diesem Zeitpunkt an den Analog-Digital-Umsetzer 22 zu senden sind. Ferner wird durch den Datenschreibsteuerab­ schnitt 23 als Antwort auf ein BUSY-Signal für die Umsetzung des Testvorrichtungs-ADCs (das zeigt, daß die Umsetzung ge­ rade ausgeführt wird) (Fig. 2d) ein in den Meßdatenspeicher 24 zu schreibendes Signal (Fig. 2f) erzeugt.

Nachfolgend wird der Adressenzähler 25 des Meßdatenspeichers 24 inkrementiert. Durch den Datenschreibsteuerabschnitt 23 wird als Antwort auf das BUSY-Signal für die Umsetzung des Testvorrichtungs-ADCs ein zu diesem Zeitpunkt zu verwendendes Adressenaktualisierungssignal (Fig. 2f) erzeugt. Der DAC-Zäh­ ler 26 wird auf den nächsten Code aktualisiert, wodurch sich das DUT/DAC-Ausgangssignal (Fig. 2j) ändert. Durch den Daten­ schreibsteuerabschnitt 23 wird als Antwort auf das BUSY-Si­ gnal für die Umsetzung des Testvorrichtungs-ADCs das DAC-Zäh­ ler-Aktualisierungssignal (Fig. 2h) erzeugt. Nachfolgend wer­ den die obenbeschriebenen Operationen wiederholt, bis das DUT/DAC-Eingangssignal zu einem in dem DAC-Zähler 26 (oder in dem Adressenzähler 25) eingestellten endgültigen Code wird.

Wie oben erwähnt wurde, kann in der vorliegenden Ausführungs­ form unter Verwendung nur eines von einem allgemeinen DUT- Steuerdigitalsignalgenerator ausgegebenen Abtastaktivierungs­ signals ein in eine DUT integrierter DAC gemessen werden. Der digitale Code wird durch die Hardware der Testvorrichtung automatisch geändert. Der DAC kann in der minimalen Zeitdauer ohne Beteiligung einer Wartezeit, die die Software-Verarbei­ tung beeinflussen würde, gemessen werden.

Zweite Ausführungsform

In der ersten Ausführungsform wird die Meßgeschwindigkeit eines in die DUT integrierten DACs erhöht. In der vorliegen­ den Ausführungsform werden ein Abtaststartsignal für den in die DUT integrierten ADC und ein Abtasttaktsignal verwendet, die von einem allgemeinen DUT-Steuerdigitalsignalgenerator ausgegeben werden, wodurch ein BUSY-Signal, das den Start der Umsetzungsoperation und das Ausführen einer Umsetzungsopera­ tion bedeutet, nach außerhalb des DUT ausgegeben wird. Somit wird die Messung eines in eine DUT integrierten ADCs be­ schleunigt.

Fig. 3 ist ein Blockschaltplan, der eine Halbleitertestvor­ richtung gemäß einer zweiten Ausführungsform der Erfindung zeigt. In Fig. 3 sind Elemente, die völlig gleich zu den in Fig. 1 gezeigten sind, mit den gleichen Bezugszeichen be­ zeichnet, wobei ihre ausführliche Erläuterung nicht wieder­ holt wird.

In der Zeichnung bezeichnet das Bezugszeichen 20A eine Halb­ leitertestvorrichtung; und das Bezugszeichen 23A eine Daten­ schreibsteuerschaltung. Die Datenschreibsteuerschaltung 23A dient als Datenschreibsteuereinrichtung. Die Datenschreib­ steuerschaltung 23A erzeugt als Antwort auf ein von dem in die DUT 30 integrierten Analog-Digital-Umsetzer (ADC) 32 aus­ gegebenes BUSY-Signal (d. h. auf einen Merker, der zeigt, daß die Umsetzung gerade ausgeführt wird) ein Aktualisierungssi­ gnal für den Adressenzähler 25 des Meßdatenspeichers 24, ein Speicherschreibsignal für den Meßdatenspeicher 24 und ein Aktualisierungssignal für den DAC-Zähler 26.

Das Bezugszeichen 29 bezeichnet einen Digital-Analog-Umset­ zer, der als Digital-Analog-Umsetzungseinrichtung dient. Der Digital-Analog-Umsetzer 29 setzt ein von dem DAC-Zähler 26 ausgegebenes Testvorrichtungs-DAC-Eingangssignal in ein in den in die DUT 30 integrierten Analog-Digital-Umsetzer (ADC) 32 einzugebendes analoges Signal um. Ein durch den Analog-Di­ gital-Umsetzer (ADC) 32 erzeugtes DUT/ADC-Ausgangssignal wird als Meßdaten an den Meßdatenspeicher 24 geliefert. In anderer Hinsicht ist die Halbleitertestvorrichtung mit Ausnahme des­ sen, daß die Schaltung 21 zum Erzeugen von Steuersignalen für den Testvorrichtungs-ADC und der Analog-Digital-Umsetzer 22 von der Halbleitertestvorrichtung 20A weggelassen sind, völ­ lig gleich zu der in Fig. 1 gezeigten.

Mit Bezug auf Fig. 4 wird der Betrieb der Halbleitertestvor­ richtung beschrieben.

Von dem DAC-Zähler 26 wird an den Digital-Analog-Umsetzer 29 ein Testvorrichtungs-DAC-Eingangssignal (Fig. 4 h); d. h. ein digitaler Code, geliefert. Ein von dem Digital-Analog-Umset­ zer 29 ausgegebenes analoges Signal wird in den in die DUT 30 integrierten Analog-Digital-Umsetzer 32 eingegeben. Die dar­ aus resultierenden umgesetzten Daten (d. h. ein Ergebnis der Messung) werden in den Meßdatenspeicher 24 geschrieben. Durch den DUT-Steuerdigitalsignalgenerator 50 werden ein Abtast­ startsignal (Fig. 4a) und ein Abtasttaktsignal (Fig. 4b) er­ zeugt, die zu diesem Zeitpunkt an den Analog-Digital-Umsetzer 32 gesendet werden. Durch den Datenschreibsteuerabschnitt 23 wird als Antwort auf ein BUSY-Signal für die Umsetzung des DUT/ADCs (Fig. 4c) (d. h. auf einen Merker, der zeigt, daß die Umsetzung gerade ausgeführt wird) ein in den Meßdaten­ speicher 24 zu schreibendes Schreibsignal (Fig. 4e) erzeugt.

Der Adressenzähler 25 des Meßdatenspeichers 24 wird inkremen­ tiert. Durch den Datenschreibsteuerabschnitt 23 wird als Ant­ wort auf ein BUSY-Signal für die Umsetzung des DUT/ADCs ein zu diesem Zeitpunkt verwendetes Adressenaktualisierungssignal (Fig. 4e) erzeugt. Der DAC-Zähler 26 wird auf den nächsten Code aktualisiert, wodurch sich ein Testvorrichtungs/DAC-Aus­ gangssignal (Fig. 4i) ändert. Durch den Datenschreibsteuerab­ schnitt 23 wird als Antwort auf das BUSY-Signal für die Um­ setzung des DUT/ADCs das zu diesem Zeitpunkt verwendete DAC- Zähler-Aktualisierungssignal (Fig. 4g) erzeugt. Diese Opera­ tionen werden wiederholt, bis ein DUT/DAC-Eingangssignal ei­ nen in dem DAC-Zähler 26 (oder in dem Adressenzähler 25) ein­ gestellten Endcode erreicht.

In der vorliegenden Ausführungsform kann ein in eine DUT in­ tegrierter ADC unter Verwendung allein eines von einem allge­ meinen DUT-Steuerdigitalsignalgenerator ausgegebenen DUT-Ak­ tivierungssignals gemessen werden. Ein digitaler Code wird gemäß einem BUSY-Signal für die Umsetzung des in die DUT in­ tegrierten ADCs automatisch durch die Hardware der Halblei­ tertestvorrichtung geändert. Ein in eine DUT integrierter ADC kann ohne Beteiligung einer Wartezeit, die durch die Soft­ wareverarbeitung erzeugt würde, in der minimalen Zeitdauer gemessen werden.

Dritte Ausführungsform

In der dritten Ausführungsform werden die durch die in der ersten und zweiten Ausführungsform beschriebene Halbleiter­ testvorrichtung ausgeführten Analyseoperationen beschleunigt.

Fig. 5 ist ein Blockschaltplan, der eine Halbleitertestvor­ richtung gemäß einer dritten Ausführungsform der Erfindung zeigt. In Fig. 5 sind Elemente, die völlig gleich zu den in Fig. 1 und 3 gezeigten sind, mit den gleichen Bezugszeichen bezeichnet, wobei ihre ausführlichen Erläuterungen nicht wie­ derholt werden.

Wie in der Zeichnung gezeigt ist, bezeichnet das Bezugszei­ chen 20B eine Halbleitertestvorrichtung; das Bezugszeichen 22A einen Analog-Digital-Umsetzer zum Umsetzen eines von dem in die DUT 30 integrierten Digital-Analog-Umsetzer 31 ausge­ gebenen analogen Signals in ein digitales Signal; und das Bezugszeichen 23B eine Datenschreibsteuerschaltung. Die Da­ tenschreibsteuerschaltung 23B erzeugt als Antwort auf ein von dem Analog-Digital-Umsetzer 22A ausgegebenes BUSY-Signal (d. h. auf einen Merker, der bedeutet, daß die Umsetzung ge­ rade ausgeführt wird) und auf ein von dem in die DUT 30 inte­ grierten Analog-Digital-Umsetzer 32 ausgegebenes BUSY-Signal (d. h. auf einen Merker, der bedeutet, daß die Umsetzung ge­ rade ausgeführt wird) ein Aktualisierungssignal für den Adressenzähler 25A, der als Adressensignalerzeugungsrichtung dient und in dem als Speichereinrichtung dienenden Meßdaten­ speicher 24A angeordnet ist; ein Speicherschreibsignal für den Meßdatenspeicher 24A; und ein Aktualisierungssignal für den DAC-Zähler 26A, der als Adressensignalerzeugungseinrich­ tung dient.

Das Bezugszeichen 24a bezeichnet einen Digitalsignalprozes­ sor-Analyseabschnitt (DSP-Analyseabschnitt), der als Bestim­ mungseinrichtung dient, die die Speicherdaten aus dem Meßda­ tenspeicher 24A erfaßt und eine arithmetische Operation aus­ führt. Das Bezugszeichen 24b bezeichnet einen Referenztaktsi­ gnal-Generator zum Erzeugen eines Referenztaktsignals zur Eingabe in den DSP-Analyseabschnitt 24a.

Der Meßdatenspeicher 24A speichert für jede Umsetzung die einem von dem Analog-Digital-Umsetzer 22A ausgegebenen Signal entsprechenden Meßdaten. Ferner speichert der Meßdatenspei­ cher 24A für jede Umsetzung die einem von dem Analog-Digital- Umsetzer 32 ausgegebenen DUT/ADC-Signal entsprechenden Meßda­ ten. Der Adressenzähler 25A erzeugt ein Adressensignal für den Meßdatenspeicher 24A und gibt ein Meß-Ende-Signal an den DSP-Analyseabschnitt 24a aus. Der DAC-Zähler 26A erzeugt ei­ nen Eingangsdigitalcode für den in die DUT integrierten DAC und ein Testvorrichtungs/DAC-Eingangssignal; d. h. einen Ein­ gangsdigitalcode, für den Digital-Analog-Umsetzer 29. Der DAC-Zähler 26A gibt ein Meß-Ende-Signal an den DSP-Analyseab­ schnitt 24a aus. In anderer Hinsicht ist die Halbleitertest­ vorrichtung mit Ausnahme dessen, daß die in Fig. 1 gezeigte Schaltung 21 zum Erzeugen von Steuersignalen für den Testvor­ richtungs-ADC und der in den Fig. 1 und 3 gezeigte DUT-Steu­ erdigitalsignalgenerator 50 aus der in Fig. 1 gezeigten Halb­ leitertestvorrichtung 20 und aus der in Fig. 3 gezeigten Halbleitertestvorrichtung 20A weggelassen sind, völlig gleich zu der in den Fig. 1 und 3 gezeigten.

Nachfolgend wird der Betrieb der Halbleitertestvorrichtung gemäß der vorliegenden Ausführungsform beschrieben. Da die zum Erfassen der Meßdaten in bezug auf einen in eine DUT in­ tegrierten DAC und zum Erfassen der Meßdaten in bezug auf einen in eine DUT integrierten ADC benötigten Operationen die gleichen sind, wie sie in Verbindung mit der ersten und zwei­ ten Ausführungsform beschrieben wurden, werden ihre wieder­ holten Erläuterungen weggelassen.

Als Antwort auf ein nach Abschluß der Messung von dem DAC- Zähler 26A (oder von dem Adressenzähler 25A) ausgegebenes Meß-Ende-Signal wird der DSP-Analyseabschnitt 24a aktiviert. Der Prozessor des Analyseabschnitts liest die Meßdaten aus dem Meßdatenspeicher 24A, in dem das Ergebnis der Messung des in die DUT integrierten DACs und das Ergebnis der Messung des in die DUT integrierten ADCs gespeichert sind. Der Prozessor berechnet die ADC/DAC-Charakteristiken der DUTs wie etwa eine differentielle Linearität und einen integralen nichtlinearen Fehler und bewertet auf diese Weise vorgegebene Spezifikatio­ nen. Von der Halbleitertestvorrichtung 20B wird ein Bewer­ tungsergebnis (bestanden/nicht bestanden) an den Halbleiter­ test-Controller 40 gesendet, woraufhin ein Testergebnis ver­ arbeitet wird.

Wie oben erwähnt wurde, kann ein schneller Prozessor, der genauer für die arithmetische Operation konstruiert und di­ rekt an den Meßdatenspeicher wie etwa an einen DSP eines Ana­ lyseabschnitts gekoppelt ist, in der vorliegenden Ausfüh­ rungsform eine Sofortanalyse der Meßdaten und eine Bewertung der Spezifikationen (bestanden/nicht bestanden) ausführen. Eine Notwendigkeit des Heraufladens von Meßdaten in den Halb­ leitertest-Controller wird beseitigt und eine Kommunikations­ zeit verringert, womit eine Analyseoperation beschleunigt wird. Ferner kann eine Analyse durch das Meß-Ende-Signal so­ fort begonnen werden. Dementsprechend kann eine unerwünschte Wartezeit bis zum Beginn der Analyse beschränkt werden.

Wenn ein in einer DUT vorgesehener DAC und ein dort vorgese­ hener ADC zu testen sind, wird ein DSP-Analyseabschnitt be­ reitgestellt. Selbst wenn nur ein DAC oder ein ADC der DUT zu testen sind, kann der DSP-Analyseabschnitt ebenfalls verwen­ det werden.

Vierte Ausführungsform

Eine vierte Ausführungsform ist eine Kombination der ersten bis dritten Ausführungsform, mit der versucht werden soll, die Meßgeschwindigkeit und die Analysegeschwindigkeit zu er­ höhen.

Fig. 6 ist ein Blockschaltplan, der eine Halbleitertestvor­ richtung gemäß einer vierten Ausführungsform der Erfindung zeigt. In Fig. 6 sind Elemente, die völlig gleich zu den in den Fig. 1, 3 und 5 gezeigten sind, mit den gleichen Bezugs­ zeichen bezeichnet, wobei eine Wiederholung ihrer ausführli­ chen Erläuterungen weggelassen ist.

Wie in der Zeichnung gezeigt ist, bezeichnet das Bezugszei­ chen 20C eine Halbleitertestvorrichtung. Die Halbleitertest­ vorrichtung 20C enthält eine Schaltung 21 zum Erzeugen von Steuersignalen für den Testvorrichtungs-ADC; einen Analog-Di­ gital-Umsetzer 22; eine Datenschreibsteuerschaltung 23B; ei­ nen Meßdatenspeicher 24A; einen Adressenzähler 25 des Meßda­ tenspeichers 24A; einen DAC-Zähler 26A; und die Schnittstel­ lenabschnitte 27 und 28. In anderer Hinsicht ist die Halblei­ tertestvorrichtung völlig gleich zu den in den Fig. 1, 3 und 5 gezeigten. Da die Halbleitertestvorrichtung völlig gleich zu den in den vorausgehenden Ausführungsformen beschriebenen funktioniert, wird ihre wiederholte Erläuterung weggelassen.

Wie oben erwähnt wurde, kann in der vorliegenden Ausführungs­ form ein in eine DUT integrierter DAC unter Verwendung nur eines von einem allgemeinen DUT-Steuerdigitalsignalgenerator ausgegebenen Abtastaktivierungssignals gemessen werden. Ein digitaler Code wird durch die Hardware der Testvorrichtung automatisch geändert. Der in eine DUT integrierte DAC kann ohne Beteiligung einer Wartezeit, die durch eine Softwarever­ arbeitung erzeugt würde, in der minimalen Zeitdauer gemessen werden, wodurch eine Beschleunigung der Messung des in eine DUT integrierten DAC ermöglicht wird.

Ein in eine DUT integrierter ADC kann unter Verwendung nur eines von einem allgemeinen DUT-Steuerdigitalsignalgenerator ausgegebenen DUT-Aktivierungssignals gemessen werden. Ein digitaler Code wird durch die Hardware der Testvorrichtung in Übereinstimmung insbesondere mit einem BUSY-Signal der Umset­ zung des in den DUT integrierten ADCs automatisch geändert. Der in eine DUT integrierte ADC kann in der minimalen Zeit­ dauer ohne Beteiligung einer Wartezeit, die durch eine Soft­ ware-Verarbeitung erzeugt würde, gemessen werden, was eine Beschleunigung der Messung des in eine DUT integrierten ADCs ermöglicht.

Ein schneller Prozessor, der genauer für eine arithmetische Operation konstruiert und direkt an den Meßdatenspeicher wie etwa an einen DSP eines Analyseabschnitts gekoppelt ist, kann eine Sofortanalyse der Meßdaten und eine Bewertung der Spezi­ fikationen (bestanden/nicht bestanden) ausführen. Eine Not­ wendigkeit des Heraufladens von Meßdaten in den Halbleiter­ test-Controller wird beseitigt und eine Kommunikationszeit verringert, wodurch eine Analyseoperation beschleunigt wird. Ferner kann die Analyse durch das Meß-Ende-Signal sofort be­ gonnen werden. Dementsprechend kann eine unerwünschte Warte­ zeit bis zum Beginn der Analyse beschränkt werden.

Die Merkmale und Vorteile der Erfindung können wie folgt zu­ sammengefaßt werden.

Gemäß einem Aspekt kann ein in eine DUT integrierter DAC un­ ter Verwendung lediglich eines von einem allgemeinen DUT- Steuerdigitalsignalgenerator ausgegebenen Abtastaktivierungs­ signals gemessen werden. Somit können durch eine Wiederver­ wendung oder Wiederverwertung einer vorhandenen langsamen LSI-Testvorrichtung mit niedriger Geschwindigkeit die Kosten gesenkt werden. Die Erfindung ermöglicht die Realisierung einer Systemkonfiguration (d. h. die Anwendung der Halblei­ tertestvorrichtung auf verschiedene Typen von LSI-Testern), die nicht von einem LSI-Tester abhängt. Im Ergebnis können eine Erleichterung der Anwendung der Testvorrichtung auf ver­ schiedene Typen von zu testenden LSI-Schaltungen, eine Er­ leichterung der Qualitätssteuerung (Untersuchung und Einstel­ lung) des LSI-Testers; Verbesserungen der Qualität der Kon­ struktion einer LSI; eine kostengünstige Bewertung der LSI- Konstruktion; die Erleichterung der Entwicklung des LSI-Te­ sters für ein Analysesystem; und die Standardisierung eines Testanalysesystems (d. h., eine Analyse kann unter Verwendung eines gemeinsamen Systems von einem Entwurfsprozeß bis zu einer Massenproduktion ausgeführt werden) ausgeführt werden. Ferner wird ein Vorteil der Möglichkeit zur Verbesserung der analogen Meßleistung, zur Beschleunigung eines analogen Cha­ rakteristiktests und zum Kompatibelmachen der Testvorrichtung mit wachsender Geschwindigkeit und Genauigkeit eines analogen Charakteristiktests und mit der Mannigfaltigkeit eines analo­ gen Charakteristiktests erreicht.

Gemäß einem anderen Aspekt kann ein in eine DUT integrierter ADC unter Verwendung lediglich eines von einem allgemeinen DUT-Steuerdigitalsignalgenerator ausgegebenen DUT-Aktivie­ rungssignals gemessen werden. Somit können durch eine Wieder­ verwendung oder Wiederverwertung einer vorhandenen langsamen LSI-Testvorrichtung mit niedriger Geschwindigkeit die Kosten gesenkt werden. Die Erfindung ermöglicht die Realisierung einer Systemkonfiguration (d. h. die Anwendung der Halblei­ tertestvorrichtung auf verschiedene Typen von LSI-Testern), die nicht von einem LSI-Tester abhängt. Im Ergebnis können eine Erleichterung der Anwendung der Testvorrichtung auf ver­ schiedene Typen von zu testenden LSI-Schaltungen, eine Er­ leichterung der Qualitätssteuerung (Untersuchung und Einstel­ lung) der LSI-Tester; Verbesserungen der Qualität des Ent­ wurfs einer LSI; eine kostengünstige Bewertung des LSI-Ent­ wurfs; eine Erleichterung der Entwicklung des LSI-Testers für ein Analysesystem; und die Standardisierung eines Testanaly­ sesystems (d. h., eine Analyse kann unter Verwendung eines gemeinsamen Systems von einem Entwurfsprozeß bis zu einem Massenproduktionsprozeß ausgeführt werden) ausgeführt werden. Ferner wird ein Vorteil der Möglichkeit zur Verbesserung der analogen Meßleistung, zur Beschleunigung eines analogen Cha­ rakteristiktests und zum Kompatibelmachen der Testvorrichtung mit wachsender Geschwindigkeit und Genauigkeit eines analogen Charakteristiktests und mit der Mannigfaltigkeit eines analo­ gen Charakteristiktests erreicht.

Gemäß einem anderen Aspekt wird in der Vorrichtung ein schneller Prozessor wie etwa ein DSP eines Analyseabschnitts geschaffen, der speziell für eine arithmetische Operation konstruiert und direkt an den Meßdatenspeicher gekoppelt ist. Somit können durch eine Wiederverwendung oder Wiederverwer­ tung einer vorhandenen langsamen LSI-Testvorrichtung mit niedriger Geschwindigkeit die Kosten gesenkt werden. Die Er­ findung ermöglicht die Realisierung einer Systemkonfiguration (d. h. die Anwendung der Halbleitertestvorrichtung auf ver­ schiedene Typen von LSI-Testern), die nicht von einem LSI- Tester abhängt. Im Ergebnis können eine Erleichterung der Anwendung der Testvorrichtung auf verschiedene Typen von zu testenden LSI-Schaltungen; eine Erleichterung der Qualitäts­ steuerung (Untersuchung und Einstellung) des LSI-Testers; Verbesserungen der Qualität des Entwurfs einer LSI, eine ko­ stengünstige Bewertung des LSI-Entwurfs; eine Erleichterung der Entwicklung des LSI-Testers für ein Analysesystem; und eine Standardisierung eines Testanalysesystems (d. h., eine Analyse kann unter Verwendung eines gemeinsamen Systems von einem Entwurfsprozeß bis zu einem Massenproduktionsprozeß ausgeführt werden) ausgeführt werden. Ferner wird ein Vorteil der Fähigkeit zum Verbessern der analogen Meßleistung, zum Beschleunigen eines analogen Charakteristiktests und zum Kom­ patibelmachen der Testvorrichtung mit einer wachsenden Ge­ schwindigkeit und Genauigkeit eines analogen Charakteristik­ tests und mit der Mannigfaltigkeit eines analogen Charakteri­ stiktests erreicht. Es wird ein Vorteil der Fähigkeit zum Beitragen zur Beschleunigung der Messung eines in eine DUT eingebauten DACs und eines in sie eingebauten ADCs und der Analyseoperation erreicht.

Im Licht der obengenannten Lehre sind offensichtlich viele Abwandlungen und Veränderungen der Erfindung möglich. Somit ist selbstverständlich, daß die Erfindung im Umfang der bei­ gefügten Ansprüche anders als genau beschrieben verwirklicht werden kann.

Die gesamte Offenbarung der JP 2001-032852, eingereicht am 8. Februar 2001, auf der die Priorität der Anmeldung beruht, einschließlich der Beschreibung, der Ansprüche, der Zeichnung und der Zusammenfassung ist hiermit in ihrer Gesamtheit als Literaturhinweis eingefügt.

Claims (9)

1. Halbleitertestvorrichtung, mit:
einem Analog-Digital-Umsetzer (22) zum Umsetzen eines analogen Ausgangssignals von einer Schaltung im Test (30) in ein digitales Signal;
einer Schaltung (21) zum Erzeugen von Steuersignalen für den Testvorrichtungs-ADC zum Erzeugen eines Steuersignals für den Analog-Digital-Umsetzer (22) gemäß einem Aktivierungssi­ gnal von außen (50) oder von innen;
einem Meßdatenspeicher (24) zum Speichern eines von dem Analog-Digital-Umsetzer (22) ausgegebenen Signals als Meßda­ ten für jede Umsetzung;
einem Adressenzähler (25) zum Erzeugen eines Adressensi­ gnals für den Meßdatenspeicher (24);
einem DAC-Zähler (26) zum Erzeugen von Daten zur Eingabe in die Schaltung im Test (30); und
einer Datenschreibsteuerschaltung (23), die als Antwort auf ein von dem Analog-Digital-Umsetzer (22) ausgegebenes Merkersignal, das bedeutet, daß die Umsetzung gerade ausge­ führt wird, ein Aktualisierungssignal für den Adressenzähler (25), ein Speicherschreibsignal für den Meßdatenspeicher (24) und ein Aktualisierungssignal für den DAC-Zähler (26) er­ zeugt.

2. Halbleitertestvorrichtung, mit:
einem Digital-Analog-Umsetzer (29) zum Erzeugen eines analogen Eingangssignals in eine Schaltung im Test (30);
einem Meßdatenspeicher (24) zum Speichern eines Signals, das von der Schaltung im Test (30) ausgegeben worden ist und einer Analog-Digital-Umsetzung unterworfen wurde, als Meßda­ ten für jede Umsetzung;
einem Adressenzähler (25) zum Erzeugen eines Adressensi­ gnals für den Meßdatenspeicher (24);
einem DAC-Zähler (26) zum Erzeugen von Daten zur Eingabe in den Digital-Analog-Umsetzer (29); und
einer Datenschreibsteuerschaltung (23A) zum Erzeugen ei­ nes Aktualisierungssignals für den Adressenzähler (25), eines Speicherschreibsignals für den Meßdatenspeicher (24) und ei­ nes Aktualisierungssignals für den DAC-Zähler (26) als Ant­ wort auf ein Merkersignal, das von der Schaltung im Test (30) ausgegeben wird und das bedeutet, daß die Umsetzung gerade ausgeführt wird.

3. Halbleitertestvorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß ein DUT-Steuerdigitalsignalgenerator (50) zum Erzeugen des Aktivierungssignals außerhalb oder innerhalb der Halbleitertestvorrichtung (20A) angeordnet ist.

4. Halbleitertestvorrichtung, mit:
einem Analog-Digital-Umsetzer (22A) zum Umsetzen eines analogen Ausgangssignals von einer Schaltung im Test (30) in ein digitales Signal;
einem Digital-Analog-Umsetzer (29) zum Erzeugen eines analogen Eingangssignals zum Senden an die Schaltung im Test (30);
einem Meßdatenspeicher (24A) zum Speichern eines von dem Analog-Digital-Umsetzer (22A) ausgegebenen Signals und eines von der Schaltung im Test (30) ausgegebenen Signals, das ei­ ner Analog-Digital-Umsetzung unterworfen worden ist, als Meß­ daten für jede Umsetzung;
einem Adressenzähler (25A) zum Erzeugen eines Adressensi­ gnals für den Meßdatenspeicher (24A);
einem DAC-Zähler (26A) zum Erzeugen von Daten zur Eingabe in die Schaltung im Test (30) und in den Digital-Analog-Um­ setzer (29);
einer Datenschreibsteuerschaltung (23B) zum Erzeugen ei­ nes Aktualisierungssignals für den Adressenzähler (25A), ei­ nes Speicherschreibsignals für den Meßdatenspeicher (24A) und eines Aktualisierungssignals für den DAC-Zähler (26A) als Antwort auf ein Merkersignal, das von dem Analog-Digital-Um­ setzer (22A) und von der Schaltung im Test (30) ausgegeben worden ist und das bedeutet, daß die Umsetzung gerade ausge­ führt wird; und
einem Digitalsignalprozessor-Analyseabschnitt (24a) zum Lesen von Meßdaten aus dem Meßdatenspeicher (24A) und zum Berechnen eines charakteristischen Parameters in Bezug auf die Schaltung im Test (30) und somit zum Bewerten vorgegebe­ ner Spezifikationen.

5. Halbleitertestvorrichtung nach Anspruch 4, gekennzeichnet durch eine Schaltung (21) zum Erzeugen von Steuersignalen für den Testvorrichtungs-ADC zum Erzeugen eines Steuersignals für den Analog-Digital-Umsetzer (22) als Antwort auf ein Aktivie­ rungssignal von außen oder von innen.

6. Halbleitertestvorrichtung nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß der Digitalsignalprozessor-Analyseab­ schnitt (24a) ein Ergebnis der Bewertung der Spezifikationen an einen Halbleiter-Controller (40) senden kann.

7. Halbleitertestvorrichtung nach Anspruch 6, dadurch gekennzeichnet, daß der Halbleiter-Controller (40) in die Halbleitertestvorrichtung (20C) integriert ist.

8. Halbleitertestvorrichtung nach einem der Ansprüche 4 bis 7, dadurch gekennzeichnet, daß der charakteristische Parame­ ter in bezug auf die Schaltung im Test (30) einem charakteri­ stischen Parameter in bezug auf einen in die Schaltung im Test (30) integrierten ADC (32) oder DAC (31) wie etwa einer differentiellen Linearität oder einem integralen nichtlinea­ ren Fehler entspricht.

9. Verfahren zum Testen von Halbleitervorrichtungen unter Verwendung der in einem der Ansprüche 1 bis 8 definierten Halbleitertestvorrichtung (20, 20A, 20B, 20C).