TW517163B - Semiconductor test apparatus, and method of testing semiconductor device - Google Patents
Semiconductor test apparatus, and method of testing semiconductor device Download PDFInfo
- Publication number
- TW517163B TW517163B TW090124924A TW90124924A TW517163B TW 517163 B TW517163 B TW 517163B TW 090124924 A TW090124924 A TW 090124924A TW 90124924 A TW90124924 A TW 90124924A TW 517163 B TW517163 B TW 517163B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- conversion
- test
- semiconductor
- generate
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31919—Storing and outputting test patterns
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/3167—Testing of combined analog and digital circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
- G01R31/31935—Storing data, e.g. failure memory
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Analogue/Digital Conversion (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
517163 五、發明說明(l) ' [發明所屬之技術領域] 本發明有關於半導體試驗裝置和使用其之半導體裝置之 試驗方法,用來進行LSI試驗裝置(以下稱為測試器)之對 被測定LSI(以下稱為DUT)之一之尤指類比電路(ADC,DA〇 之試驗。 [習知之技術] Φ 近年來在系統L S I (功能上被系統化之多個電路模組所構 成之單晶片LSI,或其晶片組)之領域,高性能、高精確度 之數位電路和類比電路之混合化(以下稱為混合信號化)= 速的進步,與此對應的,由各個測試器公司提供因"應混^ 信號化之測試器,但是不可避免的會產生由於其高性能規 格而k成尚金額之狀況。與此相對的,經由再度^用現有 之低速,低精確度測試器(邏輯LS丨用測試器等),可以促 進測試器成本降低,成為解決對策之一。 但是,特別會成為問題者是高精確化之進步之類比電 路.DAC(Digital to Analog Converter)和ADC(Analog to
C〇nverter)之特性試驗。在一般之測試器之試驗 環境,在從測試器内部之測定裝置到MT之測定路 在有多個之測試器· DUT間連接夾具(DUT板,纜線 路徑長度亦變長,成為發生雜訊和測定精確度降低之 因。另外’依照低速測試器日夺,由於其速度制,不 進行實際使用速度之試驗,會對 制不月b 、 „ 曰对大夏生屋忒驗之諸蛤Pd 造成影響為其缺點。 心A 日7間 圖7是構造圖
用來表示習知之半導體試驗裝置之B〇ST
517163 五、發明說明(2) ' -----— 裝置:對:DUT之DAC試驗方法,作為上述之縮短試驗時間 之解決對策,利用DUT近傍之外部ADC裝置用來進行試驗。 在忒圖中,兀件編號1是測試器,2是⑽了,3是的12之 D/A變換,4是DUT2之輸出部,5是训以之cpu,6是a/d 換器,7是從測試器1輸入之數位信號,8是變換後之類比 化號,9是A/D變換後之數位信號,丨〇是測試器} tCpu,“ 是RAM,12是RAM11之輸入之控制信號,13是從RAM1輸出之 數位信號。 下面將說明其動作。 利用DUT2之D/A變換部3對從測試器!輸入之數位信號7進 行D/A變換,利用A/D變換器6對該變換資料進行A/D變換, 將其收納在RAM 11,在對全部之資料進行此種動作之後, 從RAMI 1輸出所收納之資料,利用測試器丨使該輸出資料和 對DUT2之D/A變換部3之輸入資料進行比較和判定。 另外’圖8是構造圖,用來表示習知之半導體試驗裝置 之BOST裝置’對於DUT之ADC試驗方法,作為上述之縮短試 驗時間之解決對策,利用D U T近傍之外部D A C裝置用來進行 試驗。另外’在圖8中,於與圖7對應之部份附加相同之元 件編號,而其詳細之說明則加以省略。 在該圖中,元件編號14是D/A變換器,15是DUT,16是 DUT15之A/D變換部,π是DUT15之輸出部,18是DUT15之 CPU 〇 下面將說明其動作。
利用D/A變換器14對從測試器1輸入之數位信號7進行D/A
\\312\2d-code\91-01\90124924.ptd 第7頁 517163
517163 五、發明說明(4) 定:比輪出變換成為數位㈣;控制信 A/D變換裝置之^鮮外#之起動錢,用來產生上述之 記憶上、,f > Α 制 ϋ ;記憶裝置,在每次變換時用來 信號產ί裝置D變用換/置之輸出信號作為測定資料;位址 料產生裝置,用! 2生該記憶裝置之位址信號。;輸入資 二# #宜 ^ 用末產生對上述被測定電路輸入之資料;和 ;ίί:Γ:;裝置’根據來自上述A/D變換裝置之以 二’二ί生上述之位址信號產生裝置之更 入貝料產生裳置之更新信號。 这之輪 康ί t ^半導體試驗裝置,具備有:D/A變換裝置,用來 用來纪愔“輸憶裝置,在每次變換時 為測^ 5 i 被測定電路之A/D變換後之輸出信號作 二:ΓΓ址信號產生裝置,用來產生該記憶裝置之 二儿,輸入貧料產生裝置,用來產生對上述D/A變換 ^輸入之資料;和資料寫入控制裝置,根據來自上述被 1,電路之表示變換中之旗標信號,用來產生上述之位址 仏號產生裝置之更新信號,上述之記寫入 信號,和上述之輸人資料產生裝置之更新信號。己匕 本♦明之半導體試驗裝置,具備有:A / D變換裝置,用來 將^自被測定電路之類比輸出變換成為數位信號;ρ/Α變 換裝置’用來產生對上述被測定電路之類比輸入;記憶裝 置’在每次變換時用來記憶上述A/D變換裝置之輸出信號 和來自上述被測定電路之A/D變換後之輸出信號;位址信
五、發明說明(5) 唬產生裝置,用來產生該記 產生裝置,用來產生 1 :之位址信號;輸入資料 換裝置輸入之資料;資^ ^測定電路和上述之D/A變 A / D變、換岁:努j ;寫入控制裝置,根搪忠& l、+、 A/D夂換置和上述 根據來自上述 號,用來產生上述之位尾路之表不變換中之旗標信 之記憶裝置之記憶器寫“纟生裝置之更新信號’上述 置之更新信號;和判定^〜…σ上述之輪入資料產生裝 資料,算出與上述之測‘雷玖:々述之記憶農置讀取測定 指定之規袼判I ^路有關之特性參數,藉以進行 更具備有控制信號產生 用來產生上述A/D變換 使上述之判定裝置具有 :’本發明之半導體試驗裝置 衣置,根據來自外部之起 裝置之控制信號。 U说 又本發明之半導體試驗妒番 、、 可以將規袼判定結果發 ^姊上述之判疋表 又’本發明之半導體試以體^裝置之功能。 制裝置。 Μ ^置’内臧有上述之半導體控 又,本發明之半導體試驗 有關之特性參數是微分直;^置,使上述之與被測定電路 測定電路内藏之ADC、dac > 積刀非直線性4之上述被 勺 j. 〈特性參數。 又,本發明之半導體試驗 數位信號產生裝置設在内部忒置,將用以產生起動信號之 本發明之半導體裝置之試 1至8項中任一項之半導體^驗方法,使用申請專利範圍第 置。 導體武驗裝置,用來試驗半導體裝
\\312\2d-code\91-01\90124924.ptd 第10頁 517163 五、發明說明(6)
[發明之實施形態J 下面將根據圖面用來 — 實施形熊]二 务月之一貫施形態。 圖i是構造圖,用來表 在哕FI φ 一从 表不本發明之實施形態1 〇 在口亥圖中’兀件編號2〇 〇ι h ^ ^ 制信號產生裝置之試驗裳肢试1置,2〗是作為控 用來自成為數位信號產决 控制#號產生電路,利 置50之試驗裝置ADC^樣、置之DUT控制數位信號產生裝 置ADC之控制信號之取檨J尨號,用來產生成為試驗裝 元件編U 2 ^和取樣時脈信號。 來將來自成為被測定電路4^ D二f變換器(ADC),用 裝置之資料寫入控制電路,23二作為貨料寫人控制 BUSYr #千綈拟士 路利用來自A/D變換器22之 測定資料記憶器24之位址^=作為5己隐^置之 置)之更新信號,測定資^數^2作為位址信號產生裝 貝料口己隐裔2 4之§己情哭宜λ户口各 和作為輸入資料產生震置之DAC計數器26匕=广 :定資料記憶器24在每次變換時,記憶a/d變= 伊哭24之位址f味 位址汁數為25用來產生測定資料記 U 〇〇 4之位址^唬。另外,DAC計數器26用來逄哇ηητ允— DAC輸入數位編碼。 0用來產生DUT内臧 凡件編號27是l/F (介面),被設置 裝置40對應,28是l/F,拙μ w &盘%;:冷體4驗控制 體積體電路)3G對應。被§又置成與後面所述之雨(半導 第11頁 C:\2D-C0DE\91-01\90124924.ptd 517163 發明說明(7) ΜΤ/0具有:D/A變換器3i,用來將來自MC計數器26之數 ,仡唬’交換成為類比信號,經由I/F28將其供給到變換 的’和A / D纟交換裔3 2 ’被輸入有來自d uT控制數位信號產 生裝置50之DUT · ADC取樣開始信號和取樣時脈信號,將來 自外部之類比信號變換成為數位信號,作為DUT · adc信號 的輸出到外部。 士另外,半導體試驗控制裝置4〇和⑽丁控制數位信號產生 衣置5 0亦可以被設在半導體試驗裝置2 〇内。 下面將參照圖2用來說明其動作。
首先,利用DAC計數器26將DUT .DAC輸入信號(圖2i),
$即將數位編碼輸入到DUT3〇内藏之D/A變換器31。將 交換裔31之類比輸出施加到A/D變換器22,將其a/d變換資 ,(測定結果)寫入到測定資料記憶器24。這時之a/d變換 杰22之取樣開始信號(圖2b)和取樣時脈信號(圖2c),依照 來自DUT控制數位信號產生裝置5〇之取樣起動信號(圖…、 2a)—’一以試驗裝置ADC用控制信號產生部21產生。另外,對 疋資料纪憶為24之寫入信號(圖2 f ),依照試驗裝置ADC 變換BUSY(表示變換中之旗標)信號(圖2d),以資料 制部2 3產生。 … 工 其次,使測定資料記憶器24之位址計數器25遞增。這時 之位址更新信號(圖2f)依照試驗裝置ADC變換BUSY信號, 以資料寫入控制部23產生。將DAC計數器26更新成^下。一 個編碼,使DUT · DAC輸出信號(圖2 j)變化。這時之Dac計 數器更新信號(圖2h)依照試驗裝置ADC變換BUSY信號,以
517163 五、發明說明(8)
資料寫入控制部2 3。然後,重複進行上述之動作,直至 DUT · DAC輸入成為被設定在DAC計數器26(或位址計數器 2 5 )之最後編碼。 在此種方式之本實施形態中,只利用來自一般之DU丁控 制數位信號產生裝置之取樣起動信號,就可以測定㈣丁内 藏之DAC,另外數位編碼之變更等可以利用試驗裝置之H/w 自動的進行,S/W處理沒有等待時間存在,所以可以以最 短時間測定,可以使DUT内藏之DAC之測定高速化。 實施形m
在上,之^施形態1中可以使DUT内藏之DAC之測定高速 化’但是本貫施形態則是依照來自一般之DUT控制數位信 號產^裝置之DUT内藏ADC取樣開始信號和取樣時脈信號, 開始變換動作,將表示變換中之旗標之BUSY信號輸出到 DUT外,,可以使DUT内藏之ADC之測定高速化。 圖3疋構造圖,用來表示本發明之實施形態2。另外,在 圖3中,於與圖丨對應之部份附加相同之元件編號,而其詳 細之說明則加以,省略。 次在該圖中’元件編號20A是半導體試驗裝置,23A是作為
貝料,入控制裝置之資料寫入控制電路,依照來自DUT30 f内藏=A/D變換器(ADC)32之BUSY(表示變換中之旗標)信 號’用t ί生測定資料記憶器24之位址計數器25之更新信 號’測定資料記憶器24之記憶器寫入信號,和DAC計數器 26之更新信號。 兀件編號29是作為D/A變換裝置之D/A變換器,用來對來
517163 五、發明說明(9) 〜 自DAC计數器26之試驗裝置dac輸入信號進行])/a變換,藉 以產生對DUT30之内藏之A/D變換器(ADC)32之類比輸入。 ,,,來自A/D變換器(ADC)32之DUT · ADC輸出信號作為測 定資料的供給到測定資料記憶器24。其他之構造是從半導 體試驗裝置20A刪除試驗裝置ADC用控制信號產生電路21和 A/D變換器22,除此之外與圖1之情況相同。 下面將參照圖4用來說明其動作。 首先’利用DAC計數器26將試驗裝置DAC輸入信號(圖 4h) ’亦即將數位編碼輸入到d/a變換器29。D/A變換器29 之類比輸出施加到DUT30之内藏之A/D變換器32,將其A/J) 、交換資料(測定結果)寫入到測定資料記憶器2 4。這時之 A/D變換器3 2之取樣開始信號(圖4a )和取樣時脈信號(圖 4b)由DUT控制數位信號產生裝置5〇產生。另外,對測定資 料自己憶裔24之寫入信號(圖4e),依照dut · ADC變換 BUSY(表示變換中之旗標)信號(圖4c),以資料寫入控制 23產生。 其次’使測定資料記憶器2 4之位址計數器2 5進行遞增。 這時之位址更新信號(圖4e),依照DUT · ADC變換BUSY信 唬,以資料寫入控制部2 3產生。將DAC計數器2 6更新成為 下一個編碼,使試驗裝置· DAc輸出信號(圖4丨)變化。這 時之DAC計數器更新信號(圖4g),依照DUT · aDC變換BUSY 4吕號’以資料寫入控制部2 3產生。然後,重複進行上述之 動作,直至DUT .DAC輸入成為被設定在DAC計數器26(或位 址計數器2 5 )之最後編碼。
517163
j此種方式之本實施形態中’只利用來自一般之 m號一產生裝置曰之而起動㈣,就可以進獅τ内藏 ADC變換信號,可以利用,根據ΜΤ内藏 u π A如衣置之H/W自動的進杵 :曾有S/W處理之等待時間存在,可以以最短之 ,
疋,可以使DUT内藏ADC測定高速化。 、J 實施形熊3 _ 裝 =施:::=?實施形態1和2所示之半導趙
圖5是構造圖,用來表示本發明之實施形態3。另外 圖5中,,於與圖i和圖3對應之料附加相同之元件㈣在 而其詳細之說明則加以省略。 在忒圖中,το件編號20B是半導體試驗裝置,22A是 A/D變換裝置之A/D變換器’用來將來自dut3()之内藏之= 變換器31之類比輸出,變換成為數位信號,23β是作 料寫入控制裝置之資料寫入控制電路,依照來自A/D變^ 器22之BUSY(表示變換中之旗標)信號和來自MT3〇之内藏 之A/D變換器32之BUSY(表示變換中之旗標)信號,用來產 生測疋資料記憶裔2 4 A (作為記憶裝置)之位址計數器 2 5 A (作為位址信號產生裝置)之更新信號,測定資料記憶<_ 态24A之圮憶裔寫入仏號,和])AC計數器26A(作為位址信號 產生裝置)之更新信號。 另外,元件編號248是作為判定裝置之1)^〇)丨211:31 Signal Processor)解析部,用來取入來自測定資料記憶
517163 五、發明說明(11) 器2 4之記憶器資料,藉以進行演算處理,2 4 b是基準時脈 產生器,用來產生DSP解析部24a之基準時脈。 測定資料記憶器2 4 A在每次變換時,記憶a / d變換器2 2 A 之輸出信號之測定資料,和在每次變換時,記憶來自A/D 變換器32之DUT · ADC輸出信號之測定資料,位^計數器 25A用來產生測定資料記憶器24A之位址信號,和將測&完 成k 5虎輸出到D S P解析部2 4 a。另外,D A C計數器2 6用來產 生DUT内藏DAC輸入數位編碼,和產生對d/a變換器29之試 驗裝置· DAC輸入信號(亦即輸入數位編碼),然後將測定 元成彳5號輸出到D S P解析部2 4 a。其他之構造是從半' 導體試 驗裝置2 0, 2 0A刪除圖1之試驗裝置ADC用控制信號產生電路 2 1和圖1、圖3之DUT控制數位信號產生裝置5 〇,除此之外 與圖1和圖3之情況相同。 下面將說明其動作。另外,用以獲得DUT · dac和DUT · ADC之測定資料之動作因為與上述之實施形態1和2之情況 相同,故其說明加以省略。 在完成各個測定之後,利用來自DAC計數器2 6A (或位址 計數Is 2 5 A)之測定完成信號,起動Dsp解析部24a,解析部 處理機從記憶有DUT · DAC和DUT · ADC之測定結果之測定資 料記憶器24A中,讀出測定資料,算出微分直線性,積分 非直線性誤差等DUT · ADC/DAC特性,藉以進行指定之規格 判定。將其判定結果(pass/Fai 1 )從半導體試驗裝置2〇b發 訊到半導體试驗控制裝置4 〇,藉以實施測試結果處理。 在此種方式之本實施形態中,利用連接在測.定資料記憶
C:\2D-CODE\91-01\90124924.ptd 第16頁 517163
一 斤P DSP 4 /貝异專用高速處理機,可以進行測定 眘粗卜截u: 疋(Pass/Fall),不需要將測定 估觫挤試驗控制裝置’經由減少通信時間可以 同、。另外,利用上述之完成信號可以即時的開 始解析,可以削減解析開始前之不必要之等待時間。
釦H在士本實施形態中所說明之情況是當試驗DUT之DAC 二 又主日寸,設置DSP解析部,但是亦可以在試驗其任何 一方之炀況時,設置DSp解析部。 實施形態4. 。另外,在 同之元件編 可以使測
本貫施形態是上述之實施形態1〜3之複合型 定和解析高速化。 圖6是構造圖,用來表示本發明之實施形態4 圖6中,於與圖1、圖3和圖4對應之部份附加相 號’而其詳細之說明則加以省略。 在β玄圖中 元件編號2 0 c是半導體試驗裳置,呈有·試驗 裝置ADC用控制信號產生電路21,A/D變換器22,資料寫入 控制電路23B,測定資料記憶器24a,測定資料記憶器24A 之位址計數器25,DAC計數器26,I /F27和28。其他之構造 與圖1、圖3和圖5之情況相同。 另外’其動作因為與上述之情況相同,故其說明加以省 略。 在此種方式之本實施形態中,只利用來自一般之DUT控 制數位信號產生I置之取樣起動信號,就可以進行DUT内 藏之DAC之測定,利用試驗裝置之H/W可以自動的進行數位
C:\2D-CDDE\91-01\90124924.ptd 517163 發明說明(13) 編碼之變更等,不會有S/W處理之等待時間存在,可以以 最短時間進行測定,可以使DUT内藏之DAC之測定高速化。 另外,只利用來自一般之DUT控制數位信號產生裝置之 DUT起動信號,就可以進行DUT内藏之ADC之測定,特別是 根據DUT内藏ADC變化BUSY信號,利用試驗裝置之H/w,可 以自動的進行數位編碼之變更等,不會有S / w處理之等待 時間存在’可以以最短時間進行測定,可以使DUT内藏之 A DC之測定高速化。 另外,利用連接在測定資料記憶器之解析部之Dsp等演 异專用咼速處理機’可以進行測定資料之即時解析和規 '才夂 判定(?353/?3丨1),不需要將測定資料上載到半導體試驗^1 控制裝置,經由減少通信時間可以使解析高速化。另外, 利用測定完成信號可以即時的開始解析,可以削減解析開 始前之不必要之等待時間。 # [發明之效果] 如上所述,依照本發明之半導體試驗裝置,具備有·· A/d 變換裝置’用來將來自被測定電路之類比輸出^換成為數 位k號’控制k號產生裝置’根據來自外部之起動信號,
用來產生上述之A/D變換裝置之控制信號;記憶裝置,^ 每次變換時用來記憶上述之A/D變換装置之輸出作號作% 測定資料;位址信號產生裝置,用來產生該記憶^;置之 址信號;輸入資料產生裝置,用來產生對上述被測定電路 輸入之 > 料,和為料寫入控制裝置,根據來自上述變 換裝置之表示變換中之旗標信號,用來產生上述之位址信
517163 五、發明說明(14) 號產生裝置之更新信號’上述之記憶 ^ 〇 號,和上述之輸入資料產生裝置之更^置之έ己憶器寫入信 速,低精確度之現有之LSI試驗裝置新仏號;所以利用低 可以降低成本,另外,可以成為、與Ls^使用·再循環, 統構造(適用於多種之LSI試驗裝置:驗裝置無關之系 在多種之被測定LSI,易於進行筆 :以達成易於適用 調整),提高LSI設計品質,易於進裝置檢查、 估,易於對解析系統進行展開,和使二fLSIz设计评 (從設計到大量生產可以以共同系統、:析系統標準化 提高類比測定性能,因應類比特性試<丁析),而且可以 度化,和可以因應類比特性之多樣化和高精破 另外,依照本發明之半導體試驗裝置,且 裝置,用來產生對被測定電路之類比輪^\有· A,交換 〜% W〜蜗吣叛入,記愫發罟, 母次變換時用來記憶來自上述被測定電路之A/d變換 輸出#號作為測定資料;位址信號產生裝置,用產咬 記憶裝置之位址信號;輸入資料產生裝置,用來二 述D/A變換裝置輸入之資料;和資料寫入控制裝置,根據 來自上述被測定電路之表示變換中之旗標信號,用來產生 上述之位址信號產生裝置之更新信號,上述之記憶裝置之 記憶器寫入信號,和上述之輸入資料產生裝置之^信 號;所以利用低速,低精確度之現有之LS I試驗褒置之再 使用·再循環,可以降低成本,另外,可以成為\LSi試 驗裝置無關之系統構造(適用於多種之LSI試驗裝^),可 以達成易於適用在多種之被測定LS I,易於進行裝置品質
\\312\2d-code\91-01\90124924.ptd 第19頁
管理(裝置檢查、調整),挺古T c τ < 價之LSI設計評估,易於對品質,易於進行廉 :Λ巧設計到大量生產可以以共同系統進行 其:。w;:月石度化’和可以因應類比特性之多樣化為 另外 裝置,用來將來自被測定電’具備有:a/d變換 號;D/A變換裝置,用來產H出為數位信 入;記憶裝置,在每次變換=返被測疋電路之類比輸 之輪出信號和來自上述被測定變,置 號;輸入資料產生裝置記憶裝置之位址信 上述之D/A變換裝置輸入之資料;次、上述之被測定電路和 據來自上述A/D變換裝置和上述:2 I置’根 之旗標信號,用來產生上述之位電路之表不變換中 _ 號,上述之記憶裝置之記憶器寫入‘ J產=J之更新信 料產生裝置之更新信號;和判定^〜7 ϋ述之輪入資 讀取測定資料’算出與上述之測:路==記憶裂置 藉以進行指定之規格判dx利用^ U性參數, 有之LSI試驗裝置之再使用. - ' 低精確度之現 外,可以成為與m試驗裝置無匕系:二低成本,另 之LSI s式驗裝置),可以達成易於用、’夕以^用於多種 LSI,易於進行裝置品質管理梦:=夕種之被測定
置檢查、調整),提高LSI
517163 五、發明說明(16) 二、I =二,易於進行廉價之LS 1設計評估,易於對解析系 ,、’。仃展開,和使測試解析系統標準化(從設計到大量生 ί可共同系統進行解析),而且可以提高類比測定性 月b ’因應類比特性試驗之高速化和高精確度化,和可以因 應類比特性之多樣化為其效果。 =外,依照本發明時,更具備有控制信號產生裝置,根 據^自外部之起動信號,用來產生上述A/D變換裝置之控 制信號;所以可以使DUT内藏之DAC和ADC之測定^速化為 其效果。 另=,依照本發明時,使上述之判定裝置具有可以將規 格^定結果發訊到半導體控制裝置之功能;所以可以使解 析高速化為其效果。 另外,依照本發明時,内藏有上述之半導體控制裝置; 所以可以更有效的進行半導體裝置之試驗為其效果。 ^另$,依照本發明時,上述之與被測定電路有關之特性 參數是微分直線性,積分非直線性等之上述被測定電路内 藏之ADC、DAC之特性參數;所以可以使解析高速化為豆效 果。 … 另$,依照本發明時,將用以產生起動信號之數位信號 產生裝置設在内部;所以數位編碼之變更等可以利用試驗 裝置之H/W自動的進行,不會為s/w處理之等待時間存在, 可以以最短時間進行測定,可以使DUT内藏之DAC和adc之 測定高速化為其效果。 另外,依照本發明之半導體裝置之試驗方法,使用申請
\\312\2d-code\91-01\90124924.ptd 第21頁 517163 五、發明說明(17) 專利範圍第1至8項之任一項之半導體試驗裝置,用來試驗 半導體裝置;所以可以獲得品質優良之高可靠度之半導體 裝置為其效果。 [元件編號之說明] 2 0, 2 0A,20B,20C 21 22, 22A 23,23A,23B 24, 24A 24a 25,25A 2 6, 2 6A 29 30 40 50 半導體試驗裝置 試驗裝置ADC用控制信號產生電路 A/D變換器 資料寫入控制電路 測定資料記憶器 DSP解析部 位址計數器 DAC計數器 D/A變換器 半導體積體電路(DUT) 半導體試驗控制裝置 DUT控制數位信號產生裝置。 _
C:\2D-CODE\91-01\90124924.ptd 第22頁 517163 圖式簡單說明 圖1是構造圖,用來表示本發明之實施形態1。 圖2是時序圖,用來說明本發明之實施形態1之動作。 圖3是構造圖,用來表示本發明之實施形態2。 圖4是時序圖,用來說明本發明之實施形態2之動作。 圖5是時序圖,用來說明本發明之實施形態3之動作。 圖6是時序圖,用來說明本發明之實施形態4之動作。 圖7是構造圖,用來表示習知之半導體試驗裝置之一實 例0 圖8是構造圖,用來表示習知之半導體試驗裝置之另一 實例。 松
C:\2D-C0DE\91-01\90124924.ptd 第23頁
Claims (1)
- Μ'申請專利範圍 1 · 一種半導體試驗 A/D變換裝置,用衣置,其特徵是具備有: 成為數位信號; “將來自被測定電路之類比輸出變換 控制信號產生壯 信號產生裝置之^ ^ 1根據來自被設在外部或内部之數位 之控制信號; 彳§號,用來產生上述之A/D變換裝置 記憶裝置,在备4㈣ 之輪出信號作為測^時用來記憶上述之A/D變換裝置 位址信號產生梦罟 ". 輪入資料產生裂置:之位址信號; 資料;和 產生對上述被測定電路輸入之 样i :寫入控制裝置’根據來自上述A/D變換裝置之丰~ k:換中之旗標作脒,田十z , 又佚衣罝之表不 更新信號,上i二己置之”之位址信號產生裝置之 輪入資料產生憶器寫入信號,和上述之 2. —種半導體試驗裝置,其特徵是具備有: D/A變換裝置’用來產生對被測定電路之類比輸入, 記憶裝f,在每次變換時用來記憶來自上述被’ 之A/D變換後之輸出信號作為測定資料; 、”路 位址信號產生裝置,用來產生該記憶裝置之位址 輸入資料產生裝置,用來產生對上述D/A變換。就, 之資料;和 、衣1称入 資料寫入控制裝置,根據來自上述被測定電路之辦 換中之旗標信號,用來產生上述之位址信號產生裝置2 2\\312\2d-code\91-0l\90124924.ptd 第24頁 M7163517163 六、申請專利範圍 位信號產生裝置之起動信號,用來產生上述A/D變換裝置 之控制信號。 . 6. 如申請專利範圍第4項之半導體試驗裝置,其中上述 之判定裝置具有可以將規格判定結果發訊到半導體控制裝 置之功能。 7. 如申請專利範圍第6項之半導體試驗裝置,其中内藏 有上述之半導體控制裝置。 8. 如申請專利範圍第4項之半導體試驗裝置,其中上述 之與被測定電路有關之特性參數是微分直線性,積分非直 線性等之上述被測定電路内藏之ADC、DAC之特性參數。 9. 一種半導體裝置之試驗方法,其特徵是使用申請專利 範圍第1至8項之任一項之半導體試驗裝置,用來試驗半導 體裝置。C:\2D-CODE\91-01\90124924.ptd 第26頁
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001032852A JP2002236153A (ja) | 2001-02-08 | 2001-02-08 | 半導体試験装置および半導体装置の試験方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW517163B true TW517163B (en) | 2003-01-11 |
Family
ID=18896712
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW090124924A TW517163B (en) | 2001-02-08 | 2001-10-09 | Semiconductor test apparatus, and method of testing semiconductor device |
Country Status (4)
Country | Link |
---|---|
US (1) | US6651023B2 (zh) |
JP (1) | JP2002236153A (zh) |
DE (1) | DE10150369A1 (zh) |
TW (1) | TW517163B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004157079A (ja) * | 2002-11-08 | 2004-06-03 | Renesas Technology Corp | チップ内蔵半導体検査装置 |
US20060145721A1 (en) * | 2004-12-31 | 2006-07-06 | Riospring, Inc. | Testing printed circuit boards of disk drives and servo track writers |
TWI341391B (en) * | 2007-04-20 | 2011-05-01 | Pegatron Corp | Method and apparatus for testing the power |
JP2009069036A (ja) * | 2007-09-14 | 2009-04-02 | Fuji Electric Systems Co Ltd | プリント基板の不良解析システム |
US7982642B1 (en) * | 2010-01-08 | 2011-07-19 | National Yunlin University Of Science And Technology | Method for testing nonlinearity error of high speed digital-to-analog converter |
US8049650B2 (en) * | 2010-03-19 | 2011-11-01 | National Yunlin University Of Science And Technology | Method for testing a high-speed digital to analog converter based on an undersampling technique |
JP6054151B2 (ja) * | 2012-11-26 | 2016-12-27 | ルネサスエレクトロニクス株式会社 | テスト装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08233912A (ja) | 1995-02-24 | 1996-09-13 | Hitachi Ltd | Lsiテスタ |
US5646521A (en) | 1995-08-01 | 1997-07-08 | Schlumberger Technologies, Inc. | Analog channel for mixed-signal-VLSI tester |
US5884023A (en) * | 1995-12-14 | 1999-03-16 | Texas Instruments Incorporated | Method for testing an integrated circuit with user definable trace function |
US5909186A (en) * | 1997-07-01 | 1999-06-01 | Vlsi Technology Gmbh | Methods and apparatus for testing analog-to-digital and digital-to-analog device using digital testers |
JP4416273B2 (ja) * | 1999-06-09 | 2010-02-17 | 株式会社アドバンテスト | 半導体試験装置 |
US6320528B1 (en) * | 1999-10-15 | 2001-11-20 | Koninklijke Philips Electronics Nv | Built-in self test for integrated digital-to-analog converters |
US6331770B1 (en) * | 2000-04-12 | 2001-12-18 | Advantest Corp. | Application specific event based semiconductor test system |
-
2001
- 2001-02-08 JP JP2001032852A patent/JP2002236153A/ja not_active Withdrawn
- 2001-08-13 US US09/927,367 patent/US6651023B2/en not_active Expired - Lifetime
- 2001-10-09 TW TW090124924A patent/TW517163B/zh not_active IP Right Cessation
- 2001-10-11 DE DE10150369A patent/DE10150369A1/de not_active Ceased
Also Published As
Publication number | Publication date |
---|---|
DE10150369A1 (de) | 2002-09-12 |
US20020106817A1 (en) | 2002-08-08 |
JP2002236153A (ja) | 2002-08-23 |
US6651023B2 (en) | 2003-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5184162A (en) | Testing integrated circuit using an A/D converter built in a semiconductor chip | |
EP0337106A2 (en) | Embedded array access time test | |
KR20180137945A (ko) | 피시험 디바이스를 테스트하기 위한 프로세서 기반의 계측 방법 및 이를 이용한 계측 장치 | |
JPH08129053A (ja) | 集積回路試験装置 | |
TW517163B (en) | Semiconductor test apparatus, and method of testing semiconductor device | |
CN116224042A (zh) | 生成测试待测器件的测试向量的方法、系统、设备和介质 | |
US6658368B2 (en) | On-chip histogram testing | |
EP1829218A2 (en) | Using a parametric measurement unit for converter testing | |
CN107436379B (zh) | 用于测试模拟信号的系统 | |
US7403027B2 (en) | Apparatuses and methods for outputting signals during self-heat burn-in modes of operation | |
CN114121137B (zh) | 一种Nand Flash颗粒功耗测试系统及方法 | |
TWI229343B (en) | Embedded memory access time measurement method and device | |
JPH0252446A (ja) | 集積回路の試験装置 | |
JP2001257568A (ja) | 所定のパルス長の信号パルスを形成する装置 | |
JPS5957454A (ja) | 双方向スイツチング回路 | |
US7178071B2 (en) | Device for and method of examining the signal performance of semiconductor circuits | |
Whetsel | An IEEE 1149.1 based voltmeter/oscilloscope in a chip | |
Bao et al. | KEY TECHNOLOGY DESIGN OF VIRTUAL INSTRUMENT FOR FAULT DETECTION ON ANALOGUE INTEGRATED OPERATION-AMPLIFIER BASED ON FPGA AND DSP | |
Hales | A serially addressable, flexible current monitor for test fixture based I/sub DDQ//I/sub SSQ/testing | |
Mangca et al. | On-the-fly computation method in field-programmable gate array for analog-to-digital converter linearity testing | |
JPS609136A (ja) | 自己試験タイプlsi | |
JP2003004809A (ja) | 半導体集積回路及び高速テストシステム | |
JP4429449B2 (ja) | 半導体試験装置 | |
KR100994669B1 (ko) | 메모리 성능 파라미터의 측정 대기시간을 제어하는 장치 | |
JP2944307B2 (ja) | A/dコンバータの非直線性の検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |