DE10145727A1 - Verfahren und Vorrichtung zum Verringern des Stromverbrauchs einer elektronischen Schaltung - Google Patents
Verfahren und Vorrichtung zum Verringern des Stromverbrauchs einer elektronischen SchaltungInfo
- Publication number
- DE10145727A1 DE10145727A1 DE10145727A DE10145727A DE10145727A1 DE 10145727 A1 DE10145727 A1 DE 10145727A1 DE 10145727 A DE10145727 A DE 10145727A DE 10145727 A DE10145727 A DE 10145727A DE 10145727 A1 DE10145727 A1 DE 10145727A1
- Authority
- DE
- Germany
- Prior art keywords
- test
- electronic circuit
- control signal
- module
- test module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
Landscapes
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Die Erfindung betrifft ein Verfahren zum Verringern des Stromverbrauches einer elektronischen Schaltung, die mindestens ein Testmodul (30) aufweist, das zum Testen der elektronischen Schaltung vorgesehen und mit zumindest einer Leitung (38, 40) und/oder einem Anschluss der elektronischen Schaltung verbunden ist. Es wird ein Teststeuersignal (34) erzeugt, mit dem das mindestens eine Testmodul (30) zumindest teilweise in einem Betriebsmodul der elektronischen Schaltung derart von der zumindest einen Leitung (38, 40) bzw. dem zumindest einen Anschluss abgekoppelt wird, dass in dem mindestens einen Testmodul Schaltströme vermieden werden.
Description
- Die Erfindung betrifft ein Verfahren und eine Vorrichtung zum Verringern des Stromverbrauchs einer elektronischen Schaltung gemäß dem Oberbegriff von Anspruch 1 bzw. 8.
- Komplexe elektronische Schaltungen weisen heutzutage in der Regel Testschaltungen auf. Derartige Testschaltungen sind mittlerweile nahezu auf jeder integrierten Schaltung vorgesehen. Beispielsweise weisen dynamische Speicherbausteine (DRAMs) Testschaltungen zum Überprüfen der Funktionsfähigkeit der auf dem Speicherbaustein enthaltenen Schaltungen, beispielsweise Logik- und Speicherschaltungen, auf. Derartige Testschaltungen werden in einem speziellen Testmodus der elektronischen Schaltung aktiviert und stimulieren Schaltungsknoten. An weiteren Schaltungsknoten werden dann die aufgrund der Stimulation erhaltenen Ausgangssignale geprüft.
- Dynamische Speicherbausteine werden in der Regel nach bestimmten Fertigungsschritten getestet. Üblicherweise findet hierbei ein Test nach jeder Integrationsstufe des dynamischen Speicherbausteins statt. Beispielsweise wird nach der Produktion eines Wafers mit dynamischen Speicherbausteinen auf dem sogenannten Wafer-Level, nach dem Einbau in ein Gehäuse und nach Montage auf einem Speichermodul getestet. Im Rahmen dieser Tests werden nicht nur reine Funktionaltests durchgeführt, sondern auch Parameterfenster wie beispielsweise Temperaturabhängigkeiten der Funktionen des Speicherbausteins ermittelt. Außerdem werden durch diese Tests festgestellte defekte Schaltungsteile durch redundante Schaltungselemente ersetzt. Schließlich können noch durch Fuses elektrische Parameter des dynamischen Speicherbausteins nachgestimmt werden.
- Vor allem aufgrund dieser umfangreichen Tests sind zum Teil recht aufwendige Testschaltungen erforderlich, die in der Regel in der späteren Anwendung einer elektronischen Schaltung in einem Endgerät, beispielsweise einem Personalcomputer oder einem Mobiltelefon, nicht mehr benötigt werden. Um die Kosten aufgrund der Testschaltungen, die auf einer integrierten Schaltung vorhanden sind, niedrig zu halten, werden daher im Testbetrieb oder -modus Anschlüsse und Leitungen genutzt, die auch von der elektronischen Schaltung im normalen Betrieb(smodus) genutzt werden.
- Vielfach werden beispielsweise bestimmte Pads einer integrierten Schaltung im Testmodus für Testsignale benutzt. Im Betriebsmodus sind dagegen diese Pads für andere Signale oder sogar zur Spannungsversorgung vorgesehen. Mit anderen Worten sind die Testschaltungen in der Regel zumindest teilweise mit einigen Anschlüssen, insbesondere Pads, und/oder Leitungen der elektronischen Schaltung verbunden, die im Betriebsmodus der elektronischen Schaltung ebenfalls genutzt werden. Dadurch belasten sie im normalen Betrieb die elektronische Schaltung, insbesondere bilden sie eine kapazitive Last. Dadurch wird der Leistungsverbrauch der elektronischen Schaltung erhöht.
- Die durch die Testschaltungen gebildete kapazitive Last kann beispielsweise anhand des von der JEDEC (Joint Electronic Devices Engineering Council) als IDD2N definierten Stromverbrauch ermittelt werden. Zur Messung dieses Stromverbrauchs wird ein dynamischer Speicherbaustein in den sogenannten Bank-Idle Zustand versetzt, einem Ruhezustand des Speichers. An den Befehls- und Adress-Anschlüssen liegen Eingangssignale an, die Signalzustandswechsel aufweisen. Dadurch, dass die Adressleitungen auf dem Speicherbaustein mit einer Reihe von Testschaltungen verbunden sind, fließt trotz des Bank-Idle Zustands durch zumindest teilweise aktivierte Testschaltungen ein höherer Strom IDD2N als ohne Eingangssignale als ohne Testschaltung.
- Um die Aktivierung der Testschaltungen im normalen Betriebsmodus zu verhindern, wurden bisher Modi einer elektronischen Schaltung mittels bestimmter Modus- Registersets kodiert. Dadurch sollten zumindest einige Module von Testschaltungen im normalen Betriebsmodus deaktiviert werden. Allerdings sind zum Kodieren Enkoder erforderlich, die direkt mit beispielsweise dem Adress-Bus eines Speicherbausteins verbunden sind. Daher sind Testschaltungen mit einer messbaren kapazitiven Belastung des Adress-Busses und einen dadurch erhöhten Strom IDD2N verbunden.
- In Fig. 3 ist beispielhaft eine aus dem Stand der Technik bekannte Testschaltung 10 für eine elektronische Schaltung dargestellt, die an einen Bus 18 der elektronischen Schaltung geschaltet ist. Die Verbindung zwischen der Testschaltung 10 und dem Adress-Bus 18 erfolgt über einen Sub-Bus 16, da nur einige Adress-Bits zum Dekodieren der Modi der elektronischen Schaltung erforderlich sind.
- An den Sub-Bus 16 ist ein Testmodus-Enkoder 12 der Testschaltung 10 geschaltet, der laufend anhand der über den Bus 18 übertragenen Teststeuersignale den Modus der elektronischen Schaltung dekodiert. Im dekodierten Modus gibt der Testmodus-Enkoder 12 ein sogenanntes Testmodus- Kontrollsignal 14 an weitere (nicht dargestellte) Module der Testschaltung 10 weiter. In Abhängigkeit von diesem Testmodus-Kontrollsignal 14 können die Module zum Testen der elektronischen Schaltung aktiviert werden. Im normalen Betriebszustand der elektronischen Schaltung wird jedoch der Stromverbrauch durch den Testmodus-Enkoder 12 erhöht.
- Etwas detaillierter ist der Aufbau einer Testschaltung 10 in der Fig. 4 dargestellt. Mit einem Sub-Bus 16 ist ein Inverter 22 eines Funktionalblocks 20 der Testschaltung 10 verbunden. Dem Inverter 22 ist ein weiterer Inverter 24 sowie ein abschaltbarer Inverter nachgeschaltet. Der abschaltbare Inverter kann mittels eines Testmodus-Kontrollsignals 14 (siehe Fig. 3) abgeschaltet werden. Dadurch werden weitere Testschaltungs-Funktionalblöcke 26 vom Adressbus 18 elektrisch abgekoppelt. Der Sub-Bus 16 und damit der Adressbus 18 wird durch die Eingangskapazität des ersten Inverters 22 belastet. Da dieser zum Treiben der ihm nachgeschalteten weiteren Gatter entsprechend dimensioniert sein muss, ist seine Eingangskapazität in der Regel recht groß. In diese fließt im normalen Betriebszustand der elektronischen Schaltung ein relativ großer Strom. Trotz des Abkoppelns wichtiger Testschaltungs-Funktionalblöcke 26 von dem Adressbus 18, ist der Stromverbrauch jedoch noch immer hoch im Vergleich zu beispielsweise einer elektronischen Schaltung, die keine derartige Testschaltungen aufweist.
- Aufgabe der vorliegenden Erfindung ist es daher, ein Verfahren und eine Vorrichtung zum Verringern des Stromverbrauchs einer elektronischen Schaltung vorzuschlagen, die im Vergleich zu den Eingangs geschilderten Lösungen den Stromverbrauch noch mehr verringern.
- Diese Aufgabe wird durch ein Verfahren zum Verringern des Stromverbrauchs einer elektronischen Schaltung mit den Merkmalen nach Anspruch 1 und durch eine entsprechende Vorrichtung mit den Merkmalen nach Anspruch 8 gelöst. Bevorzugte Ausgestaltungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
- Ein wesentlicher Punkt der Erfindung ist die Erzeugung eines Teststeuersignals, das zum Ankoppeln von zum Testen vorgesehenen Schaltungsteilen an Leitungen und/oder Anschlüsse einer elektronischen Schaltung dient. Hierdurch kann in einem "normalen" Betriebsmodus der elektronischen Schaltung (bei deaktiviertem Teststeuersignal) der Stromverbrauch derart verringert werden, dass er geringer als bei den eingangs geschilderten, aus dem Stand der Technik bekannten Verfahren und Schaltungstechniken ist. Das Teststeuersignal kann beispielsweise global auf einer integrierten Schaltung zum Ankoppeln aller zum Testen vorgesehener Schaltungsteile dienen. Diese Schaltungsteile können beispielsweise Dekoder oder ganze Funktionsblöcke von Testschaltungen sein. Bei deaktiviertem Teststeuersignal, d. h. im normalen Betriebszustand, werden diese Schaltungsteile von Leitungen und/oder Anschlüssen der elektronischen Schaltung abgekoppelt. Durch das Abkoppeln wird die kapazitive Last der zum Testen vorgesehenen Schaltungsteile für die elektronische Schaltung, insbesondere für die erwähnten Leitungen und/oder Anschlüssen wesentlich verringert. Vor allem werden Schaltströme in den zum Testen vorgesehenen Schaltungen (Testschaltungen, Testmodule) verringert. Zum einen fließt aufgrund der Verringerung der kapazitiven Last im normalen Betriebszustand nur ein sehr geringer Strom trotz beispielsweise einem Testmodul, zum anderen ist das Testmodul im abgekoppelten Zustand, also im normalen Betriebszustand, inaktiv, so dass Schaltströme im Testmodul wesentlich verringert werden.
- In einem Testmodus der elektronischen Schaltung wird das Teststeuersignal aktiviert. Mit anderen Worten werden bei aktiviertem Teststeuersignal zum Testen vorgesehene Schaltungsteile an Leitungen und/oder Anschlüsse der elektronischen Schaltung gekoppelt. Hierdurch ist das Testmodul zum Testen der elektronischen Schaltung zumindest teilweise mit Leitungen und/oder Anschlüssen der elektronischen Schaltung verbunden. Dagegen werden diese Schaltungsteile bei deaktiviertem Teststeuersignal abgekoppelt. Zum zumindest teilweisen Abkoppeln des Testmoduls im Betriebsmodus der elektronischen Schaltung wird also das Teststeuersignal deaktiviert.
- Das Teststeuersignal kann durch einen Dekoder erzeugt werden, der aus zugeführten Modussignalen einen Testmodus ermittelt und das Teststeuersignal erzeugt, in dem er die Modussignale dekodiert. Dieser Dekoder muss nur einmal vorgesehen werden und kann in einer stromsparenden Schaltungstechnik ausgebildet sein. Durch diese "Zentralisierung" der Erzeugung des Teststeuersignals können Schaltungsteile eingespart werden, wodurch wiederum der Stromverbrauch sinkt.
- Vorzugsweise wird das Teststeuersignal durch eine vorgegebene Kombination der Modussignale erzeugt. Mit den Modussignalen werden verschiedene Modi der elektronischen Schaltung eingestellt. Diese Modi können beispielsweise verschiedene Test- und Betriebs-Modi sein.
- In einer besonders bevorzugten Ausführungsform ist die vorgegebene Kombination eine durch die JEDEC-Spezifikation ausgeschlossene Bit-Kombination "11" oder "10" der Bits 7 und 8 einer Moduseinstell-Adresse. In der JEDEC-Spezifikation sind verschiedene Bit-Kombinationen der Modus-Einstelladresse bereits vergeben. Dies trifft jedoch nicht für die Bit- Kombinationen "11" und "10" der Bits 7 und 8 zu. Daher können diese, durch die JEDEC-Spezifikation noch nicht belegten Bit- Kombinationen idealerweise zum Erzeugen des Teststeuersignals herangezogen werden.
- In einer derzeit bevorzugten Ausführungsform des Verfahrens wird die vorgegebene Kombination durch einen Steuerimpuls in einem Flip-Flop gespeichert wird, dessen Ausgangssignal das Teststeuersignal ist. In dem Flip-Flop bleibt die ermittelte Kombination in der Regel solange gespeichert, bis ein Testmodus explizit, d. h. insbesondere durch ein dafür vorgesehenes Signal, beendet wird.
- Bei den meisten elektronischen Schaltungen ist es lediglich erforderlich, einzelne Teile eines Testmoduls der elektronischen Schaltung abzukoppeln, da nur diese mit mindestens einer Leitung und/oder einem Anschluss der elektronischen Schaltung verbunden sind. Daher wird in einer bevorzugten Ausführungsform mindestens ein Testfunktionsblock des mindestens einen Testmoduls im Betriebsmodus von der zumindest einen Leitung bzw. dem zumindest einen Anschluss abgekoppelt. Der Testfunktionsblock dient im Testmodus im wesentlichen zum Testen der elektronischen Schaltung. Insbesondere erzeugt er Stimulationssignale für die elektronische Schaltung.
- Die Erfindung betrifft ferner eine Vorrichtung zum Verringern des Stromverbrauchs einer elektronischen Schaltung, die mindestens ein Testmodul aufweist, das zum Testen der elektronischen Schaltung vorgesehen und zumindest mit einer Leitung und/oder einem Anschluss der elektronischen Schaltung verbunden ist. Zum Abkoppeln zumindest eines Funktionsblocks des mindestens einen Testmoduls von der zumindest einen Leitung und/oder dem zumindest einen Anschluss sind erste Mittel vorgesehen. Die ersten Mittel sind von mindestens einem Teststeuersignal angesteuert, das von zweiten Mitteln erzeugt wird.
- Vorzugsweise umfassen die ersten Mittel abschaltbare Gatter, insbesondere Inverter oder Transmission-Gates. Derartige Elemente sind einfach aufgebaut und beanspruchen beispielsweise bei einer integrierten Schaltung wenig Siliziumfläche. Sie eignen sich daher bevorzugt zum Einsatz als Abkoppel-Elemente.
- In einer derzeit bevorzugten Ausführungsform sind die ersten Mittel zwischen mindestens einem Funktionsblock des Testmoduls und die zumindest eine Leitung und/oder dem zumindest einen Anschluss geschaltet. Sie trennen sozusagen einen Funktionsblock des Testmoduls von den Elementen der elektronischen Schaltung. Unter Trennen wird hier insbesondere eine Abkopplung verstanden. Wesentlich ist, dass durch die Abkoppelung die kapazitive Last für die elektronische Schaltung verringert wird und im abgeschalteten Zustand Schaltströme nachfolgender Gatter vermieden werden. Daher sollten die ersten Mittel vorzugsweise Teile des Testmoduls von der zumindest einen Leitung und/oder dem zumindest einen Anschluss trennen, die dort die größte kapazitive Last erzeugen.
- Die zweiten Mittel können einen Dekoder umfassen, der zum Erzeugen des Teststeuersignals anhand von zugeführten Adresssignalen ausgebildet ist. Der Dekoder filtert sozusagen aus den zugeführten Adresssignalen eine bestimmte Bit- Kombination, die einem Testmodus entspricht. Kurz gefasst dient er zum Detektieren eines Testmodus und zum Erzeugen eines Teststeuersignals.
- Vorzugsweise wird die Vorrichtung auf einer integrierten Schaltung, insbesondere einem dynamischen Speicherbaustein implementiert.
- Die Erfindung wird nachfolgend anhand von Figuren der Zeichnung näher dargestellt. Es zeigen:
- Fig. 1 ein Ausführungsbeispiel der erfindungsgemäßen Vorrichtung zur Verringerung des Stromverbrauchs einer elektronischen Schaltung;
- Fig. 2 ein erstes Ausführungsbeispiel von Mitteln zum Erzeugen eines Teststeuersignals zum Abkoppeln eines Testmoduls von einer Leitung einer elektronischen Schaltung;
- Fig. 3 die Anschaltung einer aus dem Stand der Technik bekannten Testschaltung an einen Bus einer elektronischen Schaltung; und
- Fig. 4 eine aus dem Stand der Technik bekannte elektrische Abkopplung eines Funktionsblock eines Testmoduls von einem Bus einer elektronischen Schaltung.
- Zur Beschreibung der Fig. 3 und 4 wird auf die Beschreibungseinleitung verwiesen. Im folgenden werden für gleiche, insbesondere funktional gleichwertige Elemente gleiche Bezugszeichen verwendet.
- In Fig. 1 ist ein Testmodul 30 dargestellt, das über einen Sub-Bus 38 mit einem Bus 40 einer (nicht dargestellten) elektronischen Schaltung verbunden ist. Das Testmodul 30 dient zum Erzeugen von Testsignalen für die elektronische Schaltung. Typischerweise handelt es sich bei dem Testmodul 30 um eine Logikschaltung, die zum Erzeugen von Testpattern ausgebildet ist. Mit diesen Testpattern können wiederum Logikelemente eines dynamischen Speicherbausteins insbesondere eines 256 MBit-DRAMs getestet werden.
- Der Sub-Bus 38 wird einem Inverter 32 zugeführt, der mittels eines Teststeuersignals 34 abschaltbar ist. Genauer gesagt handelt es sich bei dem als einzelnen Inverter 32 dargestellten Inverter um eine Vielzahl von Invertern entsprechend der Vielzahl von Teststeuersignalleitungen des Sub-Busses 38. Für jede Signalleitung im Sub-Bus 38 ist ein abschaltbarer Inverter 32 vorgesehen, an den jeweils das Teststeuersignal 34 geführt ist. Der Ausgang des abschaltbaren Inverters 32 ist mit einem Funktionsblock 36 des Testmoduls 30 verbunden, der zum Erzeugen eines Testmodul-Kontrollsignals 41 dient. Mit dem Testmodul- Kontrollsignal 41 werden weitere (nicht dargestellte) Funktionsblöcke des Testmoduls 30 sowie Schaltungselemente des dynamischen Speicherbausteins angesteuert.
- Durch den abschaltbaren Inverter 32 ist der Funktionsblock 36 vom Sub-Bus 38 und damit von dem Bus 40 abkoppelbar. Der Sub-Bus 38 ist dadurch nur durch die Eingangskapazität des abschaltbaren Inverters 32 belastet. Dies ist eine sehr viel kleinere Kapazität als die gesamte Eingangskapazität des komplexeren Funktionsblocks 36. Ferner treten in dem Funktionsblock 36 keine Schaltströme auf. Dadurch fließt sowohl in einem Testmodus als auch in einem normalen Betriebsmodus des Speicherbausteins ein geringerer Strom über den Sub-Bus 38 in den Inverter 32 als ohne den abschaltbaren Inverter 32 in den Funktionsblock 36. Mit derartigen abschaltbaren Invertern 32 werden auf einem dynamischen Speicherbaustein alle Testmodule chip-global von Schaltungselementen entkoppelt, die auch in einem normalen Betriebsmodus des dynamischen Speicherbausteins genutzt werden. Durch diese Abkopplung wird die kapazitive Last durch das Teststeuersignal kontrolliert aufgrund der für Testfunktionen vorgesehenen Schaltungsteile im normalen Betriebsmodus verringert.
- Das Teststeuersignal 34 ist auf dem dynamischen Speicherbaustein global vorhanden. Es wird an jeden, auf dem dynamischen Speicherbaustein vorhandenen abschaltbaren Inverter 32 geführt, der zum Abkoppeln von Funktionsblöcken von Testmodulen von Schaltungselementen im normalen Betriebszustand des Speicherbausteins genutzt wird.
- In Fig. 2 ist eine Schaltung zum Erzeugen des Teststeuersignals 34 dargestellt. Das Teststeuersignal 34 wird im wesentlichen aus zwei Adress-Bits von einem Adress- Bus 42 des Speicherbausteins abgeleitet. Bei den Adress-Bits handelt es sich um ein Adress-Bit SA [7] 44 und ein Adress-Bit SA [8] 46. Die Schaltung dekodiert aus der Bit-Kombination "10" der beiden Adress-Bits SA [7] und SA [8] das Teststeuersignal 34.
- Diese beiden Adress-Bits 44 und 46 werden jeweils einem Transmission-Gate 50 bzw. einem Tristate-Inverter 52 zugeführt. Die Transmission-Gates 50 bzw. der Tristate-Inverter 52 werden von einem sogenannten MRS (Mode Register Set)-Puls 48 (auch als Modusregister-Einstellpuls bezeichnet) angesteuert. Wird der MRS-Puls aktiv, werden das Transmission-Gate 50 und der Tristate-Inverter 52 freigeschaltet. Dadurch wird an zwei der drei Eingänge eines NAND-Gatters 76 das Adress-Bit 44 und das invertierte Signal 46 durchgeschaltet. Das invertierte Signal 46 wird durch eine zweite Inversionsstufe 55 nochmals invertiert und gemeinsam mit dem Signal 44 auf den Eingang des NAND-Gatters 74 durchgeschaltet. Das Ausgangssignal des NAND-Gatters 74 wird vermittels eines AND-Gatters 78 mit einem Signal 66 aus der POWER-UP-Sequenz verkoppelt, z. B. CHIPRDY. Dieses Signal ist zunächst 0 und nach Durchlaufen der POWER-UP-Sequenz logisch 1. Dies dient der Initialisierung des Ausgangssignals GTME 34 auf logisch 0. Durch die Verknüpfung des aus dem AND-Gatter 78 resultierenden Signals 78 mit einem der drei Eingänge des NAND-Gatters 76 wird - zum Beispiel beim Initialisieren - das Signal S zu Ground gesetzt, wenn R = 1 ist. Die aus den NAND-Gattern 76 und 78 resultierenden Signal R und S werden auf ein Set-Reset-Flip-Flop geleitet, welches durch die gegeneinander geschalteten NAND-Gatter 58 und 60 gebildet wird.
- Liegt kein MRS-Puls an, werden das Transmission-Gate 50 und der Tristate-Inverter 52 geschlossen. Stattdessen werden die Transmission-Gates 53 und 54 geöffnet, deren Eingänge statisch auf low-Level liegen. Dies führt dazu, dass die Signale S und R logisch 1 werden. Der Ausgang 34 bleibt dann in seinem vorher definierten Zustand.
- Die NAND Gatter 74 und 76 dienen als Dekoder, um die Signale S und R gemäß der folgenden Tabelle aus Bit-Kombinationen von SA [7, 8] zu erzeugen. Ist das Signal S logisch 0, wird das Teststeuersignal GTME 34 aktiviert (logisch 1). Wird hingegen das Signal R logisch 0, wird GTME 34 auf logisch 0 zurückgesetzt. Werden S und R beide logisch 1 gesetzt, bleibt der bisherige Zustand von GTME erhalten. Daraus ergibt sich die unten angegebene Programmiertabelle von GTME als Funktion von SA [7, 8]: Das Teststeuersignal 34 wird durch SA [7, 8] = [1, 0] aktiviert (logisch 1) und durch SA [7, 8] = [1, 1] zurückgesetzt (logisch 0).
- Da die Adresskombinationen SA [7, 8] = [1, 1] von JEDEC für den Normalbetrieb ausgeschlossen sind, eignen sie sich idealerweise für das Aktivieren und Deaktivieren des Teststeuersignals.
- Durch das aktivierte Teststeuersignal 34 werden alle auf einem dynamischen Speicherbaustein enthaltenen abschaltbaren Inverter oder Transmission-Gates oder Tristate-Inverter aktiviert, die von dem Teststeuersignal 34 gesteuert werden. Hierdurch werden alle Funktionsblöcke von Testmodulen auf dem dynamischen Speicherbaustein an Leitungen und/oder Anschlüsse auf dem dynamischen Speicherbaustein geschaltet. Der Speicherbaustein kann nun getestet werden.
- Anhand der folgenden Tabelle ist das Aktivieren und Deaktivieren des Teststeuersignals 34, das auf einem Speicherbaustein auch als Global Testmode Enable (GTME) Signal bezeichnet wird, dargestellt:
- In einem typischen Betriebsfall erfolgt die Aktivierung des Teststeuersignals 34, das zunächst logisch "0" ist, nach Beendigung einer Power-Up Sequenz auf einem dynamischen Speicherbaustein mittels eines MRS-Pulses 48 und des entsprechenden Kodes für den Testmodus, der durch die Bitkombination "10" der beiden Adress-Bits 44 und 46 gebildet wird. Nach dem Ende des MRS-Pulses 48 bleibt das Teststeuersignal 34 erst einmal stabil aktiviert. Erst durch eine Modusregister-Einstellung mit SA [7, 8] = [1, 1] wird es wieder zurückgesetzt bzw. deaktiviert.
- Die Deaktivierung des Teststeuersignals kann für folgende Zwecke eingesetzt werden:
- 1. Das Setzen neuer Testmodi wird verhindert.
- 2. Der Chip kann vor Aktivierung des Teststeuersignals in einen Testzustand gesetzt werden, der auch nach Deaktivierung des Teststeuersignals erhalten bleibt. Dies erlaubt eine realistische Strom-Messung (z. B. IDD2N) mit abgekoppelten Testschaltungen bei Bedingungen, die ohne Testmodi nicht erreicht würden (z. B. modifizierte interne Spannungswerte).
12 Testmodus-Enkoder
14 Testmodus-Kontrollsignal
16 Sub-Bus
18 Adress-Bus
20 Funktionalblock
22 Inverter
24 Inverter
26 Testschaltungs-Funktionalblöcke
28 abschaltbarer Inverter
30 Testmodul
32 abschaltbarer Inverter
34 Teststeuersignal
36 Funktionsblock
38 Sub-Bus
40 Bus
41 Testmodus-Kontrollsignal
42 Adressbus
44 Adressbit SA [7]
46 Adressbit SA [8]
48 MRS-Puls
50 Transmission-Gate
52 abschaltbarer Inverter
54 Transmission-Gate
55 Inverter
58 NAND-Gatter
60 NAND-Gatter
66 Signal aus der POWER-UP-Sequenz
74 NAND-Gatter
76 NAND-Gatter
78 AND-Gatter
Claims (12)
1. Verfahren zum Verringern des Stromverbrauches einer
elektronischen Schaltung, die mindestens ein Testmodul
(30) aufweist, das zum Testen der elektronischen Schaltung
vorgesehen und mit zumindest einer Leitung (38, 40)
und/oder einem Anschluss der elektronischen Schaltung
verbunden ist,
dadurch gekennzeichnet, dass
ein Teststeuersignal (34) erzeugt wird, mit dem das
mindestens eine Testmodul (30) zumindest teilweise in
einem Betriebsmodus der elektronischen Schaltung derart
von der zumindest einen Leitung (38, 40) bzw. dem
zumindest einen Anschluss abgekoppelt wird, dass
Schaltströme in dem mindestens einen Testmodul vermieden
werden.
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet, dass
das Teststeuersignal (34) in einem Testmodus der
elektronischen Schaltung aktiviert und im Betriebsmodus
deaktiviert wird.
3. Verfahren nach Anspruch 1 oder 2,
dadurch gekennzeichnet, dass
ein Dekoder (50, 52, 55, 58, 60, 74, 76, 78) zugeführte
Modussignale (42, 44, 46, 48) dekodiert, um einen
Testmodus zu ermitteln und daraus das Teststeuersignal
(34) zu erzeugen.
4. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, dass
das Teststeuersignal (34) durch eine vorgegebene
Kombination der Modussignale erzeugt wird.
5. Verfahren nach Anspruch 4,
dadurch gekennzeichnet, dass
die vorgegebene Kombination eine durch die JEDEC-
Spezifikation ausgeschlossene Bit-Kombination "11" oder
"10" der Bits 7 und 8 einer Moduseinstell-Adresse ist.
6. Verfahren nach Anspruch 5,
dadurch gekennzeichnet, dass
die vorgegebene Kombination durch einen Steuerimpuls (48)
in einem Flip-Flop (58, 60) gespeichert wird, dessen
Ausgangssignal das Teststeuersignal (34) ist.
7. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, dass
mindestens ein Testfunktionsblock (36) des mindestens
einen Testmoduls (30), der in einem Testmodus die
elektronische Schaltung testet, insbesondere
Stimulationssignale für die elektronische Schaltung
erzeugt, im Betriebsmodus von der zumindest einen Leitung
(38, 40) bzw. dem zumindest einen Anschluss abgekoppelt
wird.
8. Vorrichtung zum Verringern des Stromverbrauchs einer
elektronischen Schaltung, die mindestens ein Testmodul
(30) aufweist, das zum Testen der elektronischen Schaltung
vorgesehen und mit zumindest einer Leitung (38, 40)
und/oder einem Anschluss der elektronischen Schaltung
verbunden ist,
dadurch gekennzeichnet, dass
erste Mittel (32) zum Abkoppeln zumindest eines
Funktionsblocks (36) des mindestens einen Testmoduls (30)
von der zumindest einen Leitung (38, 40) und/oder dem
zumindest einem Anschluss vorgesehen sind, die von
mindestens einem Teststeuersignal (34) angesteuert sind,
das von zweiten Mitteln (50, 52, 55, 58, 60, 74, 76, 78)
erzeugt wird.
9. Vorrichtung nach Anspruch 8,
dadurch gekennzeichnet, dass
die ersten Mittel (32) abschaltbare Gatter, insbesondere
Inverter oder Transmission-Gates umfassen.
10. Vorrichtung nach Anspruch 8 oder 9,
dadurch gekennzeichnet, dass
die ersten Mittel (32) zwischen mindestens einem
Funktionsblock (36) des Testmoduls (30) und die zumindest
eine Leitung (38, 40) und/oder dem zumindest einem
Anschluss geschaltet sind.
11. Vorrichtung nach einem der Ansprüche 8 bis 10,
dadurch gekennzeichnet, dass
die zweiten Mittel (50, 52, 55, 58, 60, 74, 76, 78) einen
Dekoder umfassen, der zum Erzeugen des Teststeuersignals
(34) anhand von zugeführten Adress-Teststeuersignalen (44,
46) ausgebildet ist.
12. Vorrichtung nach einem der Ansprüche 8 bis 11,
dadurch gekennzeichnet, dass
sie auf einer integrierten Schaltung, insbesondere auf
einem dynamischen Speicherbaustein implementiert ist.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10145727A DE10145727B4 (de) | 2001-09-17 | 2001-09-17 | Verfahren und Vorrichtung zum Verringern des Stromverbrauchs einer elektronischen Schaltung |
| TW091119559A TW571480B (en) | 2001-09-17 | 2002-08-28 | Method and apparatus for reducing the current consumption of an electronic circuit |
| KR10-2002-0056050A KR100502035B1 (ko) | 2001-09-17 | 2002-09-16 | 전자회로의 전류 소모를 감소시키기 위한 장치 및 방법 |
| US10/245,622 US6986088B2 (en) | 2001-09-17 | 2002-09-17 | Method and apparatus for reducing the current consumption of an electronic circuit |
| JP2002270707A JP3782768B2 (ja) | 2001-09-17 | 2002-09-17 | 電子回路の電流消費を低減する方法およびデバイス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10145727A DE10145727B4 (de) | 2001-09-17 | 2001-09-17 | Verfahren und Vorrichtung zum Verringern des Stromverbrauchs einer elektronischen Schaltung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE10145727A1 true DE10145727A1 (de) | 2003-04-17 |
| DE10145727B4 DE10145727B4 (de) | 2013-07-11 |
Family
ID=7699279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE10145727A Expired - Fee Related DE10145727B4 (de) | 2001-09-17 | 2001-09-17 | Verfahren und Vorrichtung zum Verringern des Stromverbrauchs einer elektronischen Schaltung |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6986088B2 (de) |
| JP (1) | JP3782768B2 (de) |
| KR (1) | KR100502035B1 (de) |
| DE (1) | DE10145727B4 (de) |
| TW (1) | TW571480B (de) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4107172C2 (de) * | 1991-03-06 | 1997-08-07 | Siemens Ag | Schaltungsanordnung zum Testen integrierter digitaler Schaltungen |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100253283B1 (ko) * | 1997-04-07 | 2000-04-15 | 김영환 | 메모리소자의소모전류감소회로 |
| DE19804035A1 (de) * | 1998-02-02 | 1999-08-05 | Siemens Ag | Integrierter Speicher |
| US6426650B1 (en) * | 1999-12-28 | 2002-07-30 | Koninklijke Philips Electronics, N.V. | Integrated circuit with metal programmable logic having enhanced reliability |
| JP2001358298A (ja) * | 2000-06-12 | 2001-12-26 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
-
2001
- 2001-09-17 DE DE10145727A patent/DE10145727B4/de not_active Expired - Fee Related
-
2002
- 2002-08-28 TW TW091119559A patent/TW571480B/zh not_active IP Right Cessation
- 2002-09-16 KR KR10-2002-0056050A patent/KR100502035B1/ko not_active IP Right Cessation
- 2002-09-17 JP JP2002270707A patent/JP3782768B2/ja not_active Expired - Fee Related
- 2002-09-17 US US10/245,622 patent/US6986088B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4107172C2 (de) * | 1991-03-06 | 1997-08-07 | Siemens Ag | Schaltungsanordnung zum Testen integrierter digitaler Schaltungen |
Non-Patent Citations (2)
| Title |
|---|
| JEDEC Solid State Technology Association: Double Data Rate (DDR) SDRAM Specification. JEDEC Standard No. 79, Arlington, Juni 2000, S. 1-10 * |
| TIETZE,U., SCHENK,Ch.: Halbleiterschaltungstechnik8., überarbeitete Auflage, Berlin [u.a.]: Springer-Verlag, 1986, S. 21 * |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030102881A1 (en) | 2003-06-05 |
| US6986088B2 (en) | 2006-01-10 |
| TW571480B (en) | 2004-01-11 |
| JP3782768B2 (ja) | 2006-06-07 |
| KR20030024598A (ko) | 2003-03-26 |
| JP2003185709A (ja) | 2003-07-03 |
| DE10145727B4 (de) | 2013-07-11 |
| KR100502035B1 (ko) | 2005-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3130714C2 (de) | ||
| DE69120483T2 (de) | Halbleiter-Speicher mit unterdrücktem Testmodus-Eingang während des Strom-Einschaltens | |
| DE60006162T2 (de) | Hochleistungs cmos wortleitungstreiber | |
| DE4334263B4 (de) | Generatorschaltung für eine negative Vorspannung für ein Halbleiterspeicherbauelement | |
| DE4243592C2 (de) | Paralleltestschaltung für einen Halbleiter-Speicherchip | |
| DE4244555A1 (de) | Integrierte Halbleiterschaltungsvorrichtung | |
| DE4226070A1 (de) | Halbleiterspeichereinrichtung mit redundanzschaltkreis und testverfahren zum pruefen, ob der redundanzschaltkreis in ihr benutzt wird oder nicht | |
| DE10355116A1 (de) | Ein- und Ausgangsschaltung eines integrierten Schaltkreises, Verfahren zum Testen eines integrierten Schaltkreises sowie integrierter Schaltkreis mit einer solchen Ein- und Ausgangsschaltung | |
| DE19937829A1 (de) | Schaltung, Verfahren und Vorrichtung zum Ausgeben, Eingeben bzw. Empfangen von Daten | |
| DE69724318T2 (de) | Prüfung und Reparatur einer eingebetteten Speicherschaltung | |
| DE102006007439B4 (de) | Halbleitereinzelchip, System und Verfahren zum Testen von Halbleitern unter Verwendung von Einzelchips mit integrierten Schaltungen | |
| DE60106300T2 (de) | Eingangs-/ausgangs-durchgangstestmodus-schaltung | |
| WO2005015249A2 (de) | Elektronisches element mit einem zu testenden elektronischen schaltkreis und testsystem-anordnung zum testen des elektronischen elements | |
| DE102006011706A1 (de) | Halbleiter-Bauelement, sowie Halbleiter-Bauelement-Test-Verfahren | |
| DE10130785A1 (de) | Speicherbaustein und Vorrichtung zum Testen eines Speicherbausteins | |
| EP0974848B1 (de) | Integrierte Schaltung mit einer Selbsttesteinrichtung | |
| DE19600804A1 (de) | Interne Spannungserzeugungsschaltung, Halbleiterspeichervorrichtung und Verfahren zum Messen des Stromverbrauches, das in der Lage ist den Stromverbrauch ohne Trennen der Leitung zu messen | |
| DE3916811C2 (de) | ||
| DE10145727B4 (de) | Verfahren und Vorrichtung zum Verringern des Stromverbrauchs einer elektronischen Schaltung | |
| DE60223043T2 (de) | Elektronischer schaltkreis und testverfahren | |
| DE60309128T2 (de) | LSI-Testanordnung | |
| EP0733910B1 (de) | Platine mit eingebauter Kontaktfühlerprüfung für integrierte Schaltungen | |
| DE10154614C1 (de) | Integrierte Schaltung mit einer Testschaltung und Verfahren zum Entkoppeln einer Testschaltung | |
| DE10248753A1 (de) | Halbleiterbaustein sowie Verfahren zum Funktionstest und zur Konfiguration eines Halbleiterbausteins | |
| DE10313872B3 (de) | Integrierte Schaltung mit einer Testschaltung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8127 | New person/name/address of the applicant |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
| R016 | Response to examination communication | ||
| R018 | Grant decision by examination section/examining division | ||
| R020 | Patent grant now final |
Effective date: 20131012 |
|
| R082 | Change of representative | ||
| R081 | Change of applicant/patentee |
Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE |
|
| R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |
|
| R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |