DE10143766A1 - Speichersystem - Google Patents
SpeichersystemInfo
- Publication number
- DE10143766A1 DE10143766A1 DE10143766A DE10143766A DE10143766A1 DE 10143766 A1 DE10143766 A1 DE 10143766A1 DE 10143766 A DE10143766 A DE 10143766A DE 10143766 A DE10143766 A DE 10143766A DE 10143766 A1 DE10143766 A1 DE 10143766A1
- Authority
- DE
- Germany
- Prior art keywords
- memory cell
- refresh
- memory
- input
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
Ein Speichersystem ist geschaffen, das zumindest eine Speicherzelle (10), in der Informationen speicherbar sind und eine Auffrischungseinrichtung (14) aufweist, die in vorbestimmten zeitlichen Abständen die Speicherzelle (10) auffrischt. Das Speichersystem weist ferner eine Ansteuerungseinrichtung (16) auf, die die Auffrischungseinrichtung (14) derart ansteuert, daß dieselbe die Speicherzelle (10) nur auffrischt, wenn in der Speicherzelle (10) Nutzinformationen gespeichert sind.
Description
- Die vorliegende Erfindung bezieht sich auf das Gebiet von Speichersystemen und spezieller auf das Gebiet von Speichersystemen mit dynamischen Speichern.
- Als dynamische Speicher werden Speicher bezeichnet, bei denen eine physikalische Größe, wie beispielsweise elektrische Ladungen, in zeitlichen Abständen aufgefrischt werden muß, um Nutzinformationen, die in dem Speicher gespeichert sind, nicht zu verlieren. Beispielsweise werden bei Computersystemen DRAM-Speicher (DRAM = Dynamic Random Access Memory = dynamischer Speicher mit wahlfreiem Zugriff) verwendet, die eine Vielzahl von Speicherzellen aufweist, wobei typischerweise eine Mehrzahl von Speicherzellen mit einer gemeinsamen Datenleitung verbunden ist. Typische Verfahren zum Auffrischen einer solchen Mehrzahl von Speicherzellen stellen das Cycle- Stealing-Verfahren und das Transparent-Verfahren bzw. Hidden- Refresh-Verfahren dar. Bei dem Cycle-Stealing-Verfahren werden die Speicherzellen einer gemeinsamen Datenleitung wie beispielsweise einer Wortleitung zusammen aufgefrischt, wobei jede Wortleitung nacheinander aufgefrischt wird. Dazu wird ein Zähler verwendet, der nach jedem Auffrischvorgang für eine Wortleitung um 1 weitergezählt wird. Während des Auffrischvorgangs einer Wortleitung wird dabei ein Prozessor, der mit dem Speichersystem verbunden ist, für einen Taktzyklus angehalten.
- Bei dem Transparent-Verfahren wird das Auffrischen auf eine synchronisierte Weise durchgeführt, derart, daß ein Auffrischen von Speicherzellen einer Wortleitung lediglich dann durchgeführt wird, wenn ein Benutzer nicht auf die Speicherzellen der Wortleitung zugreift.
- Mit der zunehmenden Verbreitung von tragbaren Rechenvorrichtungen, wie beispielsweise Laptops, Palmtops oder Organizer, gewinnt der Einsatz von SDRAM-Speicher (SDRAM = Synchroneous Dynamic Random Access Memory = synchronisierter dynamischer Speicher mit wahlfreiem Zugriff) zunehmend an Marktbedeutung. Bei solchen Anwendungen ist der Stromverbrauch aufgrund der Tatsache, daß diese Geräte typischerweise mit einer Batterie betrieben werden, ein entscheidendes Kriterium.
- Bekannterweise werden die Speicherzellen in festen Zeitintervallen aufgefrischt, wobei keine Unterscheidung getroffen wird, ob die Speicherzellen tatsächlich mit Nutzinformationen beschrieben sind oder nicht. Dabei wird bei bekannten Systemen beispielsweise nach einer Inbetriebnahme, wenn viele Speicherzellen keine Nutzinformationen aufweisen, durch das Auffrischen der Speicherzellen ohne Nutzinformationen unnötigerweise Strom verbraucht, der einen erheblichen Teil des Gesamtstromverbrauchs darstellen kann.
- Die Aufgabe der vorliegenden Erfindung besteht darin, ein Konzept zu schaffen, um ein Speichersystem, das Speicherzellen aufweist, die aufgefrischt werden müssen, mit einem verringerten Stromverbrauch zu betreiben.
- Diese Aufgabe wird durch eine Vorrichtung nach Anspruch 1 und ein Verfahren nach Anspruch 8 gelöst.
- Die vorliegende Erfindung schafft ein Speichersystem mit zumindest einer Speicherzelle, in der Informationen speicherbar sind, einer Auffrischungseinrichtung, die in vorbestimmten zeitlichen Abständen die Speicherzelle auffrischt, und einer Ansteuerungseinrichtung, die die Auffrischungseinrichtung derart ansteuert, daß dieselbe die Speicherzelle nur auffrischt, wenn in der Speicherzelle Nutzinformationen gespeichert sind.
- Die vorliegende Erfindung basiert auf der Erkenntnis, daß bei einem Speichersystem, das Speicherzellen umfaßt, die wieder aufgefrischt werden müssen, ein geringer Stromverbrauch dadurch erreicht wird, daß in dem Speichersystem lediglich Speicherzellen aufgefrischt werden, die Nutzinformationen enthalten.
- Bei einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung weist das Speichersystem ein Mono-Flop auf, das bei einem Schreibvorgang auf eine Speicherzelle an einem Setzen- Eingang ein Schreib-Signal empfängt, das das Schreiben auf die Speicherzelle anzeigt, wodurch ein Setzen des Mono-Flops durchgeführt wird. Ein Ausgang des Mono-Flops ist mit einem UND-Logikelement verbunden, das ferner an einem zweiten Eingang ein Auffrischungs-Signal empfängt. Der Ausgang des UND- Logikelements ist mit einem Eingang einer Steuerung zum Auslösen eines Auffrischvorgangs verbunden. In dem gesetzten Zustand des Mono-Flops wird bei jedem Empfangen eines Auffrischungs-Signal an dem UND-Logikelement über den Ausgang des UND-Logikelements ein Signal zum Durchführen einer Auffrischung an eine Auffrischungseinrichtung ausgegeben, das bewirkt, das die Auffrischungseinrichtung eine Auffrischung der Speicherzelle bewirkt.
- Weiterführende Ausbildungen der vorliegenden Erfindung sind in den Unteransprüchen dargelegt.
- Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
- Fig. 1 ein schematisches Blockdiagramm eines Ausführungsbeispiels der vorliegenden Erfindung; und
- Fig. 2 ein schematisches Blockdiagramm eines weiteren Ausführungsbeispiels, das ein Beispiel für die Realisierung der Ansteuereinrichtung zeigt.
- Fig. 1 stellt ein Blockdiagramm dar, das ein Speichersystem gemäß einem Ausführungsbeispiel der vorliegenden Erfindung zeigt. Das Speichersystem weist eine Speicherzelle 10 auf, die über eine Auffrischungsleitung 12 mit einer Auffrischungseinrichtung 14 verbunden ist. Die Speicherzelle 10 kann beispielsweise eine DRAM-Speicherzelle oder eine SDRAM- Speicherzelle umfassen. Das Speichersystem weist ferner eine Ansteuerungseinrichtung 16 auf, die über eine Steuerleitung 18 mit einem Eingang der Auffrischungseinrichtung 14 verbunden ist. Ferner ist die Ansteuerungseinrichtung 16 über eine Steuerleitung 20 mit einem Auffrischungszähler (Refresh- Counter) 22 verbunden. Ein Ausgang des Auffrischungszählers ist über eine Leitung 24 mit einem Ausgang eines Oder-Logikelements 26 verbunden. Ein erster Eingang des Logikelements 26 ist mit einer Auffrischungszeitgebungsvorrichtung 28 (Refresh-Timer) verbunden, während ein zweiter Eingang des Logikelements mit einer Leitung 30 zum Anlegen externer Befehle verbunden ist.
- Gemäß einem Ausführungsbeispiel ist die Speicherzelle 10 eine einer Mehrzahl von Speicherzellen, die in dem Speichersystem vorgesehen sind, wobei mehrere der Speicherzellen über eine gemeinsame Datenleitung, wie beispielsweise eine Wortleitung WL, verbunden sind.
- Bei einer Inbetriebnahme des Speichersystems, d. h. bei einem Anlegen einer Versorgungsspannung an das Speichersystem, wird über eine Leitung 32 ein Inbetriebnahme-Signal an die Ansteuerungseinrichtung 16 angelegt, das anzeigt, daß das Speichersystem in Betrieb genommen wurde. Da die Speicherzelle 10 nach der Inbetriebnahme keine Nutzinformationen aufweist, wird die Ansteuerungseinrichtung 16 durch das Empfangen des Inbetriebnahme-Signals in einen Zustand versetzt, bei dem die Ansteuerungseinrichtung 16 die Auffrischungseinrichtung 14 derart steuert, daß eine Auffrischung der Speicherzelle 10 durch die Auffrischungseinrichtung 14 nicht durchgeführt wird, obwohl die Ansteuerungseinrichtung über die Leitung 20 Aufforderungssignale zum Auffrischen von dem Auffrischungszähler 22 erhält.
- Die Aufforderungssignale werden von dem Auffrischungszähler 22 ansprechend auf den Empfang eines Triggersignal erzeugt, das entweder ein von der Auffrischungszeitgebungseinrichtung 28 ausgegebenes Signal oder ein über die Leitung 30 angelegtes externes Signal ist.
- Wird zu einem späteren Zeitpunkt die Speicherzelle 10 mit Nutzinformationen beschrieben, so empfängt die Ansteuerungseinrichtung 16 über die Leitung 32 ein Schreib-Signal, das anzeigt das in die Speicherzelle 10 Nutzinformationen geschrieben wurden.
- Nach dem Empfang des Schreibsignals befindet sich die Ansteuerungseinrichtung 16 in einem Aktiv-Zustand, bei dem ansprechend auf das Empfangen eines Aufforderungssignal von der Ansteuerungseinrichtung 16 ein Signal an die Auffrischungseinrichtung 14 ausgegeben wird, das die Auffrischungseinrichtung 14 veranlaßt, eine Ladungsauffrischung der Speicherzelle 10 durchzuführen. Die Durchführung einer Auffrischung der Speicherzelle 10 durch die Auffrischungseinrichtung 14 erfolgt dabei auf eine bekannte Art und Weise.
- Der Auffrischungszähler erhält von der Auffrischungszeitgebungseinrichtung oder über die externe Leitung 30 in regelmäßigen zeitlichen Abständen ein Aufforderungssignal, so daß in vorbestimmten zeitlichen Abständen Auffrischungen der Speicherzelle 10 durchgeführt werden, solange sich die Ansteuerungseinrichtung in dem Aktiv-Zustand befindet.
- Der Aktiv-Zustand der Ansteuerungseinrichtung 16 wird dabei solange beibehalten, bis die Ansteuerungseinrichtung 16 ein Aufheben-Signal erhält. Das Aufheben-Signal wird über die Leitung 32 an die Ansteuerungseinrichtung 16 angelegt, wenn die in der Speicherzelle gespeicherten Informationen keine Relevanz für eine Nutzung aufweisen, d. h. keine Nutzinformationen sind, die beispielsweise zum Betreiben eines mit dem Speichersystem verbundenen Computersystems benützt werden.
- Nachdem die Ansteuerungseinrichtung 16 das Aufheben-Signal empfängt, wird der Aktiv-Zustand der Ansteuerungseinrichtung 16 beendet, so daß die Speicherzelle 10 durch die Auffrischungseinrichtung 14 nicht aufgefrischt wird, obwohl die Ansteuerungseinrichtung 16 über die Leitung 20 Aufforderungssignale zum Auffrischen von dem Auffrischungszähler 22 erhält.
- Die Ansteuerungseinrichtung 16 wird dabei wieder in einen Aktiv-Zustand gesetzt, wenn über die Leitung 32 ein Signal empfangen wird, das anzeigt das in der Speicherzelle 10 Nutzungsinformationen gespeichert sind. Ein solches Signal kann beispielsweise das obig erwähnte Schreiben-Signal sein, das ein Schreiben von Nutzinformationen in die Speicherzelle 10 anzeigt.
- Durch die benutzungsorientierte Auffrischung der Speicherzelle 10, bei der eine Auffrischung lediglich durchgeführt wird, wenn in der Speicherzelle 10 relevante Dateninformationen gespeichert sind, weist der durch das Speichersystem hervorgerufene Stromverbrauch einen geringeren Wert als bei bekannten Speichersystemen auf, bei denen ein Aufladen einer Speicherzelle unabhängig von der Relevanz der in der Speicherzelle 10 gespeicherten Informationen in vorbestimmten zeitlichen Abständen durchgeführt wird.
- Fig. 2 zeigt ein Ausführungsbeispiel der vorliegenden Erfindung, bei dem die Ansteuerungseinrichtung 16 des Speichersystems ein Mono-Flop 34 aufweist, das einen Rücksetzen-Eingang RÜCKSETZEN, einen Setzen-Eingang SETZEN und einen Ausgang AUS aufweist. Ferner weist das Speichersystem ein UND-Logikelement 36 auf, das einen ersten und zweiten Eingang EIN und einen Ausgang AUS aufweist. Der erste Eingang des UND-Logikelements 36 ist mit dem Ausgang des Mono-Flops 34 verbunden. Der zweite Eingang des UND-Logikelements 36 empfängt über einen Auffrischungs-Eingang AUFFRISCHEN ein Auffrischungs-Signal. Das Auffrischungs-Signal entspricht dem in herkömmlichen Systemen verwendeten Signalen zur Auffrischung, die in vorbestimmten Abständen angelegt werden. Anders als bei bekannten Systemen wird das Auffrischungs-Signal nicht an die Auffrischungseinrichtung angelegt, sondern erfindungsgemäß an das UND-Logikelement 36, um so die auswahlmäßige Auffrischung einer Speicherzelle zu ermöglichen.
- Der Setzen-Eingang des Mono-Flops 34 ist mit einem Ausgang eines ODER-Logikelements 38 verbunden. Ein erster Eingang des ODER-Logikelements 38 ist mit einem Schreiben-Eingang SCHREIBEN verbunden, während ein zweiter Eingang des ODER-Logikelements 38 mit dem Ausgang AUS des UND-Logikelements 36 verbunden ist.
- Ferner ist der Rücksetzen-Eingang RÜCKSETZEN des Mono-Flops 34 mit einem Ausgang eines ODER-Logikelements 40 verbunden. Das ODER-Logikelement 40 weist einen ersten und zweiten Eingang EIN auf, wobei der erste Eingang mit einem Inbetriebnahme-Eingang INBETRIEBNAHME verbunden ist, während der zweite Eingang mit einem Abmelden-Eingang Abmelden verbunden ist.
- Bei einer Inbetriebnahme des Speichersystems wird über den Inbetriebnahme-Eingang ein Inbetriebnahme-Signal an den Rücksetzen-Eingang RÜCKSETZEN des Mono-Flops 34 angelegt, wobei dasselbe über das ODER-Schaltungselement 40 an den Rücksetzen-Eingang RÜCKSETZEN des Mono-Flops 34 angelegt wird, wodurch das Mono-Flop 34 in seinen stabilen Zustand zurückgesetzt ist.
- In diesem Zustand liegt an dem Ausgang des Mono-Flops 34 und folglich dem ersten Eingang des UND-Logikelements 36 ein niedriger Pegel an. Ferner wird in vorbestimmten zeitlichen Abständen über den Auffrischungs-Eingang AUFFRISCHEN der Ansteuerungseinrichtung 16 und folglich an den zweiten Eingang des UND-Logikelements 36 ein Auffrischungs-Signal mit einem hohen Pegel angelegt. Das UND-Logikelement 36 führt eine Verknüpfung der an dem ersten Eingang und zweiten Eingang anliegenden Pegel durch.
- Liegt durch den rückgesetzten Zustand des Mono-Flops 34 an dem ersten Eingang des UND-Logikelements 36 ein niedriger Pegel an, so weist der Ausgang des UND-Logikelements 36 unabhängig von dem Auftreten des Auffrischungs-Signal an dem zweiten Eingang des UND-Logikelements 36 stets einen niedrigen Pegel auf. Da der Ausgang des UND-Logikelements 36 mit der Auffrischungseinrichtung 14 verbunden ist, wird derselben durch den niedrigen Pegel angezeigt, daß eine Auffrischung nicht durchgeführt wird.
- Dieser Zustand hält so lange an, bis über den Schreiben- Eingang ein Schreiben-Signal an den Setzen-Eingang des Mono- Flops 34 angelegt wird. Indem das Mono-Flop 34 für eine Haltezeit, die wesentlich größer als die Informations-Beibehaltungs-Zeit der Speicherzelle 10 ist, an dem Ausgang AUS desselben auf einem hohen Pegel gehalten wird, wird sichergestellt, daß bei einem nächsten Auffrischungs-Signal das Mono- Flop 34 noch nicht zurückgesetzt ist und an dem ersten Eingang des UND-Logikelements 36 ein hoher Pegel vorliegt, so daß bei dem Auftreten des Auffrischungs-Signal der erste und zweite Eingang des UND-Logikelements 36 einen hohen Pegel aufweisen, wodurch der Ausgang desselben ebenfalls auf einen hohen Pegel eingestellt wird.
- Der hohe Pegel, der über die Verbindung des Ausgangs des UND- Logikelements 36 mit dem Eingang der Auffrischungseinrichtung 14 an demselben anliegt, bewirkt, daß die Auffrischungseinrichtung 14 eine Auffrischung der Speicherzelle 10 durchführt.
- Ferner liegt an dem Setzen-Eingang des Mono-Flops 34 über die Verbindung desselben mit dem Ausgang des UND-Logikelements 36 ein hoher Pegel, wodurch das Mono-Flop 34 wiederum gesetzt wird und die Messung der Haltezeit zurückgesetzt wird. Wie vorhergehend bereits erwähnt wurde, wird durch die lange Haltezeit des Mono-Flops 34, die wesentlich größer als die Informations-Beibehaltungs-Zeit der Speicherzelle 10 ist, sichergestellt, daß das Mono-Flop 34 bei einem darauffolgenden Auffrischungs-Signal den gesetzten Zustand aufweist und eine Auffrischung der Speicherzelle 10 durchgeführt wird.
- Folglich wird für jedes weitere Auffrischungs-Signal eine Auffrischung der Speicherzelle 10 durchgeführt, bis über den Abmelden-Eingang ein Signal an den Rücksetzen-Eingang des Mono-Flops 34 angelegt wird, das den Speicherinhalt der Speicherzelle 10 als irrelevant anzeigt und das Mono-Flop 34 auf einen niedrigen Pegel zurücksetzt.
- Wird das Auffrischungs-Signal an dem zweiten Eingang des UND- Logikelements 36 unterbrochen oder beendet, so wird keine Auffrischung der Speicherzellen durchgeführt, wobei das Mono- Flop 34 durch die lange Haltezeit über einen Zeitraum gesetzt bleibt, der wesentlich länger als die Informations-Beibehaltungs-Zeit der Speicherzelle 10 ist.
- Dadurch wird das Mono-Flop 34 erst zurückgesetzt, wenn die Informationen der Speicherzelle 10 aufgrund der nicht erfolgten Auffrischung verloren sind. Für den Fall, daß keine Auffrischung der Speicherzelle 10 durchgeführt wurde, kann, solange die Informationen in der Speicherzelle 10 noch nicht verloren sind, durch ein Anlegen eines Auffrischungs-Signals an den Auffrischungs-Eingang AUFFRISCHEN ein Auffrischen jederzeit wieder durchgeführt werden, um die noch nicht verlorenen Informationen zu erhalten.
- Bei einem weiteren Ausführungsbeispiel kann die in Fig. 2 gezeigte Schaltung für eine Mehrzahl von Speicherzellen verwendet werden.
- Beispielsweise kann bei einem Ausführungsbeispiel das Speichersystem mehrere Wortleitungen bzw. gemeinsame Datenleitungen aufweisen, wobei jede Wortleitung mit einer Mehrzahl von Speicherzellen verbunden ist.
- Ein SDRAM-Chip kann beispielsweise eine Speicherkapazität von 256 Mb in vier Bänke mit jeweils ca. 16000 Wortleitungen aufweisen.
- Um bei einer solchen Anzahl von Speicherzellen den Aufwand für die Überwachung in Grenzen zu halten, wird bei einem Ausführungsbeispiel anstelle einer Überwachung jeder einzelnen Speicherzelle die Mehrzahl von Speicherzellen, die mit einer Wortleitung verbunden sind, überwacht, so daß eine Auffrischung von Speicherzellen einer Wortleitung lediglich durchgeführt wird, wenn eine oder mehrere der Speicherzellen der Wortleitung mit Nutzinformationen beschrieben sind.
- Bei einem weiteren Ausführungsbeispiel kann eine Auffrischungsüberwachung für Speicherzellen, die in jeweiligen Bänken angeordnet sind, durchgeführt werden. Dabei werden die Speicherzellen einer Bank nur aufgefrischt, wenn in einer der Speicherzellen Nutzinformationen gespeichert sind. Bezugszeichenliste 10 Speicherzelle
12 Auffrischungsleitung
14 Auffrischungseinrichtung
16 Ansteuerungseinrichtung
18 Steuerleitung
20 Steuerleitung
22 Auffrischungszähler
24 Leitung
26 ODER-Logikelement
28 Auffrischungszeitgebungsvorrichtung
30 Leitung
32 Leitung
34 Monoflop
36 UND-Logikelement
38 ODER-Logikelement
40 ODER-Logikelement
Claims (10)
1. Speichersystem, mit
zumindest einer Speicherzelle (10) mit endlicher Beibehaltungszeit, in der Informationen speicherbar sind;
einer Auffrischungseinrichtung (14), die die Speicherzelle (10) in vorbestimmten zeitlichen Abständen auffrischt; und
einer Ansteuerungseinrichtung (16), die die Auffrischungseinrichtung (14) derart ansteuert, daß dieselbe die Speicherzelle (10) nur auffrischt, wenn in der Speicherzelle (10) Nutzinformationen gespeichert sind.
zumindest einer Speicherzelle (10) mit endlicher Beibehaltungszeit, in der Informationen speicherbar sind;
einer Auffrischungseinrichtung (14), die die Speicherzelle (10) in vorbestimmten zeitlichen Abständen auffrischt; und
einer Ansteuerungseinrichtung (16), die die Auffrischungseinrichtung (14) derart ansteuert, daß dieselbe die Speicherzelle (10) nur auffrischt, wenn in der Speicherzelle (10) Nutzinformationen gespeichert sind.
2. Speichersystem nach Anspruch 1, bei dem die
Ansteuerungseinrichtung (16) die Auffrischungseinrichtung (14) derart
ansteuert, um die Speicherzelle (10) nach einem Schreiben auf
dieselbe aufzufrischen.
3. Speichersystem nach Anspruch 1 oder 2, bei dem die
Ansteuerungseinrichtung (16) ausgebildet ist, um nach einem
Empfangen eines Abmelden-Signals die Auffrischungseinrichtung
(14) zu steuern, um eine Auffrischung zu beenden.
4. Speichersystem nach einem der Ansprüche 1 bis 3, bei dem
die Ansteuerungseinrichtung (16) ein Mono-Flop (34) und ein
UND-Logikelement (36) aufweist, wobei das Mono-Flop (34) eine
Haltezeit aufweist, die größer als eine Beibehaltungszeit der
Speicherzelle (10) ist, und wobei ein Setzen-Eingang des
Mono-Flops (34) ausgebildet ist, um ein Schreib-Signal, das ein
Schreiben auf die Speicherzelle (10) anzeigt, oder ein
Auffrisch-Signal, das ein Auffrischen der Speicherzelle (10)
anzeigt, zu empfangen, und ein Rücksetzen-Eingang des Mono-
Flops (34) ausgebildet ist, um das Abmelden-Signal oder ein
System-Start-Signal zu empfangen, und wobei ein erster
Eingang des UND-Logikelements (36) mit einem Ausgang des Mono-
Flops (34) verbunden ist und ein zweiter Eingang des UND-
Logikelements (36) ausgebildet ist, um ein Auffrischungs-
Signal zu empfangen, und wobei ferner ein Ausgang der UND-
Logik mit einem Eingang einer Steuerung zum Veranlassen eines
Auffrischungsvorgangs verbunden ist.
5. Speichersystem nach einem der Ansprüche 1 bis 4, wobei das
Speichersystem mehrere Speicherzellen (10) aufweist, die mit
einer gemeinsamen Datenleitung verbunden sind, wobei die
Ansteuerungseinrichtung (16) die Auffrischungseinrichtung (14)
derart ansteuert, daß dieselbe die Speicherzellen (10) der
gemeinsamen Datenleitung nur auffrischt, wenn in einer der
mit der gemeinsamen Datenleitung verbundenen Speicherzellen
(10) Nutzinformationen gespeichert sind.
6. Speichersystem nach einem der Ansprüche 1 bis 4, wobei das
Speichersystem mehrere Speicherzellen (10) aufweist, die in
einer Bank angeordnet sind, wobei die Ansteuerungseinrichtung
(16) die Auffrischungseinrichtung (14) derart ansteuert, daß
dieselbe die Speicherzellen (10) der Bank nur auffrischt,
wenn in einer der Speicherzellen (10) der Bank
Nutzinformationen gespeichert sind.
7. Speichersystem nach einem der Ansprüche 1 bis 6, bei dem
die Speicherzelle (10) eine DRAM- oder SDRAM-Speicherzelle
ist.
8. Verfahren zum Auffrischen zumindest einer Speicherzelle
(10), in der Informationen speicherbar sind, mit folgenden
Schritten:
Bestimmen, ob Nutzinformationen in der Speicherzelle (10) gespeichert sind;
Regelmäßiges Durchführen von Auffrischungen der Speicherzelle (10), wenn bestimmt wurde, daß Nutzinformationen in der Speicherzelle (10) gespeichert sind.
Bestimmen, ob Nutzinformationen in der Speicherzelle (10) gespeichert sind;
Regelmäßiges Durchführen von Auffrischungen der Speicherzelle (10), wenn bestimmt wurde, daß Nutzinformationen in der Speicherzelle (10) gespeichert sind.
9. Verfahren nach Anspruch 8, bei dem der Schritt des
Auffrischens der Speicherzelle (10) ansprechend auf ein Empfangen
eines Schreib-Signals durchgeführt.
10. Verfahren nach Anspruch 8, das ferner das Beenden der
Durchführung von regelmäßigen Auffrischungen der
Speicherzelle (10) ansprechend auf ein Empfangen eines Abmelden-Signals
aufweist.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10143766A DE10143766A1 (de) | 2001-09-06 | 2001-09-06 | Speichersystem |
US10/236,887 US20030043675A1 (en) | 2001-09-06 | 2002-09-06 | Memory system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10143766A DE10143766A1 (de) | 2001-09-06 | 2001-09-06 | Speichersystem |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10143766A1 true DE10143766A1 (de) | 2003-04-03 |
Family
ID=7697963
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10143766A Withdrawn DE10143766A1 (de) | 2001-09-06 | 2001-09-06 | Speichersystem |
Country Status (2)
Country | Link |
---|---|
US (1) | US20030043675A1 (de) |
DE (1) | DE10143766A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6738304B2 (en) | 2001-11-08 | 2004-05-18 | Infineon Technologies Ag | Dynamic memory device and method for controlling such a device |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7458040B1 (en) * | 2005-09-01 | 2008-11-25 | Synopsys, Inc. | Resettable memory apparatuses and design |
CN107015628B (zh) * | 2017-03-30 | 2020-08-28 | 中国科学院计算技术研究所 | 一种面向近似应用的低开销dram刷新方法及系统 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4056173B2 (ja) * | 1999-04-14 | 2008-03-05 | 富士通株式会社 | 半導体記憶装置および該半導体記憶装置のリフレッシュ方法 |
US6385113B1 (en) * | 1999-04-30 | 2002-05-07 | Madrone Solutions, Inc | Method for operating an integrated circuit having a sleep mode |
US6650587B2 (en) * | 2001-11-19 | 2003-11-18 | Micron Technology, Inc. | Partial array self-refresh |
-
2001
- 2001-09-06 DE DE10143766A patent/DE10143766A1/de not_active Withdrawn
-
2002
- 2002-09-06 US US10/236,887 patent/US20030043675A1/en not_active Abandoned
Non-Patent Citations (3)
Title |
---|
KAI, K. * |
MURAKAMI, K.: Optimizing the DRAM refresh count for merged DRAM/logic LSIs, Proceedings of International Symposium on Low Power Electronics and Design, 1998, S. 82-87 * |
OHSAWA, T. * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6738304B2 (en) | 2001-11-08 | 2004-05-18 | Infineon Technologies Ag | Dynamic memory device and method for controlling such a device |
Also Published As
Publication number | Publication date |
---|---|
US20030043675A1 (en) | 2003-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE602004002300T2 (de) | Selektive bankauffrischung | |
DE10337855B4 (de) | Schaltung und Verfahren zur Auswertung und Steuerung einer Auffrischungsrate von Speicherzellen eines dynamischen Speichers | |
DE69835794T2 (de) | Halbleiterschaltung und steuerungsverfahren dazu | |
DE19518497C2 (de) | Dynamischer RAM mit Selbstauffrischung und Verfahren zum Generieren von Selbstauffrisch-Zeitsteuersignalen | |
DE102008028327B4 (de) | Speicherauffrischsystem und -Verfahren | |
DE10304673B4 (de) | Auffrischschaltung für dynamische Speicher | |
US7944768B2 (en) | Software refreshed memory device and method | |
DE10345383B4 (de) | Bankadreßabbildung gemäß einer Bankhaltezeit bei dynamischen Direktzugriffsspeichern | |
DE102011014587B4 (de) | Schneller Austritt aus Selbstauffrischungszustand eines Speichergeräts | |
DE60317347T2 (de) | Speicherschaltung mit nichtflüchtigem ram und ram | |
DE102007038615B4 (de) | Speicher mit Speicherbänken und Modusregistern, sowie Verfahren zum Betreiben eines solchen Speichers | |
DE102004034760B4 (de) | Auffrischsteuerverfahren, Speichersteuerschaltung und Chipprodukt | |
DE112012004456B4 (de) | Verfahren und Vorrichtung zum Planen von Arbeitsspeicher-Auffrischungsoperationen unter Einbeziehung von Engergiezuständen | |
DE4334415C2 (de) | Dynamische Speichervorrichtung für wahlfreien Zugriff mit Selbstrefresheinrichtung | |
DE112004001704T5 (de) | Verfahren zum Auffrischen eines Speichers und integrierter Schaltkreis, der einen auffrischbaren Speicher enthält | |
DE19740223C2 (de) | Verfahren zum Prüfen einer Speichersteuerung | |
DE102005003903B4 (de) | System und Verfahren zumn Auffrischen einer dynamischen Speichervorrichtung | |
DE102004016148A1 (de) | Verfahren und System zur Herstellung von dynamischen Speichern (DRAM) mit reduziertem Strombedarf für die Selbstauffrischung | |
DE4124904A1 (de) | Halbleiterspeichervorrichtung, faehig nicht-periodische auffrischungsoperationen auszufuehren | |
DE112004002181T5 (de) | Verfahren und Schaltungskonfiguration zum Auffrischen von Daten in einem Halbleiterspeicher | |
EP1119004A1 (de) | Halbleiter-Speicheranordnung mit Auffrischungslogikschaltung sowie Verfahren zum Auffrischen des Speicherinhaltes einer Halbleiter-Speicheranordnung | |
DE10233250A1 (de) | Halbleiterspeichervorrichtung | |
DE102004060579A1 (de) | Verfahren und Vorrichtung zum Steuern von Auffrischzyklen eines Mehrzyklusauffrischschemas bei einem dynamischen Speicher | |
DE102004044984B4 (de) | Direktzugriffspeichervorrichtung, Halbleiterspeichervorrichtung und Verfahren zum Verringern eines Stromverbrauchs bei einer dynamischen Speichervorrichtung | |
DE10143766A1 (de) | Speichersystem |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8130 | Withdrawal |