DE10137345B4 - Schaltungsvorrichtung zur Prüfung zumindest eines von einer integrierten Schaltung ausgegebenen Prüfsignals, eine Anordnung eines Testsystems für integierte Schaltungen, eine Verwendung der Anordnung sowie ein Verfahren zur Prüfung zumindest eines Prüfsignals - Google Patents

Abstract

Schaltungsvorrichtung (12) zur Prüfung zumindest eines von einer integrierten Schaltung (11) ausgegebenen Prüfsignals (DQS) mit
– zumindest einem Prüfsignaleingang (22, 24) zur Signaleingabe des Prüfsignals (DQS);
– zumindest einem Referenzsignaleingang (18, 20) zur Signaleingabe eines Referenzsignals (PDy, PDz);
– zumindest einer Komparatoreinrichtung (14, 16), welche zu einem Signalvergleich des Prüf- mit dem Referenzsignal (DQS; PDy, PDz) und zur Ausgabe eines Fehlersignals ausgelegt ist, wenn der Signalvergleich einen Fehler ergibt;
– zumindest einer Fehlerspeichereinrichtung (26, 28) zur Speicherung des Fehlersignals; und
– zumindest einem mit der Fehlerspeichereinrichtung (26, 28) verbundenen Fehlersignalausgang (38), dadurch gekennzeichnet, dass der Prüfsignaleingang (22, 24) mit zumindest einer ersten (14) und einer
zweiten (16) Komparatoreinrichtung verbunden und zumindest ein erster (18) und ein zweiter (20) Referenzsignaleingang vorgesehen ist, wobei
– die erste Komparatoreinrichtung (14) zur Ausgabe eines ersten Fehlersignals auslegt ist, wenn die Spannung des Prüfsignals (DQS) größer als die...

Description

• Die Erfindung betrifft eine Schaltungsvorrichtung zur Prüfung zumindest eines von einer integrierten Schaltung ausgegebenen. Prüfsignals nach Anspruch 1, eine Anordnung eines Testsystems für integrierte Schaltungen mit einer Schaltungsvorrichtung nach Anspruch 7, eine Verwendung der Anordnung nach Anspruch 13 sowie ein Verfahren zur Prüfung zumindest eines Prüfsignals nach Anspruch 14.
• Integrierte Schaltungen durchlaufen während und nach ihrem Herstellungsprozeß eine Vielzahl unterschiedlicher Test- bzw. Prüfverfahren. Mit der ständig anwachsenden Komplexität moderner integrierter Schaltungen – insbesondere DRAM Speichern – werden auch die notwendigen Prüfverfahren aufwendiger und erfordern immer leistungsfähigere Testsysteme. Da die typische Produktlebenszeit, insbesondere von modernen Speicherbauelementen, oft nur wenige Monate beträgt, ist eine individuelle Neuerstellung eines für ein bestimmtes Speicherbauelement geeigneten Testsystems aus Kostengründen unpraktikabel. Deshalb sind moderne Testsysteme für die Funktionsprüfung komplexer integrierter Schaltungen zumeist in weiten Grenzen individuell programmierbar, um an immer neue DUTs (device under test) angepaßt werden zu können. Typischerweise können daher die in der Halbleiterspeicherindustrie verwendeten Testsysteme, welche zum Teil Anschaffungspreise von über einer Million EURO aufweisen, über mehrere Produktgenerationen verwendet werden.
• Ein kritischer Engpaß kommerzieller Testsysteme für integrierte Schaltungen, beispielsweise des Advantest T 5581 Testsystems für DRAM-DIMMs, ist die Anzahl frei programmierbarer und schneller Eingabe-/Ausgabeanschlüsse. (I/O-Pins). Beispielsweise verfügt das Advantest T 5581 D-Type Testsystem für paralle Testzwecke über n*72 schnelle, frei programmierbare I/O-Pins (n = 4, 8 oder 16), welche zur einer vollständi gen Funktionsprüfung eines SDR-DIMMs (Single Date Rate-DIMM) mit hoher Parallelität und Flexibilität (insbesondere wegen des zu berücksichtigen Scramblings des PCB (printed circuit board)) ausreichen. DDR-DIMMs (Double Data Rate-DIMMs), welche zunehmend Verwendung finden, weisen jedoch aufgrund der hier anfallenden DQS-Signale (Data Query Strobe) weitere 18 Anschlüsse auf, so daß eine flexible und hochparallele Funktionsprüfung insbesondere der DQS-Signale beim Lesevorgang mit diesem Testsystem problematisch ist.
• Herkömmlicherweise mußten daher Performanceboards (Sockelboards bzw. HiFix-Boards) verwendet werden, auf denen lediglich 4-fach parallel mit geringer Flexibilität DDR-DIMMs getestet werden konnten.
• Die WO 00/34797 A1 beschriebt ein Tester-Interfacesystem, welches ein Differential-Input-Register (DIR) mit einem Komparator zum Vergleichen eines Ausgangssignals eines DUT mit einem Referenzsignal umfasst.
• Gegenüber dem zitierten Stand der Technik stellt sich dem Fachmann die Aufgabe, eine Schaltungsvorrichtung zum Prüfen mindestens einer integrierten Schaltung zur Verfügung zu stellen, mit der sich das Prüfen der Schaltung verbessern lässt.
• Diese Aufgabe wird durch eine Schaltungsvorrichtung gemäß Anspruch 1, eine Anordnung eine Testsystems mit einer Schaltungsanordnung nach Anspruch 6, eine Verwendung gemäß Anspruch 12 sowie ein Verfahren nach Anspruch 13 gelöst. Bevorzugte Ausführungsformen sind Gegenstand der abhängigen Ansprüche.
• Gemäß der Erfindung umfaßt eine Schaltungsvorrichtung zur Prüfung zumindest eines von einer integrierten Schaltung ausgegebenen Prüfsignals
• – zumindest einen Prüfsignaleingang zur Signaleingabe des Prüfsignals;
• – zumindest einen Referenzsignaleingang zur Signaleingabe eines Referenzsignals;
• – zumindest eine Komparatoreinrichtung, welche zu einem Signalvergleich des Prüf- mit dem Referenzsignal und zur Ausgabe eines Fehlersignals ausgelegt ist, wenn der Signalvergleich einen Fehler ergibt;
• – zumindest eine Fehlerspeichereinrichtung zur Speicherung des Fehlersignals; und
• – zumindest einen mit der Fehlerspeichereinrichtung verbundenen Fehlersignalausgang, wobei der Prüfsignaleingang mit zumindest einer ersten und einer zweiten Komparatoreinrichtung verbunden ist und zumindest ein erster und ein zweiter Referenzsignaleingang vorgesehen ist, wobei
• – die erste Komparatoreinrichtung zur Ausgabe eines ersten Fehlersignals auslegt ist, wenn die Spannung des Prüfsignals größer als die Spannung eines ersten Referenzsignals an dem ersten Referenzsignaleingang ist und
• – die zweite Komparatoreinrichtung zur Ausgabe eines zweiten Fehlersignals ausgelegt ist, wenn die Spannung des Prüfsignals kleiner als die Spannung eines zweiten Referenzsi gnals an dem zweiten Referenzsignaleingang ist.
• Die erste Komparatoreinrichtung ist zur Prüfung des HIGH-Signalzustands und die zweite Komparatoreinrichtung zur Prüfung des LOW-Signalzustands des Prüfsignals ausgelegt.
• Erfindungsgemäß wird eine Schaltungsvorrichtung verwendet, welche Eingänge für das zu prüfende Signal (z.B. das DQS-Signal eines DDR-DINM) sowie für ein erstes und zweites gemäß der entsprechenden Spezifikation gewähltes Referenzsignal aufweist. Das Prüfsignal wird von der zu prüfenden integrierten Schaltung in den Prüfsignaleingang eingegeben.
• Die Referenzsignale können von einem externen Testsystem ausgegeben werden. Vorteilhafterweise braucht kein "kostbarer" schneller I/O-Pin des Testsystems verwendet zu werden, um die Referenzsignale zu der Schaltungsvorrichtung auszugeben. Statt dessen kann ein sogenannter Treiberausgang des Testsystems bevorzugt Verwendung finden, welcher zwar zu einer schnellen und frei programmierbaren Signalausgabe – jedoch nicht zu einer Signaleingabe – ausgelegt ist. Oftmals sind bei Testsystemen, welche für hochkomplexe Testaufgaben verwendet werden, zwar alle schnellen I/O-Pins, welche von der zu prüfenden integrierten Schaltung ausgegebene Signale mit Referenzsignalen vergleichen können, belegt, so daß zusätzliche Signale der integrierten Schaltung nicht unmittelbar zeitgleich geprüft werden können. Jedoch weisen derartige Testsysteme typischerweise auch eine Vielzahl zusätzlicher Treiberausgänge auf, welche noch nicht belegt sind.
• Die erfindungsgemäße Schaltungsvorrichtung ermöglicht es, diese bislang ungenutzten Treiberausgänge des Testsystems bevorzugt zu verwenden, um die zusätzlichen (Prüf-)Signale der zu prüfenden integrierten Schaltung zu testen. Die Prüfsignale werden in den Komparatoreinrichtungen der Schaltungsvorrichtung mit den Referenzsignalen von dem Treiberausgang des Testsystems) verglichen. Fällt der Signalvergleich negativ aus, d.h. erfüllt das Prüfsignal nicht die durch die Referenzsignale vorgegebene Prüfreferenz, so erzeugt die Komparatoreinrichtung ein Fehlersignal, welches in einer Fehlerspeichereinrichtung gespeichert wird. Die Fehlerspeichereinrichtung kann extern über den Fehlersignalausgang insbesondere von dem externen Testsystem ausgelesen werden.
• Zwar ist für den Auslesevorgang der Fehlerspeichereinrichtung ein Signaleingang des Testsystems notwendig. Dieser Prüfergebniseingang des Testsystems braucht jedoch kein "schneller" Signaleingang zu sein, da der in der Fehlerspeichereinrichtung gespeicherte Fehlerzustand auch mit einer Ausleserate ausgelesen werden kann, welche wesentlich kleiner als die Signalrate des Prüf- und des Referenzsignals ist. Derartige "langsame" programmierbare Signaleingänge des Testsystems sind oftmals auch dann noch verfügbar, wenn sämtliche "schnelle" Eingänge bereits belegt sind.
• Folglich ermöglicht die Schaltungseinrichtung die Funktionsprüfung eines zusätzlichen Signalausgangs der integrierten Schaltung (d.h. des Prüfsignals), ohne daß hierfür ein zusätzlicher schneller I/O-Pin des Testsystems benötigt wird. Durch die erfindungsgemäße Schaltungsvorrichtung kann statt dessen ein schneller Treiberausgang sowie ein langsamer Signaleingang des Testsystems verwendet werden.
• Besonders vorteilhaft ist ferner, daß ein einziger Treiberausgang des Testsystems mit einer Vielzahl von Referenzsignaleingängen der Schaltungsvorrichtungen verbunden sein kann, um eine Vielzahl von DQS-Signalen eines DDR-DIMMs zu prüfen. In diesem Fall ist entsprechend eine Vielzahl von Prüfsignaleingängen und Komparatoreinrichtungen vorgesehen. Die Fehlerauswertung kann hierbei für jedes Prüfsignal getrennt erfolgen (d.h. DQS-feine Fehlerprüfung), wenn jeder Komparatoreinrichtung eine Fehlerspeichereinrichtung zugeordnet ist. Oftmals ist es jedoch ausreichend, die Fehlerauswertung lediglich DUT-fein auszulegen, so daß insbesondere eine einzige Fehlerspeichereinrichtung pro DUT ausreichend sein kann.
• Vorzugsweise sind die Komparatoreinrichtungen zu einem Spannungsvergleich des Prüf- mit den Referenzsignalen und zur Ausgabe eines binären Fehlersignals ausgelegt. Der Spannungsvergleich kann insbesondere fortlaufend oder nur dann durch die Komparatoreinrichtungen vorgenommen werden, wenn diese sich in einem Vergleichsmodus befindet, welcher extern aktivierbar ist. Vorteilhaft ist es, als Fehlersignal ein binäres Signal vorzusehen. Der Prüfergebniseingang des Testsystems, welcher mit dem Fehlersignalausgang der Schaltungsvorrichtung verbunden ist, braucht in diesem Fall beispielsweise lediglich ein einfacher (langsamer) TTL-Eingang zu sein.
• Vorzugsweise umfaßt die Fehlerspeichereinrichtung zumindest eine Flip-Flop-Schaltung. Vorzugsweise ist die Fehlerspeichereinrichtung mit einem Resetsignaleingang zum Löschen eines Fehlerzustands der Fehlerspeichereinrichtung verbunden. Das Resetsignal kann von einem programmierbaren Signalausgang des Testsystems erzeugt werden, welcher insbesondere langsam und binär sein kann.
• Vorzugsweise ist die erste Komparatoreinrichtung mit einer ersten Fehlerspeichereinrichtung und die zweite Komparatoreinrichtung mit einer zweiten Fehlerspeichereinrichtung verbunden und die Fehlerspeichereinrichtungen sind getrennt voneinander über den Fehlersignalausgang auslesbar.
• Wenn eine nach HIGH- und LOW-Fehlern getrennte Fehlerauswertung durchgeführt werden soll, ist jede Komparatoreinrichtung mit einer getrennten Fehlerspeichereinrichtung verbunden. Diese Fehlerspeichereinrichtungen können mit einem einzigen Fehlersignalausgang verbunden sein, wenn zusätzliche Fehlerspeicherauswähleingänge (Output Enable) vorgesehen sind. Ansonsten kann auch eine einzige Fehlerspeichereinrichtung für beide Komparatoreinrichtungen Verwendung finden, wenn HIGHvon LOW-Fehlerzuständen nicht diskrimminiert werden müssen.
• Gemäß der Erfindung wird ferner eine Anordnung eines Testsystems für integrierte Schaltungen mit einer erfindungsgemäßen Schaltungsvorrichtung vorgeschlagen, wobei das Testsystem umfaßt:
• – zumindest einen programmierbaren Treiberausgang zur Ausgabe eines Spannungssignals, welcher mit dem Referenzsignaleingang der Schaltungsvorrichtung verbunden ist, und
• – zumindest einen Prüfergebniseingang, welcher mit dem Fehlersignalausgang der Schaltungsvorrichtung verbunden ist.
• Wie oben bereits ausführlich beschrieben ermöglicht eine derartige Anordnung eines insbesondere herkömmlichen Testsystems mit der Schaltungsanordnung eine Funktionsprüfung eines Ausgangssignals einer integrierten Schaltung, ohne daß hierfür ein weiterer schneller I/O-Pin des Testsystems belegt werden muß. Statt dessen kann das Prüfsignal durch die Anordnung getestet werden, wenn das Testsystem über einen noch unbelegten Treiberausgang sowie einen insbesondere langsamen Signaleingang (Prüfergebniseingang) verfügt.
• Insbesondere ist das Testsystem ein Advantest T 5581 (vorzugsweise D-Type) und die Schaltungsvorrichtung ein ASIC oder ein Programmable Logic Device (PLD). Die Schaltungsvorrichtung wird vorzugsweise in ein Performanceboard (Sockelboard, HiFix-Board) des Testsystems in Form eines ASICs integriert. Die erfindungsgemäße Anordnung ist vorteilhafterweise geeignet, DDR-DIMMs mit 18 zusätzlichen DQS-Signalausgängen gegenüber SDR-DIMMs mit hoher Parallelität und Flexibilität auf vollständige Funktion aller Signalausgänge zu prüfen. Ohne die Schaltungsvorrichtung ist dies nicht möglich.
• Vorzugsweise ist der Treiberausgang ein analoger Hochgeschwindigkeitsausgang und der Prüfergebniseingang ein Niedergeschwindigkeitseingang des Testsystems. Unter einem Hochgeschwindigkeitsausgang wird hierbei ein Signalausgang verstanden, welcher für Signalraten ausgelegt ist, die in der Größenordnung des Systemtaktes der integrierten Schaltung liegen. Die "Geschwindigkeit" des Prüfergebniseingangs kann demgegenüber um Größenordnungen geringer sein.
• Vorzugsweise umfaßt das Testsystem zumindest einen ersten und einen zweiten programmierbaren Treiberausgang zur Ausgabe von Spannungssignalen und der erste Treiberausgang ist mit dem ersten Referenzsignaleingang und der zweite Treiberausgang ist mit dem zweiten Referenzsignaleingang verbunden, wobei bei einer geeigneten Terminierung auch eine Referenzspannung vREF ausreicht.
• Vorzugsweise weist das Testsystem zumindest einen weiteren programmierbaren Treiberausgang auf, welcher mit dem Prüfsignaleingang verbunden ist. Dieser weitere Treiberausgang, welcher mit dem Prüfsignaleingang verbunden ist, kann vor teilhafterweise zur Funktionsprüfung und Kalibrierung der Anordnung verwendet werden. Insbesondere kann vom Testsystem über den weiteren Treiberausgang ein genau definiertes Signal in den Prüfsignaleingang der Schaltungsvorrichtung ausgegeben werden, um ein tatsächliches Prüfsignal zu simulieren. Da dieses simulierte Prüfsignal in seinem Zeit- und/oder Spannungsverhalten genau bekannt ist, kann überprüft werden, ob die Schaltungsvorrichtung ordnungsgemäß arbeitet.
• Da ferner ein eventueller Laufzeitunterschied des tatsächlichen Prüfsignals von der integrierten Schaltung zu dem Prüfsignaleingang gegenüber dem simulierten Prüfsignal von dem Testsystem zu dem Prüfsignaleingang bekannt ist, kann der weitere Treiberausgang zu einer Zeitkalibrierung der Anordnung verwendet werden. Das Zeitverhalten des von dem Testsystem ausgegebenen Referenzsignals kann auf diese Weise exakt angepaßt werden.
• Vorzugsweise ist der weitere Treiberausgang derart mit dem Prüfsignaleingang verbunden, daß er eine aktive Terminierung des Prüfsignaleingangs bildet.
• Besonders bevorzugt ist eine Verwendung der erfindungsgemäßen Anordnung zur Prüfung zumindest eines DQS-Signals eines DDR-DIMMs, insbesondere in Verbindung mit dem Advantest T 5581 D-Type Testsystem.
• Gemäß der Erfindung umfaßt ein Verfahren zur Prüfung zumindest eines von einer integrierten Schaltung ausgegebenen Prüfsignals die Schritte:
• – Eingeben des Prüfsignals von der integrierten Schaltung in einen Prüfsignaleingang einer Schaltungsvorrichtung;
• – Eingeben eines ersten Referenzsignals von einem Testsystem in einen ersten Referenzsignaleingang der Schaltungsvorrichtung;
• – Eigabe eines zwischen Referenzsignals von einem Testsystem in einem zweiten Referenzsignaleingang des, Schaltungsvorrichtung
• – Vergleichen des Prüfsignals mit dem ersten Referenzsignal durch eine erste Komparatoreinrichtung der Schaltungsvorrichtung und mit tweiten referenzsignal durch eine zweite Komparatoreinrichtung der Schaltungsvorrichtung;
• – Ausgeben eines ersten Fehlersignals in eine Fehlerspeichereinrichtung der Schaltungsvorrichtung, wenn der Vorgleich des Prüfsignals mit dem ersten Referenzsignal einen Fehler ergibt;
• – Ausgeben eines zweiten Fehlersignals in eine Fehlerspeicheseinrrichtung der Schaltungsvorrichtung, wenn der vergleich des Prüfsignals mit dem zweiten referenzsignal einen Fehler ergibt, und
• – Auslesen des ersten und/oder zweiten Fehlersignals aus der Fehlerspeichereinrichtung durch das Testsystem.
• Vorzugsweise ist die Schaltungsvorrichtung eine oben beschriebene erfindungsgemäße Schaltungsvorrichtung. Es kann vorgesehen sein, daß die Komparatoreinrichtung den Signalvergleich nur in einem Vergleichsmodus durchführt, welcher extern aktivierbar ist.
• Die Erfindung wird nachfolgend mit Bezug auf begleitende Zeichnungen einer bevorzugten Ausführungsform beispielhaft beschrieben. Es zeigt:
• 1 einen schematischen Schaltplan einer Ausführungsform einer erfindungsgemäßen Anordnung; und
• 2 eine Zeitdiagramm des Prüfsignals (DQS) und der Referenzsignale (PDy, PDz) bei einem Prüfverfahren mit der Anordnung von 1.
• In 1 ist eine bevorzugte Ausführungsform einer erfindungsgemäßen Anordnung eines Testsystems für integrierte Schaltungen mit einer Schaltungsvorrichtung dargestellt. Das Testsystem kann beispielsweise ein Advantest T 5581 D sein, welches zur Prüfung von DRAM-Speichermodulen verwendet wird.
• In 1 ist sind lediglich die Treiberausgänge PDx, PDy und PDz des Testsystems 10 dargestellt. Der Treiberausgang PDy gibt ein Referenzsignal in einen Referenzsignaleingang 18 (negativer Komparatoreingang) einer Komparatoreinrichtung 14 der Schaltungsvorrichtung 12 aus, welches zur Vereinfachung ebenfalls mit PDy bezeichnet wird. Die Komparatoreinrichtung 14 ist eine erste Komparatoreinrichtung, welche zu einer Prüfung des HIGH-Signalzustands eines Prüfsignals DQS der integrierten Schaltung 11 ausgelegt ist.
• In ähnlicher Weise ist der Treiberausgang PDz mit einem Referenzsignaleingang 20 (positiver Komparatoreingang) einer zweiten Komparatoreinrichtung 16 der Schaltungsvorrichtung 12 verbunden. Die Komparatoreinrichtung 16 ist zur Prüfung des LOW-Signalzustands des Prüfsignals DQS ausgelegt.
• Das Prüfsignal DQS, welches von der integrierten Schaltung 11 ausgegeben wird, wird in die Prüfsignaleingänge 22 und 24 der Komparatoreinrichtungen 14 bzw. 16 eingegeben. Die Prüfsignaleingänge 22 und 24 sind mit einem weiteren Treiberausgang PDx des Testsystem 10 verbunden, wodurch diese aktiv terminiert werden. Ferner ermöglicht der Treiberausgang PDx eine Selbstkalibrierung der Anordnung (s.u.) und erzeugt das DQS-Signal beim Schreiben von Daten in den DDR-DIMM.
• Anhand von 1 und dem Signalverlauf der Signale DQS, PDy und PDz von 2 wird im folgenden die Funktionsweise der Ausführungsform der erfindungsgemäßen Anordnung beschrieben. 1 zeigt im oberen Bereich das Zeitverhalten eines DQS-Signals, welches beispielsweise ein zu prüfendes Ausgangssignal der integrierten Schaltung 11 sein kann. Aufgabe der Anordnung ist die Prüfung, ob in gewissen Zeitfenstern das Prüfsignal DQS größer bzw. kleiner als ein vorbestimmter Referenzspannungswert ist.
• Das Referenzsignal PDy dient dazu, die Komparatoreinrichtung 14 zur Prüfung des HIGH-Signalzustands des Prüfsignals DQS "scharf" bzw. "kritisch" zu schalten. Hierzu wird das Referenzsignal PDy in dem Zeitfenster, in welchem das DQS-Signal ein hohes Spannungspotential aufweisen muß, von einem sehr kleinen Potential auf einen Mindestwert für das hohe Spannungspotential gelegt. Wenn das Prüfsignal DQS in diesem Zeitfenster größer als dieser Mindestwert ist, ist der Signalvergleich positiv und es wird kein Fehlersignal ausgegeben (vgl. 2, mittlerer Bereich). Wenn jedoch das Prüfsignal DQS kleiner als der Mindestwert ist, fällt der Signal vergleich negativ aus und es wird ein Fehlersignal von der Komparatoreinrichtung 14 in eine erste Fehlerspeichereinrichtung 26 ausgeben und dort gespeichert. Außerhalb des Zeitfensters, d.h. wenn das Referenzsignal PDy ein kleines Potential aufweist, wird das am Prüfsignaleingang 22 anliegende Signal auf jeden Fall größer sein als das Referenzsignal PDy, so daß die Komparatoreinrichtung 14 keinen Fehler generiert und ausgibt.
• In ähnlicher Weise dient das Referenzsignal PDz dazu, den Maximalwert des Spannungspotentials vorzugeben, welchen das Prüfsignal DQS in einem Zeitfenster aufweisen darf, in welchem ein niedriges Spannungspotential (LOW) für DQS erwartet wird. Die zweite Komparatoreinrichtung 16 wird dementsprechend dadurch "kritisch" geschaltet, daß das Referenzsignal PDz von einem sehr hohen Spannungspotential auf den Maximalwert für das niedrige Spannungspotential (LOW) gesetzt wird. Weist das Prüfsignal DQS ein großes Spannungspotential in diesem Zeitfenster auf, so wird ein Fehlerzustand generiert und in einer zweiten Fehlerspeichereinrichtung 28 gespeichert. Die Fehlerspeichereinrichtungen 26 und 28 lassen sich vorzugsweise durch ein langsames und binäres RESET-Signal von dem Testsystem 10 löschen.
• Nach einer vorbestimmten Prüfdauer (einer vorbestimmten Anzahl von DQS-Pulsen) werden die Fehlerspeichereinrichtungen 26 und 28 durch das Testsystem 10 ausgelesen. Die Schaltungsvorrichtung 12 verfügt hierzu über zwei Fehlerspeicherauswahleinrichtungen 30, 32, welche den Fehlerspeichereinrichtungen 26 bzw. 28 zugeordnet sind. Die Fehlerspeicherauswahleinrichtungen 30, 32 weisen jeweils einen Fehlerspeicherauswahleingang 34, 36 auf, welcher mit einem vorzugsweise langsamen, binären Signal des Testsystems 10 geschaltet werden kann. Somit kann der Fehlerzustand der Fehlerspeichereinrichtungen 26, 28 durch Auslesen am Fehlersignalausgang 38, welcher mit dem (nicht dargestellten) Prüfergebniseingang des Testsystems 10 verbunden ist, ermittelt werden.
• Um die Anordnung zu testen bzw. zu kalibrieren sowie das DQS-Signal beim Schreiben zu erzeugen, wird der Treiberausgang PDx des Testsystems 10 verwendet. Das Prüfsignal DQS kann durch das PDx Signal des Testsystems 10 simuliert werden, so daß die Schaltungsvorrichtung mit einem hinsichtlich seines Zeit- und Pegelverhaltens genau bekannten Prüfsignal getestet werden kann. Eine Kalibrierung erfolgt dadurch, daß die Referenzsignale PDy und PDz hinsichtlich Pegel und "Timing" angepaßt werden.
• Vorteilhafterweise läßt sich die Anordnung in einfacher Weise erweitern, um eine Vielzahl von Prüfsignalen DQS zu testen.
• Sollen beispielsweise 18 DQS-Signale durch die Anordnung getestet werden, können 18 Komparatoreinrichtungspaare in der Schaltungsvorrichtung vorgesehen werden. 18 PDx-Treiberausgänge des Testsystems 10 werden mit den 18 DQS-Prüfsignalen getrennt verbunden. Die Referenzsignale PDy und PDz können vorteilhafterweise für alle Prüfsignale DQS gleich sein. Die Fehlerauswertung kann – wie bereits oben beschrieben – für jedes Prüfsignal DQS getrennt (DQS-feine Auswertung) oder für das DUT insgesamt erfolgen (DUT-feine Auswertung).

10

Testsystem

11

zu prüfende integrierte Schaltung

12

Schaltungsvorrichtung

14

erste Komparatoreinrichtung

16

zweite Komparatoreinrichtung

18

Referenzsignaleingang der ersten Komparatoreinrichtung

20

Referenzsignaleingang der zweiten Komparatoreinrichtung

22

Prüfsignaleingang der ersten Komparatoreinrichtung

24

Prüfsignaleingang der zweiten Komparatoreinrichtung

26

erste Fehlerspeichereinrichtung

28

zweite Fehlerspeichereinrichtung

30

erste Fehlerspeicherauswahleinrichtung

32

zweite Fehlerspeicherauswahleinrichtung

34

erster Fehlerspeicherauswahleingang

36

zweiter Fehlerspeicherauswahleingang

38

Fehlersignalausgang (verbunden mit dem Prüfergeb

nissignaleingang des Testsystems)

Claims (14)

1. Schaltungsvorrichtung (12) zur Prüfung zumindest eines von einer integrierten Schaltung (11) ausgegebenen Prüfsignals (DQS) mit – zumindest einem Prüfsignaleingang (22, 24) zur Signaleingabe des Prüfsignals (DQS); – zumindest einem Referenzsignaleingang (18, 20) zur Signaleingabe eines Referenzsignals (PDy, PDz); – zumindest einer Komparatoreinrichtung (14, 16), welche zu einem Signalvergleich des Prüf- mit dem Referenzsignal (DQS; PDy, PDz) und zur Ausgabe eines Fehlersignals ausgelegt ist, wenn der Signalvergleich einen Fehler ergibt; – zumindest einer Fehlerspeichereinrichtung (26, 28) zur Speicherung des Fehlersignals; und – zumindest einem mit der Fehlerspeichereinrichtung (26, 28) verbundenen Fehlersignalausgang (38), dadurch gekennzeichnet, dass der Prüfsignaleingang (22, 24) mit zumindest einer ersten (14) und einer zweiten (16) Komparatoreinrichtung verbunden und zumindest ein erster (18) und ein zweiter (20) Referenzsignaleingang vorgesehen ist, wobei – die erste Komparatoreinrichtung (14) zur Ausgabe eines ersten Fehlersignals auslegt ist, wenn die Spannung des Prüfsignals (DQS) größer als die Spannung eines ersten Referenzsignals (PDy) an dem ersten Referenzsignaleingang (18) ist und – die zweite Komparatoreinrichtung (16) zur Ausgabe eines zweiten Fehlersignals ausgelegt ist, wenn die Spannung des Prüfsignals (DQS) kleiner als die Spannung eines zweiten Referenzsignals (PDz) an dem zweiten Referenzsignaleingang (20) ist.
2. Schaltungsvorrichtung (12) nach Anspruch 1, wobei die Komparatoreinrichtung (14, 16) zu einem Spannungsvergleich des Prüf- mit dem Referenzsignal (DQS; PDy, PDz) und zur Ausgabe eines binären Fehlersignals ausgelegt ist.
3. Schaltungsvorrichtung (12) nach Anspruch 1 oder 2, wobei die Fehlerspeichereinrichtung (26, 28) zumindest eine Flip-Flop-Schaltung umfaßt.
4. Schaltungsvorrichtung (12) nach einem der vorangegangenen Ansprüche, wobei die Fehlerspeichereinrichtung (26, 28) mit einem Resetsignaleingang (RESET) zum Löschen eines Fehlerzustands der Fehlerspeichereinrichtung (26, 28) verbunden ist.
5. Schaltungsvorrichtung (12) nach Anspruch 4, wobei die erste Komparatoreinrichtung (14) mit einer ersten Fehlerspeichereinrichtung (26) und die zweite Komparatoreinrichtung (16) mit einer zweiten Fehlerspeichereinrichtung (28) verbunden ist und die Fehlerspeichereinrichtungen (26, 28) getrennt voneinander über den Fehlersignalausgang (38) auslesbar sind.
6. Anordnung eines Testsystems (10) für integrierte Schaltungen (11) mit einer Schaltungsvorrichtung (12) nach einem der vorangegangenen Ansprüche, wobei das Testsystem (10) umfaßt: – zumindest einen programmierbaren Treiberausgang (PDy) zur Ausgabe eines Spannungssignals (PDy), welcher mit dem Referenzsignaleingang (18, 20) der Schaltungsvorrichtung (12) verbunden ist, und – zumindest einen Prüfergebniseingang, welcher mit dem Fehlersignalausgang (38) der Schaltungsvorrichtung (12) verbunden ist.
7. Anordnung nach Anspruch 6, wobei das Testsystem (10) ein Advantest T 5581 und die Schaltungsvorrichtung (12) ein ASIC oder ein Programmable Logic Device ist.
8. Anordnung nach einem der Ansprüche 6 oder 7, wobei der Treiberausgang (PDy, PDz) ein analoger Hochgeschwindigkeitsausgang und der Prüfergebniseingang ein Niedergeschwindigkeitseingang des Testsystems (10) ist.
9. Anordnung nach einem der Ansprüche 6 bis 8, wobei das Testsystem (10) zumin dest einen ersten (PDy) und einen zweiten (PDz) programmierbaren Treiberausgang zur Ausgabe von Spannungssignalen (PDy, PDz) umfaßt und der erste Treiberausgang (PDy) mit dem ersten Referenzsignaleingang (18) und der zweite Treiberausgang (PDz) mit dem zweiten Referenzsignaleingang (20) verbunden ist.
10. Anordnung nach einem der Ansprüche 6 bis 9, wobei das Testsystem (10) zumindest einen weiteren programmierbaren Treiberausgang (PDx) aufweist, welcher mit dem Prüfsignaleingang (22, 24) verbunden ist.
11. Anordnung nach Anspruch 10, wobei der weitere Treiberausgang (PDx) derart mit dem Prüfsignaleingang (22, 24) verbunden ist, daß er eine aktive Terminierung des Prüfsignaleingangs (22, 24) bildet.
12. Verwendung der Anordnung nach einem der Ansprüche 6 bis 11 zur Prüfung zumindest eines DQS-Signals eines DDR-DIMMs.
13. Verfahren zur Prüfung zumindest eines von einer integrierten Schaltung (11) ausgegebenen Prüfsignals (DQS) mit den Schritten: – Eingeben des Prüfsignals (DQS) von der integrierten Schaltung (11) in einen Prüfsignaleingang (22, 24) einer Schaltungsvorrichtung (12); – Eingeben eines ersten Referenzsignals (PDy) von einem Testsystem (10) in einen ersten Referenzsignaleingang (18) der Schaltungsvorrichtung (12); – Eingeben eines zweiten Referenzsignals (PDz) von einem Testsystem (10) in einen zweiten Referenzsignaleingang (20) der Schaltungsvorrichtung (12); – Vergleichen des Prüfsignals (DQS) mit dem ersten Referenzsignal (PDy) durch eine erste Komparatoreinrichtung (14) der Schaltungsvorrichtung (12) und mit dem zweiten Referenzsignal (PDz) durch eine zweite Komparatoreinrichtung (16) der Schaltungsvorrichtung (12); – Ausgeben eines ersten Fehlersignals in eine Fehlerspeichereinrichtung (26, 28) der Schaltungsvorrichtung (12), wenn der Vergleich des Prüfsignals (DQS) mit dem ersten Referenzsignal (Pdy) einen Fehler ergibt; – Ausgeben eines zweiten Fehlersignals in eine Fehlerspeichereinrichtung (26, 28) der Schaltungsvorrichtung (12), wenn der Vergleich des Prüfsignals (DQS) mit dem zweiten Referenzsignal (PDz) einen Fehler ergibt; und – Auslesen des ersten und/oder zweiten Fehlersignals aus der Fehlerspeichereinrichtung (26, 28) durch das Testsystem (10).
14. Verfahren nach Anspruch 13, wobei die Komparatoreinrichtung (14, 16) den Signalvergleich nur in einem Vergleichsmodus durchführt, welcher extern aktivierbar ist.