DE10131015C2

DE10131015C2 - Verfahren zur Beurteilung der Qualität einer eine Vielzahl von Speicherzellen aufweisenden Speichereinheit

Info

Publication number: DE10131015C2
Application number: DE10131015A
Authority: DE
Inventors: Gerd Frankowsky
Original assignee: Infineon Technologies AG
Current assignee: Qimonda AG
Priority date: 2001-06-27
Filing date: 2001-06-27
Publication date: 2003-12-04
Anticipated expiration: 2021-06-28
Also published as: US20030002362A1; US6717870B2; DE10131015A1

Description

Die Erfindung betrifft ein Verfahren zur Beurteilung der Qua lität einer eine Vielzahl von Speicherzellen aufweisenden Speichereinheit, bei dem die Speicherzellen über in einer Richtung verlaufende Wortleitungen und in anderer Richtung verlaufender Bitleitungen angesteuert werden und die defekten Speicherzellen erfaßt werden.

Derartige Verfahren sind allgemein bekannt und werden dazu verwendet, die Speichereinheiten, die im allgemeinen Spei cherchips sind, auf ihre Funktion hin zu testen. Dabei werden diese Verfahren in verschiedenen Stadien des Fertigungspro zesses angewendet. Es ist z. B. üblich, die Funktion der Speichereinheiten noch auf einem Wafer zu testen und gegebe nenfalls zu reparieren. Anschließend werden üblicherweise die Wafer zu einzelnen Speicherchips vereinzelt und die Speicher chips in ein Gehäuse eingebracht. In einem weiteren Verfah rensschritt werden die fertigen Speicherbausteine einer Wär mebehandlung unterzogen, die auch als "Burn-In" bezeichnet wird. Während dessen werden die Speicherbausteine auch elek trischem Streß ausgesetzt und dabei getestet. Daraufhin wer den die Speicherbausteine mit der spezifizierten Geschwindig keit bei verschiedenen Temperaturen getestet. Anschließend erfolgt die Montage der Speicherbauelemente auf Platinen. Da durch entstehen Speichermodule, die vor der Auslieferung er neut getestet werden.

Ein Verfahren zum Testen von Speichermodulen ist aus US-6,145,092 bekannt. Darin wird jede Speicherzelle des Moduls mehrmals getestet und bei Bedarf direkt repariert.

Ein Nachteil der bekannten Verfahren ist, daß die Spei chereinheit bis zur Auslieferung wenigstens drei Mal getestet werden muß. Das erste Mal werden die Speichereinheiten auf dem Wafer auf ihre Funktion getestet. Der zweite Test wird mit den fertigen Speicherbausteinen durchgeführt, und zum Schluß werden die fertigen Speichermodule getestet.

Ausgehend von diesem Stand der Technik liegt der Erfindung die Aufgabe zugrunde, ein Verfahren zu schaffen, mit dem die Qualität von Speichereinheiten effektiv bestimmt werden kann.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß ein Verfahren zur Beurteilung der Qualität einer eine Vielzahl von Speicherzellen aufweisenden Speichereinheit vorgesehen ist, bei dem die Speicherzellen über in einer Richtung ver laufende Wortleitungen und in anderer Richtung verlaufender Bitleitungen angesteuert werden und die defekten Speicherzel len erfaßt werden, und die Zahl der Wortleitungen oder Bit leitungen bestimmt wird, bei denen die Zahl der defekten Speicherzellen einen Grenzwert übersteigt, und daß die Zahl der defekten Speicherzellen entlang weiterer in die gleiche Richtung verlaufender Leitungen der Wortleitungen bzw. Bit leitungen bestimmt wird, bei denen die Zahl der defekten Speicherzellen höchstens gleich dem Grenzwert ist.

Durch das Verfahren gemäß der Erfindung ist es möglich, die Qualität einer Speichereinheit zu beurteilen, ohne daß vor der Wärmebehandlung sämtliche Speicherzellen repariert werden müssen. Denn das Verfahren gemäß der Erfindung blendet den Fall aus, daß eine gesamte Steuerleitung mit den daran ange schlossenen Speicherzellen während der Wärmebehandlung lang sam degradiert. Es werden somit nur diejenigen Speicherzellen entlang der Steuerleitungen beurteilt, die tatsächlich im fertigen Speicherbauelement aktiviert werden. Die degradier ten Steuerleitungen brauchen jedoch nicht zur Beurteilung der Qualität der Speichereinheiten herangezogen werden, da diese im fertigen Speicherbauelement stillgelegt werden. Es genügt daher, die Speichereinheiten ohne vorhergehenden Test und oh ne vorhergehende Reparaturen so lange einer Wärmebehandlung zu unterziehen, bis das Verfahren gemäß der Erfindung einen stabilen Zustand anzeigt, um danach die erforderlichen Repa raturen durchzuführen.

Weitere vorteilhafte Ausgestaltungen sind Gegenstand der ab hängigen Ansprüche.

Nachfolgend wird ein Ausführungsbeispiel der Erfindung anhand der beigefügten Zeichnung erläutert. Es zeigen:

Fig. 1 eine Darstellung eines herkömmlichen Testab laufs;

Fig. 2 eine Darstellung eines Testablaufs, bei dem das Verfahren gemäß der Erfindung zur Anwen dung kommt;

Fig. 3a und b jeweils ein Diagramm mit dem Temperaturverlauf und der Fehlerkurve bei einer herkömmlichen Wärmebehandlung;

Fig. 4a und b jeweils ein Diagramm mit dem Temperaturverlauf und einem Diagramm, in dem die Gesamtzahl der Fehler während der Wärmebehandlung eingetragen ist;

Fig. 5 die Darstellung einer sich mit der Zeit wäh rend der Wärmebehandlung verändernder Steuer leitung;

Fig. 6 ein Ablaufdiagramm, in dem der zeitliche Ab lauf des Verfahrens gemäß der Erfindung darge stellt ist; und

Fig. 7 ein Blockschaltbild für eine Schaltung zur Durchführung des Verfahrens.

In Fig. 1 ist der Ablauf eines herkömmlichen Verfahrens für Qualitätskontrollen dargestellt. Zu Beginn steht die Parame tererfassung 1 eines Wafers 2, dem ein Funktionstest 3 folgt, durch den defekte Speicherzellen auf dem Wafer 2 erfaßt wer den. Daran schließt sich eine Reparatur 4 der defekten Spei cherzellen an. Hierbei werden Wortleitungen oder Bitleitun gen, an die als defekt festgestellte Speicherzellen ange schlossen sind, durch redundante Wortleitungen bzw. Bitlei tungen mit redundanten Speicherzellen ersetzt. Durch Sägen 5 werden daraufhin Speicherchips 6 vereinzelt und in der dar auffolgenden Montage 7 zu Speicherbausteinen 8 verarbeitet, indem die Speicherchips 6 auf je einem Leadframe gebondet und in ein Gehäuse eingebracht werden. Daran schließt sich ein Einbrennen 9 ("Burn-In") an, in dessen Verlauf die Speicher bausteine 8 auf Temperaturen größer als 100°C aufgeheizt werden und die Speicherzellen mit einem möglichst belastenden Datenmuster beaufschlagt und getestet werden. Nach dem Abküh len der Speicherbausteine 8 werden weitere Tests 10 durchge führt, bei denen die Speicherchips 6 mit der spezifizierten Arbeitsfrequenz und wechselnden Temperaturen betrieben wer den. Im weiteren Verlauf erfolgt der Zusammenbau 11 zu Spei chermodulen 12, dem ein weiterer Test 13 der fertigen Spei chermodule 12 folgt.

Das beschriebene herkömmliche Verfahren zur Qualitätskontrol le benötigt mindestens drei Tests, nämlich den Funktionstest 3 sowie den Test 10 der Speicherbausteine 8 den Burn-In und den weiteren Test 13 der fertigen Speichermodule 12. Das be schriebene herkömmliche Verfahren ist daher umständlich und zeitaufwendig. Durch den Burn-In erzeugte Defekte können nicht mehr repariert werden.

Das in Fig. 2 dargestellte verbesserte Verfahren zur Quali tätskontrolle kommt dagegen mit nur drei Testschritten aus, nämlich dem Funktionstest, dem Waferlevel-Burn-In und einem anschließenden Waferlevel-Test. Dieses Verfahren beginnt mit der Parametererfassung 1 der Wafer 2 und wird mit dem Funkti onstest 3 fortgesetzt. Im Gegensatz zu dem in Fig. 1 darge stellten herkömmlichen Verfahren schließt sich daran jedoch ein Einbrennen auf Waferebene und ein weiterer Test 15 an, bei dem die Speicherchips 6 mit der spezifizierten Arbeits frequenz und wechselnden Temperaturen betrieben werden. Erst dann erfolgt die Reparatur 4 der Speichereinheit, das Zusägen 5 der Speicherchips, die Montage 7 der Speicherbausteine 8 sowie der Zusammenbau 11 der Speichermodule 12 und das Testen 13 der fertigen Speichermodule. Nunmehr können durch den Burn-In verursachte Fehler repariert werden.

Besondere Schwierigkeiten treten insbesondere bei der Durch führung des Einbrennens 14 auf. Dies sei anhand der Fig. 3a und b sowie Fig. 4a und b erläutert. Bei dem herkömmli chen Verfahren gemäß Fig. 1 wird der Wafer 2 nach dem Funk tionstest 3 der Reparatur 4 unterzogen. Daher liegen bei Be ginn des Einbrennens 9 fehlerfreie Speicherbausteine 8 vor. Bei dem in Fig. 3b dargestellten Diagramm, in dem die Fehlerzahl N über die Zeit t des Einbrennens 9 dargestellt ist, weist eine Fehlerkurve 16 zu Beginn des Einbrennens den Wert Null auf. Während des Einbrennens wird ein in Fig. 3a dargestelltes Temperaturprofil 17 durchlaufen. Gleichzeitig wird in den Speicherbaustein 8 ein die Speicherzellen der Speicherbausteine 8 möglichst belastendes Datenmuster gespei chert. Daher steigt die Fehlerkurve 16 zunächst stark an, um nach einiger Zeit in Sättigung zu gehen. Die in Fig. 3b ein getragenen Fehlerzahlen f₁ und f₂ unterscheiden sich dabei untereinander nur wenig.

Bei dem Verfahren zur Qualitätskontrolle gemäß Fig. 2 wird ebenfalls ein Temperaturprofil 18 durchlaufen, das im wesent lichen dem Temperaturprofil 17 aus Fig. 3a entspricht. Eine dazugehörige Fehlerkurve 19 ist in Fig. 4b dargestellt. Da beim Einbrennen 14 die dem Speicherchip 6 entsprechenden Speichereinheiten auf dem Wafer 2 nicht repariert sind, weist die Fehlerkurve 19 zu Beginn des Einbrennens 14 einen Wert größer Null auf.

Dieser Sachverhalt sei nochmals anhand von Fig. 5 darge stellt. In Fig. 5 ist eine Steuerleitung 20 dargestellt, durch die Speicherzellen 21 angesteuert werden. Bei der Steu erleitung 20 handelt es sich um eine Wort- oder Bitleitung. Die Wort- oder Bitleitung 20 weist zu einem Zeitpunkt t₀ drei defekte Speicherzellen auf, die durch kleine x-Zeichen ge kennzeichnet sind, während die gefüllten Kreise fehlerfreie Speicherzellen 21 kennzeichnen. Wie aus Fig. 5 erkennbar ist, steigt die Zahl der defekten Speicherzellen 21 zu auf einanderfolgenden Zeitpunkten t₁ bis t₃ jeweils um eins. Von einem Zeitpunkt t₃ bis zu einem Zeitpunkt t₄ nimmt die Zahl der defekten Speicherzellen 21 jedoch sprunghaft jeweils um zwei defekte Speicherzellen 21 zu. Eine Wort- oder Bitleitung 20, entlang der eine so große Zahl von defekten Speicherzel len 21 liegt, muß stillgelegt und durch eine entsprechende redundante Leitung gleicher Art ersetzt werden. Es genügt da her, diejenigen Steuerleitungen 20 zur Beurteilung der Quali tät der Speicherchips 6 heranzuziehen, bei denen die Zahl der defekten Speicherzellen einen unteren Grenzwert LL über steigt. Zweckmäßigerweise wird der untere Grenzwert gleich der Zahl der redundanten Steuerleitung vom entgegengesetzten Typ gewählt. Falls es sich bei der Leitung 20 um eine Wort leitung handelt, wird beispielsweise der untere Grenzwert LL für die maximal zulässige Zahl an defekten Speicherzellen 21 gleich der Zahl der redundanten Bitleitungen gewählt. Umge kehrt wird für den unteren Grenzwert für die maximal zulässi ge Zahl an defekten Speicherzellen 21 die Zahl der redundan ten Wortleitungen gewählt, wenn es sich bei der Leitung 20 um eine Bitleitung handelt. Dabei sind Einschränkungen zu be rücksichtigen dahingehend, daß wegen beschränktem Adreßraum redundante Elemente nicht beliebige defekte Elemente gleicher Art ersetzen können.

Falls während des Einbrennens 14 sowohl die Zahl der defekten Speicherzellen 21 in den Leitungen 20 bestimmt wird, bei de nen die Zahl der defekten Speicherzellen maximal gleich dem unteren Grenzwert ist, als auch die Zahl derjenigen Leitung 20 bestimmt wird, bei denen die Zahl der defekten Speicher zellen 21 den unteren Grenzwert LL übersteigt, kann aus den beiden Zahlen abgeleitet werden, ob sich das Einbrennen 14 in der Sättigung befindet. Letztendlich werden bei dem beschrie benen Verfahren somit die Zahl der defekten Speicherzellen pro verwendbarer Wort- oder Bitleitung 20 bestimmt und zur Beurteilung der Sättigung des Einbrennens 14 herangezogen.

Fig. 6 zeigt ein Ablaufdiagramm eines Verfahrens zur Überwa chung des Einbrennens 14 im Rahmen des in Fig. 2 dargestell ten Verfahrens zur Qualitätskontrolle der Speichereinheiten.

Zu Beginn des Verfahrens wird ein Leitungsdefektzähler MRC ("Must Repair Counter"), sowie ein Zellendefektzähler FBC ("Fail Bit Counter") sowie ein Summierer Σ durch Zurücksetzen 22 auf Null gebracht. Daran schließt sich ein Zurücksetzen 23 der Adressen der Speicherzellen 21 an. In einem Testschritt 24 wird daraufhin die erste Speicherzelle 21 getestet. Falls es sich um eine defekte Speicherzelle 21 handelt, erfolgt ein Inkrement 25 des Zellendefektzählers und ein Inkrement 26 der Zellenadresse. Das Inkrement 26 der Zellenadresse erfolgt auch, wenn die Speicherzelle 21 fehlerfrei ist. In diesem Fall erfolgt jedoch kein Inkrement 25 des Zellendefektzählers FBC.

Daran schließt sich eine Abfolge 27 an, mit der überprüft wird, ob die Zellenadresse bereits die maximale Zellenadresse übersteigt. Falls dies nicht der Fall ist, wird mit der in krementierten Zellenadresse erneut der Testschritt 24 durch geführt. Anderenfalls wird ein Vergleich 28 des erreichten Zählerstandes des Zellendefektzählers FBC mit dem unteren Grenzwert LL durchgeführt. Falls der Zählerstand des Zellen defektzählers 25 den unteren Grenzwert LL übersteigt, erfolgt ein Inkrement 29 des Leitungsdefektzählers MRC. Im anderen Fall wird der erreichte Zählerstand des Zellendefektzählers FBC zu der bereits erfaßten Zahl von defekten Speicherzellen 21 hinzugezählt. In einem weiteren Verfahrensschritt erfolgt ein Zurücksetzen 31 des Zellendefektzählers FBC und ein In krement 32 der Leitungsadresse. Falls die Leitungsadresse kleiner als die maximale Leitungsadresse ist, wird zum Test schritt 24 zurückgesprungen und anderenfalls der erreichte Zählerstand des Summierers Σ und des Leitungsdefektzählers MRC ausgelesen. Vorteilhaft beim Verfahren gemäß der Erfin dung ist, daß erst nach dem Burn-In repariert wird und daher durch den Burn-in erzeugte Fehler auch korrigiert werden. Das Verfahren ermöglicht trotzdem eine zuverlässige Aussage über die Qualität des Burn-In, obwohl während des Burn-In festge stellte Fehler schon vorher vorgelegen haben können.

In Fig. 7 ist schließlich ein Blockschaltdiagramm zur Aus führung des in Fig. 6 beschriebenen Verfahrens dargestellt. Eine nicht dargestellte Auswertelogik gibt an den Zellende fektzähler FBC ein Signal FINC ab, das das Inkrement 25 des Zellendefektzählers FBC auslöst. Dem Zellendefektzähler FBC ist ein Komparator 34 nachgeschaltet, der an seinem anderen Eingang mit dem unteren Grenzwert LL beaufschlagt ist. Bei Eingang eines Signals CMP vergleicht der Komparator 34 den an seinem einen Eingang liegenden unteren Grenzwert LL mit dem erreichten Zählerstand des Zellendefektzählers FBC. Wenn der Zählerstand des Zellendefektdetektors FBC größer als der un tere Grenzwert LL ist, wird der Leitungsdefektzähler MRC durch den Komparator 34 inkrementiert und anderenfalls die Addition 30 des erreichten Zählerstandes des Zellendefektde tektors FBC zu der Gesamtzahl der gezählten Zellendefekte im Summierer Σ durch den Komparator 34 veranlaßt. Nach Abschluß des Verfahrens können die erreichten Zählerstände im Lei tungsdefektzähler MRC und im Summierer Σ in die Schieberegi ster 35 übertragen werden und von dort seriell ausgelesen werden.

Mit dem ausgelesenen Zählerstand des Leitungsdefektzählers MRC und des Summierers Σ kann beurteilt werden, ob die Sätti gung während des Einbrennens 14 bei dem in Fig. 2 darge stellten Verfahren zur Qualitätskontrolle erreicht wurde. Da mit ist es bei dem in Fig. 2 dargestellten Verfahren mög lich, lediglich mit zwei Testschritten auszukommen.

Bezugszeichenliste

1

Parametererfassung

2

Wafer

3

Funktionstest

4

Reparatur

5

Sägen

6

Speicherchip

7

Montage

8

Speicherbaustein

9

Einbrennen

10

Test

11

Zusammenbau

12

Speichermodul

13

Test

14

Einbrennen

15

Test

16

Fehlerkurve

17

Temperaturprofil

18

Temperaturprofil

19

Fehlerkurve

20

Steuerleitung

21

Speicherzellen

22

Zurücksetzen

23

Zurücksetzen

24

Testschritt

25

Inkrement des Zellendefektzählers

26

Inkrement der Zellenadresse

27

Abfrage der Zeilenadresse

28

Vergleich

29

Inkrement des Leitungsdefektzählers

30

Addition

31

Zurücksetzen

32

Inkrement der Leitungsadresse

33

Abfrage der Leitungsadresse

34

Komparator

35

Schieberegister

Claims

1. Verfahren zur Beurteilung der Qualität einer eine Vielzahl von Speicherzellen (21) aufweisenden Speichereinheit (6), bei dem die Speicherzellen (21) über in einer Richtung verlaufen de Wortleitungen und in anderer Richtung verlaufender Bitlei tungen (20) angesteuert werden und die defekten Speicherzel len erfaßt (21) werden, dadurch gekennzeichnet, daß
die Zahl der Wortleitungen oder Bitleitungen (20) bestimmt wird, bei denen die Zahl der defekten Speicherzellen (21) ei nen Grenzwert (LL) übersteigt, und
daß die Zahl der defekten Speicherzellen (21) entlang weite rer in die gleiche Richtung verlaufender Leitungen der Wort leitungen bzw. Bitleitungen (20) bestimmt wird, bei denen die Zahl der defekten Speicherzellen (21) höchstens gleich dem Grenzwert (LL) ist.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß während der Durchführung des Verfahrens die Speichereinheit (6) einer erhöhten Temperatur ausgesetzt ist und die Spei cherzellen (21) wiederholt beschrieben und ausgelesen werden.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Wortleitungen oder Bitleitungen (20) seriell nacheinander überprüft werden, wobei nach jeder vollständigen Überprüfung einer der Leitungen (20) die Zahl der erfaßten defekten Spei cherzellen (21) mit dem Grenzwert (LL) verglichen wird und im Falle einer den Grenzwert übersteigenden Zahl ein Leitungsde fektzähler (MRC) imkrementiert wird und im anderen Fall die Zahl der erfaßten defekten Speicherzellen (21) in der jeweils überprüften Leitung (20) in einem Summierer (Σ) zu der be reits erfaßten Gesamtzahl von defekten Speicherzellen (21) hinzuaddiert wird.

4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß für den Grenzwert eine Zahl (LL) verwendet wird, die kleiner als die Zahl von redundanten Bitleitungen ist.

5. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß für den Grenzwert (LL) eine Zahl verwendet wird, die kleiner als die Zahl von redundanten Wortleitungen ist.

6. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß vor der Erhöhung der Temperatur ein Funktionstest (3) durch geführt wird, ohne als defekt erkannte Elemente zu reparie ren.

7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß nach der Erhöhung der Temperatur eine Reparatur (4) defekter Speicherzellen durch redundante Elemente durchgeführt wird.