DE10111999A1

DE10111999A1 - Treiberschaltung

Info

Publication number: DE10111999A1
Application number: DE10111999A
Authority: DE
Inventors: Keiji Miura
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2000-03-14
Filing date: 2001-03-13
Publication date: 2001-11-22
Also published as: CA2340516A1; US20010024137A1; JP3344404B2; JP2001257579A

Abstract

In einer Treiberschaltung wird ein Signal von einem internen Schaltungsbereich durch eine Differentialschaltung, die durch NMOS-Transistoren (N4, N5, N6) und Widerstände (R1, R2) gebildet ist, verschoben, wobei Ausgangssignale von der Differentialschaltung zu einer Ausgangsstufe eingegeben werden, die durch NMOS-Transistoren (N1, N2, N3) und Widerstände (R3, R4) gebildet ist.

Description

Die vorliegende Erfindung betrifft eine Treiberschaltung und insbesondere eine Treiberschaltung, die für eine Niederspannungsdifferentialschwingung (LOW Vol tage Differential Swing = LVDS) zur Verwendung bei einer Übertragung von Signa len kleiner Amplitude mit hoher Geschwindigkeit geeignet ist.

In einer integrierten CMOS-Schaltung, für die es erforderlich ist, daß sie Signale hoher Geschwindigkeit mit Betriebsfrequenzen von mehreren Hunderten von Me gahertz überträgt, wird vom Standpunkt einer Reduktion eines EMI-Rauschens und eines Betriebsspielraums und ähnlichem aus weit verbreitet eine widerstandsmäßig abgeschlossene Treiberdifferential-Ausgangsschaltung mit konstantem Strom ver wendet. Bei einer Treiberschaltung der Vergangenheit, wie sie in Fig. 4 gezeigt ist, gibt dann, wenn ein Signal hohen Pegels an einen Eingangsanschluß 41 angelegt wird und ein Signal niedrigen Pegels an einen Eingangsanschluß 40 angelegt wird, ein durch den PMOS-Transistor P45 und den NMOS-Transistor N47 gebildeter In verter einen niedrigen Pegel aus, der auf demselben Potential wie der Erdpegel ist, und ein durch den PMOS-Transistor P46 und den NMOS-Transistor N48 gebildeter Inverter gibt einen hohen Pegel aus, der auf demselben Potential wie die Versor gungsspannung ist, wobei der Schalttransistor NMOS N2 im Aus-Zustand ist und der Schalttransistor NMOS N2 im Ein-Zustand ist. Der Transistor N3 ist auf eine Stromspiegelweise mit den anderen NMOS-Transistoren verbunden und hat seine Gate-Spannung so eingestellt, daß sein Strom I in den Transistor N2 fließt. In die sem Zustand fließt kein Strom im Widerstand R3, wobei der Ausgangsanschluß 1 mit positiver Phase daher auf demselben Potential wie die extern abschließende Leistungsversorgung VDDE ist, und wobei der Ausgangsanschluß 2 mit invertierter Phase ein Signal niedrigen Pegels von (VDDE-I × R4) ausgibt. Wenn ein niedriger Pegel an den Eingangssignalanschluß 41 angelegt wird und ein hoher Pegel an den Eingangssignalanschluß 40 angelegt wird, gibt der durch den PMOS- Transistor P45 und den NMOS-Transistor N47 gebildete Inverter einen hohen Pe gel von demselben Potential wie die Versorgungsspannung aus und gibt der durch den PMOS-Transistor P46 und den NMOS-Transistor N48 gebildete Inverter einen niedrigen Pegel desselben Potentials wie das Erdpotential aus, so daß der NMOS N1 im Ein-Zustand ist und der NMOS N2 im Aus-Zustand ist. Als Ergebnis fließt der durch den NMOS-Transistor N3 durch Zuführen einer festen Spannung zu sei nem Gateanschluß gebildete konstante Strom I in den Transistor N1, so daß der Ausgangsanschluß 1 positiver Phase ein Signal niedrigen Pegels von (VDDE-I × R3) ausgibt, wobei kein Strom im Widerstand R4 fließt und wobei der Ausgangsan schluß 2 invertierter Phase ein Signal hohen Pegels mit einem Potential ausgibt, das dasselbe wie die Leistungsversorgung VDDE des externen Abschlusses ist. Die Eingangsspannung der Ausgangsschaltung in Fig. 4 während eines Schaltens ist VDDI/2, wie es durch die gestrichelte Linie der Fig. 5 gezeigt ist, und wobei die Drain-Spannung VDc der Konstantstrom-Versorgung N3 wie in der folgenden Glei chung (1) ausgedrückt wird, wenn eine Gate-zu-Source-Spannung des Transistors N1 Vgns1 ist.

VDc = VDDI/2 - Vgns1 (1)

Die Drain-Spannung VDd des Konstantstrom-Transistors N3 für eine Differen tialeingabe ist durch die folgende Gleichung gegeben.

VDd = VDDI - Vgns1 (2)

Wenn die Drain-Kapazität des Transistors N3 C ist, ist die Menge an Ladung, die aufgrund einer Änderung in bezug auf das Drain-Potential entladen wird, wenn es sich vom Differential-Betrieb zu einem Gleichtaktbetrieb ändert, durch die folgende Gleichung gegeben.

ΔQ = C × ΔVD = C × (VDDI/2) (3)

Bei Hochgeschwindigkeits-Übertragungsleitungen wird weit verbreitet eine charak teristische Impedanz Zo von 50Ω verwendet, so daß R3 und R4 jeweils 50Ω sind, und dann, wenn die Ausgangsamplitude so eingestellt wird, daß sie etwa 500 mV ist, ist der Ausgangsstrom 10 mA. Weil der konstante Strom, der im Transistor N3 fließt, allgemein durch eine Stromspiegelschaltung zugeführt wird, wird zum Her vorheben der relativen Genauigkeit der Stromspiegel-Transistoren die Gate-Länge des Transistors lang gemacht. Daher ist der Strom ein großer Wert von 10 mA und wird die Gate-Länge lang gemacht, so daß der Konstantstromversorgungstransistor N3 extrem groß wird, was seine Drain-Kapazität groß macht.

Ein erstes Problem bei der oben angegebenen Technologie besteht darin, daß, obwohl es bei einer Frequenz im Bereich von 400 MHz möglich ist, einen ausrei chenden Antrieb einer externen Last mit einem Strom von etwa 3 bis 4 mA zu er reichen, dann, wenn die Frequenz etwa 1 GHz übersteigt, um eine externe Last unter Verwendung einer Treiberschaltung vom Konstantstromtyp mit einer hohen Geschwindigkeit zu treiben, ein Strom von etwa 10 mA nötig ist, was es nötig macht, die Größe des Transistors für eine Konstantstromversorgung der Aus gangsstufen groß zu machen. Der Effekt davon besteht darin, daß dann, wenn die selbe Spannung zu beiden Gateanschlüssen der Schalttransistoren N1, N2 einge geben wird, wie es in Fig. 5 gezeigt ist, die Drain-Spannung des Konstantstromver sorgungstransistors N3 abfällt, so daß der Konstantstromversorgungstransistor N3 im ungesättigten Bereich arbeitet, was in einer Störung in bezug auf seine Kon stantstromversorgungs-Kennlinien resultiert, oder der Notwendigkeit für einen La destrom für die oben angegebene Drain-Kapazität C, so daß beide der Differential- Schalttransistoren in den Ein-Zustand gehen, was eine Wellenformverzerrung ver ursacht.

Ein zweites Problem besteht darin, daß bei einem Absenken der Spannung der Transistoren die Versorgungsspannung der ersten Stufe, die die Logikschaltung bildet, reduziert wird, und es dann, wenn die Versorgungsspannung der ersten Stufe, die die Logikschaltung bildet, im Vergleich mit der Ausgangsstufen- Versorgungsspannung niedrig ist, eine weitere Reduktion in bezug auf die Span nungseingabe zu den Schalttransistoren gibt, wovon das Ergebnis darin besteht, daß die Drain-Spannung des Konstantstromversorgungstransistors erniedrigt wird.

Der Niederspannungsdifferentialschwingungs-(LVDS)-I/O-Puffertreiber ist in der ungeprüften japanischen Patentveröffentlichung (KOKAI) No. 11-85343 entspre chend der US-Patentanmeldung Nr. 08/882827 beschrieben. Jedoch löst diese Schaltung nicht das oben angegebene Problem.

Demgemäß ist es eine Aufgabe der vorliegenden Erfindung, die oben angegebe nen Nachteile im Stand der Technik zu verbessern, indem eine neue Treiberschal tung geschaffen wird, die durch Beibehalten einer hohen Drain-Spannung des Konstantstromversorgungstransistors der Ausgangsstufe veranlaßt, daß dieser Konstantstromversorgungstransistor immer im gesättigten Bereich arbeitet, um die Wellenformqualität einer CMOS-Differential-Treiberschaltung für ein Treiben mit Strom hoher Geschwindigkeit zu verbessern und die Übertragungscharakteristiken bzw. -kennlinien zu verbessern.

ZUSAMMENFASSUNG DER ERFINDUNG

Zum Erreichen der oben angegebenen Aufgaben nimmt die vorliegende Erfindung den folgenden grundsätzlichen, technischen Aufbau an.

Insbesondere ist der erste Aspekt der vorliegenden Erfindung eine Treiberschal tung einer Ausgangsstufe, die eine erste Leistungsversorgung aufweist, einen er sten N-Kanal-MOS-Transistor, von welchem ein Drainanschluß mit einem ersten Ausgangsanschluß verbunden ist, einen zweiten N-Kanal-MOS-Transistor, von welchem ein Drainanschluß mit einem zweiten Ausgangsanschluß verbunden ist, und einen dritten N-Kanal-MOS-Transistor, von welchem ein Sourceanschluß mit Erde verbunden ist, von welchem ein Gateanschluß mit einer zweiten Leistungs versorgung verbunden ist und von welchem ein Drainanschluß mit einem Source anschluß des ersten N-Kanal-MOS-Transistors und einem Sourceanschluß des zweiten N-Kanal-MOS-Transistors verbunden ist, einen ersten Widerstand, der zwischen der ersten Leistungsversorgung und dem Drainanschluß des ersten N- Kanal-MOS-Transistors angeschlossen ist, einen zweiten Widerstand, der zwi schen der ersten Leistungsversorgung und dem Drainanschluß des zweiten N- Kanal-MOS-Transistors angeschlossen ist, wobei die Treiberschaltung folgendes aufweist: eine erste Leistungsversorgung der Treiberschaltung, einen ersten Wi derstand, der zwischen der ersten Leistungsversorgung der Treiberschaltung und einem Gateanschluß des ersten N-Kanal-MOS-Transistors der Ausgangsstufe an geschlossen ist, einen zweiten Widerstand, der zwischen der ersten Leistungsver sorgung der Treiberschaltung und einem Gateanschluß des zweiten N-Kanal-MOS- Transistors angeschlossen ist, einen ersten N-Kanal-MOS-Transistor, von welchem ein Drainanschluß mit einem Gateanschluß des ersten N-Kanal-MOS-Transistors der Ausgangsstufe verbunden ist, von welchem ein Gateanschluß mit einem ersten Eingangsanschluß verbunden ist, einen zweiten N-Kanal-MOS-Transistor, von wel chem ein Drainanschluß mit einem Gateanschluß des zweiten N-Kanal-MOS-Tran sistors der Ausgangsstufe verbunden ist, von welchem ein Gateanschluß mit einem zweiten Eingangsanschluß verbunden ist, und einen dritten N-Kanal-MOS- Transistor, von welchem ein Sourceanschluß mit Erde verbunden ist, von welchem ein Gateanschluß mit einer zweiten Leistungsversorgung der Treiberschaltung ver bunden ist und von welchem ein Drainanschluß mit einem Sourceanschluß des ersten N-Kanal-MOS-Transistors der Treiberschaltung und einem Sourceanschluß des zweiten N-Kanal-MOS-Transistors der Treiberschaltung verbunden ist.

Gemäß einem zweiten Aspekt der vorliegenden Erfindung ist ein Potential der er sten Leistungsversorgung der Treiberschaltung niedriger als dasjenige der ersten Leistungsversorgung der Ausgangsstufe.

Der dritte Aspekt der vorliegenden Erfindung ist eine Treiberschaltung einer Aus gangsstufe, die eine erste Leistungsversorgung aufweist, einen ersten N-Kanal- MOS-Transistor, von welchem ein Drainanschluß mit einem ersten Ausgangsan schluß verbunden ist, einen zweiten N-Kanal-MOS-Transistor, von welchem ein Drainanschluß mit einem zweiten Ausgangsanschluß verbunden ist, und einen dritten N-Kanal-MOS-Transistor, von welchem ein Sourceanschluß mit Erde ver bunden ist, von welchem ein Gateanschluß mit einer zweiten Leistungsversorgung verbunden ist und von welchem ein Drainanschluß mit einem Sourceanschluß des ersten N-Kanal-MOS-Transistors und einem Sourceanschluß des zweiten N-Kanal- MOS-Transistors verbunden ist, einen ersten Widerstand, der zwischen der ersten Leistungsversorgung und dem Drainanschluß des ersten N-Kanal-MOS-Transistors angeschlossen ist, einen zweiten Widerstand, der zwischen der ersten Leistungs versorgung und dem Drainanschluß des zweiten N-Kanal-MOS-Transistors ange schlossen ist, wobei die Treiberschaltung folgendes aufweist: eine erste Leistungs versorgung der Treiberschaltung, einen ersten P-Kanal-MOS-Transistor, von wel chem ein Gateanschluß mit einem ersten Eingangsanschluß verbunden ist, von welchem ein Drainanschluß mit Erde verbunden ist und von welchem ein Source anschluß mit einem Gateanschluß des zweiten N-Kanal-MOS-Transistors der Aus gangsstufe verbunden ist, einen zweiten P-Kanal-MOS-Transistor, von welchem ein Gateanschluß mit einem zweiten Eingangsanschluß verbunden ist, von wel chem ein Drainanschluß mit Erde verbunden ist und von welchem ein Sourcean schluß mit einem Gateanschluß des ersten N-Kanal-MOS-Transistors der Aus gangsstufe verbunden ist, einen dritten P-Kanal-MOS-Transistor, von welchem ein Sourceanschluß mit der ersten Leistungsversorgung der Treiberschaltung verbun den ist, von welchem ein Gateanschluß mit einer zweiten Leistungsversorgung der Treiberschaltung verbunden ist und von welchem ein Drainanschluß mit einem Gateanschluß des zweiten N-Kanal-MOS-Transistors der Ausgangsstufe verbun den ist, und einen vierten P-Kanal-MOS-Transistor, von welchem ein Sourcean schluß mit der ersten Leistungsversorgung der Treiberschaltung verbunden ist, von welchem ein Gateanschluß mit der zweiten Leistungsversorgung der Treiberschal tung verbunden ist und von welchem ein Drainanschluß mit einem Gateanschluß des ersten N-Kanal-MOS-Transistors der Ausgangsstufe verbunden ist.

Fig. 1 ist ein Schaltungsdiagramm der Treiberschaltung gemäß einem er sten Ausführungsbeispiel der vorliegenden Erfindung.

Fig. 2(a) ist ein Schaltungsdiagramm einer Treiberschaltung gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung.

Fig. 2(b) ist ein Schaltungsdiagramm einer dritten Leistungsversorgungsschal tung gemäß einem zweiten Ausführungsbeispiel der vorliegenden Er findung.

Fig. 3 ist ein Schaltungsdiagramm einer Treiberschaltung gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung.

Fig. 4 ist ein Schaltungsdiagramm einer Treiberschaltung der Vergangen heit.

Fig. 5 ist eine Kurve, die die Änderungen in bezug auf das Potential des Transistors N3 der vorliegenden Erfindung und des Standes der Technik zeigt.

Nachfolgend werden Ausführungsbeispiele einer Treiberschaltung gemäß der vor liegenden Erfindung detailliert beschrieben, wobei auf relevante beigefügte Zeich nungen Bezug genommen wird.

Fig. 1 ist ein Schaltungsdiagramm, das ein erstes Ausführungsbeispiel einer Trei berschaltung gemäß der vorliegenden Erfindung zeigt.

Fig. 1 zeigt eine Treiberschaltung 100 einer Ausgangsstufe 200, die folgendes aufweist: eine erste Leistungsversorgung VDDE, einen ersten N-Kanal-MOS- Transistor N1, von welchem ein Drainanschluß mit einem ersten Ausgangsan schluß 1 verbunden ist, einen zweiten N-Kanal-MOS-Transistor N2, von welchem ein Drainanschluß mit einem zweiten Ausgangsanschluß 2 verbunden ist und einen dritten N-Kanal-MOS-Transistor N3, von welchem ein Sourceanschluß mit Erde VSS verbunden ist, von welchem ein Gateanschluß mit einer zweiten Leistungs versorgung 3 verbunden ist und von welchem ein Drainanschluß mit einem Sour ceanschluß des ersten N-Kanal-MOS-Transistors N1 und einem Sourceanschluß des zweiten N-Kanal-MOS-Transistors N2 verbunden ist, einen ersten Widerstand R3, der zwischen der ersten Leistungsversorgung VDDE und dem Drainanschluß des ersten N-Kanal-MOS-Transistors N1 angeschlossen ist, einen zweiten Wider stand R4, der zwischen der ersten Leistungsversorgung VDDE und dem Drainan schluß des zweiten N-Kanal-MOS-Transistors N2 angeschlossen ist, wobei die Treiberschaltung 100 folgendes aufweist: eine erste Leistungsversorgung VDDI der Treiberschaltung 100, einen ersten Widerstand R1, der zwischen der ersten Lei stungsversorgung VDDI der Treiberschaltung 100 und einem Gateanschluß des ersten N-Kanal-MOS-Transistors N1 der Ausgangsstufe 200 angeschlossen ist, einen zweiten Widerstand R2, der zwischen der ersten Leistungsversorgung VDDI der Treiberschaltung 100 und einem Gateanschluß des zweiten N-Kanal-MOS- Transistors N2 angeschlossen ist, einen ersten N-Kanal-MOS-Transistor N4, von welchem ein Drainanschluß mit einem Gateanschluß des ersten N-Kanal-MOS- Transistors der Ausgangsstufe 200 verbunden ist, von welchem ein Gateanschluß mit einem ersten Eingangsanschluß 4 verbunden ist, einen zweiten N-Kanal-MOS- Transistor N5, von welchem ein Drainanschluß mit einem Gateanschluß des zwei ten N-Kanal-MOS-Transistors N2 der Ausgangsstufe 200 verbunden ist, von wel chem ein Gateanschluß mit einem zweiten Eingangsanschluß 5 verbunden ist, und einen dritten N-Kanal-MOS-Transistor N6, von welchem ein Sourceanschluß mit Erde VSS verbunden ist, von welchem ein Gateanschluß mit einer zweiten Lei stungsversorgung 6 der Treiberschaltung 100 verbunden ist und von welchem ein Drainanschluß mit einem Sourceanschluß des ersten N-Kanal-MOS-Transistors N4 der Treiberschaltung 100 und einem Sourceanschluß des zweiten N-Kanal-MOS- Transistors N5 der Treiberschaltung 100 verbunden ist.

Bei der vorliegenden Erfindung wird die erste Leistungsversorgung VDDI der Trei berschaltung 100 für die Leistungsversorgung einer Logikschaltung verwendet, und das Potential der ersten Leistungsversorgung VDDI der Treiberschaltung 100 ist niedriger als dasjenige der ersten Leistungsversorgung VDDE der Ausgangsstufe, wobei das Eingangssignal der Pegel-Schiebeschaltung 100 durch eine Schaltung unter Verwendung der zweiten Leistungsversorgung VDDI erzeugt wird.

Nachfolgend wird das erste Ausführungsbeispiel der vorliegenden Erfindung in weiterem Detail beschrieben.

Gemäß Fig. 1 hat das erste Ausführungsbeispiel der vorliegenden Erfindung einen internen Schaltungsbereich (in der Zeichnung nicht gezeigt), der eine Logikschal tung bildet, und einen externen Schaltungsbereich, der eine Signalübertragung durchführt und mit einer externen LSI-Vorrichtung die Spannung der Leistungsver sorgung VDDI für den internen Schaltungsbereich empfängt, die niedriger als die Spannung der Leistungsversorgung VDDE für den externen Schaltungsbereich ist, und wobei der Gate-Oxidfilm eines MOS-Transistors für den externen Schaltungs bereich dicker als der Gate-Oxidfilm eines MOS-Transistors für den internen Schaltungsbereich ausgebildet ist. Die Treiberschaltung hat eine Differential-Aus gangsstufe, die veranlaßt, daß ein Strom nach außen fließt, und eine Differential schaltung vom Widerstandslasttyp als ihre Vorstufe, wobei die Differentialschaltung vom Widerstandslasttyp den Signalpegel des internen Schaltungsbereichs auf ein hohes Potential mit einer kleinen Amplitude umwandelt, dieses zur Differential- Ausgangsstufe ausgibt, so daß die Potentialschwankung verglichen mit einer Ein gabe eines Signals mit einer Amplitude der Leistungsversorgung, wie in der Ver gangenheit, klein gemacht wird, was in einer Konfiguration resultiert, bei welcher eine Schwankung des Drain-Potentials des Konstantstromversorgungstransistors N3 der Ausgangsstufe nicht auftritt.

Bei einer Treiberschaltung, die konfiguriert ist, wie es oben beschrieben ist, ist der Eingangsanschluß 4 ein Eingangsanschluß positiver Phase und ist der Eingangs anschluß 5 ein Eingangsanschluß invertierter Phase, wovon der hohe Pegel auf demselben Potential wie die Versorgungsspannung VDDI des internen Schal tungsbereichs ist und wovon der niedrige Pegel auf dem Erdpotential ist. Die Tran sistoren N3 und N6 sind jeweils auf eine Stromspiegelweise mit den anderen NMOS-Transistoren verbunden, und ihr Gate-Potential ist jeweils so eingestellt, daß ein konstanter Strom fließt. Wenn ein hoher Pegel zum Eingangsanschluß 4 mit positiver Phase eingegeben wird und ein niedriger Pegel zum Eingangsan schluß 5 mit invertierter Phase eingegeben wird, wird der Transistor N4 eingeschal tet und wird der Transistor N5 ausgeschaltet. Daher fließt der durch den Transistor N6 gebildete konstante Strom I2 im Transistor N4, und das Drain-Potential des Transistors N4 ist (VDDI-I2 × R1). Weil es keinen Strom gibt, der im Transistor N5 fließt, ist das Drain-Potential des Transistors N5 VDDI, ist der Transistor N1 im Aus-Zustand und ist der Transistor N2 im Ein-Zustand. Daher fließt der durch den Transistor N3 gebildete konstante Strom I1 im Transistor N2, so daß der Aus gangsanschluß 1 mit positiver Phase auf demselben Potential wie VDDE ist, wo durch ein hoher Logikpegel ausgegeben wird, und ist der Ausgangsanschluß 2 mit invertierter Phase auf (VDDE - I1 × R4), wodurch ein niedriger Logikpegel ausgege ben wird.

Das Potential VDc mit gleicher Phase während eines differentiellen Umschaltens ist durch die Gleichung (4) gegeben.

VDc = {VDDI + (VDDI - I2 × R1)}/2
= VDDI - (I2 × R1/2) (4)

Daher ist das Drain-Potential VDd des Transistors N3 durch die folgende Glei chung gegeben.

VDd = VDc - Vgns1 (5)

Wenn die Drain-Kapazität des Transistors N3 Cj ist, wird die Menge an elektrischer Ladung, die aufgrund der Änderung in bezug auf das Drain-Potential entladen wird, wenn es sich vom Differential-Betrieb zum Gleichtaktbetrieb ändert, wie folgt aus gedrückt.

Q = Cj × ΔVD = Cj × I2 × R1/2 (6)

Daher ist, wie es aus einem Vergleich zwischen der Gleichung (3) und der Glei chung (6) klar wird, die Änderung in bezug auf das Drain-Potential des Transistors N3 von (VDDI/2) auf (I2 × R1/2) stark reduziert, wodurch das Ziel der vorliegenden Erfindung klar erreicht wird.

Fig. 2 zeigt eine Treiberschaltung gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung.

Fig. 2 zeigt eine Treiberschaltung 110 einer Ausgangsstufe 200, die folgendes aufweist: eine erste Leistungsversorgung VDDE, einen ersten N-Kanal-MOS- Transistor N1, von welchem ein Drainanschluß mit einem ersten Ausgangsan schluß 1 verbunden ist, einen zweiten N-Kanal-MOS-Transistor N2, von welchem ein Drainanschluß mit einem zweiten Ausgangsanschluß 2 verbunden ist, und ei nen dritten N-Kanal-MOS-Transistor N3, von welchem ein Sourceanschluß mit Er de VSS verbunden ist, von welchem ein Gateanschluß mit einer zweiten Lei stungsversorgung 3 verbunden ist und von welchem ein Drainanschluß mit einem Sourceanschluß des ersten N-Kanal-MOS-Transistors N1 und einem Sourcean schluß des zweiten N-Kanal-MOS-Transistors N2 verbunden ist, einen ersten Wi derstand R3, der zwischen der ersten Leistungsversorgung VDDE und dem Drain anschluß des ersten N-Kanal-MOS-Transistors N1 angeschlossen ist, einen zwei ten Widerstand R4, der zwischen der ersten Leistungsversorgung VDDE und dem Drainanschluß des zweiten N-Kanal-MOS-Transistors N2 angeschlossen ist, wobei die Treiberschaltung 110 folgendes aufweist: eine erste Leistungsversorgung VDDI der Treiberschaltung 110, einen ersten P-Kanal-MOS-Transistor P21, von welchem ein Gateanschluß mit einem ersten Eingangsanschluß 27 verbunden ist, von wel chem ein Drainanschluß mit Erde VSS verbunden ist und von welchem ein Sour ceanschluß mit einem Gateanschluß des zweiten N-Kanal-MOS-Transistors N2 der Ausgangsstufe 200 verbunden ist, einen zweiten P-Kanal-MOS-Transistor P22, von welchem ein Gateanschluß mit einem zweiten Eingangsanschluß 28 verbun den ist, von welchem ein Drainanschluß mit Erde VSS verbunden ist und von wel chem ein Sourceanschluß mit einem Gateanschluß des ersten N-Kanal-MOS- Transistors N1 der Ausgangsstufe 200 verbunden ist, einen dritten P-Kanal-MOS- Transistor P23, von welchem ein Sourceanschluß mit der ersten Leistungsversor gung VDDI der Treiberschaltung 110 verbunden ist, von welchem ein Gatean schluß mit einer zweiten Leistungsversorgung 29 der Treiberschaltung 110 verbun den ist und von welchem ein Drainanschluß mit einem Gateanschluß des zweiten N-Kanal-MOS-Transistors N2 der Ausgangsstufe 200 verbunden ist, und einen vierten P-Kanal-MOS-Transistor P24, von welchem ein Sourceanschluß mit der ersten Leistungsversorgung VDDI der Treiberschaltung 110 verbunden ist, von welchem ein Gateanschluß mit der zweiten Leistungsversorgung 29 der Treiber schaltung 110 verbunden ist und von welchem ein Drainanschluß mit einem Gate anschluß des ersten N-Kanal-MOS-Transistors N1 der Ausgangsstufe 200 verbun den ist.

In dem Fall der oben angegebenen Schaltung ist die zweite Leistungsversorgung 29 der Treiberschaltung 110 ausgebildet durch einen fünften P-Kanal-MOS- Transistor P25, von welchem ein Sourceanschluß mit der ersten Leistungsversor gung VDDI der Treiberschaltung 110 verbunden ist und von welchem ein Gatean schluß mit Erde VSS verbunden ist, einen sechsten P-Kanal-MOS-Transistor P26, von welchem ein Sourceanschluß mit der ersten Leistungsversorgung VDDI der Treiberschaltung 110 verbunden ist, von welchem ein Drainanschluß mit einem Drainanschluß des fünften P-Kanal-MOS-Transistors P25 verbunden ist und von welchem ein Gateanschluß auf ein vorgeschriebenes Potential 30 eingestellt ist, einen ersten N-Kanal-MOS-Transistor N24, von welchem ein Drainanschluß und ein Gateanschluß mit dem Drainanschluß des fünften P-Kanal-MOS-Transistors P25 verbunden sind und von welchem ein Sourceanschluß mit Erde VSS verbun den ist, einen zweiten N-Kanal-MOS-Transistor N25, von welchem ein Sourcean schluß mit Erde VSS verbunden ist und von welchem ein Gateanschluß mit einem Gateanschluß des ersten N-Kanal-MOS-Transistors N24 der Treiberschaltung 110 verbunden ist, und einen siebten P-Kanal-MOS-Transistor P27, von welchem ein Sourceanschluß mit der ersten Leistungsversorgung VDDI der Treiberschaltung 110 verbunden ist und von welchem ein Drainanschluß und ein Gateanschluß mit einem Drainanschluß des zweiten N-Kanal-MOS-Transistors N25 verbunden sind und auch mit Gateanschlüssen des dritten und des vierten P-Kanal-MOS- Transistors P23, P24 verbunden sind.

Die zweite Leistungsversorgung 29 ist konfiguriert, um den Strom des dritten und des vierten P-Kanal-MOS-Transistors P23 und P24 in Antwort auf eine Schwan kung in bezug auf die Spannung der ersten Leistungsversorgung VDDI der Trei berschaltung 110 zu steuern.

Das zweite Ausführungsbeispiel der vorliegenden Erfindung wird nachfolgend in weiterem Detail beschrieben.

Der Eingangsanschluß 27 ist ein Anschluß positiver Phase, und der Eingangsan schluß 28 ist ein Anschluß mit invertierter Phase, wovon der eingegebene hohe Logikpegel auf demselben Potential wie die Leistungsversorgung VDDI des inter nen Schaltungsbereichs ist und wovon der eingegebene niedrige Logikpegel auf dem Erdpotential ist. Der Transistor N3 ist mit den anderen Transistoren auf eine Stromspiegelweise verbunden und seine Gate-Spannung ist so eingestellt, daß ein vorgeschriebener konstanter Strom fließt. Eine konstante Spannung wird zum An schluß 29 der Transistoren P23 und P24 eingegeben, und ein vorgeschriebener konstanter Strom fließt in den Transistoren P23 und P24. Die Transistoren P21 und P22 sind verbunden, um einen PMOS-Source-Folger (= PMOS-Source-Follower) zu bilden, und dann, wenn ein hoher Pegel an den Eingangsanschluß 27 mit positiver Phase angelegt wird und ein niedriger Pegel an den Eingangsanschluß 28 mit in vertierter Phase angelegt wird, geben die Drain-Spannungen der Transistoren P21 und P22 Spannungen aus, die gegenüber einer von den Eingangsanschlüssen eingegebenen Spannung um den Wert von VGS der P-Kanal-MOS-Transistoren verschoben sind, wobei die Ausgangsstufe diese Differentialsignale empfängt, so daß der Transistor N1 ausgeschaltet wird und der Transistor N2 eingeschaltet wird. Daher fließt der durch den Transistor N3 gebildete konstante Strom I1 im Transi stor N2, so daß der Ausgangsanschluß 1 mit positiver Phase auf demselben Po tential wie die Leistungsversorgung VDDE ist, was eine Ausgabe mit hohem logi schem Pegel verursacht, und der Ausgangsanschluß 2 mit invertierter Phase auf (VDDE - I1 × R4) ist, was eine Ausgabe mit niedrigem logischem Pegel verursacht.

Somit wird auch beim zweiten Ausführungsbeispiel das zum Eingangsanschluß 27 mit positiver Phase und zum Eingangsanschluß 28 mit invertierter Phase eingege bene Signal mit niedrigem logischem Pegel durch die Spannungen über den Gate anschlüssen und den Sourceanschlüssen der Transistoren P21 und P22 nach oben verschoben, wodurch ein Abfall in bezug auf die Drain-Spannung des Tran sistors N3 verhindert wird.

Fig. 3 ist ein Schaltungsdiagramm, das eine Treiberschaltung gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung zeigt.

Fig. 3 zeigt eine Treiberschaltung 120 einer Ausgangsstufe 200, die folgendes aufweist: eine erste Leistungsversorgung VDDE, einen ersten N-Kanal-MOS- Transistor N1, von welchem ein Drainanschluß mit einem ersten Ausgangsan schluß 1 verbunden ist, einen zweiten N-Kanal-MOS-Transistor N2, von welchem ein Drainanschluß mit einem zweiten Ausgangsanschluß 2 verbunden ist, und ei nen dritten N-Kanal-MOS-Transistor N3, von welchem ein Sourceanschluß mit Er de VSS verbunden ist, von welchem ein Gateanschluß mit einer zweiten Lei stungsversorgung 3 verbunden ist und von welchem ein Drainanschluß mit einem Sourceanschluß des ersten N-Kanal-MOS-Transistors N1 und einem Sourcean schluß des zweiten N-Kanal-MOS-Transistors N2 verbunden ist, einen ersten Wi derstand R3, der zwischen der ersten Leistungsversorgung VDDE und dem Drain anschluß des ersten N-Kanal-MOS-Transistors N1 angeschlossen ist, einen zwei ten Widerstand R4, der zwischen der ersten Leistungsversorgung VDDE und dem Drainanschluß des zweiten N-Kanal-MOS-Transistors N2 angeschlossen ist, wobei die Treiberschaltung 120 folgendes aufweist: eine erste Leistungsversorgung VDDI der Treiberschaltung 120, einen ersten Widerstand R1, der zwischen der ersten Leistungsversorgung VDDI der Treiberschaltung 120 und einem Gateanschluß des ersten N-Kanal-MOS-Transistors N1 der Ausgangsstufe 120 angeschlossen ist, einen zweiten Widerstand R2, der zwischen der ersten Leistungsversorgung VDDI der Treiberschaltung 120 und einem Gateanschluß des zweiten N-Kanal-MOS- Transistors N2 angeschlossen ist, einen ersten N-Kanal-MOS-Transistor N4, von welchem ein Drainanschluß mit einem Gateanschluß des ersten N-Kanal-MOS- Transistors N1 der Ausgangsstufe 200 verbunden ist, einen zweiten N-Kanal-MOS- Transistor N5, von welchem ein Drainanschluß mit einem Gateanschluß des zwei ten N-Kanal-MOS-Transistors N2 der Ausgangsstufe 200 verbunden ist, einen dritten N-Kanal-MOS-Transistor N6, von welchem ein Sourceanschluß mit Erde VSS verbunden ist, von welchem ein Gateanschluß mit einer zweiten Leistungs versorgung 6 der Treiberschaltung 120 verbunden ist und von welchem ein Drain anschluß mit einem Sourceanschluß des ersten N-Kanal-MOS-Transistors N4 der Treiberschaltung 120 und einem Sourceanschluß des zweiten N-Kanal-MOS- Transistors N5 der Treiberschaltung 120 verbunden ist, einen ersten P-Kanal- MOS-Transistor P37, von welchem ein Gateanschluß mit einem ersten Eingangs anschluß 37 verbunden ist, von welchem ein Drainanschluß mit Erde VSS verbun den ist und von welchem ein Sourceanschluß mit einem Gateanschluß des ersten N-Kanal-MOS-Transistors N4 der Treiberschaltung 120 verbunden ist, einen zwei ten P-Kanal-MOS-Transistor P32, von welchem ein Gateanschluß mit einem zwei ten Eingangsanschluß 38 verbunden ist, von welchem ein Drainanschluß mit Erde VSS verbunden ist und von welchem ein Sourceanschluß mit einem Gateanschluß des zweiten N-Kanal-MOS-Transistors N5 der Treiberschaltung 120 verbunden ist, einen dritten P-Kanal-MOS-Transistor P33, von welchem ein Sourceanschluß mit der ersten Leistungsversorgung VDDI der Treiberschaltung 120 verbunden ist, von welchem ein Gateanschluß mit einer dritten Leistungsversorgung 31 der Treiber schaltung 120 verbunden ist und von welchem ein Drainanschluß mit einem Gate anschluß des ersten N-Kanal-MOS-Transistors N4 der Treiberschaltung 120 ver bunden ist, und einen vierten P-Kanal-MOS-Transistor P34, von welchem ein Sourceanschluß mit der ersten Leistungsversorgung VDDI der Treiberschaltung 120 verbunden ist, von welchem ein Gateanschluß mit der dritten Leistungsversor gung 31 der Treiberschaltung 120 verbunden ist und von welchem ein Drainan schluß mit einem Gateanschluß des zweiten N-Kanal-MOS-Transistors N5 der Treiberschaltung 120 verbunden ist.

In dem Fall der oben angegebenen Schaltung ist die dritte Leistungsversorgung 31 gebildet durch: einen fünften P-Kanal-MOS-Transistor P35, von welchem der Sour ceanschluß mit der ersten Leistungsversorgung VDDI der Treiberschaltung 120 verbunden ist und von welchem der Gateanschluß geerdet ist, einen sechsten P- Kanal-MOS-Transistor P36, von welchem der Sourceanschluß mit der ersten Lei stungsversorgung VDDI der Treiberschaltung 120 verbunden ist, von welchem der Drainanschluß mit dem Drainanschluß des fünften P-Kanal-MOS-Transistors P35 verbunden ist und von welchem das Gate-Potential auf ein vorgeschriebenes Po tential 32 eingestellt ist, einen vierten N-Kanal-MOS-Transistor N37, von welchem der Sourceanschluß mit Erde VSS verbunden ist und von welchem der Drainan schluß und der Gateanschluß mit den Drainanschlüssen des fünften und des sechsten P-Kanal-MOS-Transistors P35 und P36 verbunden sind, einen fünften N- Kanal-MOS-Transistor N38, von welchem der Sourceanschluß geerdet ist und von welchem der Gateanschluß mit dem Gateanschluß des vierten N-Kanal-MOS- Transistors N37 verbunden ist, und einen siebten P-Kanal-MOS-Transistor P37, von welchem der Sourceanschluß mit der ersten Leistungsversorgung VDDI der Treiberschaltung 120 verbunden ist, von welchem der Drainanschluß und der Ga teanschluß mit dem Drainanschluß des fünften N-Kanal-MOS-Transistors N38 ver bunden sind und auch mit den Gateanschlüssen des dritten und des vierten P- Kanal-MOS-Transistors P33 und P34 verbunden sind.

Das dritte Ausführungsbeispiel der vorliegenden Erfindung wird nachfolgend in weiterem Detail beschrieben.

Der Eingangsanschluß 37 ist ein Eingangsanschluß mit positiver Phase und der Eingangsanschluß 38 ist ein Eingangsanschluß mit invertierter Phase, wovon der eingegebene hohe Pegel auf demselben Potential wie die Leistungsversorgung VDDI ist und wovon der eingegebene niedrige Logikpegel auf dem Erdpotential ist. Die Transistoren N3 und N6 sind mit den anderen Transistoren auf eine Strom spiegelweise verbunden, und ihre Gate-Spannungen sind so eingestellt, daß ein vorgeschriebener konstanter Strom schließt. Der Transistor P36 ist mit anderen Transistoren auf eine Stromspiegelweise verbunden, und seine Gate-Spannung ist so eingestellt, daß ein vorgeschriebener konstanter Strom fließt. Weil der Gatean schluß des Transistors P35 geerdet ist, fließt dann, wenn die Versorgungsspan nung VDDI hoch wird, mehr Strom, und fließt dann, wenn die Versorgungsspan nung VDDI niedrig wird, weniger Strom. Die Gesamtheit der Drain-Ströme der Transistoren P35 und P36 fließt im Transistor N37. Gemäß der durch die Transi storen N37, N38, P33, P34 gebildeten Schaltung ist der Strom, der im Transistor N37 fließt, aufgrund einer Stromspiegelverbindung gleich dem Strom der Transisto ren N38, P33, P34. Die Transistoren P31 und P32 sind verbunden, um einen PMOS-Source-Folger zu bilden, und dann, wenn ein hoher Pegel an den Ein gangsanschluß 37 mit positiver Phase angelegt wird und ein niedriger Pegel an den Eingangsanschluß 38 mit invertierter Phase angelegt wird, sind die Drain- Spannungen der Transistoren P31 und P32 Ausgangsspannungen, die gegenüber einer von den Eingangsanschlüssen eingegebenen Spannung um den Wert von VGS der P-Kanal-MOS-Transistoren verschoben sind. Daher wird der Transistor N4 eingeschaltet und wird der Transistor N5 ausgeschaltet. Der durch den Transi stor N6 gebildete konstante Strom I2 fließt im Transistor N4, so daß das Drain- Potential des Transistors N4 (VDDI - I2 × R1) ist. Weil es keinen Strom gibt, der im Transistor N5 fließt, ist das Drain-Potential des Transistors N5 VDDI, so daß der Transistor N1 im Aus-Zustand ist und der Transistor N2 im Ein-Zustand ist. Weil der durch den Transistor N3 gebildete konstante Strom I1 im Transistor N2 fließt, ist der Ausgangsanschluß 1 mit positiver Phase auf demselben Potential wie VDDI, wodurch ein hoher logischer Pegel ausgegeben wird, und ist der Ausgangsan schluß 2 mit invertierter Phase auf (VDDE - I1 × R4), um dadurch einen niedrigen logischen Pegel auszugeben. Zum Erreichen eines Betriebs mit hoher Geschwin digkeit erhöht sich die Größe der Schalttransistoren N1 und N2 in der Ausgangs stufe, was es nötig macht, auch den Strom der Differentialschaltung für die zweite Pegelverschiebungsschaltung, die durch die Transistoren N4 und N5 gebildet wird, groß zu machen, so daß dann, wenn eine Gleichtaktbetriebsspannung angelegt wird, dasselbe Problem in der zweiten Pegelverschiebungsschaltung auftritt, wie dann, wenn es einen Abfall in bezug auf das Drain-Potential des Konstantstrom versorgungstransistors N3 in der Ausgangsstufe gibt. Die durch einen PMOS- Source-Folger gebildete erste Pegelverschiebungsschaltung arbeitet, um die Ände rung in bezug auf das Drain-Potential der Konstantstromversorgungstransistoren N6 während eines Differential-Betriebs zu begrenzen. Wenn die Versorgungsspan nung der zweiten Leistungsversorgung VDDI niedrig ist, könnten die Transistoren P33 und P34 im nicht gesättigten Bereich arbeiten, so daß die bei den Sourcean schlüssen der Transistoren P31 und P32 ausgegebene Signalamplitude reduziert wird. Wenn die Versorgungsspannung der zweiten Leistungsversorgung VDDI auf grund der zu den Eingangsanschlüssen 37 und 38 eingegebenen erhöhten Signalamplitude hoch ist, handelt der Transistor P35, obwohl eine Abhängigkeit von der Versorgungsspannung in der Eingangsamplitude der Transistoren N4 und N5 gezeigt wird, dafür, dieses zu verhindern, und dann, wenn die Versorgungs spannung hoch gemacht wird, fließt ein großer Strom in den Transistoren P33 und P34, wodurch das Source-Potential der Transistoren P31 und P32 hoch gemacht wird, um einen Betrieb mit kleiner Amplitude der vorliegenden Erfindung zu bilden. Die vorliegende Erfindung, wie sie oben beschrieben ist, erreicht eine Anzahl von Effekten bzw. Wirkungen.

Der erste Effekt besteht im Verhindern eines Betriebs der Konstantstromversor gungstransistoren in der Ausgangsstufe im ungesättigten Bereich. Der Grund dafür besteht darin, daß das Potential einer Signaleingabe zu den Schalttransistoren der Ausgangsstufe hoch gemacht wird, um einen Abfall in bezug auf das Drain- Potential der Konstantstromversorgungstransistoren zu verhindern.

Der durch die vorliegende Erfindung erreichte zweite Effekt besteht im Begrenzen einer Schwankung des Drain-Potentials der Konstantstromversorgungstransistoren während eines Schaltens, wodurch verhindert wird, daß die Transistoren der Aus gangsstufe gleichzeitig im Ein-Zustand sind, oder das Auftreten eines exzessiven Stroms zum Laden der Drain-Kapazität, wobei das Ergebnis das Erreichen einer Wellenform hoher Qualität ist. Der Grund dafür besteht darin, daß dadurch, daß die Änderung in bezug auf das Potential des an die Schalttransistoren der Ausgangs stufe angelegten Eingangssignals klein und niedrig gemacht wird, die Drain- Potentialschwankung der Konstantstromversorgungstransistoren der Ausgangsstu fe zwischen einem Differential-Betrieb und einem Gleichtaktbetrieb klein gemacht wird.

Claims

1. Treiberschaltung einer Ausgangsstufe, die folgendes aufweist: eine erste Leistungsversorgung, einen ersten N-Kanal-MOS-Transistor, von welchem ein Drainanschluß mit einem ersten Ausgangsanschluß verbunden ist, einen zweiten N-Kanal-MOS-Transistor, von welchem ein Drainanschluß mit einem zweiten Ausgangsanschluß verbunden ist, und einen dritten N-Kanal-MOS- Transistor, von welchem ein Sourceanschluß mit Erde verbunden ist, von welchem ein Gateanschluß mit einer zweiten Leistungsversorgung verbunden ist und von welchem ein Drainanschluß mit einem Sourceanschluß des ersten N-Kanal-MOS-Transistors und einem Sourceanschluß des zweiten N-Kanal- MOS-Transistors verbunden ist, einen ersten Widerstand, der zwischen der ersten Leistungsversorgung und dem Drainanschluß des ersten N-Kanal- MOS-Transistors angeschlossen ist, einen zweiten Widerstand, der zwischen der ersten Leistungsversorgung und dem Drainanschluß des zweiten N- Kanal-MOS-Transistors angeschlossen ist, wobei die Treiberschaltung fol gendes aufweist:
eine erste Leistungsversorgung der Treiberschaltung,
einen ersten Widerstand, der zwischen der ersten Leistungsversorgung der Treiberschaltung und einem Gateanschluß des ersten N-Kanal-MOS- Transistors der Ausgangsstufe angeschlossen ist,
einen zweiten Widerstand, der zwischen der ersten Leistungsversorgung der Treiberschaltung und einem Gateanschluß des zweiten N-Kanal-MOS- Transistors angeschlossen ist,
einen ersten N-Kanal-MOS-Transistor, von welchem ein Drainanschluß mit einem Gateanschluß des ersten N-Kanal-MOS-Transistors der Aus gangsstufe verbunden ist und von welchem ein Gateanschluß mit einem er sten Eingangsanschluß verbunden ist,
einen zweiten N-Kanal-MOS-Transistor, von welchem ein Drainanschluß mit einem Gateanschluß des zweiten N-Kanal-MOS-Transistors der Aus gangsstufe verbunden ist und von welchem ein Gateanschluß mit einem zweiten Eingangsanschluß verbunden ist, und
einen dritten N-Kanal-MOS-Transistor, von welchem ein Sourceanschluß mit Erde verbunden ist, von welchem ein Gateanschluß mit einer zweiten Leistungsversorgung der Treiberschaltung verbunden ist und von welchem ein Drainanschluß mit einem Sourceanschluß des ersten N-Kanal-MOS- Transistors der Treiberschaltung und einem Sourceanschluß des zweiten N- Kanal-MOS-Transistors der Treiberschaltung verbunden ist.

2. Treiberschaltung nach Anspruch 1, wobei ein Potential der ersten Leistungs versorgung der Treiberschaltung niedriger als dasjenige der ersten Leistungs versorgung der Ausgangsstufe ist.

3. Treiberschaltung einer Ausgangsstufe, die folgendes aufweist: eine erste Leistungsversorgung, einen ersten N-Kanal-MOS-Transistor, von welchem ein Drainanschluß mit einem ersten Ausgangsanschluß verbunden ist, einen zweiten N-Kanal-MOS-Transistor, von welchem ein Drainanschluß mit einem zweiten Ausgangsanschluß verbunden ist, und einen dritten N-Kanal-MOS- Transistor, von welchem ein Sourceanschluß mit Erde verbunden ist, von welchem ein Gateanschluß mit einer zweiten Leistungsversorgung verbunden ist und von welchem ein Drainanschluß mit einem Sourceanschluß des ersten N-Kanal-MOS-Transistors und einem Sourceanschluß des zweiten N-Kanal- MOS-Transistors verbunden ist, einen ersten Widerstand, der zwischen der ersten Leistungsversorgung und dem Drainanschluß des ersten N-Kanal- MOS-Transistors angeschlossen ist, einen zweiten Widerstand, der zwischen der ersten Leistungsversorgung und dem Drainanschluß des zweiten N- Kanal-MOS-Transistors angeschlossen ist, wobei die Treiberschaltung fol gendes aufweist:
eine erste Leistungsversorgung der Treiberschaltung, von welcher ein Potential niedriger als dasjenige der ersten Leistungsversorgung der Aus gangsstufe ist,
einen ersten Widerstand, der zwischen der ersten Leistungsversorgung der Treiberschaltung und einem Gateanschluß des ersten N-Kanal-MOS- Transistors der Ausgangsstufe angeschlossen ist,
einen zweiten Widerstand, der zwischen der ersten Leistungsversorgung der Treiberschaltung und einem Gateanschluß des zweiten N-Kanal-MOS- Transistors angeschlossen ist,
einen ersten N-Kanal-MOS-Transistor, von welchem ein Drainanschluß mit einem Gateanschluß des ersten N-Kanal-MOS-Transistors der Aus gangsstufe verbunden ist und von welchem ein Gateanschluß mit einem er sten Eingangsanschluß verbunden ist,
einen zweiten N-Kanal-MOS-Transistor, von welchem ein Drainanschluß mit einem Gateanschluß des zweiten N-Kanal-MOS-Transistors der Aus gangsstufe verbunden ist und von welchem ein Gateanschluß mit einem zweiten Eingangsanschluß verbunden ist, und
einen dritten N-Kanal-MOS-Transistor, von welchem ein Sourceanschluß mit Erde verbunden ist, von welchem ein Gateanschluß mit einer zweiten Leistungsversorgung der Treiberschaltung verbunden ist und von welchem ein Drainanschluß mit einem Sourceanschluß des ersten N-Kanal-MOS- Transistors der Treiberschaltung und einem Sourceanschluß des zweiten N- Kanal-MOS-Transistors der Treiberschaltung verbunden ist.

4. Treiberschaltung einer Ausgangsstufe, die folgendes aufweist: eine erste Leistungsversorgung, einen ersten N-Kanal-MOS-Transistor, von welchem ein Drainanschluß mit einem ersten Ausgangsanschluß verbunden ist, einen zweiten N-Kanal-MOS-Transistor, von welchem ein Drainanschluß mit einem zweiten Ausgangsanschluß verbunden ist, und einen dritten N-Kanal-MOS- Transistor, von welchem ein Sourceanschluß mit Erde verbunden ist, von welchem ein Gateanschluß mit einer zweiten Leistungsversorgung verbunden ist und von welchem ein Drainanschluß mit einem Sourceanschluß des ersten N-Kanal-MOS-Transistors und einem Sourceanschluß des zweiten N-Kanal- MOS-Transistors verbunden ist, einen ersten Widerstand, der zwischen der ersten Leistungsversorgung und dem Drainanschluß des ersten N-Kanal- MOS-Transistors angeschlossen ist, einen zweiten Widerstand, der zwischen der ersten Leistungsversorgung und dem Drainanschluß des zweiten N- Kanal-MOS-Transistors angeschlossen ist, wobei die Treiberschaltung fol gendes aufweist:
eine erste Leistungsversorgung der Treiberschaltung,
einen ersten P-Kanal-MOS-Transistor, von welchem ein Gateanschluß mit einem ersten Eingangsanschluß verbunden ist, von welchem ein Drainan schluß mit Erde verbunden ist und von welchem ein Sourceanschluß mit ei nem Gateanschluß des zweiten N-Kanal-MOS-Transistors der Ausgangsstufe verbunden ist,
einen zweiten P-Kanal-MOS-Transistor, von welchem ein Gateanschluß mit einem zweiten Eingangsanschluß verbunden ist, von welchem ein Drain anschluß mit Erde verbunden ist und von welchem ein Sourceanschluß mit einem Gateanschluß des ersten N-Kanal-MOS-Transistors der Ausgangsstufe verbunden ist,
einen dritten P-Kanal-MOS-Transistor, von welchem ein Sourceanschluß mit der ersten Leistungsversorgung der Treiberschaltung verbunden ist, von welchem ein Gateanschluß mit einer zweiten Leistungsversorgung der Trei berschaltung verbunden ist und von welchem ein Drainanschluß mit einem Gateanschluß des zweiten N-Kanal-MOS-Transistors der Ausgangsstufe ver bunden ist, und
einen vierten P-Kanal-MOS-Transistor, von welchem ein Sourceanschluß mit der ersten Leistungsversorgung der Treiberschaltung verbunden ist, von welchem ein Gateanschluß mit der zweiten Leistungsversorgung der Treiber schaltung verbunden ist und von welchem ein Drainanschluß mit einem Gate anschluß des ersten N-Kanal-MOS-Transistors der Ausgangsstufe verbunden ist.

5. Treiberschaltung einer Ausgangsstufe, die folgendes aufweist: eine erste Leistungsversorgung, einen ersten N-Kanal-MOS-Transistor, von welchem ein Drainanschluß mit einem ersten Ausgangsanschluß verbunden ist, einen zweiten N-Kanal-MOS-Transistor, von welchem ein Drainanschluß mit einem zweiten Ausgangsanschluß verbunden ist, und einen dritten N-Kanal-MOS- Transistor, von welchem ein Sourceanschluß mit Erde verbunden ist, von welchem ein Gateanschluß mit einer zweiten Leistungsversorgung verbunden ist und von welchem ein Drainanschluß mit einem Sourceanschluß des ersten N-Kanal-MOS-Transistors und einem Sourceanschluß des zweiten N-Kanal- MOS-Transistors verbunden ist, einen ersten Widerstand, der zwischen der ersten Leistungsversorgung und dem Drainanschluß des ersten N-Kanal- MOS-Transistors angeschlossen ist, einen zweiten Widerstand, der zwischen der ersten Leistungsversorgung und dem Drainanschluß des zweiten N- Kanal-MOS-Transistors angeschlossen ist, wobei die Treiberschaltung fol gendes aufweist:
eine erste Leistungsversorgung der Treiberschaltung, von welcher ein Potential niedriger als dasjenige der ersten Leistungsversorgung der Aus gangsstufe ist,
einen ersten P-Kanal-MOS-Transistor, von welchem ein Gateanschluß mit einem ersten Eingangsanschluß verbunden ist, von welchem ein Drainan schluß mit Erde verbunden ist und von welchem ein Sourceanschluß mit ei nem Gateanschluß des zweiten N-Kanal-MOS-Transistors der Ausgangsstufe verbunden ist,
einen zweiten P-Kanal-MOS-Transistor, von welchem ein Gateanschluß mit einem zweiten Eingangsanschluß verbunden ist, von welchem ein Drain anschluß mit Erde verbunden ist und von welchem ein Sourceanschluß mit einem Gateanschluß des ersten N-Kanal-MOS-Transistors der Ausgangsstufe verbunden ist,
einen dritten P-Kanal-MOS-Transistor, von welchem ein Sourceanschluß mit der ersten Leistungsversorgung der Treiberschaltung verbunden ist, von welchem ein Gateanschluß mit einer zweiten Leistungsversorgung der Trei berschaltung verbunden ist und von welchem ein Drainanschluß mit einem Gateanschluß des zweiten N-Kanal-MOS-Transistors der Ausgangsstufe ver bunden ist, und
einen vierten P-Kanal-MOS-Transistor, von welchem ein Sourceanschluß mit der ersten Leistungsversorgung der Treiberschaltung verbunden ist, von welchem ein Gateanschluß mit der zweiten Leistungsversorgung der Treiber schaltung verbunden ist und von welchem ein Drainanschluß mit einem Gate anschluß des ersten N-Kanal-MOS-Transistors der Ausgangsstufe verbunden ist.

6. Treiberschaltung nach Anspruch 5, wobei die zweite Leistungsversorgung der Treiberschaltung folgendes aufweist:
einen fünften P-Kanal-MOS-Transistor, von welchem ein Sourceanschluß mit der ersten Leistungsversorgung der Treiberschaltung verbunden ist und von welchem ein Gateanschluß mit Erde verbunden ist,
einen sechsten P-Kanal-MOS-Transistor, von welchem ein Sourcean schluß mit der ersten Leistungsversorgung der Treiberschaltung verbunden ist, von welchem ein Drainanschluß mit einem Drainanschluß des fünften P- Kanal-MOS-Transistors verbunden ist und von welchem ein Gateanschluß auf ein vorgeschriebenes Potential eingestellt ist,
einen ersten N-Kanal-MOS-Transistor, von welchem ein Drainanschluß und ein Gateanschluß mit dem Drainanschluß des fünften P-Kanal-MOS- Transistors verbunden sind, und von welchem ein Sourceanschluß mit Erde verbunden ist,
einen zweiten N-Kanal-MOS-Transistor, von welchem ein Sourcean schluß mit Erde verbunden ist und von welchem ein Gateanschluß mit einem Gateanschluß des ersten N-Kanal-MOS-Transistors der Treiberschaltung verbunden ist, und
einen siebten P-Kanal-MOS-Transistor, von welchem ein Sourceanschluß mit der ersten Leistungsversorgung der Treiberschaltung verbunden ist und von welchem ein Drainanschluß und ein Gateanschluß mit einem Drainan schluß des zweiten N-Kanal-MOS-Transistors verbunden sind und auch mit Gateanschlüssen des dritten und des vierten P-Kanal-MOS-Transistors ver bunden sind.

7. Treiberschaltung einer Ausgangsstufe, die folgendes aufweist: eine erste Leistungsversorgung, einen ersten N-Kanal-MOS-Transistor, von welchem ein Drainanschluß mit einem ersten Ausgangsanschluß verbunden ist, einen zweiten N-Kanal-MOS-Transistor, von welchem ein Drainanschluß mit einem zweiten Ausgangsanschluß verbunden ist, und einen dritten N-Kanal-MOS- Transistor, von welchem ein Sourceanschluß mit Erde verbunden ist, von welchem ein Gateanschluß mit einer zweiten Leistungsversorgung verbunden ist und von welchem ein Drainanschluß mit einem Sourceanschluß des ersten N-Kanal-MOS-Transistors und einem Sourceanschluß des zweiten N-Kanal- MOS-Transistors verbunden ist, einen ersten Widerstand, der zwischen der ersten Leistungsversorgung und dem Drainanschluß des ersten N-Kanal- MOS-Transistors angeschlossen ist, einen zweiten Widerstand, der zwischen der ersten Leistungsversorgung und dem Drainanschluß des zweiten N- Kanal-MOS-Transistors angeschlossen ist, wobei die Treiberschaltung fol gendes aufweist:
eine erste Leistungsversorgung der Treiberschaltung,
einen ersten Widerstand, der zwischen der Leistungsversorgung der Trei berschaltung und einem Gateanschluß des ersten N-Kanal-MOS-Transistors der Ausgangsstufe angeschlossen ist,
einen zweiten Widerstand, der zwischen der ersten Leistungsversorgung der Treiberschaltung und einem Gateanschluß des zweiten N-Kanal-MOS- Transistors angeschlossen ist,
einen ersten N-Kanal-MOS-Transistor, von welchem ein Drainanschluß mit einem Gateanschluß des ersten N-Kanal-MOS-Transistors der Aus gangsstufe verbunden ist,
einen zweiten N-Kanal-MOS-Transistor, von welchem ein Drainanschluß mit einem Gateanschluß des zweiten N-Kanal-MOS-Transistors der Aus gangsstufe verbunden ist,
einen dritten N-Kanal-MOS-Transistor, von welchem ein Sourceanschluß mit Erde verbunden ist, von welchem ein Gateanschluß mit einer zweiten Leistungsversorgung der Treiberschaltung verbunden ist und von welchem ein Drainanschluß des ersten N-Kanal-MOS-Transistors der Treiberschaltung und einem Sourceanschluß des zweiten N-Kanal-MOS-Transistors der Trei berschaltung verbunden ist,
einen ersten P-Kanal-MOS-Transistor, von welchem ein Gateanschluß mit einem ersten Eingangsanschluß verbunden ist, von welchem ein Drainan schluß mit Erde verbunden ist und von welchem ein Sourceanschluß mit ei nem Gateanschluß des ersten N-Kanal-MOS-Transistors der Treiberschal tung verbunden ist,
einen zweiten P-Kanal-MOS-Transistor, von welchem ein Gateanschluß mit einem zweiten Eingangsanschluß verbunden ist, von welchem ein Drain anschluß mit Erde verbunden ist und von welchem ein Sourceanschluß mit einem Gateanschluß des zweiten N-Kanal-MOS-Transistors der Treiberschal tung verbunden ist,
einen dritten P-Kanal-MOS-Transistor, von welchem ein Sourceanschluß mit der ersten Leistungsversorgung der Treiberschaltung verbunden ist, von welchem ein Gateanschluß mit einer dritten Leistungsversorgung der Treiber schaltung verbunden ist und von welchem ein Drainanschluß mit einem Gate anschluß des ersten N-Kanal-MOS-Transistors der Treiberschaltung verbun den ist, und
einen vierten P-Kanal-MOS-Transistor, von welchem ein Sourceanschluß mit der ersten Leistungsversorgung der Treiberschaltung verbunden ist, von welchem ein Gateanschluß mit der dritten Leistungsversorgung der Treiber schaltung verbunden ist und von welchem ein Drainanschluß mit einem Gate anschluß des zweiten N-Kanal-MOS-Transistors der Treiberschaltung ver bunden ist.

8. Treiberschaltung einer Ausgangsstufe, die folgendes aufweist: eine erste Leistungsversorgung, einen ersten N-Kanal-MOS-Transistor, von welchem ein Drainanschluß mit einem ersten Ausgangsanschluß verbunden ist, einem zweiten N-Kanal-MOS-Transistor, von welchem ein Drainanschluß mit einem zweiten Ausgangsanschluß verbunden ist, und einen dritten N-Kanal-MOS- Transistor, von welchem ein Sourceanschluß mit Erde verbunden ist, von welchem ein Gateanschluß mit einer zweiten Leistungsversorgung verbunden ist, von welchem ein Drainanschluß mit einem Sourceanschluß des ersten N- Kanal-MOS-Transistors verbunden ist, einen ersten Widerstand, der zwischen der ersten Leistungsversorgung und dem Drainanschluß des ersten N-Kanal- MOS-Transistors angeschlossen ist, einen zweiten Widerstand, der zwischen der ersten Leistungsversorgung und dem Drainanschluß des zweiten N- Kanal-MOS-Transistors angeschlossen ist, wobei die Treiberschaltung fol gendes aufweist:
eine erste Leistungsversorgung der Treiberschaltung, von welcher ein Potential niedriger als dasjenige der ersten Leistungsversorgung der Aus gangsstufe ist,
einen ersten Widerstand, der zwischen der ersten Leistungsversorgung der Treiberschaltung und einem Gateanschluß des ersten N-Kanal-MOS- Transistors der Ausgangsstufe angeschlossen ist,
einen zweiten Widerstand, der zwischen der ersten Leistungsversorgung der Treiberschaltung und einem Gateanschluß des zweiten N-Kanal-MOS- Transistors angeschlossen ist,
einen ersten N-Kanal-MOS-Transistor, von welchem ein Drainanschluß mit einem Gateanschluß des ersten N-Kanal-MOS-Transistors der Aus gangsstufe verbunden ist,
einen zweiten N-Kanal-MOS-Transistor, von welchem ein Drainanschluß mit einem Gateanschluß des zweiten N-Kanal-MOS-Transistors der Aus gangsstufe verbunden ist,
einen dritten N-Kanal-MOS-Transistor, von welchem ein Sourceanschluß mit Erde verbunden ist, von welchem ein Gateanschluß mit einer zweiten Leistungsversorgung der Treiberschaltung verbunden ist und von welchem ein Drainanschluß mit einem Sourceanschluß des ersten N-Kanal-MOS- Transistors der Treiberschaltung und einem Sourceanschluß des zweiten N- Kanal-MOS-Transistors der Treiberschaltung verbunden ist,
einen ersten P-Kanal-MOS-Transistor, von welchem ein Gateanschluß mit einem ersten Eingangsanschluß verbunden ist, von welchem ein Drainan schluß mit Erde verbunden ist und von welchem ein Sourceanschluß mit ei nem Gateanschluß des ersten N-Kanal-MOS-Transistors der Treiberschal tung verbunden ist,
einen zweiten P-Kanal-MOS-Transistor, von welchem ein Gateanschluß mit einem zweiten Eingangsanschluß verbunden ist, von welchem ein Drain anschluß mit Erde verbunden ist und von welchem ein Sourceanschluß mit einem Gateanschluß des zweiten N-Kanal-MOS-Transistors der Treiberschal tung verbunden ist,
einen dritten P-Kanal-MOS-Transistor, von welchem ein Sourceanschluß mit der ersten Leistungsversorgung der Treiberschaltung verbunden ist, von welchem ein Gateanschluß mit einer zweiten Leistungsversorgung der Trei berschaltung verbunden ist und von welchem ein Drainanschluß mit einem Gateanschluß des ersten N-Kanal-MOS-Transistors der Treiberschaltung verbunden ist, und
einen vierten P-Kanal-MOS-Transistor, von welchem ein Sourceanschluß mit der ersten Leistungsversorgung der Treiberschaltung verbunden ist, von welchem ein Gateanschluß mit der zweiten Leistungsversorgung der Treiber schaltung verbunden ist und von welchem ein Drainanschluß mit einem Gate anschluß des zweiten N-Kanal-MOS-Transistors der Treiberschaltung ver bunden ist.