DE10062245A1 - Nichtflüchtige Halbleiterspeicherzelle sowie dazugehörige Halbleiterschaltungsanordnung und Verfahren zu deren Herstellung - Google Patents

Nichtflüchtige Halbleiterspeicherzelle sowie dazugehörige Halbleiterschaltungsanordnung und Verfahren zu deren Herstellung

Info

Publication number
DE10062245A1
DE10062245A1 DE10062245A DE10062245A DE10062245A1 DE 10062245 A1 DE10062245 A1 DE 10062245A1 DE 10062245 A DE10062245 A DE 10062245A DE 10062245 A DE10062245 A DE 10062245A DE 10062245 A1 DE10062245 A1 DE 10062245A1
Authority
DE
Germany
Prior art keywords
layer
insulating
source
insulating layer
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10062245A
Other languages
English (en)
Inventor
Georg Tempel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10062245A priority Critical patent/DE10062245A1/de
Priority to PCT/DE2001/004006 priority patent/WO2002049113A1/de
Priority to CNB018205666A priority patent/CN1248316C/zh
Priority to EP01270910A priority patent/EP1342269B1/de
Publication of DE10062245A1 publication Critical patent/DE10062245A1/de
Priority to US10/462,514 priority patent/US6787843B2/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

Die Erfindung betrifft eine nichtflüchtige Halbleiterspeicherzelle, eine dazugehörige Halbleiterschaltungsanordnung sowie ein Herstellungsverfahren, bei dem in einem Substrat (1) aktive Bereiche (AA) mit einer darüber liegenden ersten Isolierschicht (2), einer ladungsspeichernden Schicht (3), einer zweiten Isolierschicht (4) und einer Steuerschicht (5) ausgebildet sind. Zur Realisierung einer besonders kleinen Zellfläche werden in einer darüber liegenden dritten Isolierschicht (9) Öffnungen (O) über zumindest Teilbereichen von Source-/Draingebieten (S/D) ausgebildet, die mittels an einem isolierenden Steg (11) ausgebildeter Source- und Drainleitungen (SL2, DL1) über die Öffnungen jeweils unmittelbar kontaktiert werden.

Description

Die vorliegende Erfindung bezieht sich auf eine nichtflüchti­ ge Halbleiterspeicherzelle sowie eine dazugehörige Halblei­ terschaltungsanordnung und ein dazugehöriges Herstellungsver­ fahren und insbesondere auf eine Flash-EPROM-Speicherzelle bzw. einen dazugehörigen Speicher mit SNOR-Architektur, bei der jeweilige Source- und Drainleitungen selektiv angesteuert werden können.
Zum Speichern von größeren Datenmengen werden derzeit von Rechnereinheiten bzw. Computern in der Regel magnetische Plattenlaufwerke benutzt. Derartige Plattenlaufwerke benöti­ gen jedoch einen relativ großen Platz und weisen eine Viel­ zahl von beweglichen Teilen auf. Folglich sind sie störanfäl­ lig und besitzen einen beträchtlichen Stromverbrauch. Darüber hinaus werden die zukünftigen Rechnereinheiten bzw. Computer sowie andere digitale Geräte wie beispielsweise digitale Ka­ meras, Musikwiedergabegeräte oder Palm-Geräte immer kleiner, weshalb herkömmliche mechanische Speichereinrichtungen unge­ eignet sind.
Als Alternative zu derartigen herkömmlichen mechanischen Speichereinrichtungen haben sich in letzter Zeit nichtflüch­ tige Halbleiterspeichereinrichtungen immer mehr durchgesetzt, wie beispielsweise FLASH-Speicher, E2PROM, EPROM und derglei­ chen. Als wichtigste Vertreter derartiger elektrisch löschba­ rer und elektrisch programmierbarer Speichereinrichtungen sind die sogenannten NAND- sowie NOR-Halbleiterspeicherein­ richtungen bekannt. In beiden Halbleiterspeichereinrichtungen weisen die Speicherzellen sogenannte Eintransistor- Speicherzellen auf, wobei üblicherweise in einem aktiven Ge­ biet eines Halbleitersubstrats ein Draingebiet und ein Sourcegebiet ausgebildet sind und sich über dem dazwischen lie­ genden Kanalabschnitt eine isolierte ladungsspeichernde Schicht befindet.
Während in NAND-Halbleiterschaltungsanordnungen eine Vielzahl von Schaltelementen seriell miteinander verbunden sind und über ein gemeinsames Auswahlgatter bzw. einen Auswahltransis­ tor angesteuert werden, sind die jeweiligen Schaltelemente in NOR-Halbleiter-Schaltungsanordnungen parallel bzw. matrixför­ mig organisiert, wodurch jedes Schaltelement einzeln ausge­ wählt werden kann.
Fig. 1 zeigt einer vereinfachte Darstellung einer herkömmli­ chen SNOR-Halbleiterschaltungsanordnung (selective NOR), bei der im Gegensatz zur NOR-Halbleiter-Schaltungsanordnuung mit "common source"-Architektur die einzelnen Schaltelemente (T1, T2, . . .) selektiv über eine jeweilige Sourceleitung (SL1, SL2, . . .) und über eine jeweilige Drainleitung (DL1, DL2, . . .) angesteuert werden. Diese selektive Ansteuerung wird beispielsweise über jeweilige Bitleitungssteuerungen BLC durchgeführt, welche sozusagen die gemeinsamen Bitleitungen BL1, BL2, . . . realisieren. Auf diese Weise können weitere Shrinks bzw. eine weitergehende Integration der Halbleiter- Schaltungsanordnung durchgeführt werden, da die SNOR-Archi­ tektur nicht auf eine vorbestimmte Mindest-Zelltransistor­ länge bzw. Kanallänge angewiesen ist.
Fig. 2 zeigt eine vereinfachte Darstellung eines herkömmli­ chen Layouts der SNOR-Halbleiterschaltungsanordnung gemäß Fig. 1. Gemäß Fig. 2 werden die Schaltelemente T1, T2, . . . in aktiven Bereichen eines Halbleitersubstrats ausgebildet, die eine im Wesentlichen gerade streifenförmige Struktur aufwei­ sen. Die Vielzahl von spaltenweise angeordneten streifenför­ migen aktiven Bereichen AA werden zeilenweise von ebenfalls streifenförmig ausgebildeten Schichtstapeln überlagert, wobei eine oberste Schicht eine Steuerschicht bzw. Wortleitung WL1 bis WL3 der Schaltelemente T1, T2, . . . darstellt. Jeder Kreuzungspunkt bzw. Überlappungsbereich eines derartigen strei­ fenförmigen aktiven Bereiches AA mit einer streifenförmig ausgebildeten Wortleitung WL1 bis WL3 stellt somit eine Viel­ zahl von Schaltelementen T dar. Zum Kontaktieren von jeweili­ gen Draingebieten D und Sourcegebieten S sind Kontakte K not­ wendig, die üblicherweise im aktiven Bereich AA ausgebildet sind, oftmals jedoch in ein angrenzendes Isolationsgebiet STI (shallow trench isolation) reichen können. In einer weiteren darüber liegenden Schicht, die vorzugsweise eine erste Metal­ lisierungsschicht darstellt, befinden sich nunmehr die Sour­ celeitungen SL1, SL2, . . . sowie die Drainleitungen DL1, DL2, . . . für die jeweiligen Bitleitungen BL. Die Drainleitungen stehen hierbei über entsprechende Kontakte K mit den dazuge­ hörigen Draingebieten D des aktiven Bereiches in Verbindung, wobei in gleicher Weise die Sourceleitungen SL1 über entspre­ chende Kontakte mit den dazugehörigen Sourcegebieten in Ver­ bindung stehen.
Nachteilig ist jedoch bei einem derartigen herkömmlichen Lay­ out, dass auf Grund der zusätzlichen Sourceleitungen im Ver­ gleich zu einer "common source"-Architektur eine mehr als doppelt so intensive Metallisierung vorliegt, was einen be­ grenzenden Faktor für eine weitergehende Integration bzw. weitere Shrinks darstellt. Üblicherweise besitzen daher der­ artige herkömmliche SNOR-Halbleiterspeicherzellen eine Fläche von mindestens 12 F2 und typischen 20 F2, wobei F eine klein­ ste lithografisch realisierbare Strukturbreite darstellt. Darüber hinaus ergeben sich insbesondere bei mäanderförmig ausgestalteten Source- und Drainleitungen sogenannte Litho­ grafie-Artefakte, die zu einer Verjüngung bis hin zu Unter­ brechungen der jeweiligen Leitungen führen können.
Der Erfindung liegt daher die Aufgabe zu Grunde eine nicht­ flüchtige Halbleiterspeicherzelle, eine dazugehörige Halblei­ terschaltungsanordnung sowie ein Herstellungsverfahren zu schaffen, bei dem sich eine weitere Integration auf einfache Weise realisieren lässt.
Erfindungsgemäß wird diese Aufgabe hinsichtlich der Halblei­ terspeicherzelle durch die Merkmale des Patentanspruchs 1, hinsichtlich der Halbleiterschaltungsanordnung durch die Merkmale des Patentanspruchs 10 und hinsichtlich des Herstel­ lungsverfahrens durch die Maßnahmen des Patentanspruchs 11 gelöst.
Insbesondere durch die Verwendung einer dritten Isolier­ schicht mit Öffnungen über zumindest Teilbereichen von Sour­ ce-/Draingebieten und einem isolierenden Steg zum Ausbilden von zumindest einer Bitleitung mit einer Sourceleitung und einer Drainleitung an zumindest einer ihrer Seitenwände, wo­ bei die Source- und Drainleitungen die Source- und Drainge­ biete über die Öffnungen jeweils unmittelbar berühren, erhält man sublithografische Strukturbreiten für die Source- und Drainleitungen, wodurch eine Gesamtzellfläche bis auf 5F2 verringert werden kann. Auf diese Weise kann eine Speicher­ dichte wesentlich erhöht werden, wodurch sich die Kosten pro Speichereinheit verringern.
Vorzugsweise werden die Source- und Drainleitungen als Spacer am isolierenden Steg ausgebildet, wodurch man eine Struktur­ breite für die Bitleitungen erhält, die im Wesentlichen einer Schichtdicke für diese Leitung entspricht.
Vorzugsweise bestehen die Source- und Drainleitungen aus in­ situ-dotiertem Polysilizium, wodurch sich bei guter Leitfä­ higkeit die Herstellung besonders einfach realisieren lässt.
Die vierte Isolierschicht stellt vorzugsweise eine selektive Ätzstoppschicht für die Source- und Drainleitungen sowie für den isolierenden Steg dar, wodurch sich das Herstellungsver­ fahren weiter vereinfachen lässt und die Source- und Drain­ leitungen besonders einfach und zuverlässig ausgebildet wer­ den können. Insbesondere eine Siliziumnitridschicht kann hierbei in vorteilhafter Weise als dritte Isolierschicht verwendet werden, wodurch sich eine hohe Selektivität für die aus Polysilizium bestehenden Source- und Drainleitungen und eine aus beispielsweise TEOS-Oxid bestehenden isolierenden Steg beim Ätzen ergibt.
Als ladungsspeichernde Schicht wird vorzugsweise eine elekt­ risch leitende oder elektrisch nicht leitende Schicht verwen­ det.
Zur Vermeidung von sogenannten Grabenätzungen im aktiven Be­ reich können die Source-/Drainleitungen und/oder die Öffnun­ gen derart ausgebildet werden, dass sie sich überlappen, wo­ durch zwar auf Kosten der Zellgröße eine verbesserte Kontak­ tierung gewährleistet ist.
In den weiteren Ansprüchen sind weitere vorteilhafte Ausges­ taltungen der Erfindung gekennzeichnet.
Die Erfindung wird nachstehend anhand von Ausführungsbeispie­ len unter Bezugnahme auf die Zeichnung näher beschrieben. Es zeigen:
Fig. 1 ein vereinfachtes Ersatzschaltbild einer herkömmli­ chen Halbleiterschaltungsanordnung;
Fig. 2 eine vereinfachte Draufsicht der herkömmlichen Halb­ leiterschaltungsanordnung gemäß Fig. 1;
Fig. 3 eine vereinfachte Draufsicht von ersten Herstellungs­ schritten zur Realisierung der erfindungsgemäßen Halbleiterschaltungsanordnung;
Fig. 4 eine zum Ausbilden der erfindungsgemäßen Öffnungen benötigte Maske;
Fig. 5 eine vereinfachte Draufsicht von weiteren Herstel­ lungsschritten zur Realisierung der erfindungsgemäßen Halbleiterschaltungsanordnung;
Fig. 6 eine vereinfachte Schnittansicht der erfindungsgemä­ ßen Halbleiterschaltungsanordnung gemäß einem Schnitt A-A' in Fig. 5;
Fig. 7 eine vereinfachte Schnittansicht der erfindungsgemä­ ßen Halbleiterschaltungsanordnung gemäß einem Schnitt B-B' in Fig. 5;
Fig. 8 eine teilvergrößerte Schnittansicht der erfindungsge­ mäßen Halbleiterschaltungsanordnung gemäß einem wei­ teren Ausführungsbeispiel; und
Fig. 9 eine vereinfachte Schnittansicht der erfindungsgemä­ ßen Halbleiterschaltungsanordnung gemäß einem Schnitt C-C' in Fig. 5.
Fig. 3 zeigt eine vereinfachte Draufsicht der erfindungsge­ mäßen Halbleiterschaltungsanordnung mit SNOR-Architektur nach einer Vielzahl von ersten Herstellungsschritten.
Zur Herstellung der in Fig. 3 dargestellten SNOR-Halbleiter­ schaltungsanordnung werden zunächst die nachfolgend beschrie­ benen, jedoch nicht näher dargestellten Herstellungsschritte durchgeführt. Zunächst werden in einem Substrat 1 (z. B. Si- Halbleitersubstrat) im Wesentlichen gerade aktive Bereiche AA beispielsweise mittels Grabenisolierung ausgebildet, wobei insbesondere eine flache Grabenisolierung (shallow trench i­ solation, STI) Verwendung findet. Da die aktiven Bereiche AA im Wesentlichen gerade ausgebildet sind, ergeben sich bei der Lithografie keinerlei Probleme auf Grund von Kanten oder kom­ plizierten geometrischen Formen.
Anschließend wird auf einer Waferoberfläche bzw. im Bereich der aktiven Bereiche AA eine erste Isolierschicht 2 ganzflä­ chig ausgebildet, die vorzugsweise eine Tunneloxidschicht darstellt und beispielsweise als thermisches Siliziumdioxid ausgebildet wird. Die erste Isolierschicht 2 kann jedoch in gleicher Weise auch mittels eines Abscheideverfahrens oder anderweitig ausgebildet werden. Im bevorzugten Ausführungs­ beispiel besteht ein Schaltelement aus einer Eintransistor- Speicherzelle EZ, weshalb in einem nachfolgenden Schritt eine ladungsspeichernde Schicht 3 vorzugsweise durch Abscheiden von Polysilizium als "floating gate" ausgebildet wird. Die Erfindung ist jedoch nicht auf eine derartig elektrisch lei­ tende Ladungsspeicherschicht beschränkt sondern umfasst in gleicher Weise auch elektrisch nicht leitende ladungsspei­ chernde Schichten, wie sie beispielsweise in sogenannten SONOS-Zellen verwendet werden.
Zur Realisierung von elektrisch voneinander getrennten la­ dungsspeichernden Schichten kann nunmehr in einem weiteren Herstellungsschritt ein erstes Strukturieren der ladungsspei­ chernden Schicht 3 in einer x-Richtung erfolgen, wobei die streifenförmige ladungsspeichernde Schicht zunächst in Rich­ tung der aktiven Bereiche AA ausgebildet werden. Nach diesem Strukturierungsschritt, der üblicherweise mittels fotolitho­ grafischer Prozesse durchgeführt wird, werden in nachfolgen­ den Herstellungsschritten eine zweite Isolierschicht 4, eine erste leitende Schicht 5 und eine Teil-Schutzschicht 6 auf dem Wafer abgeschieden. Als zweite Isolierschicht 4 wird als sogenanntes Koppeloxid vorzugsweise eine Schichtenfolge aus Oxid/Nitrid/Oxid (ONO) abgeschieden, wobei auch andere die­ lektrische Schichten mit hohem εr verwendet werden können. Als erste leitende Schicht 5 wird beispielsweise eine weitere hochdotierte elektrisch leitende Polysiliziumschicht abge­ schieden, die eine spätere Wortleitung realisiert. Als Teil- Schutzschicht 6 wird vorzugsweise eine Hartmaske verwendet.
In einem nachfolgenden Herstellungsschritt werden unter Ver­ wendung eines (nicht dargestellten) Resists mittels herkömm­ licher Lithografie im Wesentlichen gerade Wortleitungsstapel durch Strukturieren der Teil-Schutzschicht 6, der Steuer­ schicht 5 und der zweiten Isolierschicht 4 vorzugsweise durch Trockenätzen unter Verwendung der Teil-Schutzschicht 6 als Maske in y-Richtung geätzt und nachfolgend in gleicher Weise die zweite Isolierschicht 4 sowie die ladungsspeichernde Schicht 3 selektiv zur ersten Isolierschicht 2 entfernt, wo­ durch Inseln der ladungsspeichernden Schicht 3 ausgebildet werden. Abschließend erfolgt eine Nachbehandlung des geätzten Wortleitungsstapels, wobei beispielsweise Polymere entfernt werden und die Waferoberfläche gereinigt wird.
In einem optionalen zusätzlichen Herstellungsschritt können an den Seitenwänden der Wortleitungsstapel Seitenisolier­ schichten 8 vorzugsweise als Oxid ausgebildet werden, wobei beispielsweise eine thermische Oxidation durchgeführt wird. Anschließend werden Source-/Draingebiete S/D in den aktiven Bereichen AA des Halbleitersubstrats 1 vorzugsweise durch Io­ nenimplantation unter Verwendung der Wortleitungsstapel selbstjustierend ausgebildet, wobei üblicherweise symmetri­ sche Übergänge verwendet werden. Unsymmetrische p/n-Übergänge können beispielsweise durch zusätzliche Maskierschritte rea­ lisiert werden.
Anschließend werden an den Seitenwänden der Wortleitungssta­ pel sogenannte Spacer 7 als weiterer Teil der Schutzschicht für die Halbleiterspeicherzelle ausgebildet, wobei beispiels­ weise ein Abscheiden und anisotropes Zurückätzen einer iso­ lierenden Schicht durchgeführt wird.
Nach Entfernen der ersten Isolierschicht 2, die auch schon zu einem früheren Zeitpunkt entfernt werden kann, erhält man die in Fig. 3 dargestellte Draufsicht der erfindungsgemäßen SNOR-Halbleiterschaltungsanordnung.
In einem nachfolgenden Herstellungsschritt wird eine dritte Isolierschicht 9 ganzflächig auf dem Wafer ausgebildet. Vor­ zugsweise wird hierfür eine selektiv für nachfolgende Schich­ ten wirkende Ätzstoppschicht als dritte Isolierschicht 9 aus­ gebildet. Beispielsweise kann als derartige Ätzstoppschicht ein Siliziumnitrid ganzflächig mit einer ausreichenden Dicke abgeschieden werden.
Unter Verwendung einer in Fig. 4 dargestellten Maske werden anschließend beispielsweise mittels eines kurzen Trockenätz­ prozesses vorbestimmte Öffnungen O in dieser dritten Isolier­ schicht 9 ausgebildet, die im Wesentlichen zwischen den je­ weiligen Wortleitungsstapeln liegen und die aktiven Bereiche AA zumindest teilweise freilegen.
Gemäß Fig. 5 befinden sich die Öffnung O unmittelbar zwi­ schen zwei benachbarten Wortleitungsstapeln bzw. Wortleitun­ gen WL1, WL2, WL3, . . . und sind im Wesentlichen zickzackför­ mig derart über dem aktiven Bereich AA ausgebildet, dass die­ ser zur Hälft bzw. lediglich teilweise freigelegt wird. Gemäß Fig. 5 besitzen die Öffnungen O eine quadratische Form. Sie können jedoch auch eine beliebige andere Form aufweisen und insbesondere verkleinert bzw. vergrößert und/oder zum aktiven Bereich AA verschoben angeordnet sein, wodurch sogenannte Grabenprobleme, die später beschrieben werden, beseitigt wer­ den können.
Gemäß Fig. 5 wird in nachfolgenden Herstellungsschritten nach dem Ausbilden dieser Öffnungen O in der dritten Isolier­ schicht 9 eine isolierende Stegschicht 11 (Dummyschicht) ganzflächig ausgebildet und im Wesentlichen in x-Richtung li­ thografisch strukturiert, wodurch sich isolierende Stege 11 ergeben, die gemäß Fig. 5 beispielsweise zwischen jeweiligen aktiven Bereichen AA angeordnet sind. Auf diese Weise können in vorteilhafter Art auftretende Höhenunterschiede, die sich insbesondere durch die ladungsspeichernden Schichten bzw. In­ seln 3 ergeben, ausgeglichen werden. Grundsätzlich können jedoch derartige isolierende Stege 11 auch unmittelbar über den aktiven Bereichen AA angeordnet werden. Beispielsweise kann als Stegschicht bzw. für die isolierenden Stege 11 ein Oxid als sogenannte Dummy-Schicht abgeschieden und strukturiert werden. Insbesondere bei Verwendung eines derartigen Silizi­ umoxids ergibt sich ein selektiver Ätzprozess zu der als Ätz­ stoppschicht verwendeten dritten Isolierschicht 9.
In einem nachfolgenden Herstellungsschritt wird nunmehr eine Bitleitungsschicht 10 ganzflächig auf dem Wafer abgeschieden und in einem nachfolgenden Verfahrensschritt derart zurückge­ bildet, dass sich Source- und Drainleitungen SL1, DL1, SL2, DL2, . . . an Seitenwänden der isolierenden Stege 11 ergeben. Beispielsweise kann hierbei eine Abscheidung von insitu- dotiertem Polysilizium durchgeführt werden, wobei die Source- und Drainleitungen anschließend mittels einer Spacerätzung strukturiert werden. Als Spacerätzung wird hierbei ein ani­ sotropes Trockenätzen verwendet, bei dem die Bitleitungs­ schicht im Wesentlichen nur in einer Richtung abgetragen wird. Auf Grund der verwendeten isolierenden Stege 11 und der nachfolgenden Rückbildung der Bitleitungsschicht ergeben sich bei entsprechender Dicke für die Bitleitungsschicht 10 subli­ thografische Source- und Drainleitungen SL1 bis DL2, die mit einem ausreichenden Abstand innerhalb zweier lithografisch ausgebildeter Stege liegen.
Fig. 6 zeigt eine vereinfachte Schnittansicht der erfin­ dungsgemäßen SNOR-Halbleiterschaltungsanordnung gemäß einem Schnitt A-A' in Fig. 5, wobei gleiche Bezugszeichen gleiche oder entsprechende Schichten bezeichnen, weshalb auf eine wiederholte Beschreibung nachfolgend verzichtet wird.
Gemäß Fig. 6 wird auf Grund der zickzackförmig angeordneten Öffnung O lediglich jedes zweite Source-/Draingebiet S/D freigelegt, während der restliche Teil ganzflächig von der dritten Isolierschicht 9 bedeckt ist. Demzufolge ergibt sich für die an der Seitenwand des isolierenden Stegs 11 ausgebildete Drainleitung DL4 nur für jedes zweite Source-/Drainge­ biet eine unmittelbare Berührung mit dem aktiven Bereich AA. Demzufolge können alle Draingebiete mit der jeweiligen Drain­ leitung (z. B. DL4) kontaktiert werden, während eine in Fig. 6 nicht dargestellte Sourceleitung SL4 die weiteren Sourcege­ biete S kontaktiert. Zur Ausbildung eines ohmschen Kontakts weisen die Bitleitungsschicht 10 und die jeweiligen Source- /Draingebiete S/D jeweils den gleichen Leitungstyp (p oder n) auf. Bei Verwendung von Metallen für die Bitleitungsschicht ist der Leitungstyp jedoch nicht von Bedeutung.
Fig. 7 zeigt eine weitere vereinfachte Schnittansicht der erfindungsgemäßen SNOR-Halbleiterschaltungsanordnung gemäß einem Schnitt B-B' in Fig. 5, wobei gleiche Bezugszeichen wiederum gleiche Schichten bezeichnen und auf eine wiederhol­ te Beschreibung nachfolgend verzichtet wird.
Gemäß Fig. 7 kann bei einer vorbestimmten Form und Größe der Öffnungen O in der dritten Isolierschicht 9 sowie einer vor­ bestimmten Dicke der Bitleitungsschicht 10 bzw. der dazugehö­ rigen Sourceleitungen und Drainleitungen eine Überätzung im aktiven Bereich AA stattfinden, wodurch sogenannte Gräben G im Substrat bzw. im aktiven Bereich an der Kante bzw. dem Rand der dritten Isolierschicht 9 ausgebildet werden. Auf diese Weise können sich verringerte Leitfähigkeiten in den Source-/Draingebieten S/D ergeben oder die grundsätzliche Funktionsfähigkeit beeinträchtigt werden.
Zur Vermeidung einer derartigen Überätzung beim Ausbilden der Source- und Drainleitungen SL1 bis DL2 können die Öffnungen O sowie die Source- und Drainleitungen derart dimensioniert bzw. verschoben werden, dass sich eine Überlappung Ergibt und eine Ausbildung von Gräben zuverlässig verhindert wird.
Fig. 8 zeigt eine Teil-Schnittansicht von Fig. 7 für ein derartiges weiteres Ausführungsbeispiel, wobei die Öffnungen in der dritten Isolierschicht 9 derart verkleinert sind, dass die ausgebildeten Source- und Drainleitungen bzw. die dazuge­ hörige Bitleitungsschicht 10 einen ausreichenden Überlapp aufweist. Zur Realisierung eines derartigen Überlappbereichs kann in gleicher Weise eine Dicke der Bitleitungsschicht 10 oder eine Positionierung der Öffnungen O variiert werden. Auf diese Weise erhält man eine zuverlässige Kontaktierung mit den jeweiligen Source-/Draingebieten S/D im aktiven Bereich AA des Substrats 1, ohne dass die Gefahr einer Grabenausbil­ dung besteht.
Fig. 9 zeigt eine vereinfachte Schnittansicht der erfin­ dungsgemäßen Halbleiterschaltungsanordnung gemäß einem Schnitt C-C' in Fig. 5, wobei gleiche Bezugszeichen gleiche Schichten bezeichnen und nachfolgend auf eine wiederholte Be­ schreibung verzichtet wird.
Gemäß Fig. 9 wird die wesentliche Verringerung der Zellgröße sichtbar, wonach im günstigsten Fall für die aktiven Bereiche AA und die isolierenden Stege 11 mit ihren Source- und Drain­ leitungen SL1 bis DL2 lediglich 2,5 × F benötigt werden. Bei einer typischen Zellbreite von 2 F ergibt sich daraus eine minimale Zellfläche von 2,5F × 2F = 5 F2 gegenüber minimal 12 F2 gemäß dem Stand der Technik. Unter Verwendung von üblichen Justiertoleranzen ergibt sich gemäß der vorliegenden Erfin­ dung eine Zellfläche von typisch 6 F2 gegenüber typischen 20 F2 gemäß dem Stand der Technik. Demzufolge ergibt sich eine wesentliche Verringerung der Zellfläche selbst bei Verwendung von grundsätzlich flächenintensiven SNOR-Halbleiterspeicher­ zellen.
Die Erfindung wurde vorstehend anhand einer Siliziumnitrid­ schicht, einer Oxidschicht und einer Polysiliziumschicht für die dritte Isolierschicht, die Stegschicht und die Bitlei­ tungsschicht beschrieben. Sie ist jedoch nicht darauf be­ schränkt und umfasst vielmehr alle weiteren Materialien für diese Schichten, bei denen die dritte Isolierschicht als se­ lektive Ätzstoppschicht für die darüber liegenden Schichten wirkt. In gleicher Weise besteht die ladungsspeichernde Schicht 3 aus einer elektrisch leitenden Schicht. Sie kann jedoch in gleicher Weise aus einer elektrisch nicht leitenden Schicht bestehen und eine Einzel- oder Mehrfach-Schicht­ struktur aufweisen. Die Bitleitungsschicht wurde als insitu­ dotierte Polysiliziumschicht abgeschieden; sie kann jedoch in gleicher Weise auch aus einer sonstigen elektrisch leitenden Schicht bestehen oder eine Mehrfachschichtstruktur wie z. B. siliziertes Silizium aufweisen.
Ferner kann zum Entfernen von Endbereichen der Source- und Drainleitungen am Ende der isolierenden Stege 11 ein weiterer Ätzschritt verwendet werden, wodurch Kurzschlüsse zwischen diesen Leitungen zuverlässig entfernt werden können.
Ferner können die Öffnungen O auch im Wesentlichen geradlinig angeordnet sein, wobei sich in diesem Fall jedoch eine mäan­ derförmige Struktur bzw. zickzackförmige Struktur für die isolierenden Stege und die dazugehörigen Source- und Drain­ leitungen ergeben.

Claims (20)

1. Nichtflüchtige Halbleiterspeicherzelle mit
einem in einem Substrat (1) ausgebildeten aktiven Bereich (AA) zur Realisierung von Source-/Draingebieten (S/D);
einer ersten Isolierschicht (2);
einer ladungsspeichernden Schicht (3);
einer zweiten Isolierschicht (4);
einer Steuerschicht (5); und
einer isolierenden Schutzschicht (6, 7, 8)
gekennzeichnet durch
eine dritte Isolierschicht (9) mit Öffnungen (O) über zumin­ dest Teilbereichen der Source-/Draingebiete (S/D); und
zumindest einem isolierenden Steg (11) zum Ausbilden von zu­ mindest einer Bitleitung mit einer Sourceleitung (SL2) und einer Drainleitung (DL1) an zumindest einer ihrer Seitenwän­ de, wobei die Source- und Drainleitung (SL2, DL1) die Source- /Draingebiete (S/D) über die Öffnungen (O) jeweils unmittel­ bar berühren.
2. Nichtflüchtige Halbleiterspeicherzelle nach Patentan­ spruch 1, dadurch gekennzeichnet, dass die Sour­ ce- und Drainleitung (SL2, DL1) als Spacer am isolierenden Steg (11) ausgebildet sind.
3. Nichtflüchtige Halbleiterspeicherzelle nach Patentan­ spruch 1 oder 2, dadurch gekennzeichnet, dass die Sour­ ce- und Drainleitung (SL2, DL1) insitu-dotiertes Polysilizium aufweisen.
4. Nichtflüchtige Halbleiterspeicherzelle nach einem der Patentansprüche 1 bis 3, dadurch gekennzeichnet, dass der iso­ lierende Steg (11) TEOS-Oxid aufweist.
5. Nichtflüchtige Halbleiterspeicherzelle nach einem der Patentansprüche 1 bis 4, dadurch gekennzeichnet, dass die dritte Isolierschicht (9) eine Ätzstoppschicht für die Source- und Drainleitung (SL2, DL1) sowie für den isolierenden Steg (11) darstellt.
6. Nichtflüchtige Halbleiterspeicherzelle nach einem der Patentansprüche 1 bis 5, dadurch gekennzeichnet, dass die dritte Isolierschicht (9) eine Nitridschicht aufweist.
7. Nichtflüchtige Halbleiterspeicherzelle nach einem der Patentansprüche 1 bis 6, dadurch gekennzeichnet, dass die la­ dungsspeichernde Schicht (3) eine elektrisch leitende oder elektrisch nicht leitende Schicht aufweist.
8. Nichtflüchtige Halbleiterspeicherzelle nach einem der Patentansprüche 1 bis 7, dadurch gekennzeichnet, dass die Sour­ ce- und Drainleitungen (SL2, DL1) die Öffnungen (O) teilweise oder vollständig abdecken.
9. Nichtflüchtige Halbleiterspeicherzelle nach einem der Patentansprüche 1 bis 8, dadurch gekennzeichnet, dass die erste Isolierschicht (2) ein Tunneloxid und die zweite Isolier­ schicht (4) ein Koppeloxid aufweist.
10. Nichtflüchtige Halbleiterschaltungsanordnung mit einer Vielzahl von matrixförmig angeordneten Halbleiterspeicherzel­ len nach einem der Patentansprüche 1 bis 9,
dadurch gekennzeichnet, dass die akti­ ven Bereiche (AA), die isolierenden Stege (11) und die jewei­ ligen Source- und Drainleitungen (SL2, DL1) spaltenförmig an­ geordnet sind;
die Steuerschichten (5) zum Ausbilden von Wortleitungen im Wesentlichen zeilenförmig angeordnet sind; und
die Öffnungen (O) in der dritten Isolierschicht (9) im We­ sentlichen derart zickzackförmig angeordnet sind, dass die aktiven Bereiche (AA) zumindest teilweise frei liegen.
11. Verfahren zum Herstellen einer Halbleiterschaltungsan­ ordnung mit den Schritten:
  • a) Ausbilden von im Wesentlichen geraden aktiven Bereichen (AA) in einem Substrat (1);
  • b) Ausbilden einer ersten Isolierschicht (2) und einer la­ dungsspeichernden Schicht (3);
  • c) Strukturieren der ladungsspeichernden Schicht (3) in ei­ ner x-Richtung;
  • d) Ausbilden einer zweiten Isolierschicht (4), einer Steu­ erschicht (5) und einer Teil-Schutzschicht (6);
  • e) Strukturieren der Teil-Schutzschicht (6), der Steuer­ schicht (5), der zweiten Isolierschicht (4) und der ladungs­ speichernden Schicht (3) in einer y-Richtung zum Ausbilden von im Wesentlichen geraden Wortleitungsstapeln;
  • f) Ausbilden von Source-/Draingebieten (S/D) im aktiven Be­ reich (AA) des Substrats (1);
  • g) Ausbilden von Spacern (7) an den Seitenwänden der Wort­ leitungsstapel und Entfernen der nicht bedeckten ersten Iso­ lierschicht (2);
  • h) Ausbilden einer dritten Isolierschicht (9);
  • i) Ausbilden von Öffnungen (O) in der dritten Isolier­ schicht (9) zum zumindest teilweisen Freilegen der aktiven Bereiche (AA);
  • j) Ausbilden einer isolierenden Stegschicht (11);
  • k) Strukturieren der Stegschicht in einer y-Richtung zum Ausbilden von isolierenden Stegen (11);
  • l) Ausbilden einer Bitleitungsschicht (10); und
  • m) Rückbilden der Bitleitungsschicht (10) zum Ausbilden von Source- und Drainleitungen (SL2, DL1) an Seitenwänden der isolierenden Stege (11).
12. Verfahren nach Patentanspruch 11, dadurch gekennzeichnet, dass in Schritt m) eine Spacerätzung durchgeführt wird.
13. Verfahren nach Patentanspruch 11 oder 12, dadurch gekennzeichnet, dass in Schritt m) ein anisotropes Trockenätzen durchgeführt wird.
14. Verfahren nach einem der Patentansprüche 11 bis 13, dadurch gekennzeichnet, dass das Aus­ bilden der Öffnungen (O) in Schritt i) und das Rückbilden in Schritt m) derart durchgeführt wird, dass die Source- und Drainleitungen (SL2, DL1) die dritte Isolierschicht (9) an den Öffnungen (O) überlappen.
15. Verfahren nach einem der Patentansprüche 11 bis 14, gekennzeichnet durch n) ein Entfernen von Endbereichen der Source- und Drainlei­ tungen (SL2, DL1) am Ende der isolierenden Stege (11).
16. Verfahren nach einem der Patentansprüche 11 bis 14 dadurch gekennzeichnet, dass in Schritt l) eine insitu-dotierte Polysiliziumschicht als Bitleitungs­ schicht (10) abgeschieden wird.
17. Verfahren nach einem der Patentansprüche 11 bis 16, dadurch gekennzeichnet, dass in Schritt h) eine zur Stegschicht (11) und zur Bitleitungsschicht (10) selektive Ätzstoppschicht als dritte Isolierschicht (9) aus­ gebildet wird.
18. Verfahren nach einem der Patentansprüche 11 bis 17, dadurch gekennzeichnet, dass in Schritt b) die ladungsspeichernde Schicht (3) als elektrisch leitende und/oder elektrisch nicht leitende Einzel- oder Mehrfach­ schicht ausgebildet wird.
19. Verfahren nach einem der Patentansprüche 11 bis 18, dadurch gekennzeichnet, dass in Schritt h) eine Siliziumnitridschicht ausgebildet wird.
20. Verfahren nach einem der Patentansprüche 11 bis 19, dadurch gekennzeichnet, dass die Bit­ leitungsschicht (10) und die Source-/Draingebiete (S/D) vom gleichen Leitungstyp sind.
DE10062245A 2000-12-14 2000-12-14 Nichtflüchtige Halbleiterspeicherzelle sowie dazugehörige Halbleiterschaltungsanordnung und Verfahren zu deren Herstellung Withdrawn DE10062245A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE10062245A DE10062245A1 (de) 2000-12-14 2000-12-14 Nichtflüchtige Halbleiterspeicherzelle sowie dazugehörige Halbleiterschaltungsanordnung und Verfahren zu deren Herstellung
PCT/DE2001/004006 WO2002049113A1 (de) 2000-12-14 2001-10-22 Nichtflüchtige halbleiterspeicherzelle und verfahren zu deren herstellung
CNB018205666A CN1248316C (zh) 2000-12-14 2001-10-22 非易失性半导体存储单元及其半导体电路配置的制造方法
EP01270910A EP1342269B1 (de) 2000-12-14 2001-10-22 Nichtflüchtige halbleiterspeicherzelle und verfahren zu deren herstellung
US10/462,514 US6787843B2 (en) 2000-12-14 2003-06-16 Nonvolatile semiconductor memory cell and associated semiconductor circuit configuration and method for the fabrication of the circuit configuration

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10062245A DE10062245A1 (de) 2000-12-14 2000-12-14 Nichtflüchtige Halbleiterspeicherzelle sowie dazugehörige Halbleiterschaltungsanordnung und Verfahren zu deren Herstellung

Publications (1)

Publication Number Publication Date
DE10062245A1 true DE10062245A1 (de) 2002-07-04

Family

ID=7667076

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10062245A Withdrawn DE10062245A1 (de) 2000-12-14 2000-12-14 Nichtflüchtige Halbleiterspeicherzelle sowie dazugehörige Halbleiterschaltungsanordnung und Verfahren zu deren Herstellung

Country Status (5)

Country Link
US (1) US6787843B2 (de)
EP (1) EP1342269B1 (de)
CN (1) CN1248316C (de)
DE (1) DE10062245A1 (de)
WO (1) WO2002049113A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10240436C1 (de) * 2002-09-02 2003-12-18 Infineon Technologies Ag Bitleitungsstruktur sowie Verfahren zu deren Herstellung
WO2004102666A1 (de) * 2003-05-14 2004-11-25 Infineon Technologies Ag Bitleitungsstruktur sowie verfahren zu deren herstellung
DE10321739A1 (de) * 2003-05-14 2004-12-09 Infineon Technologies Ag Bitleitungsstruktur sowie Verfahren zu deren Herstellung

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7129531B2 (en) * 2002-08-08 2006-10-31 Ovonyx, Inc. Programmable resistance memory element with titanium rich adhesion layer
US6972995B1 (en) * 2004-04-09 2005-12-06 Eastman Kodak Company Imaging cell with a non-volatile memory that provides a long integration period and method of operating the imaging cell
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7256415B2 (en) * 2005-05-31 2007-08-14 International Business Machines Corporation Memory device and method of manufacturing the device by simultaneously conditioning transition metal oxide layers in a plurality of memory cells
US20110042722A1 (en) * 2009-08-21 2011-02-24 Nanya Technology Corp. Integrated circuit structure and memory array
CN111739890B (zh) * 2020-06-23 2021-05-25 武汉新芯集成电路制造有限公司 半导体器件的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5053840A (en) * 1988-09-26 1991-10-01 Kabushiki Kaisha Toshiba Semiconductor device having a gate electrode consisting of a plurality of layers
US5210047A (en) * 1991-12-12 1993-05-11 Woo Been Jon K Process for fabricating a flash EPROM having reduced cell size
US6037223A (en) * 1998-10-23 2000-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Stack gate flash memory cell featuring symmetric self aligned contact structures

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5677867A (en) 1991-06-12 1997-10-14 Hazani; Emanuel Memory with isolatable expandable bit lines
US5589413A (en) 1995-11-27 1996-12-31 Taiwan Semiconductor Manufacturing Company Method of manufacturing self-aligned bit-line during EPROM fabrication
JP3315321B2 (ja) 1996-08-29 2002-08-19 株式会社東芝 半導体装置とその製造方法および不揮発性半導体記憶装置とその製造方法
WO1998044567A1 (fr) * 1997-03-28 1998-10-08 Hitachi, Ltd. Dispositif de memoire remanente a semi-conducteur, dispositif a semi-conducteur et procedes de fabrication associes de ceux-ci

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5053840A (en) * 1988-09-26 1991-10-01 Kabushiki Kaisha Toshiba Semiconductor device having a gate electrode consisting of a plurality of layers
US5210047A (en) * 1991-12-12 1993-05-11 Woo Been Jon K Process for fabricating a flash EPROM having reduced cell size
US6037223A (en) * 1998-10-23 2000-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Stack gate flash memory cell featuring symmetric self aligned contact structures

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10240436C1 (de) * 2002-09-02 2003-12-18 Infineon Technologies Ag Bitleitungsstruktur sowie Verfahren zu deren Herstellung
US7176088B2 (en) 2002-09-02 2007-02-13 Infineon Technologies, Ag Bitline structure and method for production thereof
US7291881B2 (en) 2002-09-02 2007-11-06 Infineon Technologies Ag Bit line structure and method of fabrication
CN100350616C (zh) * 2002-09-02 2007-11-21 因芬尼昂技术股份公司 位线结构及其制造方法
WO2004102666A1 (de) * 2003-05-14 2004-11-25 Infineon Technologies Ag Bitleitungsstruktur sowie verfahren zu deren herstellung
DE10321739A1 (de) * 2003-05-14 2004-12-09 Infineon Technologies Ag Bitleitungsstruktur sowie Verfahren zu deren Herstellung
DE10321740A1 (de) * 2003-05-14 2004-12-09 Infineon Technologies Ag Bitleitungsstruktur sowie Verfahren zu deren Herstellung
US7262456B2 (en) 2003-05-14 2007-08-28 Infineon Technologies Ag Bit line structure and production method thereof
US7687842B2 (en) 2003-05-14 2010-03-30 Infineon Technologies Ag Bit line structure and method for the production thereof

Also Published As

Publication number Publication date
EP1342269B1 (de) 2012-11-28
US20040042296A1 (en) 2004-03-04
WO2002049113A1 (de) 2002-06-20
CN1248316C (zh) 2006-03-29
EP1342269A1 (de) 2003-09-10
US6787843B2 (en) 2004-09-07
CN1481584A (zh) 2004-03-10

Similar Documents

Publication Publication Date Title
DE102007024844B4 (de) Speicherzellenarray und elektronisches Gerät, welches das Speicherzellenarray umfasst
DE102005014507B4 (de) Halbleiterspeicher mit Ladungseinfangspeicherzellen und dessen Herstellungsverfahren
DE102004060171B4 (de) Charge-trapping-Speicherzelle und deren Herstellungsverfahren
DE102019112891A1 (de) Techniken für die Verbindung einer oberen MRAM-MJT-Elektrode
DE112005000665B4 (de) Ladungseinfangende Speicherzellenanordnung und Herstellungsverfahren
DE102020133671A1 (de) Dreidimensionale speichervorrichtung und verfahren
DE4140681A1 (de) Masken-nur-lesespeicher (masken-rom) und verfahren zu dessen herstellung
EP0783181A1 (de) Elektrisch programmierbare Speicherzellenanordnung und Verfahren zu deren Herstellung
DE10392314B4 (de) Verfahren zur Herstellung einer integrierten Schaltung mit einem Ausbilden einer Hartmaskenerweiterung für eine Speicherwortleitung
DE102006005679A1 (de) Halbleiterbauelement mit einer Transistorstruktur und Verfahren zur Herstellung desselben
DE10228565A1 (de) Nicht-flüchtige Speichervorrichtung und Herstellungsverfahren derselben
DE4109774A1 (de) Dram-einrichtung mit einem speicherzellenfeld mit geteilten bitleitungen
DE19849938B4 (de) Flashspeicher und Verfahren zu seiner Herstellung
DE19708031B4 (de) Nichtflüchtiger Halbleiterspeicher und Verfahren zu dessen Herstellung
DE102006049613A1 (de) Verfahren zum Bilden von nicht-flüchtigen Speichervorrichtungen und damit gebildete Vorrichtungen
DE102006058185A1 (de) EEPROM und Herstellungsverfahren
DE19807010B4 (de) Verfahren zur Herstellung einer nichtflüchtigen Speichereinrichtung
EP1342269B1 (de) Nichtflüchtige halbleiterspeicherzelle und verfahren zu deren herstellung
DE102018107724A1 (de) RRAM-Speicherzelle mit mehreren Filamenten
EP1623462B1 (de) Bitleitungsstruktur sowie verfahren zu deren herstellung
DE102007001594A1 (de) Masken-ROM, Halbleiterbauelement und Herstellungsverfahren
DE102006041546A1 (de) Nicht-flüchtiges Speicher-Bauteil vom Aufgespaltenes-Gate-Typ und Verfahren zu seiner Herstellung
DE3832641C2 (de)
EP1259964B1 (de) Nichtflüchtige nor-zweitransistor-halbleiterspeicherzelle sowie dazugehörige nor-halbleiterspeichereinrichtung und verfahren zu deren herstellung
DE4327653C2 (de) Nichtflüchtige Halbleiterspeichervorrichtung mit verbessertem Koppelverhältnis und Verfahren zur Herstellung einer solchen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee