DE10050620C2

DE10050620C2 - Jitterreduzierung in Mischsignalschaltungsanordnung

Info

Publication number: DE10050620C2
Application number: DE10050620A
Authority: DE
Inventors: Ian Juso Dedic
Original assignee: Fujitsu Ltd
Current assignee: Socionext Inc
Priority date: 1999-11-24
Filing date: 2000-10-12
Publication date: 2002-08-01
Anticipated expiration: 2020-10-13
Also published as: GB2356750A; JP2001156636A; GB2356750B; DE10050620A1; US6344816B1; GB9927804D0; JP3450811B2

Description

Die vorliegende Erfindung betrifft die Jitterreduzie rung in einer Mischsignalschaltungsanordnung wie zum Bei spiel in Digital-Analog-Konvertern [digital-to-analog con verters] (DACs). Solch eine Schaltungsanordnung enthält eine Mischung aus digitalen Schaltungsanordnungen und analogen Schaltungsanordnungen.

Fig. 1 der beiliegenden Zeichnungen zeigt Teile eines herkömmlichen DAC des sogenannten "Stromsteuer"-Typs, wie er z. B. aus der EP 940923 A2 bekannt ist

Der DAC 1 ist so konstruiert, um ein digitales m-Bit- Eingangswort (D1-Dm) in ein entsprechendes analoges Ausgangssignal zu konvertieren.

Der DAC 1 enthält eine analoge Schaltungsanordnung, die eine Vielzahl (n) von identischen Stromquellen 2 ₁ bis 2 _n umfaßt, wobei n = 2^m - 1 ist. Jede Stromquelle 2 gibt einen im wesentlichen konstanten Strom I weiter. Die analoge Schaltungsanordnung enthält ferner eine Vielzahl von Diffe renzschaltsystemen 4 ₁ bis 4 _n, die den jeweiligen n Strom quellen 2 ₁ bis 2 _n entsprechen. Jedes Differenzschaltsystem 4 ist mit seiner entsprechenden Stromquelle 2 verbunden und schaltet den Strom I, der durch die Stromquelle erzeugt wird, entweder auf einen ersten Anschluß, der mit einer ersten Verbindungsleitung A des Konverters verbunden ist, oder auf einen zweiten Anschluß, der mit einer zweiten Verbindungsleitung B des Konverters verbunden ist.

Jedes Differenzschaltsystem 4 empfängt eines von einer Vielzahl von digitalen Steuersignalen T1 bis Tn (die aus nachstehend erläuterten Gründen als "thermometercodierte Signale" bezeichnet werden) und selektiert gemäß dem Wert des betreffenden Signals entweder seinen ersten Anschluß oder seinen zweiten Anschluß. Ein erster Ausgangsstrom I_A des DAC 1 ist die Summe aus den jeweiligen Strömen, die den ersten Anschlüssen der Differenzschaltsysteme zugeführt werden, und ein zweiter Ausgangsstrom I_B des DAC 1 ist die Summe aus den jeweiligen Strömen, die den zweiten Anschlüs sen der Differenzschaltsysteme zugeführt werden.

Das analoge Ausgangssignal ist die Spannungsdifferenz V_A - V_B zwischen einer Spannung V_A, die durch Ziehen des ersten Ausgangsstroms I_A des DAC 1 in einen Widerstand R erzeugt wird, und einer Spannung V_B, die durch Ziehen des zweiten Ausgangsstroms I_B des Konverters in einen anderen Widerstand R erzeugt wird.

In dem DAC von Fig. 1 werden die thermometercodierten Signale T1 bis Tn aus dem binären Eingangswort D1-Dm durch die digitale Schaltungsanordnung abgeleitet, die einen Binärthermometerdecodierer 6 enthält. Der Decodierer 6 arbeitet wie folgt.

Wenn das binäre Eingangswort D1 - Dm den niedrigsten Wert hat, sind die thermometercodierten Signale T1-Tn so, daß jedes der Differenzschaltsysteme 4 ₁ - 4 _n seinen zweiten Anschluß selektiert, so daß alle Stromquellen 2 ₁-2 _n mit der zweiten Verbindungsleitung B verbunden werden. In diesem Zustand ist V_A = 0 und V_B = nIR. Dabei ist das analoge Ausgangssignal V_A - V_B = -nIR.

Wenn das binäre Eingangswort D1-Dm im Wert progressiv zunimmt, sind die thermometercodierten Signale T1-Tn, die durch den Decodierer 6 erzeugt werden, so, daß mehrere der Differenzschaltsysteme ihre jeweiligen ersten Anschlüsse selektieren (beginnend bei dem Differenzschaltsystem 4 ₁), ohne daß irgendein Differenzschaltsystem, das schon seinen ersten Anschluß selektiert hat, zurück auf seinen zweiten Anschluß schaltet. Wenn das binäre Eingangswort D1-Dm den Wert i hat, selektieren die ersten i Differenzschaltsysteme 4 ₁-4 _i ihre jeweiligen ersten Anschlüsse, während die übrigen n - i Differenzschaltsysteme 4 _i+1 bis 4 _n ihre jeweiligen zweiten Anschlüsse selektieren. Das analoge Ausgangssignal V_A - V_B ist gleich (2i - n)IR.

Fig. 2 zeigt ein Beispiel der thermometercodierten Signale, die für ein binäres Drei-Bit-Eingangswort D1-D3 erzeugt werden (d. h., bei diesem Beispiel ist m = 3). In diesem Fall sind sieben thermometercodierte Signale T1 bis T7 erforderlich (n = 2^m - 1 = 7).

Die thermometercodierten Signale T1-Tn, die durch den Binärthermometerdecodierer 6 erzeugt werden, folgen einem sogenannten Thermometercode, wie in Fig. 2 gezeigt, von dem bekannt ist, daß dann, wenn ein Signal Tr r-ter Ordnung aktiviert wird (auf "1" gesetzt wird), alle Signale T1 bis Tr - 1 niedrigerer Ordnung auch aktiviert werden.

Die Thermometercodierung ist in DACs des Stromsteuer typs beliebt, weil dann, wenn das binäre Eingangswort zu nimmt, mehr Stromquellen auf die erste Verbindungsleitung A geschaltet werden, ohne daß irgendeine Stromquelle, die schon auf jene Leitung A geschaltet ist, auf die andere Leitung B geschaltet wird. Daher ist die Eingabe/Ausgabe- Charakteristik des DAC monoton, und der Störimpuls, der aus einer Veränderung von 1 in dem Eingangswort resultiert, ist klein.

Wenn solch ein DAC jedoch mit sehr hohen Geschwindig keiten arbeiten soll (zum Beispiel 100 MHz oder mehr), wird festgestellt, daß Störimpulse auf einer oder beiden der ersten und zweiten Verbindungsleitungen A und B auftreten können, wodurch sich ein kurzzeitiger Fehler in dem analogen Ausgangssignal V_A-V_B des DAC ergibt. Diese Störimpulse in dem analogen Ausgangssignal können codeabhängig sein und zu einer harmonischen Verzerrung oder auch zu nichtharmonischen Spuren in dem Ausgangsspektrum führen.

Es ist herausgefunden worden, daß einige Ursachen die ser Störimpulse die folgenden sind.

Erstens muß die digitale Schaltungsanordnung (der Bi närthermometerdecodierer 6 und andere digitale Schaltungen) sehr schnell schalten, und ihre Gatteranzahl ist ziemlich hoch. Daher könnte der Stromverbrauch der digitalen Schal tungsanordnung eine Höhe von 20 mA pro 100 MHz bei hohen Operationsgeschwindigkeiten erreichen. Diese Kombination aus dem schnellen Schalten und dem hohen Stromverbrauch führt unvermeidlich zu einem hohen Rauschgrad in den Energiezu fuhrleitungen. Obwohl zuvor erwogen worden ist, die Energie zufuhren für die analoge Schaltungsanordnung (z. B. die Stromquellen 2 ₁ bis 2 _n und Differenzschaltsysteme 4 ₁ bis 4 _n in Fig. 1) von den Energiezufuhren für die digitale Schal tungsanordnung zu trennen, wird diese Maßnahme allein für nicht voll zufriedenstellend gehalten, wenn die höchsten Leistungsebenen gefordert werden. Im besonderen kann das Rauschen, das sich aus der Operation des Binärthermometer decodierers 6 ergibt, zu einer Zeitunsicherheit der Verände rungen der thermometercodierten Signale T1-Tn als Reaktion auf verschiedene Veränderungen des digitalen Eingangswortes D1 bis Dm führen. Zum Beispiel wird eingeschätzt, daß die Zeitunsicherheit mehrere hundert Pikosekunden betragen kann. Dieser Zeitunsicherheitsbetrag bewirkt eine beträchtliche Minderung der Leistung des DAC, und weiterhin ist es schwie rig, die Minderung, die datenabhängig ist, vorauszusagen.

Um zweitens das obige Zeitunsicherheitsproblem zu redu zieren, kann erwogen werden, einen Satz von Verriegelungs schaltungen, die jeweilig den thermometercodierten Signalen T1 - Tn entsprechen, zwischen der digitalen Schaltungsanord nung und der analogen Schaltungsanordnung vorzusehen, welche Verriegelungen durch ein gemeinsames Zeitlagensignal akti viert werden, so daß sich deren Ausgaben gleichzeitig verän dern. Überraschenderweise zeigt sich jedoch, daß diese Maßnahme allein beim Entfernen der Zeitunsicherheit aus den thermometercodierten Signalen nicht voll effektiv ist. Es wird zum Beispiel festgestellt, daß der datenabhängige Jitter an den Ausgängen der Verriegelungsschaltungen noch vorhanden ist und daß der Jitter im ungünstigsten Fall ungefähr proportional zu der Anzahl von thermometercodierten Signalen zunimmt. Daher kann der Jitter im ungünstigsten Fall bei (z. B.) 64 thermometercodierten Signalen einen Betrag von 20 Pikosekunden haben, der dann, wenn eine Hochleistung verlangt wird, übermäßig hoch ist.

Gemäß einem ersten Aspekt der vorliegenden Erfindung ist eine Mischsignalschaltungsanordnung vorgesehen, die enthält: eine analoge Schaltungsanordnung, die einen Eingang zum Empfangen eines digitalen Steuersignals hat und be triebsfähig ist, um eines oder mehrere analoge Signale in Abhängigkeit von dem empfangenen digitalen Steuersignal zu erzeugen; und eine digitale Schaltungsanordnung mit: einer getakteten Hauptschaltung, die durch ein angewendetes Takt signal getaktet wird und einen Ausgang hat, der mit dem Eingang der analogen Schaltungsanordnung zum Anwenden des digitalen Steuersignals auf ihn operativ verbunden ist, und selektiv betriebsfähig ist, um zu bewirken, daß sich das digitale Steuersignal zu Zeiten verändert, die durch das Taktsignal bestimmt werden; einer getakteten Blindschaltung, die auch durch das Taktsignal getaktet wird und ein Blind signal an einem Ausgang von sich erzeugt und selektiv be triebsfähig ist, um zu bewirken, daß sich das Blindsignal zu den genannten Zeiten verändert; und einem Steuermittel, das mit den beiden getakteten Schaltungen verbunden ist und zu einer der genannten Zeiten, zu der keine Veränderung bei dem digitalen Steuersignal auftritt, betriebsfähig ist, um zu bewirken, daß solch eine Veränderung bei dem Blindsignal auftritt, und auch zu einer der genannten Zeiten, zu der solch eine Veränderung bei dem digitalen Steuersignal vorkommt, betriebsfähig ist, um zu verhindern, daß solch eine Veränderung bei dem Blindsignal auftritt.

In solch einer Mischsignalschaltungsanordnung kann der datenabhängige Jitter beträchtlich reduziert werden.

Gemäß einem zweiten Aspekt der vorliegenden Erfindung ist eine Digital-Analog-Konvertierungsschaltungsanordnung vorgesehen, die eine Mischsignalschaltungsanordnung enthält, die den obigen ersten Aspekt der Erfindung verkörpert. In einer Ausführungsform hat die analoge Schaltungsanordnung eine Vielzahl von solchen Eingängen jeweilig zum Empfangen solcher digitalen Steuersignale und ist betriebsfähig, um ihr eines oder ihre mehreren analogen Signale in Abhängig keit von den empfangenen digitalen Steuersignalen zu erzeu gen; enthält die digitale Schaltungsanordnung ein Paar von getakteten Schaltungen für jeden genannten Eingang der analogen Schaltungsanordnung, wobei eine getaktete Schaltung des genannten Paares solch eine getaktete Hauptschaltung ist und die andere getaktete Schaltung des Paares solch eine getaktete Blindschaltung ist; wird die getaktete Hauptschal tung von jedem Paar durch das Taktsignal getaktet und hat einen Ausgang, der mit einem der Eingänge der analogen Schaltungsanordnung zum Anwenden eines der digitalen Steuer signale auf ihn operativ verbunden ist, und ist selektiv betriebsfähig, um zu bewirken, daß sich das digitale Steuer signal zu den genannten Zeiten verändert; wird das getaktete Blindelement von jedem Paar auch durch das Taktsignal getak tet und dient dazu, ein Blindsignal an einem Ausgang von sich zu erzeugen, und ist selektiv betriebsfähig, um zu bewirken, daß sich das Blindsignal zu den genannten Zeiten verändert; und ist das Steuermittel mit beiden getakteten Schaltungen von jedem Paar verbunden und zu einer der Zei ten, zu der keine Veränderung bei dem digitalen Steuersignal des Paares auftritt, betriebsfähig, um zu bewirken, daß solch eine Veränderung bei dem Blindsignal des Paares auf tritt, und auch zu einer der Zeiten betriebsfähig, zu der solch eine Veränderung bei dem digitalen Steuersignal des Paares vorkommt, um das Auftreten solch einer Veränderung bei dem Blindsignal des Paares zu verhindern; enthält die analoge Schaltungsanordnung eine Vielzahl von Schaltungs anordnungssegmenten, die jeweilig den Eingängen der analogen Schaltungsanordnung entsprechen, wobei jedes Segment eine Stromquellen- oder Stromsenkenschaltung umfaßt, und wird das oder jedes genannte analoge Signal abgeleitet, indem die jeweiligen Ströme summiert werden, die durch die Stromquel len-/Senkenschaltungen, je nachdem, von selektierten der Schaltungsanordnungssegmente der analogen Schaltungsanord nung erzeugt oder gezogen werden, wobei die Selektion der Schaltungsanordnungssegmente durch die digitalen Steuer signale festgelegt wird.

Als Beispiel wird nun Bezug auf die beiliegenden Zeich nungen genommen, in denen:

Fig. 1, die zuvor erläutert wurde, Teile eines her kömmlichen DAC zeigt;

Fig. 2, die auch zuvor erläutert wurde, eine Tabelle darstellt, die thermometercodierte Signale zeigt, die von einem binären Eingangswort abgeleitet wurden;

Fig. 3 Teile eines DAC zeigt, worauf die Signalsteuer schaltungsanordnung, die die vorliegende Erfindung verkör pert, anwendbar ist;

Fig. 4A ein Schaltungsdiagramm einer Verriegelungs schaltung zeigt, die zur Verwendung in dem DAC von Fig. 3 geeignet ist;

Fig. 4B ein Schaltungsdiagramm einer analogen Schal tung zeigt, die zur Verwendung in dem DAC von Fig. 3 geeig net ist;

Fig. 5 ein Blockschaltungsdiagramm der Signalsteuer schaltungsanordnung zeigt, deren Verwendung in einem DAC zuvor betrachtet wurde;

Fig. 6 einen Graph zeigt, der den Jitter in der Signalsteuerschaltungsanordnung von Fig. 5 darstellt;

Fig. 7 Teile einer Signalsteuerschaltungsanordnung zeigt, die die vorliegende Erfindung verkörpert;

Fig. 8 Zeitlagendiagramme zum Darstellen der Operation der Schaltungsanordnung von Fig. 7 zeigt;

Fig. 9 ein Blockschaltungsdiagramm einer Signalsteuer schaltungsanordnung gemäß einer anderen Ausführungsform der vorliegenden Erfindung zeigt; und

Fig. 10 ein Blockschaltungsdiagramm von Teilen einer Signalsteuerschaltungsanordnung gemäß einer weiteren Ausfüh rungsform der vorliegenden Erfindung zeigt.

Fig. 3 zeigt Teile eines DAC, auf den die Signalsteu erschaltungsanordnung, die die vorliegende Erfindung verkör pert, anwendbar ist. Die Schaltungsanordnung von Fig. 3 ist in drei Sektionen geteilt: eine digitale Sektion, eine Verriegelungssektion und eine analoge Sektion. Die Verriege lungssektion ist zwischen den digitalen und analogen Sektio nen angeordnet.

Die digitale Sektion umfaßt die Decodiererschaltungs anordnung 10, die mit einer anderen digitalen Schaltungs anordnung (nicht gezeigt) verbunden ist, um ein digitales m- Bit-Eingangswort D1 ~ Dm zu empfangen. Die Decodiererschal tungsanordnung 10 hat eine Ausgangsstufe, die aus n digita len Schaltungen DC1 bis DCn gebildet ist, die jeweilig thermometercodierte Signale T1 bis Tn auf der Basis des digitalen Eingangswortes zum Beispiel gemäß der Tabelle der oben erläuterten Fig. 2 erzeugen.

In einer zuvor betrachteten Konstruktion des DAC umfaßt die Verriegelungssektion einen Satz 12 von n Verriegelungsschaltungen L1 bis Ln. Jede Verriegelungsschaltung ist verbunden, um ein individuell entsprechendes der thermo metercodierten Signale T1 bis Tn zu empfangen, die durch die Decodiererschaltungsanordnung 10 erzeugt werden. Jede Ver riegelungsschaltung L1 bis Ln empfängt auch ein Taktsignal CLK. Die Verriegelungsschaltungen L1 bis Ln erzeugen an ihren Ausgängen jeweilige getaktete Thermometersignale TCK1 bis TCKn, die jeweilig den thermometercodierten Signalen T1 bis Tn entsprechen, die durch die Decodiererschaltungsanord nung 10 erzeugt wurden.

In jedem Zyklus des DAC wird ein neuer Abtastwert des digitalen Eingangswortes D1 ~ Dm genommen, und so verändern sich die thermometercodierten Signale T1 bis Tn normaler weise von einem Zyklus zu dem nächsten. In jedem Zyklus wird zwangsläufig von dem Moment an, wenn der neue Abtastwert genommen wird, eine begrenzte Zeit benötigt, damit sich diese Signale auf ihre endgültigen Sollwerte stabilisieren. Ferner werden einige digitale Schaltungen DC1 bis DCn ihre jeweiligen thermometercodierten Signale unvermeidlich früher als andere erzeugen. Auf Grund der getakteten Operation der Verriegelungsschaltungen L1 bis Ln kann verhindert werden, daß sich die getakteten Thermometersignale TCK1 bis TCKn verändern, bevor sich alle thermometercodierten Signale T1 bis Tn bei einem besonderen Zyklus des DAC auf ihre Soll werte stabilisiert haben.

Die analoge Sektion umfaßt einen Satz 14 von n analogen Schaltungen AC1 bis ACn. Jede der analogen Schaltungen AC1 bis ACn empfängt ein individuell entsprechendes der getakte ten Thermometersignale TCK1 bis TCKn. Die analogen Schaltun gen AC1 bis ACn haben jeweils einen oder mehrere analoge Ausgangsanschlüsse, und Signale, die an den analogen Aus gangsanschlüssen erzeugt werden, werden auf geeignete Weise kombiniert, um eines oder mehrere analoge Ausgangssignale zu erzeugen. Zum Beispiel können Ströme durch Summierungsver bindungsleitungen wie in Fig. 1 summiert werden. Als Bei spiel sind in Fig. 3 zwei solche analogen Ausgangssignale OUTA und OUTB gezeigt.

In der Schaltungsanordnung von Fig. 3 bildet jede di gitale Schaltung DC1 bis DCn zusammen mit ihrer entsprechen den Verriegelungsschaltung L1 bis Ln und ihrer entsprechen den analogen Schaltung AC1 bis ACn eine sogenannte "Zelle" des DAC. Somit enthält jede Zelle eine digitale Schaltung DC, eine Verriegelungsschaltung L und eine analoge Schaltung AC. Die digitale Schaltung DC erzeugt ein erstes digitales Signal (thermometercodiertes Signal) T für ihre Zelle. Die Verriegelungsschaltung für die Zelle empfängt das erste digitale Signal T und führt der analogen Schaltung AC der Zelle ein zweites digitales Signal (getaktetes Thermometer signal) TCK zu, das dem ersten digitalen Signal T ent spricht, sobald sich die ersten digitalen Signale von allen Zellen auf ihre endgültigen Sollwerte stabilisiert haben. So dient die Verriegelungsschaltung als Signalsteuerschaltung zum Ableiten des zweiten digitalen Signals von dem ersten digitalen Signal und zum Steuern der Zeitlage seiner Anwen dung auf die analoge Schaltung AC. Das zweite digitale Signal TCK dient als Steuersignal zur Verwendung beim Steu ern einer vorbestimmten Operation der analogen Schaltung AC der Zelle. Diese vorbestimmte Operation kann irgendeine Operation eines geeigneten Typs der Zelle sein. Zum Beispiel könnte sie eine Schalt- oder Selektionsoperation zum Ein- oder Ausschalten oder zum Steuern des Ausgangsweges eines analogen Ausgangssignals der Zelle sein. Ein Beispiel für die analoge Schaltung AC einer Zelle wird später unter Bezugnahme auf Fig. 4B beschrieben.

Fig. 4A und 4B zeigen jeweilig Beispiele für die Konstruktion der Verriegelungsschaltung L und der analogen Schaltung AC von einer Zelle der Schaltungsanordnung von Fig. 3.

Die Verriegelungsschaltung L von Fig. 4A ist ein Dif ferenz-D-Typ, der (bei diesem Beispiel) eine Master-Slave- Konfiguration hat. Die Schaltung von Fig. 4A hat ein Ma ster-Flipflop 60, das aus NAND-Gattern 62 und 64 gebildet ist, und ein Slave-Flipflop 66, das aus NAND-Gattern 68 und 70 gebildet ist. Die NAND-Gatter 72 und 74 empfangen jeweils an einem Eingang von sich ein Taktsignal CLK (Fig. 3). Die anderen Eingänge der Gatter 72 und 74 sind jeweilig mit Eingängen T und T der Schaltung verbunden. Der Eingang T empfängt das thermometercodierte Signal T, das durch die digitale Schaltung DC der betreffenden Zelle erzeugt wurde. Der Eingang T ist verbunden, um ein Signal T zu empfangen, das zu dem thermometercodierten Signal komplementär ist. Komplementäre Signale T und T werden in dieser Ausführungs form verwendet, da jede Veränderung des Signals T mit einer komplementären Veränderung des Signals T einhergeht, wo durch das Rauschen reduziert wird, das den Energiezufuhrlei tungen auferlegt wird, wenn sich das Eingangswort verändert. Falls gewünscht, könnte jedoch die Schaltung von Fig. 4A abgewandelt werden, um einen einzelnen Eingang T zu haben, in welchem Fall dann ein zusätzlicher Inverter (nicht ge zeigt) zwischen jenem einzelnen Eingang und dem relevanten Eingang des Gatters 74 vorgesehen wäre.

Die Schaltung von Fig. 4A enthält auch NAND-Gatter 76 und 78, die zwischen Ausgängen M und M des Master-Flipflops 60 und Eingängen des Slave-Flipflops 66 verbunden sind. Diese Gatter 76 und 78 empfangen eine invertierte Version CLK des Taktsignals CLK, die durch einen Inverter 80 erzeugt wird. Ausgänge des Slave-Flipflops erzeugen jeweilig gegenseitig komplementäre Ausgangssignale TCK und TCK.

Bei Verwendung der Schaltung von Fig. 4A werden dann, wenn das Taktsignal CLK auf dem H-Pegel ist, die Gatter 72 und 74 freigegeben, wodurch die Ausgaben M und M des Ma ster-Flipflops 60 zwingend auf dieselben Logikwerte wie die Eingänge T bzw. T gesetzt werden, d. h., M = T und M = T. Die Gatter 76 und 78 werden gesperrt, so daß das Slave- Flipflop 66 seinen vorherigen Zustand beibehält. Wenn das Taktsignal CLK von dem H-Pegel auf den L-Pegel wechselt, werden die Eingänge zu dem Master-Flipflop von den Eingangs signalen T und T getrennt, während die Eingänge des Slave- Flipflops 66 gleichzeitig mit den Ausgängen M und M des Master-Flipflops 60 gekoppelt werden. Das Master-Flipflop 60 überträgt demzufolge seinen Zustand auf das Slave-Flipflop 66. Bei den Ausgangssignalen TCK und TCK können keine weiteren Veränderungen auftreten, da das Master-Flipflop 60 jetzt effektiv gesperrt ist. Bei der nächsten ansteigenden Flanke des Taktsignals CLK wird das Slave-Flipflop 66 von dem Master-Flipflop 60 abgekoppelt, und es behält seinen Zustand bei, während das Master-Flipflop 60 noch einmal den Eingangssignalen T und T folgt.

Fig. 4B zeigt Teile einer typischen analogen Schaltung AC von einer Zelle der Schaltungsanordnung von Fig. 3. Die analoge Schaltung AC umfaßt eine Konstantstromquelle 90 und ein Differenzschaltsystem 100. Das Differenzschaltsystem 100 umfaßt erste und zweite PMOS-Feldeffekttransistoren (FETs) S1 und S2. Die jeweiligen Sources der Transistoren S1 und S2 sind mit einem gemeinsamen Knoten CN verbunden, mit dem auch die Stromquelle 90 verbunden ist. Die jeweiligen Drains der Transistoren S1 und S2 sind mit jeweiligen ersten und zweiten Summierungsausgangsanschlüssen OUTA und OUTB der Schal tung verbunden. In dieser Ausführungsform sind die Ausgangs anschlüsse OUTA von allen Zellen zusammen verbunden und sind die jeweiligen Ausgangsanschlüsse OUTB der Zellen zusammen verbunden.

Jeder Transistor S1 und S2 hat eine entsprechende Trei berschaltung 106 ₁ und 106 ₂, die mit seinem Gate verbunden ist. Die getakteten Thermometersignale TCK und TCK, die durch die Verriegelungsschaltung L der Zelle erzeugt werden (z. B. Fig. 4A), werden jeweilig auf Eingänge der Treiber schaltungen 106 ₁ und 106 ₂ angewendet. Jede Treiberschaltung puffert und invertiert ihr empfangenes Eingangssignal TCK oder TCK, um ein Schaltsignal SW1 oder SW2 für ihren zuge ordneten Transistor S1 oder S2 zu erzeugen, so daß unter der Bedingung des stationären Zustandes einer der Transistoren S1 und S2 ein ist und der andere aus ist. Wenn zum Beispiel das Eingangssignal TCK auf dem H-Pegel (H) ist und das Eingangssignal TCK auf dem L-Pegel (L) ist, wie in Fig. 2 selbst gezeigt, ist das Schaltsignal SW1 (Gatesteuerspan nung) für den Transistor S1 auf dem L-Pegel L, wodurch bewirkt wird, daß der Transistor EIN ist, während das Schaltsignal SW2 (Gatesteuerspannung) für den Transistor S2 auf dem H-Pegel H ist, wodurch bewirkt wird, daß der Transi stor AUS ist. Daher wird in diesem Zustand der gesamte Strom I, der in den gemeinsamen Knoten CN fließt, zu dem ersten Ausgangsanschluß OUTA geführt, und kein Strom gelangt zu dem zweiten Ausgangsanschluß OUTB.

Wenn die Eingangssignale TCK und TCK komplementären Veränderungen von dem in Fig. 4B gezeigten Zustand unter liegen, wird der Transistor S1 zu derselben Zeit, zu der der Transistor S2 EINgeschaltet wird, AUSgeschaltet.

Was die digitalen Schaltungen anbelangt, kann jede ge eignete Binärthermometerdecodierschaltungsanordnung verwen det werden. Ein zweistufiger Decodierprozeß kann eingesetzt werden, bei dem ein sogenannter globaler Decodierer das Eingangswort in zwei oder mehr Sätze (oder Dimensionen) von thermometercodierten Signalen decodiert (die als Reihen- und Spaltensignale oder als Reihen-, Spalten- und Tiefensignale bezeichnet werden). Diese zwei oder mehreren Sätze von Signalen werden einer Vielzahl von lokalen Decodierern zugeführt, die jeweilig den Zellen entsprechen. Jeder lokale Decodierer braucht nur eine kleine Anzahl (z. B. zwei oder drei) der Signale in den Sätzen, die durch den globalen Decodierer erzeugt werden, zu empfangen und zu decodieren. Es kann davon ausgegangen werden, daß diese logischen Deco dierer logisch (nicht unbedingt auch physikalisch) in zwei oder mehr Dimensionen angeordnet sind, die jeweilig den Sätzen von thermometercodierten Signalen entsprechen. Die lokalen Decodierer werden durch die Sätze der thermometer codierten Signale adressiert und leiten unter Verwendung einer einfachen kombinatorischen Logik jeweilige "lokale" thermometercodierte Signale für ihre jeweiligen Zellen ab. Die digitalen Schaltungen DC1 bis DCn in Fig. 3 können zum Beispiel nur aus solchen jeweiligen lokalen Decodierern gebildet sein, wobei der globale Decodierer gegenüber diesen digitalen Schaltungen DC1 bis DCn extern angeordnet ist. Weitere Einzelheiten der zweistufigen Thermometerdecodierung sind zum Beispiel in unserer ebenfalls eingereichten euro päischen Patentanmeldungsveröffentlichung Nr. EP-A-0930717 enthalten (die der Patentveröffentlichung des Vereinigten Königreichs Nr. GB-A-2333171 entspricht), deren gesamter Inhalt hierin durch Bezugnahme inkorporiert ist.

Andere Merkmale und Abwandlungen der Schaltungsanord nung von Fig. 3 sind in unserer ebenfalls eingereichten europäischen Patentanmeldungsveröffentlichung Nr. EP-A- 0940923 eingehender beschrieben (die der Patentveröffentli chung des Vereinigten Königreichs Nr. GB-A-2335097 ent spricht), deren gesamter Inhalt hierin durch Bezugnahme inkorporiert ist.

Fig. 5 ist ein Blockschaltungsdiagramm, das eine zuvor betrachtete Implementierung der Verriegelungssektion der Schaltungsanordnung von Fig. 3 zeigt. Bei dieser Implemen tierung ist eine Taktgeneratorschaltung 210 mit einer ein zelnen Taktpufferschaltung 220 zum Anwenden eines Basistakt signals BCLK auf sie verbunden. Der Taktpuffer 220 hat jeweilige nichtinvertierende und invertierende Ausgänge, an denen komplementäre Taktsignale CLK und CLK erzeugt werden, wenn die Schaltungsanordnung in Gebrauch ist.

Das nichtinvertierte Taktsignal CLK kann einfach durch Puffern des Basistaktsignals BCLK erzeugt werden, und das invertierte Taktsignal CLK kann durch Invertieren und Puffern des Basistaktsignals BCLK erzeugt werden. Der Takt puffer 220 könnte auch eine Frequenzteilungsfunktion haben, so daß zum Beispiel die komplementären Taktsignale CLK und CLK die Hälfte der Frequenz des Basistaktsignals BCLK haben. In diesem Fall könnte der Taktpuffer 220 durch ein D- Typ-Flipflop implementiert werden, dessen invertierender Ausgang zu seinem Dateneingang zurückgekoppelt ist, wobei das Basistaktsignal BCLK auf den Takteingang des Flipflops angewendet wird und die erforderlichen Nichtinversions- und Inversionstaktsignale CLK und CLK an den nichtinvertieren den bzw. invertierenden Ausgängen des Flipflops erzeugt werden.

Die komplementären Taktsignale CLK und CLK werden über Verteilungsleitungen 230 bzw. 240 an die Takteingänge der Verriegelungsschaltungen L1 bis Ln verteilt. Diese Verriegelungsschaltungen L1 bis Ln können jeweils die in Fig. 4A gezeigte Konfiguration haben, mit der Ausnahme, daß der Inverter 80 von Fig. 4A nicht erforderlich ist, da das invertierte Taktsignal CLK bei diesem Beispiel durch den Taktpuffer 220 erzeugt wird.

Die in Fig. 5 gezeigte Taktverteilungsanordnung arbei tet bei anspruchsvollen Anwendungen nicht immer zufrieden stellend, da der datenabhängige Jitter in den Ausgangsther mometersignalen TCK1 bis TCKn und TCK1 bis TCKn vorhanden ist.

Fig. 6 zeigt die Veränderung des Jitters bei verschie denen Veränderungen von Abtastwert zu Abtastwert des Ein gangscodes D1 ~ Dm, der auf den Decodierer 10 in Fig. 3 angewendet wird. Wenn der Eingangscode von einem Abtastwert bis zu dem nächsten unverändert ist (d. h., das Eingangswort D1 ~ Dm ist vor und nach einem Zyklus des Basistaktsignals BCLK dasselbe), kann der Jitter in den Ausgangsthermometer signalen TCK, TCK vernachlässigt werden. Wenn sich jedoch das Eingangswort von einem Zyklus bis zu dem nächsten verän dert, wird beobachtet, daß der Jitterbetrag ungefähr propor tional zu der Größe der Veränderung von Abtastwert zu Ab tastwert zunimmt. Solch eine maximale Veränderung von Ab tastwert zu Abtastwert tritt auf, wenn sich das Eingangswort entweder von seinem negativen Skalenendwert -FS auf seinen positiven Skalenendwert +FS oder umgekehrt verändert. In diesem Fall kann der Jitter 20 ps betragen. Bei kleineren Veränderungen des Eingangswortes wird der Jitter proportio nal reduziert. Wenn zum Beispiel das Eingangswort um einen Betrag zunimmt, der einem Viertel des Skalenendwertes FS gleich ist (wenn sich das Eingangswort z. B. von +½FS auf +¾FS verändert), beträgt der beobachtete Jitter etwa 5 ps.

Ein Grund dafür, daß der Jitter gemäß der Größe der Veränderung von Abtastwert zu Abtastwert schwankt, ist der, daß die Belastung der Taktsignale CLK und CLK, die durch den Taktpuffer 220 erzeugt werden, von der Anzahl von Ver riegelungsschaltungen L1 bis Ln abhängt, die ihren Zustand von einem Taktzyklus bis zu dem nächsten verändern. Wenn das Eingangswort von einem Taktzyklus bis zu dem nächsten das selbe ist, verändert keine der Verriegelungsschaltungen ihren Zustand, so daß die Belastung der Taktsignale CLK und CLK minimal ist. Wenn sich andererseits das Eingangswort verändert, müssen einige der Verriegelungsschaltungen L1 bis Ln ihren Zustand von einem Taktzyklus bis zu dem nächsten verändern, und je größer die Anzahl von Verriegelungsschal tungen ist, die den Zustand verändern, desto größer ist die Belastung, die den Taktsignalen CLK und CLK auferlegt wird. Obwohl in Erwägung gezogen werden könnte, daß eine adäquate Lösung für dieses Problem einfach darin bestünde, die Größe der Ausgangstransistoren in dem Taktpuffer 220 zu erhöhen, um ein größeres Laststeuervermögen vorzusehen, ist solch eine Lösung in der Praxis nicht befriedigend. Zum einen wird dann der Stromverbrauch des Taktpuffers 220 erhöht, woraus das Einkoppeln eines zusätzlichen Rauschens in die Energie zuführungen der Verriegelungsschaltung VERRIEGELUNG VDD und VERRIEGELUNG GND resultiert, was unvermeidlich zu einer Kreuzkopplung in den empfindlichen analogen Energiezuführun gen ANALOG VDD und ANALOG GND führt. Wenn ferner die schwer belasteten Verteilungsleitungen 230 und 240 relativ lang sind und daher eine relativ hohe parasitäre Kapazität haben, ist unvermeidlich eine Zeitunsicherheit der Taktsignale vorhanden, die den verschiedenen Verriegelungsschaltungen von dem Taktpuffer 220 zugeführt werden.

Ein anderer Grund dafür, daß der Jitter gemäß der Größe der Veränderung von Abtastwert zu Abtastwert schwankt, ist der, daß der Strom, der durch die Verriegelungssektion gezogen wird, insgesamt gemäß der Anzahl von Verriegelungs schaltungsanordnungen L1 bis Ln schwankt, die ihren Zustand von einem Zyklus bis zu dem nächsten verändern. Dies beein trächtigt die Energiezufuhr zu der Verriegelungssektion, wodurch ein Jitter herbeigeführt wird. Auch wenn eine sepa rate Energiezufuhr für die analoge Sektion verwendet wird, ist zusätzlich eine gewisse Kreuzkopplung von der Energie zufuhr der Verriegelungssektion zu der Energiezufuhr der analogen Sektion unvermeidlich, was zu einem weiteren Jitter führt. Wenn zum Beispiel eine individuelle Verriegelungs schaltung den Zustand bei einer Taktflanke verändert, kann die Stromspitze bei der Flanke zweimal so groß wie dann sein, wenn bei jener Flanke keine Zustandsveränderung auf tritt. Wenn mehrere Verriegelungsschaltungen betrachtet werden, kann die Schwankung bei der Gesamtstromspitze bei verschiedenen Taktflanken eine Höhe von 5 mA aufweisen, d. h., 10 mA, wenn alle Verriegelungsschaltungen den Zustand bei einer Taktflanke verändern, und 5 mA, wenn keine Verrie gelungsschaltungen den Zustand bei einer Taktflanke verän dern.

Nun wird unter Bezugnahme auf Fig. 7 und 8 eine bevor zugte Lösung des Jitterproblems beschrieben, das unter Bezugnahme auf Fig. 5 und 6 erläutert wurde.

Fig. 7 zeigt eine Signalsteuerschaltung 120, die an stelle von jeweils einer der Verriegelungsschaltungen L1 bis Ln in der Signalsteuerschaltungsanordnung 12 des DAC von Fig. 3 verwendet wird. Somit ist eine solche Signalsteuer schaltung 120 pro Zelle des DAC vorhanden.

Die Signalsteuerschaltung 120 umfaßt eine Hauptverrie gelung 122 und eine Blindverriegelung 124. In dieser Ausführungsform ist jede der Verriegelungen 122 und 124 der Diffe renz-D-Typ, der eine Master-Slave-Konfiguration hat, wie sie zuvor unter Bezugnahme auf Fig. 4A beschrieben wurde.

Die Hauptverriegelung 122 empfängt an ihren komplemen tären Dateneingängen D und D die komplementären thermome tercodierten Signale T und T für die betreffende Zelle. Die Hauptverriegelung 122 erzeugt an ihren komplementären Aus gängen Q und Q jeweilige komplementäre getaktete thermo metercodierte Signale TCK und TCK. Die Hauptverriegelung 122 empfängt komplementäre getaktete thermometercodierte Signale CLK und CLK von der Takterzeugungs- und -vertei lungsschaltungsanordnung (in Fig. 7 nicht gezeigt), wie etwa von der Taktgeneratorschaltung 210 und der Taktpufferschal tung 220 von Fig. 5.

Die Signalsteuerschaltung 120 enthält ferner ein exklu sives NOR-Gatter 126, jeweilige erste und zweite exklusive ODER-Gatter 128 und 130 und erste und zweite Kondensatoren C1 und C2. Das exklusive NOR-Gatter 126 empfängt an seinen Eingängen das thermometercodierte Signal T und das getak tete thermometercodierte Signal TCK. Ein Ausgang des exklu siven NOR-Gatters 126 ist mit einem Eingang von jedem der exklusiven ODER-Gatter 128 und 130 zum Anwenden eines Verän derungsdetektionssignals CHG auf diesen verbunden. Der andere Eingang des ersten exklusiven ODER-Gatters 128 ist mit einem Q-Ausgang der Blindverriegelung 124 verbunden, und der andere Eingang des zweiten exklusiven ODER-Gatters 130 ist mit einem Q-Ausgang der Blindverriegelung 124 verbun den. Gegenseitig komplementäre getaktete Blindsignale DTCK und DTCK werden an den Ausgängen Q bzw. Q der Blindverrie gelung 124 erzeugt.

Ein Ausgang des ersten exklusiven ODER-Gatters 128 ist mit einem Eingang D der Blindverriegelung 124 zum Anwenden eines Steuersignals DI auf diesen verbunden. Ein Ausgang des zweiten exklusiven ODER-Gatters 130 ist mit einem Eingang D der Blindverriegelung 124 zum Anwenden eines Steuersignals DI auf diesen verbunden, das zu dem Steuersignal DI komple mentär ist.

Der Kondensator C1 ist zwischen dem Ausgang Q der Blindverriegelung 124 und GND verbunden, und der Kondensator C2 ist zwischen dem Ausgang Q und GND verbunden.

Unter Bezugnahme auf Fig. 8 wird nun die Operation der Signalsteuerschaltung von Fig. 7 beschrieben. In Fig. 8 wird angenommen, daß die Hauptverriegelung 122 und die Blindver riegelung 124 anfangs jeweils in einem Rücksetzzustand sind, so daß TCK und DTCK L sind und TCK und DTCK H sind. Ferner wird angenommen, daß die Eingangssignale T und T anfangs L bzw. H sind. In diesem Zustand ist CHG H und sind DI und DI H bzw. L.

Bei der abfallenden Flanke A des Signals CLK beginnt ein erster Operationszyklus ZYKLUS1. Zu Beginn von ZYKLUS1 sind die Signale T und TCK, die auf die Eingänge des exklu siven NOR-Gatters angewendet werden, dieselben (H). Als Resultat ist das Veränderungsdetektionssignal CHG auch H (inaktiv). Das Veränderungsdetektionssignal CHG ist ein low-aktives Signal, welches H ist, wenn die Signale T und TCK dieselben sind, und L ist, wenn die Signale T und TCK verschieden sind.

Jedes der exklusiven ODER-Gatter 128 und 130 ist mit einer Rückführungsschleife zwischen einem der Ausgänge Q und Q und seinem zugeordneten der Eingänge D oder D der Blindverriegelung T24 verbunden. Wenn das Veränderungsdetektions signal CHG inaktiv (H) ist, dient das exklusive ODER-Gatter in jeder Rückführungsschleife dazu, die Rückführungsschleife invertierend zu machen. Wenn das Veränderungsdetektions signal CHG aktiv (L) ist, dient das exklusive ODER-Gatter in jeder Rückführungsschleife dazu, die Rückführungsschleife nicht invertierend zu machen.

Demzufolge sind, wie in Fig. 8 gezeigt, beide Rückfüh rungsschleifen um die Blindverriegelung 124 herum bei der abfallenden Flanke A invertierend, da CHG H ist. Dies bewirkt, daß die Ausgangssignale DTCK und DTCK der Blind verriegelung 124 als Reaktion auf die abfallende Flanke A invertiert werden. Daher verändert sich DTCK kurze Zeit nach der abfallenden Flanke A von L auf H, und DTCK verändert sich kurze Zeit nach der abfallenden Flanke A von H auf L. Somit ist ersichtlich, daß die Ausgangssignale DTCK und DTCK der Blindverriegelung 124 komplementären Veränderungen unterliegen, wie es durch den Vermerk "C" bei beiden Signa len bei der abfallenden Flanke A in Fig. 8 gekennzeichnet ist, obwohl sich die Ausgangssignale TCK und TCK der Haupt verriegelung 122 als Reaktion auf die abfallende Flanke A nicht verändern, wie es durch den Vermerk "NC" bei beiden Signalen bei der abfallenden Flanke A in Fig. 8 gezeigt ist.

Kurz nach den komplementären Veränderungen der Signale DTCK und DTCK im ZYKLUS1 unterliegen die Signale DI und DI komplementären Veränderungen von H auf L bzw. von L auf H, wenn die Rückführungsschleifen um die Blindverriegelung 124 herum noch in dem invertierenden Zustand sind (CHG = H).

Im ZYKLUS1 verändern sich die Eingangssignale T und T nicht, so daß zu Beginn des ZYKLUS2 (abfallende Flanke B des Signals CLK) CHG H bleibt. Aus diesem Grund sind die Si gnale DI und DI an den Eingängen der Blindverriegelung 124 L bzw. H bei der abfallenden Flanke B, so daß die Ausgangs signale DTCK und DTCK der Blindverriegelung 124 als Reak tion auf die abfallende Flanke B wieder invertiert werden. Obwohl die Ausgangssignale DTCK und DTCK der Hauptverriege lung 122 als Reaktion auf die abfallende Flanke B nicht verändert werden ("NC" in Fig. 8), unterliegen somit die Ausgangssignale DTCK und DTCK der Blindverriegelung 124 wie bei der abfallenden Flanke A komplementären Veränderungen ("C" in Fig. 8).

Im ZYKLUS2 unterliegen die Eingangssignale T und T komplementären Veränderungen. Dies bedeutet, daß zu Beginn des ZYKLUS3 (abfallende Flanke C in Fig. 8) die Ausgangs signale TCK und TCK der Hauptverriegelung 122 komplementä ren Veränderungen unterzogen werden, wie es durch "C" in Fig. 8 gekennzeichnet ist. Als Reaktion auf die Veränderun gen von T und T ändert sich das Veränderungsdetektions signal CHG von dem inaktiven Zustand H auf den aktiven Zustand L. Dies bedeutet, daß jede Rückführungsschleife um die Blindschaltung 124 herum von dem invertierenden Zustand in den nichtinvertierenden Zustand versetzt wird. Demzufolge ist bei der abfallenden Flanke C DI = DTCK und DI = DTCK, so daß sich die Signale DTCK und DTCK als Reaktion auf die abfallende Flanke C nicht verändern. Obwohl die Ausgangs signale TCK und TCK der Hauptverriegelung 122 als Reaktion auf die abfallende Flanke C Veränderungen unterliegen ("C" in Fig. 8), verändern sich daher die Ausgangssignale DTCK und DTCK der Blindverriegelung 124 als Reaktion auf jene abfallende Flanke nicht, wie es durch "NC" in Fig. 8 gezeigt ist.

Die Operation setzt sich auf diese Weise während suk zessiver Zyklen fort, wobei die Ausgangssignale DTCK und DTCK der Blindverriegelung als Reaktion auf abfallende Flanken des Signals CLK unverändert sind, bei denen sich die Ausgangssignale TCK und TCK der Hauptverriegelung ändern, und DTCK und DTCK als Reaktion auf abfallende Flanken komplementären Veränderungen unterliegen, bei denen sich die Ausgangssignale TCK und TCK der Hauptverriegelung nicht ändern.

Die Ausgangssignale DTCK und DTCK der Blindverriege lung 124 sind über die Kondensatoren C1 und C2 mit GND verbunden. Daher wird Strom durch die Kondensatoren nur verbraucht, wenn sich die Ausgangssignale DTCK und DTCK der Blindverriegelung 124 verändern. Zusätzlich zu dem Strom, der in die Kondensatoren C1 und C2 oder aus diesen heraus fließt, wenn solche Veränderungen auftreten, verbraucht die Blindverriegelung 124 selbst auch Strom, wenn sie den Zu stand verändert, wie zum Beispiel infolge des Ladens/Ent ladens von parasitären Kapazitäten, die den internen Transi storen zugeordnet sind, und/oder temporärer Stromwege, die zwischen den Energiezufuhrleitungen während des Schaltens gebildet werden. Die Hauptverriegelung 122 und die Blindver riegelung 124 sind in dieser Ausführungsform identisch konstruiert, so daß der Strom, der durch eine der Verriege lungen verbraucht wird, wenn sie den Zustand verändert, im wesentlichen derselbe wie der Strom sein sollte, der durch die andere Verriegelung verbraucht wird, wenn sie den Zu stand verändert. Zusätzlich werden die Kondensatoren C1 und C2 so gewählt, daß die Ströme, die in die Blindverriege lungsausgänge fließen/aus diesen herausfließen, wenn die Blindverriegelung den Zustand verändert, im wesentlichen dieselben wie die Ströme sind, die von der analogen Schal tung AC der Zelle (z. B. Fig. 4B) in die Hauptverriegelungs ausgänge fließen/aus diesen heraus zu der analogen Schaltung AC der Zelle fließen, wenn die Hauptverriegelung ihren Zustand verändert. Zum Beispiel können C1 und C2 eine Kapa zität von ungefähr 20 fF haben (ungefähr dieselbe Kapazität wie die Eingänge der Schalttreiberschaltungen 106 ₁ und 106 ₂ in Fig. 4B).

Auf diese Weise kann gewährleistet werden, daß die Ver änderung des Zufuhrstroms bei jeder abfallenden Flanke des Signals CLK in Fig. 8 im wesentlichen dieselbe ist, ungeach tet dessen, ob sich die Hauptverriegelungsausgangssignale TCK und TCK als Reaktion auf jene abfallende Flanke verän dern werden oder nicht. Somit ist der Zufuhrstrom nicht mehr datenabhängig, so daß der datenabhängige Jitter, der sich aus den Energiezuführungen ergibt, beträchtlich reduziert wird.

Obwohl der gesamte Strom, der durch die jeweiligen Signalsteuerschaltungen 120 von allen Zellen verbraucht wird, in diesem Fall höher als in der Signalsteuerschal tungsanordnung von Fig. 5 ist (außer wenn alle Verriege lungsschaltungen L1 bis Ln in Fig. 5 den Zustand zusammen verändern), ist übrigens der erhöhte Stromverbrauch selbst kein Problem, da dieser keinen Jitter induziert. Es ist die Schwankung des Zufuhrstroms von einem Zyklus zu dem näch sten, die das Jitterproblem bewirkt. In jedem Fall können die Signalsteuerschaltungen unter Verwendung einer einfachen digitalen Schaltungsanordnung implementiert werden, die wenige Transistoren hat, so daß der tatsächlich verbrauchte Strom ziemlich niedrig ist. Vorzugsweise werden die Signal steuerschaltungen unter Verwendung von CMOS-Transistoren implementiert, um die Ströme, die im stationären Zustand verbraucht werden, auf einem sehr niedrigen Niveau zu halten.

In der Signalsteuerschaltung 120 ist die Belastung, die den Taktsignalen CLK und CLK auferlegt wird, auch dieselbe, ob sich die Hauptverriegelungsausgangssignale TCK und TCK bei der abfallenden Flanke von CLK verändern oder nicht. Dies bedeutet, daß die Taktbelastung von jeglichen Verände rungen der Daten, die auf die analoge Schaltung der Zelle angewendet werden, unabhängig ist. Wenn alle Zellen zusammen betrachtet werden, bedeutet dies, daß die Taktbelastung von Veränderungen des binären Eingangswortes, das auf den DAC angewendet wird, von einem Zyklus zu dem nächsten unabhängig ist.

In der Ausführungsform von Fig. 7 kann im Vergleich zu der Schaltungsanordnung von Fig. 5 eine Jitterreduzierung von 80-90% erreicht werden, d. h., ein Verbesserungsfak tor von 5 bis 10. Insgesamt kann der datenabhängige Jitter den geringen Betrag von nur 10 ps haben.

Da die Taktbelastung datenunabhängig ist, kann jede geeignete Taktverteilungstechnik eingesetzt werden. Zum Beispiel kann wie in Fig. 5 ein gemeinsamer Taktpuffer verwendet werden. Alternativ können die Signalsteuerschal tungen 120 mit jeweiligen lokalen Taktpuffern B1 bis Bn versehen sein, wie in Fig. 9 gezeigt. In diesem Fall muß jeder Taktpuffer B1 bis Bn nur eine Signalsteuerschaltung 120 steuern, so daß die Größe der Ausgangstransistoren von ihr in dem Taktpuffer 220 von Fig. 5 viel kleiner sein kann.

Da in Fig. 9 jede Signalsteuerschaltung 120 ihre eigene Pufferschaltung B1 bis Bn hat, die zwischen ihr und der Taktgeneratorschaltung 210 angeordnet ist, wird die Taktver teilungsleitung 250, die die Taktgeneratorschaltung 210 mit den Pufferschaltungen B1 bis Bn verbindet, durch Zustandsveränderungen der Signalsteuerschaltungen viel weniger als die entsprechenden Taktverteilungsleitungen 230 und 240 in Fig. 5 beeinträchtigt. Daher wird der Jitterbetrag noch weiter reduziert.

In Fig. 9 ist es ferner möglich, zwei Taktverteilungs leitungen zu verwenden, um gegenseitig komplementäre Basis taktsignale BCLK und BCLK an die Pufferschaltungen zu verteilen, in welchem Fall jede Pufferschaltung einfach jeweilige Inverter zum Ableiten der erforderlichen komple mentären "lokalen" Taktsignale CLK und CLK von den Basis taktsignalen hat. Dies hat den Vorteil, daß die Taktvertei lungsleitungen komplementären Veränderungen unterliegen, so daß das Substrat (mit dem die zwei Taktverteilungsleitungen kapazitiv gekoppelt sind) durch Taktsignalveränderungen weniger beeinträchtigt wird.

Es ist nicht erforderlich, daß jede Signalsteuerschal tung mit ihrer eigenen Pufferschaltung wie in Fig. 9 ver sehen ist. Zum Beispiel wäre es möglich, daß zwei oder mehr Signalsteuerschaltungen (z. B. zwei benachbarte Signalsteu erschaltungen) dieselbe Pufferschaltung B gemeinsam nutzen, wodurch die Gesamtanzahl von Pufferschaltungen reduziert werden kann.

Die Signalsteuerschaltung von Fig. 7 ist effektiv, wie oben beschrieben, wenn die Belastung auf den Energiezufüh rungen der Signalsteuerschaltungsanordnung von der Schritt größe von einem Taktzyklus zu dem nächsten unabhängig ge macht wird, d. h., unabhängig von der Anzahl von Hauptver riegelungen 122, die den Zustand von einem Taktzyklus zu dem nächsten verändern. Um den Jitter, der von der Energiezufuhr abhängt, weiter zu reduzieren, kann jedoch, wie in Fig. 10 gezeigt, die Signalsteuerschaltungsanordnung in n individu elle Einheiten PSU1 bis PSUn zu Energiezufuhrzwecken geteilt werden, wie es in unserer ebenfalls eingereichten europäi schen Patentanmeldungsveröffentlichung Nr. EP-A-0940923 beschrieben ist (die der Patentveröffentlichung des Verei nigten Königreichs Nr. GB-A-2335097 entspricht), deren gesamter Inhalt hierin durch Bezugnahme inkorporiert ist. Jede Einheit PSU ist aus einer Taktpufferschaltung B' und einer Signalsteuerschaltung 120 gebildet.

In dieser Ausführungsform dient eine Taktgenerator schaltung 310 dazu, gegenseitig komplementäre Basistakt signale BCLK und BCLK zu erzeugen, die durch verschiedene jeweilige Taktverteilungsleitungen 320 bis 330 an jede der verschiedenen Taktpufferschaltungen B1' bis Bn' verteilt werden. Jede Taktpufferschaltung B' umfaßt dementsprechend zwei Inverter zum Erzeugen der erforderlichen "lokalen" gegenseitig komplementären Taktsignale zur Anwendung auf ihre zugeordnete Signalsteuerschaltung 120.

In der Ausführungsform von Fig. 10 sind die VDD- und GND-Zuführungen für die verschiedenen Einheiten PSU1 bis PSUn unter Verwendung von ersten und zweiten Widerständen RA und RB und eines Kondensators C voneinander entkoppelt. Der Widerstand RA verbindet einen ersten Energiezufuhrknoten NA seiner Einheit PSU mit einer positiven Hauptzufuhrleitung VERRIEGELUNG VDD der Signalsteuerschaltungsanordnung. Dieser erste Energiezufuhrknoten NA ist innerhalb der Einheit PSU mit den VDD-Verbindungsanschlüssen der Taktpufferschaltung B' und der Signalsteuerschaltung 120 von jener Einheit verbunden. Ähnlich verbindet der Widerstand RB einen zweiten Energiezufuhrknoten NB seiner Einheit PSU mit einer elektri schen Haupterdleitung VERRIEGELUNG GND der Signalsteuer schaltungsanordnung. Dieser zweite Energiezufuhrknoten NB ist innerhalb der Einheit PSU mit den GND-Verbindungsan schlüssen der Pufferschaltung B' und der Signalsteuerschal tung 120 von der betreffenden Einheit PSU verbunden. Der Kondensator C ist zwischen den zwei Knoten NA und NB verbun den.

In dieser Ausführungsform ist der Widerstand RA, wie in Fig. 10 selbst gezeigt, aus einem PMOS-Transistor gebildet, dessen Source mit der positiven Hauptzufuhrleitung VERRIEGELUNG VDD verbunden ist und dessen Drain mit dem Knoten NA verbunden ist. Das Gate des PMOS-Transistors ist mit VERRIEGELUNG GND verbunden. Der Widerstand RB ist aus einem NMOS-Transistor gebildet, dessen Source mit der elek trischen Haupterdleitung VERRIEGELUNG GND verbunden ist und dessen Drain mit dem Knoten NB verbunden ist. Das Gate des NMOS-Transistors ist mit VERRIEGELUNG VDD verbunden. Der Grund zum Verbinden der Transistorgates mit VERRIEGELUNG GND bzw. VERRIEGELUNG VDD liegt darin zu bewirken, daß die Widerstände der Transistoren Veränderungen der Energiezu fuhrspannungen VERRIEGELUNG VDD und VERRIEGELUNG GND folgen. Falls die Potentialdifferenz zwischen diesen zwei Zufuhrlei tungen zunimmt, werden die Transistoren stärker eingeschal tet, wodurch ihre jeweiligen Widerstände reduziert werden. Es ist vorzuziehen, die Größen der Transistoren, die verwendet werden, um die Widerstände RA und RB vorzusehen, an die Größen der Transistoren anzupassen, die in der Schal tungsanordnung (d. h., in der Pufferschaltung B' und der Signalsteuerschaltung 120) einer individuellen der Einheiten PSU enthalten sind. Zum Beispiel kann die Größe von jedem der Transistoren, die verwendet werden, um RA und RB vorzu sehen, der Gesamtgröße der Transistoren in der Pufferschal tung und Signalsteuerschaltung einer individuellen Einheit PSU gleich gemacht werden.

Der oben unter Bezugnahme auf Fig. 10 beschriebene Ge danke zum Entkoppeln der Energiezufuhr kann auch vorteilhaft zum Einsatz kommen, wenn die Taktverteilungsanordnung so wie in Fig. 5 ist. Da in diesem Fall die verschiedenen Signalsteuerschaltungen keine jeweiligen Taktpufferschaltungen haben, ist jede individuelle Einheit PSU zu Energiezufuhr zwecken einfach aus einer der Signalsteuerschaltungen 120 allein gebildet. Wenn zwei oder mehr Signalsteuerschaltungen dieselbe Taktpufferschaltung gemeinsam nutzen (eine weitere Möglichkeit, die oben erwähnt wurde), könnte eine Einheit PSU zu Energiezufuhrzwecken auf ähnliche Weise aus jenen zwei oder mehr Signalsteuerschaltungen zusammen mit der gemeinsamen Pufferschaltung gebildet sein, die Taktsignale auf jene Signalsteuerschaltungen anwendet.

In keiner der obigen Ausführungsformen ist es notwen dig, daß die digitale Schaltungsanordnung (10 in Fig. 3) thermometercodierte Signale erzeugt. Die analogen Schal tungen könnten vielmehr gemäß den digitalen Steuersignalen, die durch die digitale Schaltungsanordnung erzeugt werden, individuell selektiert werden, statt kombinatorisch, wie in dem Fall, wenn thermometercodierte Signale verwendet werden. Somit könnten die digitalen Steuersignale, die durch die digitale Schaltungsanordnung erzeugt werden, gegenseitig exklusive Selektionssignale sein.

Die Maßnahmen, die in Verbindung mit den obigen Ausfüh rungsformen beschrieben wurden, sind in jeder Situation anwendbar, bei der empfindliche analoge Schaltungen jeweili gen vorbestimmten Operationen zu einem einzelnen, wohldefi nierten Zeitpunkt oder auch zu jeweiligen gestaffelten (aber wohldefinierten) Zeitpunkten unterzogen werden können müs sen.

In der Signalsteuerschaltungsanordnung, die die vorlie gende Erfindung verkörpert, ist es möglich, anstelle der Verwendung von Kondensatoren C1 und C2 eine analoge Blind schaltung an den Ausgängen der Blindverriegelung vorzusehen, so daß die Ströme, die in die Blindverriegelungsausgänge fließen/aus ihnen herausfließen, noch mehr mit den Strömen übereinstimmen, die in die Hauptverriegelungsausgänge flie ßen/aus diesen herausfließen. Es ist nicht erforderlich, daß die gesamte Schaltungsanordnung der analogen Schaltung für die analoge Blindschaltung dupliziert wird. Zum Beispiel könnten nur die Schalttreiber (106 ₁ und 106 ₂) in Fig. 4B vorgesehen sein, wobei die übrigen Teile weggelassen werden.

Es versteht sich, daß viele andere Konstruktionen der analogen Schaltung zum Einsatz kommen können. Zum Beispiel sind andere Differenzschaltsysteme in unserer ebenfalls eingereichten europäischen Patentanmeldungsveröffentlichung Nr. EP-A-0935345 (die der Patentveröffentlichung des Verei nigten Königreichs Nr. GB-A-2333191 entspricht) beschrieben, deren gesamter Inhalt hierin durch Bezugnahme inkorporiert ist, und andere Zellenarrays zur Verwendung in DACs und anderen Mischsignalschaltungsanordnungen sind in unserer ebenfalls eingereichten europäischen Patentanmeldungsveröf fentlichung Nr. EP-A-0929158 (die der Patentveröffentlichung des Vereinigten Königreichs Nr. GB-A-2333190 entspricht) beschrieben, deren gesamter Inhalt hierin durch Bezugnahme inkorporiert ist.

Obwohl die Haupt- und Blindverriegelungen, die in der Ausführungsform von Fig. 7 verwendet werden, komplementäre, volle D-Typ-Verriegelungen waren, versteht sich, daß jeder unvermeidliche Verriegelungstyp verwendet werden kann, zum Beispiel eine transparente oder Halbverriegelung.

Obwohl in den obigen Ausführungsformen die Signalsteu erschaltungsanordnung, die die digitale Schaltungsanordnung mit der analogen Schaltungsanordnung verbindet, aus Verrie gelungsschaltungen gebildet worden ist, ist dies nicht unbedingt erforderlich. Jede Signalsteuerschaltungsanordnung kann verwendet werden, solange sie wenigstens ein digitales Steuersignal erzeugen und so auf den Eingang (die Eingänge) der analogen Schaltungsanordnung anwenden kann, daß die Zeitlage der Anwendung des oder jedes digitalen Steuer signals auf den Eingang der analogen Schaltungsanordnung gut gesteuert wird. Die Eingangssignale und Ausgangssignale der Signalsteuerschaltungsanordnung brauchen in der Anzahl nicht gleich zu sein. Zum Beispiel könnte die Signalsteuerschal tungsanordnung eine kombinatorische Logikfunktion zum Kombi nieren von zwei oder mehr digitalen Eingangssignalen haben, um ein Ausgangssignal (digitales Steuersignal) zu erzeugen. Es ist auch nicht unbedingt erforderlich, daß die digitalen Steuersignale auf die verschiedenen Eingänge der analogen Schaltungsanordnung gleichzeitig angewendet werden. In manchen Situationen könnte eine gestaffelte Anwendung der digitalen Steuersignale erforderlich sein, wobei die Zeiten, wenn die verschiedenen digitalen Steuersignale auf ihre jeweiligen Eingänge angewendet werden, dennoch eine sorgfäl tige Steuerung erfordern.

Die Signalsteuerschaltungsanordnung braucht auch über haupt keine Eingangsdatensignale zu haben. Zum Beispiel könnte die Signalsteuerschaltungsanordnung aus einer Viel zahl von individuellen Zählern gebildet sein, die bei jedem oder bei jedem selektierten Operationszyklus inkrementiert werden, wobei die Zählerausgaben die digitalen Steuersignale vorsehen.

Weiterhin könnte die Signalsteuerschaltungsanordnung Multiplexerelemente enthalten, die zwischen den Ausgängen der Hauptverriegelungen in den Signalsteuerschaltungen und den Eingängen der analogen Schaltungsanordnung verbunden sind, wie es zum Beispiel in unserer Patentveröffentlichung des Vereinigten Königreichs GB-A-2356301 beschrieben ist, deren gesamter Inhalt hierin durch Bezugnahme inkorporiert ist.

Es ist nicht unbedingt erforderlich, daß die Signal steuerschaltung von Fig. 7 bewirkt, daß ihre Blindverriegelung den Zustand immer dann (Taktflanke) verändert, wenn die Hauptverriegelung in demselben Zustand bleibt, und umge kehrt. Die Signalsteuerschaltung von Fig. 7 könnte so konfi guriert sein, um zu bewirken, daß ihre Blindverriegelung den Zustand nur zu gewissen Zeiten (Taktflanken) verändert, wenn die Hauptverriegelung in demselben Zustand bleibt. Zum Beispiel könnten die Veränderungen der Blindverriegelung durch ein externes Steuersignal verhindert werden (um den Energieverbrauch niedrig zu halten, wenn der Jitter nicht auf einem kritischen Niveau ist), oder immer dann, wenn die Hauptverriegelung in einem gewissen Zustand (z. B. TCK = L und TCK = H) ist.

In der Signalsteuerschaltung von Fig. 7 wäre es mög lich, anstelle eines zweiten Rückführungsweges von dem Ausgang Q zu dem Eingang D der Blindverriegelung einen Inverter zu verwenden, um das Signal DI aus dem Signal DI zu erzeugen. In Abhängigkeit von dem Verriegelungstyp ist es ferner möglich, den Eingang D der Blindverriegelung einfach in einem offenen Schaltungszustand zu belassen.

Claims

1. Mischsignalschaltungsanordnung mit:
einer analogen Schaltungsanordnung, die einen Eingang zum Empfangen eines digitalen Steuersignals hat und be triebsfähig ist, um eines oder mehrere analoge Signale in Abhängigkeit von dem empfangenen digitalen Steuersignal zu erzeugen; und
einer digitalen Schaltungsanordnung, die umfaßt:
eine getaktete Hauptschaltung, die durch ein angewende tes Taktsignal getaktet wird und einen Ausgang hat, der mit dem Eingang der analogen Schaltungsanordnung zum Anwenden des digitalen Steuersignals auf ihn operativ verbunden ist, und selektiv betriebsfähig ist, um zu bewirken, daß sich das digitale Steuersignal zu Zeiten verändert, die durch das Taktsignal bestimmt werden;
eine getaktete Blindschaltung, die auch durch das Takt signal getaktet wird und ein Blindsignal an einem Ausgang von sich erzeugt und selektiv betriebsfähig ist, um zu bewirken, daß sich das Blindsignal zu den genannten Zeiten verändert; und
ein Steuermittel, das mit den beiden getakteten Schal tungen verbunden ist und zu einer der genannten Zeiten, zu der keine Veränderung bei dem digitalen Steuersignal auf tritt, betriebsfähig ist, um zu bewirken, daß solch eine Veränderung bei dem Blindsignal auftritt, und auch zu einer der genannten Zeiten, zu der solch eine Veränderung bei dem digitalen Steuersignal vorkommt, betriebsfähig ist, um zu verhindern, daß solch eine Veränderung bei dem Blindsignal auftritt.

2. Schaltungsanordnung nach Anspruch 1, bei der das Steuermittel zu jeder der genannten Zeiten betriebsfähig ist, zu der keine Veränderung bei dem digitalen Steuersignal auftritt, um zu bewirken, daß solch eine Veränderung bei dem Blindsignal auftritt, und auch zu jeder der genannten Zeiten betriebsfähig ist, zu der solch eine Veränderung bei dem digitalen Steuersignal vorkommt, um das Auftreten solch einer Veränderung bei dem Blindsignal zu verhindern.

3. Schaltungsanordnung nach Anspruch 1 oder 2, ferner mit einem Lastmittel, das mit dem Ausgang der getakteten Blindschaltung operativ verbunden ist und eine Lastcharakte ristik hat, die einer Lastcharakteristik der analogen Schal tungsanordnung, die mit dem Ausgang der getakteten Haupt schaltung verbunden ist, nahekommt.

4. Schaltungsanordnung nach Anspruch 3, bei der das Lastmittel ein Kapazitätselement enthält, das mit dem Aus gang der getakteten Blindschaltung verbunden ist.

5. Schaltungsanordnung nach Anspruch 1, 2 oder 3, bei der die analoge Schaltungsanordnung eine analoge Hauptschal tung enthält, auf die das digitale Steuersignal angewendet wird, und eine analoge Blindschaltung, auf die das Blind signal angewendet wird, welche analoge Blindschaltung wenig stens einen Schaltungsanordnungsabschnitt hat, der dieselbe oder eine ähnliche Konstruktion wie die analoge Hauptschal tung hat.

6. Schaltungsanordnung nach irgendeinem vorhergehen den Anspruch, bei der die getaktete Blindschaltung wenig stens einen Schaltungsanordnungsabschnitt hat, der dieselbe oder eine ähnliche Konstruktion wie die getaktete Haupt schaltung hat.

7. Schaltungsanordnung nach irgendeinem der Ansprüche 1 bis 5, bei der die getaktete Blindschaltung im wesentli chen dieselbe Schaltungskonfiguration wie die erwähnte getaktete Hauptschaltung hat.

8. Schaltungsanordnung nach irgendeinem vorhergehen den Anspruch, bei der:
jede getaktete Schaltung auch einen Eingang zum Empfan gen eines Eingangssignals hat und die getaktete Hauptschal tung betriebsfähig ist, um das digitale Steuersignal, das an ihrem Ausgang erzeugt wird, in Abhängigkeit von einer Verän derung ihres empfangenen Eingangssignals zu verändern, und die getaktete Blindschaltung betriebsfähig ist, um das Blindsignal, das an ihrem Ausgang erzeugt wird, in Abhängig keit von einer Veränderung ihres empfangenen Eingangssignals zu verändern; und
das Steuermittel enthält:
ein Veränderungsdetektionsmittel, das mit der ge takteten Hauptschaltung verbunden ist und betriebsfähig ist, um zu detektieren, wenn sich das Eingangssignal der getakte ten Hauptschaltung verändert; und
ein Veränderungsmittel der getakteten Blindschal tung, das betriebsfähig ist, um das Eingangssignal der getakteten Blindschaltung vor einer der genannten Zeiten zu verändern, wenn keine Veränderung des Eingangssignals der getakteten Hauptschaltung durch das Veränderungsdetektions mittel vor jener Zeit detektiert wird, so daß sich das Blindsignal zu jener Zeit verändert.

9. Schaltungsanordnung nach Anspruch 8, bei der:
jede getaktete Schaltung ein Verriegelungselement ent hält;
das Veränderungsdetektionsmittel betriebsfähig ist, um ein Ausgangssignal des Verriegelungselementes der getakteten Hauptschaltung mit einem Eingangssignal jenes Verriegelungs elementes zu vergleichen und ein Veränderungsdetektions signal in Abhängigkeit von dem Resultat des Vergleichs zu erzeugen; und
das Veränderungsmittel der getakteten Blindschaltung ein Rückführungsmittel enthält, das zum Vorsehen eines Rückführungsweges von einem Ausgang des Verriegelungselemen tes der getakteten Blindschaltung zu einem Eingang jenes Verriegelungselementes verbunden ist, welcher Rückführungs weg von einem invertierenden Zustand in einen nichtinvertie renden Zustand in Abhängigkeit von dem Veränderungsdetekti onssignal verändert wird.

10. Schaltungsanordnung nach Anspruch 9, bei der das Veränderungsdetektionsmittel und das Rückführungsmittel jeweils ein exklusives ODER-Gatter oder ein exklusives NOR- Gatter umfassen.

11. Schaltungsanordnung nach irgendeinem vorhergehen den Anspruch, bei der:
die analoge Schaltungsanordnung eine Vielzahl von sol chen Eingängen jeweilig zum Empfangen solcher digitalen Steuersignale hat und betriebsfähig ist, um ihr eines oder ihre mehreren analogen Signale in Abhängigkeit von den empfangenen digitalen Steuersignalen zu erzeugen;
die digitale Schaltungsanordnung ein Paar von getakte ten Schaltungen für jeden genannten Eingang der analogen Schaltungsanordnung enthält, wobei eine getaktete Schaltung des genannten Paares solch eine getaktete Hauptschaltung ist und die andere getaktete Schaltung des Paares solch eine getaktete Blindschaltung ist;
die getaktete Hauptschaltung von jedem Paar durch das Taktsignal getaktet wird und einen Ausgang hat, der mit einem der Eingänge der analogen Schaltungsanordnung zum Anwenden eines der digitalen Steuersignale auf ihn operativ verbunden ist, und selektiv betriebsfähig ist, um zu bewir ken, daß sich das digitale Steuersignal zu den genannten Zeiten verändert;
das getaktete Blindelement von jedem Paar auch durch das Taktsignal getaktet wird und dazu dient, ein Blindsignal an einem Ausgang von sich zu erzeugen, und selektiv be triebsfähig ist, um zu bewirken, daß sich das Blindsignal zu den genannten Zeiten verändert; und
das Steuermittel mit beiden getakteten Schaltungen von jedem Paar verbunden ist und zu einer der Zeiten, zu der keine Veränderung bei dem digitalen Steuersignal des Paares auftritt, betriebsfähig ist, um zu bewirken, daß solch eine Veränderung bei dem Blindsignal des Paares auftritt, und auch zu einer der Zeiten betriebsfähig ist, zu der solch eine Veränderung bei dem digitalen Steuersignal des Paares vorkommt, um das Auftreten solch einer Veränderung bei dem Blindsignal des Paares zu verhindern.

12. Schaltungsanordnung nach Anspruch 11, bei der die digitale Schaltungsanordnung ferner ein Decodierermittel enthält, das zum Empfangen eines digitalen Eingangswortes verbunden ist und betriebsfähig ist, um daraus einen Satz von decodierten Signalen zur Anwendung jeweilig auf die getakteten Hauptschaltungen abzuleiten.

13. Schaltungsanordnung nach Anspruch 11 oder 12, bei der die digitalen Steuersignale thermometercodierte Signale sind.

14. Schaltungsanordnung nach irgendeinem vorhergehen den Anspruch, bei der das oder jedes genannte digitale Steuersignal ein komplementäres Signalpaar ist.

15. Digital-Analog-Konvertierungsschaltungsanordnung, die eine Mischsignalschaltungsanordnung nach irgendeinem vorhergehenden Anspruch enthält.

16. Digital-Analog-Konvertierungsschaltungsanordnung, die eine Mischsignalschaltungsanordnung nach irgendeinem der Ansprüche 11 bis 13 enthält, bei der die analoge Schaltungs anordnung eine Vielzahl von Schaltungsanordnungssegmenten enthält, die jeweilig den Eingängen der analogen Schaltungs anordnung entsprechen, wobei jedes Segment eine Stromquel len- oder Stromsenkenschaltung enthält, und das oder jedes genannte analoge Signal abgeleitet wird, indem die jeweili gen Ströme summiert werden, die durch die Stromquellen- /Senkenschaltungen, je nachdem, von selektierten der genann ten Schaltungsanordnungssegmente der analogen Schaltungsan ordnung erzeugt oder gezogen wurden, wobei die Selektion der Schaltungsanordnungssegmente durch die digitalen Steuer signale festgelegt wird.