DE10042343C2 - Bipolartransistor in einer vertikalen strukturierten Schichtenfolge, Verfahren zu seiner Herstellung und Verwendung eines solchen - Google Patents

Bipolartransistor in einer vertikalen strukturierten Schichtenfolge, Verfahren zu seiner Herstellung und Verwendung eines solchen

Info

Publication number
DE10042343C2
DE10042343C2 DE2000142343 DE10042343A DE10042343C2 DE 10042343 C2 DE10042343 C2 DE 10042343C2 DE 2000142343 DE2000142343 DE 2000142343 DE 10042343 A DE10042343 A DE 10042343A DE 10042343 C2 DE10042343 C2 DE 10042343C2
Authority
DE
Germany
Prior art keywords
layer
bipolar transistor
side wall
base layer
sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE2000142343
Other languages
English (en)
Other versions
DE10042343A1 (de
Inventor
Alexander Benedix
Bernd Klehn
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE2000142343 priority Critical patent/DE10042343C2/de
Publication of DE10042343A1 publication Critical patent/DE10042343A1/de
Application granted granted Critical
Publication of DE10042343C2 publication Critical patent/DE10042343C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H01L21/28531—Making of side-wall contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Bipolar Transistors (AREA)

Description

Die Erfindung betrifft einen Bipolartransistor und ein Ver­ fahren zu seiner Herstellung.
Bipolartransistoren werden üblicherweise auf ebenen Halblei­ terflächen mit Hilfe von Planartechnologien gefertigt. Dazu werden gezielt Halbleiterbereiche von verschiedenen Leitfä­ higkeitstypen durch geeignete Prozesse hergestellt bzw. se­ lektiv Schichten auf der Oberfläche aufgetragen. Auf diese Weise werden vorzugsweise Transistoren hergestellt, die ver­ tikal bezüglich der Halbleiteroberfläche angeordnet sind.
Bei den auf diese Weise hergestellten Transistortypen wird die Funktionalität eines solchen Transistors durch die Quali­ tät der Leitfähigkeitsschichten wesentlich beeinflußt. Im herkömmlichen Planarprozess werden die Leitfähigkeitsbereiche durch Diffusions- bzw. Implantationsprozesse hergestellt, die, jeweils bestimmte Einflüsse auf die Qualität der Kristall­ struktur des verwendeten Halbleiters haben. Dem gegenüber können die Eigenschaften von Leitfähigkeitsbereichen und die Schichtdicken bei epitaktisch aufgewachsenen Schichten, ins­ besondere bei Bereichen niedriger Dotierung, sehr exakt ein­ gestellt werden.
Bei der Herstellung eines herkömmlichen Bipolartransistors wird zunächst von einem Substrat eines ersten Leitfähigkeits­ typs ausgegangen. In dieses Substrat werden Ionen implan­ tiert, wodurch eine erste tiefe Wanne eines zweiten Leitfä­ higkeitstyps gebildet wird. Die erste Wanne stellt den Kol­ lektor des Bipolartransistors dar. In diese Wanne wird nun weiterhin eine zweite Wanne durch Diffusions- oder Implanta­ tionsprozesse eingebracht, die vollständig in der ersten Wan­ ne liegt und die z. B. einen ersten Leitfähigkeitstyp auf­ weist. Die zweite Wanne bildet die spätere die Basisschicht. Der Emitter wird in dem Basis-Bereich gebildet, indem in die Basisschicht Ionen eindiffundiert werden, die einen Bereich des zweiten Leitfähigkeitstyps bilden. Dabei werden die Schichtgrößen so gewählt, daß die verbleibende Basisschicht in vertikaler Richtung sehr dünn wird. Optional kann die Kol­ lektorschicht auch epitaktisch aufgetragen werden, wobei je­ doch zu beachten ist, daß der Bipolartransistor durch eine geeignete Isolierung, z. B. eine tiefe Isolierimplantationen, von benachbarten integrierten Bauelementen getrennt ist. Ins­ besondere die Dicke der Basisschicht läßt sich bei diesem Herstellungsverfahren nicht beliebig genau einstellen, was zur Folge hat, daß sich die Eigenschaften des Bipolartransi­ stors nicht exakt und optimal einstellen lassen.
In H. H. Berger and K. P. Thiel, 23 (1980) 4, pp. 1487-1488 "METHOD OF PRODUCING TRANSISTORS WITH OPTIMUM BASE CONTACT" in "IBM Technical Disclosure Bulletin" ist ein Bipolar- Transistor mit einer vertikalen Schichtenfolge mit einer Emitterschicht, einer Basisschicht und einer Kollektorschicht beschrieben. In der Schichtenfolge ist eine vertikale Struk­ turierung angeordnet, dessen Seitenwände mit eine Oxidschicht belegt sind. Die Oxidschicht ist an einer Seitenwand an einer Stelle der Basisschicht geöffnet, so dass die Basisschicht freiliegt. Die vertikale Strukturierung ist mit einem leitfä­ higen Material verfüllt, wodurch die Basisschicht kontaktiert werden kann.
Diese Anordnung hat den Nachteil, dass bei einer einzelnen Kontaktierung der Basisschicht durch die Oxidschicht dafür gesorgt werden muss, dass weder Kollektorschicht noch Emit­ terschicht durch das leitfähige Material kontaktiert werden. Dies erfordert eine Isolierung der Seitenwand der Emitter­ schicht. Da die darunter liegende Seitenwand der Basisschicht jedoch freigelegt werden soll, ist ein aufwendiger Prozessab­ lauf notwendig, der z. B. durch mehrere aufeinanderfolgende Schritte des Auffüllens bzw. wieder Freiätzens des Grabens zur Maskierung der einzelnen Bereiche bestimmt ist. Dieses Verfahren ist aufwendig und zeitintensiv.
Es ist daher Aufgabe der Erfindung, einen Bipolartransistor vorzusehen, dessen Eigenschaften sich optimal einstellen las­ sen, und der platzsparend auf bzw. in einer Halbleiterober­ fläche aufgebaut werden kann. Weiterhin ist es Aufgabe der Erfindung ein einfaches Verfahren zur Herstellung eines sol­ chen Bipolartransistors vorzusehen.
Diese Aufgabe wird durch einen Bipolartransistor gemäß An­ spruch 1 und durch das Verfahren zu seiner Herstellung gemäß Anspruch 6 gelöst. Erfindungsgemäße Weiterbildungen sind in den abhängigen Ansprüchen angegeben.
Der erfindungsgemäße Bipolartransistor weist eine Schichten­ folge mit einer Emitter-Schicht, einer Basisschicht und einer Kollektorschicht auf. Die Schichtenfolge weist eine vertikale Strukturierung auf, d. h. die Oberfläche der Schichtenfolge ist mit geometrischen Formen, z. B. Gräben, versehen, die ganz oder teilweise durch die Schichten der Schichtenfolge hin­ durchreichen. Dadurch wird die Basisschicht an manchen Stel­ len der Schichtenfolge freigelegt, so daß eine Kontaktierung der Basisschicht auf einer Seitenwand der Strukturierung vor­ gesehen werden kann. Die Seitenwände der Strukturierung sind vorzugsweise schräg, was die Kontaktierung der Basisschicht erheblich vereinfacht. Durch die vertikale Strukturierung wird weiterhin die nutzbare Fläche der Oberfläche des Halbleitermaterials vergrößert, und somit können die erfindungs­ gemäßen Bipolartransistoren hoch integriert werden. Der Vor­ teil eines solchen Bipolartransistors liegt weiterhin darin, daß die Basisschicht recht dünn sein kann und deren Dotierung sehr genau eingestellt werden kann. Daraus resultiert ein hoher Stromverstärkungsfaktor, der aus dem geringen Sperr­ strom der Kollektor-Basisdiode sowie aus der geringen Rekom­ bination von Ladungsträgern in der Basis resultiert. Des wei­ teren bewirkt eine sehr dünne Basisschicht die schnelle Dif­ fusion durch die Basis und erhöht somit gleichzeitig die Schaltgeschwindigkeit.
Vorzugsweise sind die Schichten des Bipolartransistors epi­ taktisch aufgewachsene Schichten, mit denen sehr genaue Do­ tierungsniveaus und Schichtdicken bestimmt werden können. Ein weiterer Vorteil von epitaktischen Schicht ist, daß die Schichten sehr homogen sind, d. h. es lassen sich sehr gleichmäßige Dicken und gleichmäßige Dotierungsprofile ein­ stellen.
Nach dem erfindungsgemäßen Verfahren wird ein Bipolartran­ sistor hergestellt, indem zunächst die Oberfläche einer Schichtenfolge vertikal strukturiert wird, d. h. mit geometri­ schen Formen in Tiefenrichtung versehen wird, und anschlies­ send Kontaktelemente auf den Seitenwänden der vertikalen Strukturierung zur Bildung einer Basiskontaktierung vorgese­ hen werden. Dazu ist es notwendig, Schichten mit verschiede­ nen Dotierungskonzentrationen und Leitfähigkeitstypen auf einer Halbleiteroberfläche vorzusehen. Die Schichtenfolge wird dann maskiert und vertikal durch geeignete Verfahren, z. B. Ätzverfahren, strukturiert. Die freiliegende Basis­ schicht kann dann mittels geeigneter Verfahren kontaktierbar gemacht werden, indem beispielsweise eine Metallisierung und/oder zuvor eine hoch dotierte Schicht unter der jeweili­ gen Metallisierung eingebracht wird.
Erfindungsgemäß kann vorgesehen sein, daß die vertikale Strukturierung eine im wesentlichen pyramidenförmige und/oder kegelförmige Struktur ist. Eine solche Struktur erhält man durch einen anisotropen Ätzprozess, mit dem sich auf einfache Weise ein definierter Winkel einstellen läßt. Anisotrope Ätz­ verfahren sind wohl bekannt in der Halbleitertechnik und sind gut beherrschbar. Vorzugsweise wird dazu als Halbleitermate­ rial Silizium verwendet.
In einer bevorzugten Ausführungsform kann vorgesehen sein, daß die Kontaktierung der Basisschicht eine hoch dotierte Diffusionsschicht auf der Seitenwand umfasst. Dies kann not­ wendig sein, wenn die Basisschicht eine geringe Dotierungs­ konzentration aufweist, und eine direkte Kontaktierung zu hochohmig sein würde. Vorzugsweise bringt man im Bereich der Kontaktierung in die Basis einen Bereich hoher Dotierstoff­ konzentrationen ein, der den gleichen Leitfähigkeitstyp auf­ weist. Ein solcher Bereich läßt sich einfach über z. B. einer Metallisierung kontaktieren und bildet somit einen nieder­ ohmigen elektrischen Anschluß an die schwächer dotierte Basisschicht.
Es kann weiterhin vorgesehen sein, daß die Schichtenfolge aus Schichten von verschiedenen Materialien aufgebaut ist. Damit kann man Hetero-Schichten aufbauen, um einen Hetero-Junction- Transistor zu bilden.
In einer bevorzugten Ausführungsform ist vorgesehen, daß die Kollektorschicht ebenfalls auf der Seitenwand kontaktiert ist. Auf diese Weise kann die Kollektorschicht in der Nähe des aktiven Bereichs des Transistors kontaktiert werden, so daß man geringe ohmsche Verluste erhält.
Gemäß einer bevorzugten Ausführungsform wird der Bipolartran­ sistor auf Silizium-Basis mit einer (100)-Oberfläche herge­ stellt, wobei zum Ausbilden der vertikalen Struktur eine Ätz­ maske in (110)-Richtung strukturiert wird. Beim anschließenden Ätzen bilden sich dann auf den freigelegten (111)-Flanken abgeschrägte Flächen mit einem definierten Winkel zur (100)- Oberfläche von 54,7°.
Gemäß einer bevorzugten Ausführungsform wird das Kontaktieren der Basisschicht auf den Seitenwänden der vertikalen Struktu­ rierung durch eine Diffusion und/oder Implantation durchge­ führt. Dazu wird beispielsweise die Schichtenfolge bezüglich der Diffusions- bzw. Implantationsrichtung gedreht, so daß auf diese Weise die Basisschicht durch Einbringen eines hoch dotierten Bereichs kontaktiert werden kann.
Weitere Merkmale und Vorteile der Erfindung ergeben sich aus der nachfolgenden Beschreibung in Verbindung mit den beige­ fügten Zeichnungen. Dabei zeigen:
Fig. 1 einen Querschnitt einer Ausführungsform eines er­ findungsgemäßen Bipolartransistors;
Fig. 2 einen Herstellungsprozess für den in Fig. 1 ge­ zeigten erfindungsgemäßen Bipolartransistors, wobei Fig. 2a, 2b und 2c Querschnitte durch die Halblei­ terstruktur nach verschiedenen Prozessschritten wiedergeben.
Die in den Figuren gezeigten Halbleiterstrukturen sind nicht maßstäblich.
Als Halbleitermaterial für den in der Zeichnung gezeigten er­ findungsgemäßen Bipolartransistor dient vorzugsweise Silizi­ um. Ein erfindungsgemäßer Bipolartransistor kann jedoch auch ganz oder teilweise aus Germanium oder einem III/V- bzw. II/VI-Verbindungshalbleiter z. B. GaAs, InP, GaP, CdS, SiGe, CdSe usw. hergestellt werden. Der erfindungsgemäße Bipolar­ transistor wird dabei vorzugsweise mit Hilfe der Standard- Planartechnik gefertigt, bei der eine Abfolge von jeweils ganzflächig an der Scheibenoberfläche wirkenden Einzelpro­ zessen durchgeführt wird, die über geeignete Maskierungsschichten gezielt zur lokalen Veränderung des Halbleitermate­ rials führen.
Fig. 1 zeigt eine Querschnittsansicht eines bipolaren NPN- Transistors 1, der in einer pyramidenförmigen Halbleiter- Schichtenstruktur gebildet ist. Die pyramidenförmige Struktur weist vier Schichten auf. Das Substrat-Grundmaterial besteht aus einem hoch dotierten n+-Si-Material 2, auf dem sich eine erste schwach-dotierte n--Si-Schicht 3 befindet. Diese Schichten bilden den Kollektor des Transistors. Als nächste Schicht ist als Basisschicht 4 eine schwach p-dotierte Schicht aufgebracht. Darüber befindet sich eine hoch-dotierte n+-Si-Schicht, die der Emitter 5 des erfindungsgemäßen Tran­ sistors ist.
Die Schichtenstruktur aus Emitter-Schicht 5, Basisschicht 4 und Kollektorschicht 3; 2 weist im Querschnitt, wie in Fig. 1 gezeigt, im wesentlichen die Form einer stumpfen Pyramide auf, wobei der Kegelwinkel vorzugsweise zwischen 30° und 60° liegt. Die Schichtenfolge kann dabei einen rechteckigen oder runden Grundriß aufweisen. Die abgeflachte Spitze der Pyra­ mide ist mit einem Bereich einer sehr hoch dotierten n+-Im­ plantation 6 versehen, worauf sich eine Kontaktierung 7, z. B. aus einem Metall, befindet, über die der Emitter 5 kon­ taktiert wird. Die beiden zu unterst liegenden Schichten 2; 3 bilden den Kollektor, der an einer Seitenwand der Pyramide mit einer Kollektor-Kontaktierung 8 kontaktiert ist. Die Basisschicht 4 aus schwach dotiertem p--Silizium-Material weist an der Oberfläche einer Seitenwand der pyramidenför­ migen Struktur eine p+-Schicht 10 auf. Diese p+-Schicht 10 erstreckt sich aus prozeßbedingten Gründen (siehe unten) auch über die Seitenwand der Emitter-Schicht 5. Auf der p+-Schicht 10 befindet sich eine Basis-Kontaktierung 9. Während die p+- Schicht 10 im Bereich der schwach dotierten Basisschicht 4 einen niederohmigen Bereich zwischen Basis-Kontaktierung 9 und schwach p-dotierten Basisschicht 4 bildet, entsteht im Bereich der Emitter-Schicht 5 ein pn-Übergang 11, der beim normalen Betrieb des Bipolartransistors 1 in Sperrrichtung geschaltet ist, d. h. hochohmig ist.
Mit einem solchen Aufbau erhält man Bipolartransistoren mit sehr hohen Stromverstärkungsfaktoren und hohen Schaltge­ schwindigkeiten. Hohe Stromverstärkungsfaktoren werden er­ reicht, indem man eine Kollektor-Basis-Diode mit geringem Sperrstrom, d. h. niedrige Dotierstoffkonzentration in der Basisschicht 4, und darüber hinaus eine geringe Rekombina­ tionsrate von Ladungsträgern in der Basis 4 vorsieht. Die Re­ kombination von Ladungsträgern kann z. B. durch eine dünne Basisschicht 4, oder durch eine reduzierte Dotierstoffkon­ zentration verringert werden, wodurch gleichzeitig die Schaltgeschwindigkeit erhöht wird. Nachteilig hierbei ist, daß sich auch die Durchbruchsfestigkeit des Transistors durch eine geringe Dotierung der Basisschicht verringert. Dieser Nachteil kann z. B. durch das Verwenden von epitaktisch auf­ gebrachten Schichten kompensiert werden, da dadurch sehr ho­ mogene geometrische Dotierungsprofile erreicht werden können. Dadurch kann ein geeigneter Kompromiss zwischen geringer Re­ kombinationsrate und hoher Durchbruchsfestigkeit gefunden werden.
Die Fig. 2a bis 2c zeigen ein mögliches Herstellungsver­ fahren für den in Fig. 1 dargestellten Bipolartransistor 1. Dazu wird eine Schichtenfolge auf einem Silizium-Substrat ge­ bildet, die aus einer n+-Kollektorschicht 2, einer n--Kollek­ torschicht 3, einer Basisschicht 4 und einer Emitter-Schicht 5 besteht. Die n+-Kollektorschicht 2 wird vorzugsweise aus n- dotierten Silizium mit einer Dotierkonzentration von 1018 cm-3; die n-dotierte Kollektorschicht vorzugsweise mit einer Do­ tierkonzentration von 1012-1015 cm-3 gebildet. Die Basis­ schicht 4 besteht vorzugsweise aus p-dotierten Silizium mit einer relativ geringen Dotierkonzentration von ca. 1013-1016 cm-3 und einer Dicke im Bereich von wenigen 10 nm bis 1 µm. Die Emitter-Schicht 5 wird vorzugsweise aus n-dotierten Silizium mit einer Dotierkonzentration von ca. 1016-1018 cm-3 gebildet. Vorzugsweise erfolgt die Herstellung der Schichtenstruk­ tur durch epitaktisches Aufwachsen auf eine Siliziumscheibe z. B. unter Verwendung von Si2H2Cl2, P2H6, AsH3 enthaltenden Prozessgasen im Temperaturbereich von 800°C-1000°C und im Druckbereich von 500 Pa-2000 Pa. Die Silizium-Schichten werden dabei so aufgewachsen, daß eine (100)-Oberfläche ent­ steht. Die Schichtenstruktur kann jedoch auch durch geeignete Diffusionen und/oder Implantationen mit verschiedenen Implan­ tationsenergien erzeugt werden. Ein Querschnitt durch die ge­ samte Schichtenfolge ist in Fig. 2a gezeigt.
In einem nächsten Prozessablauf wird die aufgebrachte Schich­ tenfolge durch anisotropes Ätzen unter Verwendung einer pho­ tolithographisch gebildeten Maske 13 strukturiert. Diese Ätz­ maske kann z. B. aus SiO2 bestehen, das ganzflächig auf der Scheibenoberfläche abgeschieden und anschließend über einen Fotolithographieprozess strukturiert wird. Hierzu wird eine Fotolackschicht auf der Ätzmaskenschicht abgeschieden, die dann über eine Maske belichtet wird, um quadratische Bereiche mit einer Seitenlänge von z. B. 100 nm festzulegen. Alternativ kann die Fotolackschicht auch direkt, z. B. mit einem Elek­ trodenstrahl beschrieben werden. Anschließend wird der Foto­ lack entwickelt und gehärtet und dann mittels eines ersten Ätzvorgangs die Ätzmaske strukturiert, so daß entsprechend den belichteten Strukturen quadratische Bereiche, Ätzmasken 13, auf der Schichtenoberfläche zurückbleiben. Anschließend wird dann die Fotolackschicht wieder komplett entfernt. Ein Querschnitt durch die Scheibenstrukturen nach diesen Prozess­ schritt ist in Fig. 2b gezeigt. Es verbleibt die Maskie­ rungsschicht 13 aus Siliziumoxid auf der Schichtenfolge.
Nach dem Erstellen der Ätzmaske 13 wird über einen weiteren anisotropen Ätzschritt die Pyramidenstruktur des Bipolartran­ sistors geätzt. Eine solche anisotrope Ätzung wird erreicht, in dem aufgrund des Kristallinaufbaus des Siliziums (100) und (110) Kristallebenen deutlich schneller abgetragen werden, als die (111)-Ebene. Für die anisotrope Silizium-Ätzung eignen sich z. B. Alkalilaugen wie KOH, NaOH, LiOH oder auch eine sogenannte EDP-Lösung. Es lassen sich jedoch auch troc­ kenchemische Ätzverfahren z. B. ein reaktives Ionen-Ätzen einätzen, wobei die Ätzgasmischung z. B. BCL3, Cl2, HBr und/ oder HCl enthalten kann. Als Ätzgase werden vorzugsweise solche Gase eingesetzt, die sich selektiv zu SiO2 verhalten.
Durch den Ätzprozess entsteht eine pyramidenförmige Struktur der Schichtenfolge aus Emitter-Schicht 5, Basisschicht 4 und Kollektorschichten 2; 3, wie im Querschnitt in Fig. 2c ge­ zeigt ist. Die anisotrope Ätzung der Schichtenfolge sorgt da­ bei für einen definierten Winkel zur (110)-Oberfläche von 54,7°. Das vorgestellte Verfahren zum Ausbilden der Schich­ tenfolge des Bipolartransistors 1 ermöglicht es mit geringem Herstellungsaufwand Strukturen im Sub-Mikrometer Bereich auszubilden. Vorteilhaft ist hier insbesondere die leichte Anwendbarkeit und Beherrschbarkeit des anisotropen Ätzprozes­ ses mit dem sich auf einfache Weise das Freilegen der Schich­ tenfolge an den Seitenwänden der vertikalen Strukturierung erstellen läßt. Der Einsatz epitaktischer Verfahren zum Schichtenaufbau sorgt darüber hinaus für eine genau defi­ nierte Breite der Basisschicht 4 des Bipolartransistors, da sich die Schichtdicke der Basisschicht 4 sehr genau einstel­ len läßt. Dies ist insbesondere von Vorteil, bei Herstellung einer großen Anzahl von Bipolartransistoren 1 für eine in­ tegrierte Schaltung, da diese dann alle im wesentlichen die gleichen elektrischen Eigenschaften erhalten. Ein weiterer Vorteil ist darin zu sehen, daß man die Bipolartransistor- Struktur durch einen einzigen Maskierungsschritt erzeugen kann, der auf einer geschichteten Struktur durchgeführt wird. Das anschließende Ätzen legt die Schichten des Bipolartran­ sistors in einer Weise frei, daß sie kontaktiert werden kön­ nen. Im Vergleich zum einleitend beschrieben, herkömmlichen Herstellungsverfahren eines Bipolartransistors, bei dem die verschiedenen Wannen mt Hilfe von mindestens drei nacheinan­ der erfolgenden Maskierungsschritten hergestellt wurden, stellt das erfindungsgemäße Herstellungsverfahren eine er­ hebliche Vereinfachung im Herstellungsprozeß dar.
Das Kontaktieren der nun an den Seitenwänden der pyramiden­ förmigen Struktur freigelegten Schichtenbereiche wird vorge­ nommen, in dem mit verschiedenen Füllmaterialien die entstan­ den Gräben bis zu einer gewünschten Höhe aufgefüllt werden, und der darüberliegende Bereich, z. B. mit einem Verkippen des Wafers, bearbeitet wird. So wird beispielsweise zur Kon­ taktierung ein solcher Graben mit einem Füllmaterial gefüllt, und anschließend nach einer Implantation auf den schräg ge­ stellten Wafer in die Seitenwand der Pyramide durchgeführt. Die Basis-Kontaktierung wird vorgenommen, indem zunächst die beiden Kollektorschichten, d. h. die n+- und die n--dotierten Schichten, maskiert werden. Dies wird durchgeführt, indem die Gräben zwischen den Pyramidenstrukturen mit Hilfe eines Füll­ materials 12 bis knapp über die Übergangslinie zwischen der Kollektorschicht 2; 3 und der p-dotierten Basisschicht 4 auf­ gefüllt werden. Dieses Füllmaterial kann beispielsweise BPSG sein. Anschließend wird der Wafer schräg gestellt, so daß ein Implantationsschritt eine p+-Implantation auf der der Implan­ tation zugewandten Oberfläche einer Seitenwand der pyramiden­ förmigen Struktur erzeugt, die über die p-dotierte Basis­ schicht und die hoch n-dotierte Emitter-Schicht reicht. Wäh­ rend die p+-Implantation 10 vorzugsweise die hohe n-Dotierung der Emitter-Schicht 5 an der Seitenwand der Pyramide überkom­ pensiert und dadurch einen pn-Übergang erzeugt, der beim Be­ trieb des Transistors bis in Sperrrichtung geschaltet wird, wird die schwach p-dotierte Basisschicht 4 durch die p+-Im­ plantation mit einer hoch p-dotierten Oberflächenschicht 10 versehen, die einfach z. B. über eine Metallisierung kontak­ tiert werden kann.
Der Vorteil dieser Kontaktierung mit Hilfe der p+-Kontaktie­ rungsimplantation 10 liegt darin, daß sie selbstjustierend ist. Man kann einen einfachen niederohmigen Basisanschluß schaffen, ohne daß die hochdotierte Kontaktierungsimplantation 10 exakt auf die dünne Basisschicht 4 justiert werden muß, z. B. durch einen Maskierungsschritt. Es ist lediglich dafür zu sorgen, daß diese Kontaktierungsimplantation 10 nicht den Bereich des Kollektors 2; 3 betrifft. Die Kontak­ tierungsimplantation 10 muß jedoch ausreichend sein, um die Dotierkonzentration des n+-dotierten Emitters 5 überzukompen­ sieren und so einen pn-Übergang zu bilden. Kann aus prozess­ bedingten Gründen keine Überkompensation durchgeführt werden, kann der Graben weiter verfüllt werden, so daß die Verfüllung bis knapp unterhalb des Übergangs zwischen Basis- 4 und Emitter-Schicht 5 reicht. Da nun im wesentlichen nur noch die Seitenwände der Emitter-Schicht freiliegen, lassen sich diese Oberflächen nun erneut einem Dotierverfahren mit einem n- Dotierstoff unterziehen, z. B. durch eine n-Diffusion oder n- Implantation, die die vorangehende Kontaktierungsimplantation 10 kompensiert.
Der erfindungsgemäße Bipolartransistor und das Verfahren zur Herstellung dieses Transistors wurde anhand eines npn-Bipo­ lartransistors mit einer Schichtenfolge von n- und p-dotier­ ten Silizium-Material beschrieben. Selbstverständlich kann auf diese Weise auch ein pnp-Bipolartransistor gefertigt wer­ den. Darüber hinaus können auch Hetero-Materialien, wie z. B. SiGe oder GaAS möglich sein, bei denen verschiedene Halblei­ termaterialien übereinander geschichtet werden. Auf diese Weise lassen sich auch Hetero-Junction-Transistoren auf den Seitenwänden von vertikalen Strukturierungen vorsehen.
Es liegt weiterhin im Rahmen der Erfindung über die oben ge­ nannte Ausführungsform hinaus die angegebenen Abmessungen, Konzentrationen, Materialien und Prozesse in geeigneter Weise zu modifizieren, um den erfindungsgemäßen vertikalen Transi­ stor mit einem abgeschrägten Bereich an der Oberfläche der Kanal-Schicht zu erzeugen. Insbesondere ist es dabei möglich, den Leitfähigkeitstyp der dotierten Gebiete in der Transi­ storstruktur komplementär auszuführen. Darüber hinaus können die angegebenen Materialien zur Ausbildung der verschiedenen Schichten durch andere in diesem Zusammenhang bekannte Mate­ rialien ersetzt werden. Außerdem können in geeigneter Weise die vorgestellten Herstellungsprozesse abgeändert werden, oh­ ne den Bereich der Erfindung zu verlassen.
Bezugszeichenliste
1
Bipolartransistor
2
;
3
Kollektor-Schichten
4
Basis-Schicht
5
Emitter-Schicht
6
n++
-Implantation
7
Emitter-Kontaktierung
8
Kollektor-Kontaktierung
9
Basis-Kontaktierung
10
Kontaktierungsimplantation
11
pn-Übergang
12
Füllmaterial

Claims (15)

1. Bipolartransistor aufweisend eine Schichtenfolge mit ei­ ner Emitter-Schicht (5), einer Basisschicht (4) und einer Kollektorschicht (2, 3), wobei die Schichten im Wesentlichen aus Silizium bestehen,
wobei die Basisschicht (4) eine wenigstens teilweise ver­ tikale Strukturierung aufweist und eine Kontaktierung (9, 10) der Basisschicht (4) auf wenigstens einer Seitenwand der ver­ tikalen Strukturierung angeordnet ist,
wobei die Seitenwand der Basisschicht (4) mit der Kon­ taktierung schräg zur Schichtenfolge verläuft,
dadurch gekennzeichnet,
dass auf der Seitenwand eine Halbleiterschicht (10) zur Kon­ taktierung der Basisschicht angeordnet ist, die sich über die Seitenwand der Basisschicht (4) und der darüber angeordneten Emitterschicht erstreckt.
2. Bipolartransistor nach Anspruch 1, dadurch gekennzeich­ net, dass die Schichtenfolge eine im Wesentlichen pyramiden­ förmige bzw. kegelförmige Struktur aufweist.
3. Bipolartransistor nach einem der vorangehenden Ansprü­ che, dadurch gekennzeichnet, dass eine Kontaktierung (8) der Kollektorschicht (2, 3) auf einer vertikal strukturierten Seitenwand angeordnet ist.
4. Bipolartransistor nach einem der vorangehenden Ansprü­ che, dadurch gekennzeichnet, dass die Emitterschicht (5) die oberste Schicht der Schichtenfolge ist, die eine ebene Ober­ fläche aufweist, auf der eine Kontaktierung (6, 7) der Emit­ terschicht (5) angeordnet ist.
5. Bipolartransistor nach einem der vorangehenden Ansprü­ che, dadurch gekennzeichnet, dass die Schichtenfolge auf ei­ ner (100)-Oberfläche einer Siliziumscheibe ausgebildet ist, wobei die Seitenwände der vertikalen Strukturierung in (111)- Richtung verläuft und einen Winkel von 54,7° zur (100)- Oberfläche der Siliziumscheibe aufweisen.
6. Verfahren zum Herstellen eines Bipolartransistors auf­ weisend eine Schichtenfolge mit einer Emitterschicht (5), ei­ ner Basisschicht (4) und einer Kollektorschicht (2, 3), wobei die Schichten im Wesentlichen aus Silizium bestehen, wobei die Basisschicht (4) zumindest teilweise vertikal strukturiert, so dass eine Seitenwand der Basisschicht (4) schräg zur Schichtenfolge verläuft und auf einer Seitenwand der vertikalen Strukturierung kontaktiert wird, indem ein Im­ plantationsschritt auf der Oberfläche der Seitenwand durchge­ führt wird, um eine Implantation in der Seitenwand der Basis­ schicht und Emitterschicht zu erhalten.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass die Emitterschicht (5) und/oder die Kollektorschicht vertikal strukturiert werden.
8. Verfahren nach einem der Ansprüche 6 oder 7, dadurch ge­ kennzeichnet, dass die vertikale Strukturierung der Schich­ tenfolge durch einen selektiven anisotropen Ätzprozess ausge­ bildet wird.
9. Verfahren nach einem der Ansprüche 6 bis 8, dadurch ge­ kennzeichnet, dass mit einem anisotropen Ätzverfahren ke­ gelförmige, pyramidenförmige und/oder V-grabenförmige Struk­ turen auf der Oberfläche des Halbleitermaterials hergestellt werden.
10. Verfahren nach einem der Ansprüche 6 bis 9, dadurch ge­ kennzeichnet, dass das Kontaktieren der Basisschicht (4) auf der Seitenwand der vertikalen Strukturierung den Verfahrens­ schritt einer Implantation oder Diffusion umfasst.
11. Verfahren nach einem der Ansprüche 6 bis 10, dadurch ge­ kennzeichnet, dass das Kontaktieren der Basisschicht (4) weiterhin das Aufbringen einer Metallisierungsschicht auf der Seitenwand der Basisschicht (4) umfasst.
12. Verfahren nach einem der Ansprüche 6 bis 11, dadurch ge­ kennzeichnet, dass der Bipolartransistor auf einer (100)- Oberfläche einer Siliziumscheibe hergestellt wird, wobei zum Ausbilden der vertikalen Strukturierung eine Ätzmaske in (110)-Richtung auf der (100)-Oberfläche strukturiert wird und beim anschließenden Ätzen eine Seitenwand mit einem Winkel von 54,7° zur (100)-Oberfläche der Siliziumscheibe gebildet wird.
13. Verfahren nach einem der Ansprüche 6 bis 12, dadurch ge­ kennzeichnet, dass die vertikale Schichtenfolge epitaktisch aufgewachsen wird.
14. Verwendung eines Bipolartransistors nach einem der An­ sprüche 1 bis 5 für eine Hochfrequenzschaltung.
15. Verwendung eines Bipolartransistors nach einem der An­ sprüche 1 bis 5 für hochintegrierte elektronische Schaltun­ gen.
DE2000142343 2000-08-29 2000-08-29 Bipolartransistor in einer vertikalen strukturierten Schichtenfolge, Verfahren zu seiner Herstellung und Verwendung eines solchen Expired - Fee Related DE10042343C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2000142343 DE10042343C2 (de) 2000-08-29 2000-08-29 Bipolartransistor in einer vertikalen strukturierten Schichtenfolge, Verfahren zu seiner Herstellung und Verwendung eines solchen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2000142343 DE10042343C2 (de) 2000-08-29 2000-08-29 Bipolartransistor in einer vertikalen strukturierten Schichtenfolge, Verfahren zu seiner Herstellung und Verwendung eines solchen

Publications (2)

Publication Number Publication Date
DE10042343A1 DE10042343A1 (de) 2002-03-28
DE10042343C2 true DE10042343C2 (de) 2002-10-10

Family

ID=7654137

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2000142343 Expired - Fee Related DE10042343C2 (de) 2000-08-29 2000-08-29 Bipolartransistor in einer vertikalen strukturierten Schichtenfolge, Verfahren zu seiner Herstellung und Verwendung eines solchen

Country Status (1)

Country Link
DE (1) DE10042343C2 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3446961C2 (de) * 1983-12-23 1990-01-04 Sharp K.K., Osaka, Jp
DE19632412A1 (de) * 1996-08-05 1998-02-12 Sifu Hu Vertikaler Bipolartransistor und Verfahren zu seiner Herstellung

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3446961C2 (de) * 1983-12-23 1990-01-04 Sharp K.K., Osaka, Jp
DE19632412A1 (de) * 1996-08-05 1998-02-12 Sifu Hu Vertikaler Bipolartransistor und Verfahren zu seiner Herstellung

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
anonym: "Metal-InAs CONTACT FOR VERTICAL HETERO- JUNCTION TRANSISTORS" in "IBM Technical Disclo- sure Bulletin", 29 (1986) 5, pp. 2235-2236 *
BERGER, H.H. and THIEL, K.P.: "METHOD OF PRODU- CING TRANSISTORS WITH OPTIMUM BASE CONTACT" in "IBM Technical Disclosure Bulletin", 23 (1980) 4, pp. 1487-1488 *
CHANG, C.Y. et al.: "Molecular beam epitaxially grown circular U-groove barnier transistor" in "Appl.Phys.Lett.",46 (1985) 11, pp. 1084-1086 *
JP 60-177673 (A) (abstract) *

Also Published As

Publication number Publication date
DE10042343A1 (de) 2002-03-28

Similar Documents

Publication Publication Date Title
DE19736981C2 (de) Halbleitereinrichtung mit hoher Durchbruchsspannung
DE102009038731B4 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
DE4011276C2 (de) Feldeffekttransistor mit isoliertem Gate (IGFET) und Verfahren zu seiner Herstellung
DE10161129A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE19909993A1 (de) Verfahren zum Bilden von Bipolartransistoren mit selbstausrichtender epitaktischer Basis
DE2502235A1 (de) Ladungskopplungs-halbleiteranordnung
DE19639697C2 (de) Bipolar- oder MOS-Transistor mit vergrabener Diffusionsbarriere und Herstellungsverfahren dafür
DE2716123A1 (de) Integrierte injektions-halbleiterschaltung und verfahren zu ihrer herstellung
DE3940674C2 (de)
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE3020609C2 (de) Verfahren zum Herstellen einer integrierten Schaltung mit wenigstens einem I↑2↑L-Element
DE19750221B4 (de) Verfahren zu Herstellung eines Halbleiterbauteils mit MOS-Gatesteuerung
DE19844710C2 (de) Mit einer Submikrometer-CMOS-Technik kompatible integrierte Halbleiterschaltung mit einem lateralen Bipolartransistor und diesbezügliches Herstellungsverfahren
DE3625742C2 (de) Integrierte CMOS-Schaltung
EP1415340A2 (de) Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors
DE10060584A1 (de) Bipolartransistor und Verfahren zu seiner Herstellung
DE102006012447B4 (de) Verfahren zur Herstellung einer Transistorstruktur
DE3915634A1 (de) Bipolarer hochgeschwindigkeitstransistor und verfahren zur herstellung des transistors unter verwendung der polysilizium-selbstausrichtungstechnik
WO2007048393A2 (de) Halbleiterbauelement mit ladungskompensationsstruktur und verfahren zur herstellung desselben
WO2003049192A1 (de) Bipolar-transistor und verfahren zum herstellen desselben
DE10042343C2 (de) Bipolartransistor in einer vertikalen strukturierten Schichtenfolge, Verfahren zu seiner Herstellung und Verwendung eines solchen
DE10328008B4 (de) Integrierte Schaltungsanordnung mit pnp- und npn-Bipolartransistoren sowie Herstellungsverfahren
DE19836953B4 (de) MOSFET und Verfahren zu seiner Herstellung
DD280851A1 (de) Verfahren zur herstellung von graben-speicherzellen
WO2004114408A1 (de) Integrierte schaltungsanordnung mit npn- und pnp-bipolartransistoren sowie herstellungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee