DE10037533C1 - Induktivitätsarme Schaltungsanordnung - Google Patents

Induktivitätsarme Schaltungsanordnung

Info

Publication number
DE10037533C1
DE10037533C1 DE10037533A DE10037533A DE10037533C1 DE 10037533 C1 DE10037533 C1 DE 10037533C1 DE 10037533 A DE10037533 A DE 10037533A DE 10037533 A DE10037533 A DE 10037533A DE 10037533 C1 DE10037533 C1 DE 10037533C1
Authority
DE
Germany
Prior art keywords
substrate
power transistors
parallel
circuit arrangement
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE10037533A
Other languages
English (en)
Inventor
Paul Mourick
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron Elektronik GmbH and Co KG
Original Assignee
Semikron GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE10037533A priority Critical patent/DE10037533C1/de
Application filed by Semikron GmbH and Co KG filed Critical Semikron GmbH and Co KG
Priority to ES01115975T priority patent/ES2270928T3/es
Priority to AT01115975T priority patent/ATE339798T1/de
Priority to PT01115975T priority patent/PT1178595E/pt
Priority to DE50110990T priority patent/DE50110990D1/de
Priority to DK01115975T priority patent/DK1178595T3/da
Priority to EP01115975A priority patent/EP1178595B1/de
Priority to JP2001226095A priority patent/JP3796529B2/ja
Priority to US09/919,376 priority patent/US6381161B2/en
Priority to CNB011250410A priority patent/CN100397769C/zh
Application granted granted Critical
Publication of DE10037533C1 publication Critical patent/DE10037533C1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Abstract

Die Erfindung beschreibt eine Schaltungsanordnung mit geringen parasitären Induktivitäten, bestehend aus einem keramischen Substrat mit darauf befindlichen gegeneinander isolierten metallischen Verbindungsbahnen darauf befindlichen ersten und zweiten in Reihe geschalteten Leistungsschaltern, bestehend jeweils aus mehreren parallel geschalteten ersten (13) und zweiten Leistungstransistoren (19) sowie Gleich- und Wechselstromanschlussleitern, das in seiner Ausführung auch für Druckkontaktaufbauten geeignet ist. DOLLAR A Die Strom leitenden Stege (23) des Plus- (12), des Minus- (10) sowie des Wechselstromanschlussleiters (11) sind zwischen den ersten und zweiten Leistungstransistoren derart angeordnet, dass sie bis auf die Subtratebene hinabreichen und durch diese nur durch eine Isolationsschicht getrennt sind. Dadurch wird eine Minimierung der stromumflossenen Flächen und damit der parasitären Induktivitäten der Schaltungsanordnung. DOLLAR A Die Summe der parasitären Induktivitäten dieses Halbleiterleistungsmoduls sowohl im Bereich der Anschlussleitungen sowie im Bereich des Subtrates erreichen eine Größenordnung von 1 nH oder kleiner.

Description

Die Erfindung beschreibt eine Schaltungsanordnung, insbesondere in Form von Stromrichtern der Leistungsklasse, nach dem Oberbegriff des Anspruches 1, die in ihrer Ausführung auch für Druckkontaktaufbauten geeignet ist. Eine derartige Schaltungsanordnung ist z. B. aus der DE 39 37 045 A1 bekannt.
Für Stromrichter der Leistungsklasse wird die Verwendung schnell und verlustarm schaltender Halbleiterschalter bevorzugt. Geeignet sind daher besonders Schaltungsanordnungen mit MOSFETs oder Insulated-Gate-Bipolar-Transistoren (IGBT) und antiparallel dazu geschalteten Freilaufdioden. Derartige Schaltungsanordnungen und damit aufgebaute Stromrichter müssen niederinduktiv ausgelegt werden um die Entstehung von Spannungsspitzen insbesondere bei Abschaltvorgängen zu vermeiden. Dies bedeutet, dass Streuinduktivitäten im Zwischenkreis, an den Anschlussleitern sowie auf der Substratoberfläche der Schaltungsanordnung klein sein müssen. Streuinduktivitäten im Bereich von 20 nH können bei Niedervolt-MOSFET bereits zu Spannungsspitzen führen, welche die Halbleiterschalter zerstören können.
Zum Stand der Technik zählen Einzelschalter und Leistungshalbleitermodule mit einzelnen konstruktiven Maßnahmen zur Reduzierung parasitärer Induktivitäten wie sie z. B. bekannt sind aus EP 0 277 546, DE 39 37 045 oder EP 0 609 528.
In der EP 0 277 546 wird für einen Einzelschalter ein Verfahren zur Reduzierung der parasitären Induktivitäten in den Gleichstromzuleitungen beschrieben. Hierbei werden die beiden Gleichstromzuleitungen eng benachbart und zumindest teilweise parallel zueinander angeordnet. Dies bewirkt eine kleine stromumflossene Fläche in dem Bereich der eng benachbarten Anordnung der Zuleitungen und damit eine geringe Induktivität dieses Zuleitungsabschnittes.
In der DE 39 37 045 wird für eine Halbbrücke ein Verfahren zur Reduzierung der parasitären Induktivitäten in den Gleichstromzuleitungen beschrieben. Hierbei werden die beiden Gleichstromzuleitungen eng benachbart, allerdings mit der Wechselstromzuleitung zwischen Plus- und Minuszuleitung, und zumindest teilweise parallel zueinander angeordnet. Dies bewirkt ebenfalls eine Verkleinerung der stromumflossene Fläche in dem Bereich der eng benachbarten Anordnung der Zuleitungen und damit eine relativ geringe Induktivität dieses Zuleitungsabschnittes.
In der EP 0 609 528 wird ebenfalls für einen Einzelschalter ein Verfahren zur Reduzierung der parasitären Induktivitäten in den parallel und eng benachbarten Gleichstromzuleitungen beschrieben. Zusätzlich werden hier die Halbleiterbauelemente symmetrisch auf dem Substrat angeordnet.
Zum Stand der Technik zählen ebenso Leistungshalbleitermodule in Druckkontakttechnik wie beispielhaft in DE 196 30 173 sowie DE 59 30 6 387, veröffentlicht in EP 597 254 A1, beschrieben. Derartige Leistungshalbleitermodule bestehen aus keramischen Substraten mit darauf aufgebrachten Kontaktflächen auf denen Halbleiterbauelemente angeordnet sind. Diese Halbleiterbauelemente sind mittels Löten mit den Kontaktflächen verbunden und weisen Bondverbindungen zu andern Halbleiterbauelementen oder anderen isoliert zur ersten Kontaktfläche auf dem Substrat befindlichen zweiten Kontaktflächen auf. Die Druckkontaktierung bezieht sich hierbei auf zwei verschiedene Arten von Kontaktierungen. Einerseits die elektrische Kontaktierung der Anschlussleiter auf die entsprechenden Kontaktflächen des Substrates und andererseits auf die thermische Kontaktierung des Substrates bzw. des gesamten Moduls auf einen Kühlkörper. Bei derartigen Kontaktierung werden beispielhaft Druck übertragende Elemente aus Kunststoff eingesetzt, die einen von aussen auf das Modul einwirkenden Druck auf die Anschlusselemente und 1 oder auf das Substrat ausüben um einen sicheren elektrischen bzw. thermischen Kontakt herzustellen.
Allen zum Stand der Technik niederinduktiver Schaltungsanordnungen zuordenbaren Erfindungen ist gemein, dass sie eine gewisse Minderung der parasitären Induktivitäten ausschließlich in Teilbereichen des Gesamtsystems Zwischenkreis - Wechselrichter erzielen. Die damit erreichbaren Werte für die Gesamtinduktivität dieses Gesamtsystems liegen derzeit bestenfalls oberhalb von 20 nH.
In der EP 0 277 546 liegen die den Einzelschalter bildenden Transistoren eng benachbart zueinander, dennoch kann der Strom auf unterschiedlichen vor allem unterschiedlich langen Wegen durch die Schaltungsanordnung fließen. Daraus resultieren unterschiedliche vom Strom umflossene Flächen und auch unterschiedliche Induktivitäten für die verschiedenen Leitungswege. Der Aufbau einer Halbbrücke mit derartigen Einzelschaltern kann aufgrund der dafür notwendigen externen Verschaltung keinesfalls niederinduktiv erfolgen. Dies führt in der Summe der Eigenschaften zu einer gewissen Reduzierung der parasitären Induktivitäten des Gesamtsystems Zwischenkreis-Wechselrichter. Allerdings sind damit noch nicht alle Forderungen an eine Minimierung der parasitären Induktivitäten erfüllt.
In der DE 39 37 045 wird das Ziel einer minimalen parasitären Induktivität aus zwei wesentlichen Gründen verfehlt. Erstens sind die Gleichstromanschlussleiter nicht in minimalem Abstand zueinander angeordnet, da hier der Wechselstromanschlussleiter zwischen den beiden Gleichstromanschlussleitern angeordnet ist. Somit ist die stromumflossene Fläche im Bereich der Gleichstromanschlussleiter nicht minimal und daher sind auch die Induktivitäten für diesen Bereich nicht minimal. Zweitens sind die Leistungstransistoren des ersten und zweiten Leistungsschalters relativ weit von einander angeordnet, was ebenfalls die parasitären Induktivitäten erhöht.
Der vorliegenden Erfindung liegt die Aufgabe zu Grunde die parasitären induktivitäten einer Schaltungsanordnung sowohl im Bereich der Anschlussleitungen als auch im Bereich der Halbleiterbauelemente, aufgebaut auf einem elektrisch isolierenden Substrat, soweit zu optimieren, dass die Gesamtinduktivität dieser Anordnung in der Größenordnung von 1 nH oder kleiner also um mindestens eine Größenordnung unter dem Stand der Technik liegt.
Diese Aufgabe wird durch eine Schaltungsanordnung mit den Merkmalen des Anspruchs 1 gelöst.
Dabei können folgende Maßnahmen getroffen werden:
  • - Die ersten und zweiten Leistungsschalter sind auf dem Substrat eng benachbart angeordnet.
  • - Die ersten und zweiten Leistungsschalter liegen in einer Reihe und sind somit möglichst kurz miteinander verbunden.
  • - Die Leistungstransistoren, welche die ersten und zweiten Leistungsschalter bilden, sowie etwaige Freilaufdioden liegen ebenfalls eng benachbart in Reihe.
  • - Die Anschlussleitungen des Plus- und Minusanschlusses sind als Bänder ausgeführt
  • - Die Anschlussleitungen des Plus- und Minusanschlusses sind in ihrem Verlauf bis nahe an das Substrat parallel angeordnet.
  • - Die Anschlussleitungen des Plus- und Minusanschlusses sind nur durch eine Isolationsschicht getrennt eng benachbart.
  • - Ein Abschnitt des Anschlussband mindesten eines der beiden Gleichstromanschlüsse ist nahe des Substrates parallel zu diesem angeordnet und befindet sich in möglichst geringem Abstand oberhalb der Leistungstransistoren.
  • - Der jeweilige parallel zum Substrat gelegene Abschnitt des mindestens einen Gleichstromanschlusses ist mit Stegen versehen. Diese Stege reichen im Bereich zwischen den Leistungstransistoren der Leistungsschalter bis auf die Grundplatte hinab und sind von dieser nur durch eine zur Isolation notwendige Schicht getrennt.
  • - Die Stege können durch die beschriebenen Anordnung auch als Druckkontaktierung des Substrates auf einem Kühlkörper dienen. Dadurch können sie zumindest teilweise Druckelemente nach dem Stand der Technik ersetzen.
Durch diese Maßnahmen wird sowohl in der Substratebene, als auch in allen dazu senkrechten durch die Anschlussleitungen definierten Ebenen, die Induktivität minimiert.
Die Erfindung wird anhand eines Ausführungsbeispiels in Verbindung mit den Fig. 1 bis 7 näher erläutert Spezielle Ausgestaltungen finden sich in den Ansprüchen 1 bis 7. Es zeigen:
Fig. 1 zeigt schematisch eine dem Stand der Technik entsprechende Halbbrücke sowie deren stromumflossenen Bereich.
Fig. 2 zeigt eine Halbbrücke nach Fig. 1 mit mehreren Leistungstransistoren, sowie den maximalen stromumflossenen Bereich dieser Anordnung.
Fig. 3 zeigt einen Aufbau des Substrates sowie der Leistungsschalter einer Halbbrücke nach dem Stand der Technik, sowie den in dieser Anordnung maximalen stromumflossenen Bereich.
Fig. 4 zeigt einen Ausschnitt einer erfindungsgemäße Schaltungsanordnung.
Fig. 5 zeigt den stromumflossenen Bereich der Anschlussleitungen nach dem Stand der Technik.
Fig. 6 zeigt den stromumflossenen Bereich der erfindungsgemäßen Anordnung der Anschlussleitungen.
Fig. 7 zeigt eine dreidimensionalen Ausschnitt der erfindungsgemäßen Schaltungsanordnung.
Fig. 1 zeigt eine schematische Darstellung einer Halbbrücke. Der typische Aufbau nach dem Stand der Technik besteht aus einem Zwischenkreis mit Kondensator (1) mit den Plus- (2) und Minusanschlüssen (3), sowie den Leistungsschaltern (4). Diese Leistungsschalter können als MOSFET oder IGBT realisiert sein. Im Falle der Realisierung mit IGBTs sind zusätzliche Freilaufdioden (5) notwendig. Der Wechselstromanschluss ist mit (6) bezeichnet. Der Pfeil (7) symbolisiert den Stromfluß von Plus nach Minus während eines Kommutierungsvorganges, der schraffierte Bereich die dabei stromumflossene Fläche (8). Die Größe der stromumflossenen Fläche ist ein direktes Maß für die auftretenden parasitären Induktivitäten, sie bildet anschaulich den Querschnitt einer Spule mit einer Wicklung.
Fig. 2 verdeutlicht den realistischen Fall der Schaltungsanordnung nach Fig. 1 wobei die ersten und zweiten Leistungsschalter jeweils durch mehrere parallel geschaltete Leistungstransistoren realisiert werden. In diesem Fall symbolisierte der schraffierte Bereich (8) die maximale vom Strom umflossene Fläche. Hier zeigt sich, dass diese Flächen und damit die entsprechenden Induktivitäten für die jeweiligen Leistungstransistoren unterschiedlich sind.
Fig. 3 zeigt den Stand der Technik der Realisierung des Substrates einer Halbbrücke. Der Übersichtlichkeit halber sind Hilfsanschlüsse, wie Gate-, Basis- oder Hilfsemitter nicht berücksichtigt. Auf einem Keramiksubstrat (9) sind die kupferkaschierten Flächen für die Plus- (11), die Minus- (10) sowie den Wechselstromanschluss (12) angeordnet. Auf der Plusfläche befinden sich hierbei erste Leistungstransistoren (13), die einen ersten Leistungsschalter realisieren, sowie eine Freilaufdiode (14). Die Emitter der Leistungstransistoren sind mittels Bonddrähten (15) mit der kupferkaschierten Fläche (12) des Wechselstromanschlusses verbunden. Auf dieser Fläche sind zweite Leistungstransistoren angeordnet, sowie ebenfalls eine Freilaufdiode. Diese zweiten Leistungstransistoren sind mittels Bonddrähten mit der kupferkaschierten Fläche (10) des Minusanschlusses verbunden. Die zum Zwischenkreis führenden Plus- (17) und Minus- (16) sowie der Wechselstromanschlussleiter (18) sind ebenfalls auf den ihrer Polarität entsprechenden kupferkaschierten Flächen angeordnet. Typisch für derartige Anordnungen nach dem Stand der Technik ist bereits eine eng benachbarte Anordnung der Plus- und Minusanschlussleiter, zumindest bis zu einem geringen Abstand oberhalb des Substrates. Der Pfeil (7) kennzeichnet hier ebenfalls die maximale vom Strom umflossene Fläche. Diese Fläche bestimmt die parasitäre Induktivität dieser Schaltungsanordnung. Mit derartigen Schaltungsanordnungen lassen sich bezogen auf die Ebene des Substrates typische Induktivitäten im Bereich von 20 bis 50 nH erreichen.
Fig. 4 zeigt einen Ausschnitt der erfinderische Lösung der Schaltungsanordnung, wobei hier die Anschlussleiter integraler Bestandteil der Anordnung zur Erzielung minimaler Induktivitäten im Bereich des Substrates sind. Hier wurde ebenfalls im Hinblick auf eine übersichtliche Darstellung auf die notwendigen Hilfsanschlüsse verzichtet. Auf dem Substrat (9) sind nach dem Stand der Technik kupferkaschierten Flächen für den Plus- (12), den Minus- (10) sowie den Wechselstromanschluss (11) angeordnet. Der erfinderische Gedanke besteht in der Kombination zweier Merkmale.
Erstens müssen für minimale parasitäre Induktivitäten die ersten Leistungstransistoren (13) (beispielhaft MOSFET) möglichst eng benachbart an den zweiten Leistungstransistoren (19) und die ersten und zweiten Leistungstransistoren in Reihe angeordnet sein.
Zweitens werden die Plus- (20) und Minusanschlussleitungen (21) in bandartiger Ausführung in die Stromführung mit einbezogen. Zur Beschreibung werden diese beiden Anschlussleitungen in Abschnitte (dargestellt in Fig. 6) eingeteilt:
Abschnitt "A" reicht vom Zwischenkreisanschluss bis nahe an die Substratoberfläche.
Abschnitt "B" verläuft parallel zur Substratoberfläche, sowie
Abschnitt "C", der sich an den parallel verlaufenden Bereich anschließt und die typischerweise senkrechte Kontaktierung auf die entsprechende kupferkaschierte Fläche der Substratoberfläche darstellt. Wenigstens eine der beiden Gleichstromanschlussleitungen wird derart ausgeführt. Der Abschnitt B weist die für den erfinderischen Gedanken entscheidende Charakteristik auf, indem er nicht ausschließlich als Band parallel zur Substratoberfläche angeordnet ist, sondern in jedem Bereich zwischen den in Reihe angeordneten ersten und zweiten Leistungstransistoren zu diesen wenigstens einen parallel verlaufenden Steg aufweist. Diese Stege reichen bis auf die Substratoberfläche hinab und sind von den kupferkaschierten Flächen der jeweils anderen Leitungstypen nur durch eine dünne Isolationsschicht getrennt.
Die Plusanschlussleitung (20) ist im Abschnitt "A" parallel zur Minusanschlussleitung (21) angeordnet und in diesem Bereich von jener nur durch eine Isolationsschicht getrennt. Vom Abschnitt "B" sind nur die Stege (23) gezeichnet, der bandartige oberhalb diese Stege verlaufende und die Stege verbindende Teil ist nicht gezeichnet. Die parallelen Stege sind im Bereich der Schraffur von der Oberfläche des Substrates und den dort lokalisierten kupferkaschierten Minus- (10) und Wechselstromflächen (11) durch eine dünne Isolierschicht getrennt. Im flächig gezeichnet Bereich ist sind die Stege stoffbündig oder stoffschlüssig mit der Kupferkaschierung verbunden. In analoger Weise gilt dies auch für die Wechselstromanschlussleitung. Der Pfeil (7) skizziert hier ebenfalls die maximale vom Strom umflossene Fläche. Die stromumflossene Fläche bezogen auf die Ebene des Substrates wird durch diese Anordnung minimiert. Weiterhin ergibt sich durch die Symmetrie dieser Anordnung für alle Leistungstransistoren eine gleichmäßige Strombelastung und gleiche parasitäre Induktivitäten.
Mit derartigen Schaltungsanordnungen lassen sich bezogen auf die Ebene des Substrates Induktivitäten in der Größenordnung von 1 nH und kleiner erreichen.
Die Wechselstromanschlussleitung (22) ist in gleicher Weise realisiert wie die Plusanschlussleitung (20), also bandartig mit Stegen bis auf die DCB-Keramik hinabreichend.
Fig. 5 zeigt nach dem Stand der Technik eine durch die Anschlussleitungen definierte Ebene senkrecht zum Substrat (9). Auf diesem Substrat (9) sind die kupferkaschierten Flächen für den Plus- (12), den Minus- (10) sowie den Wechselstromanschluss (11) angeordnet. Auf der Plusfläche (12) befindet sich hier ein erster Leistungstransistor (13). Ein zweiter Leistungstransistor (19) befindet sich auf der Wechselstromfläche (11). Der Emitter des ersten Leistungstransistors (13) ist mittels Bonddrähten (15) mit der kupferkaschierten Fläche (11) des Wechselstromanschlusses verbunden. Der Emitter des zweiten Leistungstransistors ist ebenfalls mittels Bonddrähten (15) mit der kupferkaschierten Fläche (10) des Minusanschlusses verbunden. Die in dieser Ebene vom Strom umflossene Fläche (24) erstreckt sich unterhalb des Plusanschlussleiters bis zur Oberfläche des Substrates, bzw. im Bereich der Bondverbindungen bis zu diesen.
Fig. 6 zeigt den erfinderischen Gedanken ebenfalls in der durch die Anschlussleitungen definierte Ebene senkrecht zum Substrat (9). Die drei Abschnitte "A", "B" und "C" einer Anschlussleitung sind hier ebenfalls dargestellt. Durch die erfinderischen Stege (23), die bis zur Oberfläche des Substrates herabreichen, unterhalb des bandartigen Teiles des Plusanschlussleiters wird dieser Bereich nicht mehr von Strom umflossen. Der Stromfluss zur kupferkaschierten Fläche (12) findet nun direkt oberhalb des Substrates, der weitere Stromfluss zum Minusanschlussleiter findet im Substrat bzw. in den Abschnitten mit Bondverbindungen durch diese statt. Damit ergeben sich drei signifikante stromumflossene Flächen. Der Bereich (26) zwischen der Minus- und dem Plusanschlussleitung, sowie die Bereiche (25) nach oben begrenzt durch die Bonddrähte, nach unten durch die Unterseite der erfinderischen Stege (23). Ein Vergleich mit Fig. 5 zeigt deutlich die Reduzierung der stromumflossenen Fläche und damit eine Reduzierung der parasitären Induktivitäten der erfinderischen Schaltungsanordnung. Um eine vollständig niederinduktive Schaltungsanordnung zu erzielen müssen die Zwischenkreiskondensatoren direkt an den Gleichstromzuleitungen angeordnet werden.
Fig. 7 zeigt in einer dreidimensionale Skizze einen Ausschnitt der erfinderischen Idee. Es sind hier jeweils ein erster (13) sowie ein zweiter (19) Leistungstransistor dargestellt. In dieser Abbildung nicht gezeichnet sind wiederum alle Hilfsanschlüsse, sowie der geschlossene bandartige Teil der Anschlussleitungen, welcher sich oberhalb des Substrates über den Stegen befindet und im Bedarfsfall nur unterbrochen ist um Anschlussleitungen für Hilfsanschlüsse hindurch zu führen. Die Stege (23) des Plus- (12), des Minus- (10) sowie des Wechselstromanschlussleiters (11) können zusätzlich zu ihrer Aufgabe die Induktivitäten in den Anschlussleitungen minimal zu halten ebenfalls als Druck weiterleitende Element für druckkontaktierte Aufbauten dienen. Jeder der genannten Anschlussleiter hat über die Stege direkten Kontakt zu der ihm zugeordneten kupferkaschierten Fläche und kann in Druckkontaktaufbauten sowohl zur elektrischen Druckkontaktierung des Anschlusses selbst als auch zur thermischen Druckkontaktierung des Substrats auf einen Kühlkörper dienen. Diesen Zweck des thermischen Druckkontakts kann jeder Steg eines Anschlussleiters ebenfalls auf die ihm nicht zugeordneten kupferkaschierten Flächen ausüben, da er von dieser nur durch eine isolierende Schicht, typischerweise eine Kunststofffolie, getrennt ist.

Claims (5)

1. Schaltungsanordnung mit geringen parasitären Induktivitäten bestehend aus einem elektrisch isolierenden Substrat (9) mit darauf befindlichen gegeneinander isolierten metallischen Verbindungsbahnen, darauf befindlichen ersten und zweiten in Reihe geschalteten Leistungsschaltern, bestehend jeweils aus mehreren parallel geschalteten ersten (13) und zweiten (19) Leistungstransistoren sowie Gleich- (20, 21) und Wechselstromanschlussleitern (22) dadurch gekennzeichnet, dass die jeweiligen ersten (13) und zweiten (19) Leistungstransistoren eng benachbart und in einer Reihe angeordnet sind, die Gleichstromanschlussleiter (20, 21) in einem ersten Abschnitt bandartig, eng benachbart und parallel bis nahe an die Substratoberfläche (9) oder diese kontaktierend angeordnet sind sowie mindestens ein Gleichstromanschlussleiter (20) einen zweiten bandartigen Abschnitt parallel zur Substratoberfläche (9) mit daran angeordneten Stegen (23) aufweist, wobei diese Stege (23) teilweise durch eine Isolationsschicht vom Substrat getrennt sind sowie mindestens eine Kontaktstelle (12) mit der Substratoberfläche (9) aufweisen.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Stege (23) zwischen den Leistungstransistoren (13, 19) angeordnet sind und mindestens ein Gleichstromanschlussleiter (20) als druckübertragende Elemente für einen druckkontaktierten Aufbau des Moduls ausgebildet ist.
3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die ersten und zweiten Leistungsschalter durch zwei Reihen von Leistungstransistoren gebildet sind und symmetrisch zur Mittenachse des Substrats plaziert sind.
4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Leistungstransistoren IGBTs oder MOS-FETs sind.
5. Schaltungsanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Leistungsschalter neben den Leistungstransistoren auch eine oder mehrere Freilaufdioden aufweisen und die Freilaufdioden mit den jeweils zugehörigen Leistungstransistoren in einer Reihe angeordnet sind.
DE10037533A 2000-08-01 2000-08-01 Induktivitätsarme Schaltungsanordnung Expired - Lifetime DE10037533C1 (de)

Priority Applications (10)

Application Number Priority Date Filing Date Title
DE10037533A DE10037533C1 (de) 2000-08-01 2000-08-01 Induktivitätsarme Schaltungsanordnung
AT01115975T ATE339798T1 (de) 2000-08-01 2001-06-30 Induktivitätsarme schaltungsanordnung
PT01115975T PT1178595E (pt) 2000-08-01 2001-06-30 Dispositivo de baixa indutância para circuito
DE50110990T DE50110990D1 (de) 2000-08-01 2001-06-30 Induktivitätsarme Schaltungsanordnung
ES01115975T ES2270928T3 (es) 2000-08-01 2001-06-30 Disposicion de circuito de baja inductancia.
DK01115975T DK1178595T3 (da) 2000-08-01 2001-06-30 Kredslöbsindretning med lav induktivitet
EP01115975A EP1178595B1 (de) 2000-08-01 2001-06-30 Induktivitätsarme Schaltungsanordnung
JP2001226095A JP3796529B2 (ja) 2000-08-01 2001-07-26 低インダクタンスの回路装置
US09/919,376 US6381161B2 (en) 2000-08-01 2001-07-31 Low-inductance circuit arrangement
CNB011250410A CN100397769C (zh) 2000-08-01 2001-08-01 小电感的电路结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10037533A DE10037533C1 (de) 2000-08-01 2000-08-01 Induktivitätsarme Schaltungsanordnung

Publications (1)

Publication Number Publication Date
DE10037533C1 true DE10037533C1 (de) 2002-01-31

Family

ID=7650997

Family Applications (2)

Application Number Title Priority Date Filing Date
DE10037533A Expired - Lifetime DE10037533C1 (de) 2000-08-01 2000-08-01 Induktivitätsarme Schaltungsanordnung
DE50110990T Expired - Lifetime DE50110990D1 (de) 2000-08-01 2001-06-30 Induktivitätsarme Schaltungsanordnung

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE50110990T Expired - Lifetime DE50110990D1 (de) 2000-08-01 2001-06-30 Induktivitätsarme Schaltungsanordnung

Country Status (9)

Country Link
US (1) US6381161B2 (de)
EP (1) EP1178595B1 (de)
JP (1) JP3796529B2 (de)
CN (1) CN100397769C (de)
AT (1) ATE339798T1 (de)
DE (2) DE10037533C1 (de)
DK (1) DK1178595T3 (de)
ES (1) ES2270928T3 (de)
PT (1) PT1178595E (de)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10110100A1 (de) * 2001-03-02 2002-09-26 Semikron Elektronik Gmbh Schaltungsanordnung für einen Treiber für Leistungsableitermodule
DE10127947C1 (de) * 2001-08-22 2002-10-17 Semikron Elektronik Gmbh Schaltungsanordnung
EP1389820A2 (de) 2002-08-16 2004-02-18 Semikron Elektronik GmbH Induktivitätsarme Schaltungsanordnung für Leistungshalbleitermodule
WO2006013177A2 (de) * 2004-07-30 2006-02-09 Siemens Aktiengesellschaft Planare verbindungstechnik für stromführung im fehlerfall
DE102004059313B3 (de) * 2004-12-09 2006-05-04 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit verringerten parasitären Induktivitäten
DE102006039975A1 (de) * 2006-08-25 2008-03-27 Semikron Elektronik Gmbh & Co. Kg Niederinduktives Leistungshalbleitermodul für stromeingeprägte Leistungsschaltungen
DE102014102018B3 (de) * 2014-02-18 2015-02-19 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit niederinduktiv ausgestalteten modulinternen Last- und Hilfsverbindungseinrichtungen
DE102014111931A1 (de) * 2014-08-20 2016-02-25 Infineon Technologies Ag Niederinduktive Schaltungsanordnung mit Laststromsammelleiterbahn
DE112009001638B4 (de) 2008-07-10 2020-07-16 Mitsubishi Electric Corporation Leistungshalbleitermodul
DE102022209806A1 (de) 2022-09-19 2024-03-21 Robert Bosch Gesellschaft mit beschränkter Haftung Kondensatorbauelement und Bauteilanordnung

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10141114C1 (de) 2001-06-08 2002-11-21 Semikron Elektronik Gmbh Schaltungsanordnung
JP3862980B2 (ja) * 2001-08-23 2006-12-27 Ｔｄｋ株式会社 整流回路及びこれを備えるスイッチング電源装置
DE10344633A1 (de) * 2003-09-25 2005-06-09 Robert Bosch Gmbh Umrichter für eine elektrische Maschine, insbesondere für einen Starter oder einen Starter-Generator für ein Kraftfahrzeug
US7327024B2 (en) * 2004-11-24 2008-02-05 General Electric Company Power module, and phase leg assembly
US8622754B2 (en) * 2011-07-31 2014-01-07 General Electric Company Flexible power connector
US8637964B2 (en) * 2011-10-26 2014-01-28 Infineon Technologies Ag Low stray inductance power module
JP5876970B2 (ja) * 2012-06-19 2016-03-02 アーベーベー・テクノロジー・アーゲー 複数のパワートランジスタを搭載するための基板、およびパワー半導体モジュール
CN103022022A (zh) * 2012-12-25 2013-04-03 浙江大学 一种低寄生电感的igbt功率模块
KR102034717B1 (ko) * 2013-02-07 2019-10-21 삼성전자주식회사 파워모듈용 기판, 파워모듈용 터미널 및 이들을 포함하는 파워모듈
DE102013104522B3 (de) * 2013-05-03 2014-06-26 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit Subeinheiten und Anordnung hiermit
DE102016102744B4 (de) * 2015-11-12 2017-11-16 Infineon Technologies Ag Leistungshalbleiteranordnung mit einer Mehrzahl von Leistungshalbleiter-Schaltelementen und verringerter Induktivitätsasymmetrie und Verwendung derselben

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3937045A1 (de) * 1989-11-07 1991-05-08 Abb Ixys Semiconductor Gmbh Leistungshalbleitermodul
EP0609528A1 (de) * 1993-02-01 1994-08-10 Motorola, Inc. Halbleiterpackung von niedriger Induktanz
DE19612514A1 (de) * 1995-11-24 1997-05-28 Asea Brown Boveri Leistungshalbleitermodul mit einer Mehrzahl von Submodulen
DE19630173A1 (de) * 1996-07-26 1998-01-29 Semikron Elektronik Gmbh Leistungsmodul mit Halbleiterbauelementen

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4907068A (en) * 1987-01-21 1990-03-06 Siemens Aktiengesellschaft Semiconductor arrangement having at least one semiconductor body
US5537074A (en) * 1993-08-24 1996-07-16 Iversen; Arthur H. Power semiconductor packaging
DE4130160A1 (de) * 1991-09-11 1993-03-25 Export Contor Aussenhandel Elektronische schaltung
JP2725952B2 (ja) * 1992-06-30 1998-03-11 三菱電機株式会社 半導体パワーモジュール
DE59304797D1 (de) * 1992-08-26 1997-01-30 Eupec Gmbh & Co Kg Leistungshalbleiter-Modul
DE4421319A1 (de) * 1994-06-17 1995-12-21 Abb Management Ag Niederinduktives Leistungshalbleitermodul
US5550436A (en) * 1994-09-01 1996-08-27 International Rectifier Corporation MOS gate driver integrated circuit for ballast circuits
DE59509057D1 (de) * 1994-11-07 2001-04-05 Eupec Gmbh & Co Kg Brücken-Modul
US5773320A (en) * 1995-11-13 1998-06-30 Asea Brown Boveri Ag Method for producing a power semiconductor module
WO1998004029A1 (en) * 1996-07-22 1998-01-29 Hydro-Quebec Low stray interconnection inductance power converting module for converting a dc voltage into an ac voltage, and a method therefor
DE19826731C2 (de) * 1998-06-16 2000-10-26 Gruendl & Hoffmann Halbbrückenbaugruppe

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3937045A1 (de) * 1989-11-07 1991-05-08 Abb Ixys Semiconductor Gmbh Leistungshalbleitermodul
EP0609528A1 (de) * 1993-02-01 1994-08-10 Motorola, Inc. Halbleiterpackung von niedriger Induktanz
DE19612514A1 (de) * 1995-11-24 1997-05-28 Asea Brown Boveri Leistungshalbleitermodul mit einer Mehrzahl von Submodulen
DE19630173A1 (de) * 1996-07-26 1998-01-29 Semikron Elektronik Gmbh Leistungsmodul mit Halbleiterbauelementen

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10110100A1 (de) * 2001-03-02 2002-09-26 Semikron Elektronik Gmbh Schaltungsanordnung für einen Treiber für Leistungsableitermodule
DE10110100B4 (de) * 2001-03-02 2008-03-13 Semikron Elektronik Gmbh & Co. Kg Schaltungsanordnung für einen Treiber für Leistungsableitermodule
DE10127947C1 (de) * 2001-08-22 2002-10-17 Semikron Elektronik Gmbh Schaltungsanordnung
EP1389820A2 (de) 2002-08-16 2004-02-18 Semikron Elektronik GmbH Induktivitätsarme Schaltungsanordnung für Leistungshalbleitermodule
WO2006013177A3 (de) * 2004-07-30 2006-07-27 Siemens Ag Planare verbindungstechnik für stromführung im fehlerfall
WO2006013177A2 (de) * 2004-07-30 2006-02-09 Siemens Aktiengesellschaft Planare verbindungstechnik für stromführung im fehlerfall
DE102004037078A1 (de) * 2004-07-30 2006-03-23 Siemens Ag Planare Verbindungstechnik für Stromführung im Fehlerfall
US7751207B2 (en) 2004-12-09 2010-07-06 Semikron Elektronik Gmbh & Co. Kg Power semiconductor module with reduced parasitic inductance
EP1670131A2 (de) 2004-12-09 2006-06-14 Semikron Elektronik GmbH & Co. KG Patentabteilung Leistungshalbleitermodul mit verringerten parasitären Induktivitäten
DE102004059313B3 (de) * 2004-12-09 2006-05-04 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit verringerten parasitären Induktivitäten
DE102006039975A1 (de) * 2006-08-25 2008-03-27 Semikron Elektronik Gmbh & Co. Kg Niederinduktives Leistungshalbleitermodul für stromeingeprägte Leistungsschaltungen
EP1892761A3 (de) * 2006-08-25 2011-04-20 SEMIKRON Elektronik GmbH & Co. KG Niederinduktives Leistungshalbleitermodul für stromeingeprägte Leistungsschaltungen
DE102006039975B4 (de) * 2006-08-25 2012-01-12 Semikron Elektronik Gmbh & Co. Kg Niederinduktives Leistungshalbleitermodul für stromeingeprägte Leistungsschaltungen
DE112009001638B4 (de) 2008-07-10 2020-07-16 Mitsubishi Electric Corporation Leistungshalbleitermodul
DE102014102018B3 (de) * 2014-02-18 2015-02-19 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit niederinduktiv ausgestalteten modulinternen Last- und Hilfsverbindungseinrichtungen
US9591755B2 (en) 2014-02-18 2017-03-07 Semikron Elektronik Gmbh & Co., Kg Power semiconductor module comprising module-internal load and auxiliary connection devices of low-inductance configuration
DE102014111931A1 (de) * 2014-08-20 2016-02-25 Infineon Technologies Ag Niederinduktive Schaltungsanordnung mit Laststromsammelleiterbahn
US9659912B2 (en) 2014-08-20 2017-05-23 Infineon Technologies Ag Low-inductance circuit arrangement comprising load current collecting conductor track
DE102014111931B4 (de) 2014-08-20 2021-07-08 Infineon Technologies Ag Niederinduktive Schaltungsanordnung mit Laststromsammelleiterbahn
DE102022209806A1 (de) 2022-09-19 2024-03-21 Robert Bosch Gesellschaft mit beschränkter Haftung Kondensatorbauelement und Bauteilanordnung

Also Published As

Publication number Publication date
JP3796529B2 (ja) 2006-07-12
EP1178595B1 (de) 2006-09-13
CN100397769C (zh) 2008-06-25
JP2002151691A (ja) 2002-05-24
CN1336689A (zh) 2002-02-20
PT1178595E (pt) 2007-01-31
US20020018353A1 (en) 2002-02-14
US6381161B2 (en) 2002-04-30
DK1178595T3 (da) 2007-01-08
ES2270928T3 (es) 2007-04-16
EP1178595A2 (de) 2002-02-06
DE50110990D1 (de) 2006-10-26
EP1178595A3 (de) 2006-02-22
ATE339798T1 (de) 2006-10-15

Similar Documents

Publication Publication Date Title
DE10037533C1 (de) Induktivitätsarme Schaltungsanordnung
DE10237561C1 (de) Induktivitätsarme Schaltungsanordnung bzw. Schaltungsaufbau für Leistungshalbleitermodule
DE102015115271B4 (de) Elektronikbaugruppe mit entstörkondensatoren und verfahren zum betrieb der elektronikbaugruppe
EP0427143B1 (de) Leistungshalbleitermodul
DE69233450T2 (de) Halbleitermodul
DE102010002627B4 (de) Niederinduktive Leistungshalbleiterbaugruppen
EP0166968B1 (de) Halbleiter-Modul für eine schnelle Schaltanordnung
DE102007013186B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102012219686B4 (de) Leistungsmodul mit geringer Streuinduktivität
DE102019112935B4 (de) Halbleitermodul
DE102015101086B4 (de) Leistungshalbleitermodulanordnung
DE19833491A1 (de) Niederinduktive Verschienung für einen Dreipunkt-Phasenbaustein
DE112019000660T5 (de) Halbleitervorrichtung
EP0776042A2 (de) Leistungshalbleitermodul mit einer Mehrzahl von Submodulen
DE102020214045A1 (de) Halbbrücke für einen elektrischen Antrieb eines Elektrofahrzeugs oder eines Hybridfahrzeugs, Leistungsmodul für einen Inverter und Inverter
EP0750345A2 (de) Leistungs-Halbleitermodul
DE102004027185B4 (de) Niederinduktives Halbleiterbauelement mit Halbbrückenkonfiguration
EP0584668B1 (de) Leistungshalbleiter-Modul
WO2020200946A1 (de) Elektronische schaltungseinheit
WO2000038306A1 (de) Matrixumrichter
DE102015115312B4 (de) Halbleitermodul und Verfahren zum Betrieb eines Halbleitermoduls
EP1364449A1 (de) Schaltungsaufbau für eine schaltung zum schalten von strömen
DE102022201215B3 (de) Halbbrückenmodul mit in Sperrrichtung gepolten Dioden
WO2018158012A1 (de) Halbbrücke für leistungselektronische schaltungen
DE102022207899A1 (de) Leistungshalbleitermodul

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: SEMIKRON ELEKTRONIK GMBH & CO. KG, 90431 NUERNBERG,

R071 Expiry of right