DE10032543A1

DE10032543A1 - Anordnung mit P-dotierten und N-dotierten Halbleiterschichten sowie Verfahren zu deren Herstellung

Info

Publication number: DE10032543A1
Application number: DE10032543A
Authority: DE
Inventors: Richard Spitz; Alfred Goerlach
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 2000-07-05
Filing date: 2000-07-05
Publication date: 2002-01-17
Also published as: EP1203409A1; TW512538B; WO2002003473A1; US7170104B2; AU781754B2; AU7836601A; JP2004503092A; US20020179924A1

Abstract

Die Erfindung betrifft eine Anordnung mit P-dotierten Halbleiterschichten (12) und N-dotierten Halbleiterschichten (14, 10), welche zwischen den P-dotierten Halbleiterschichten (12) und den N-dotierten Halbleiterschichten (14, 10) Übergänge aufweist, wobei die Übergänge beim Anlegen einer für einen Übergang charakteristischen Spannung einen Zenerdurchbruch zeigen, eine Mehrzahl von Übergängen zwischen P-dotierten Halbleiterschichten (12) und N-dotierten Halbleiterschichten (14, 10) vorliegt und die charakteristischen Spannungen additiv in die Durchbruchspannung der gesamten Anordnung eingehen. Die Erfindung betrifft ferner ein Verfahren zum Herstellen einer erfindungsgemäßen Anordnung.

Description

Die Erfindung betrifft eine Anordnung mit P-dotierten und N-dotierten Halbleiterschichten, welche zwischen den P- dotierten Halbleiterschichten und den N-dotierten Halb leiterschichten Übergänge aufweist, wobei die Übergänge beim Anlegen einer für einen Übergang charakteristischen Spannung einen Zenerdurchbruch zeigen. Die Erfindung be trifft ferner ein Verfahren zum Herstellen der erfin dungsgemäßen Anordnung.

Stand der Technik

Es ist bekannt, Halbleiterbauelemente zur Spannungsbe grenzung einzusetzen. Insbesondere verwendet man hierzu Zenerdioden (Z-Dioden). Betreibt man Zenerdioden in Sperr- beziehungsweise Rückwärtsrichtung, so zeigen diese ein ausgeprägtes Durchbruchverhalten bei vergleichsweise geringen Durchbruchspannungen. Die Größe der Durchbruch spannung einer Diode hängt wesentlich von der Dotierungs konzentration des Halbleitermaterials ab. Bei hochdotier ten Dioden bildet sich eine sehr schmale Sperrschicht aus, so dass schon durch Anlegen kleiner Sperrspannungen hohe elektrische Feldstärken über dem PN-Übergang liegen.

Wenn die Feldstärke einen Wert in der Größenordnung von 10⁶ V/cm überschreitet, können Valenzelektronen im Be reich des fast ladungsträgerfreien PN-Übergangs aus ihren Bindungen gerissen werden. Im Bändermodell stellt sich dieser Effekt als eine Durchtunnelung des verbotenen Ban des dar. Bei kleinen Spannungen unterhalb der Durchbruch spannung, welche auch Zenerspannung genannt wird, fließt daher nur der im Allgemeinen vernachlässigbar kleine Sperrstrom. Bei Erreichen der Zenerspannung steigt der Strom aufgrund der Ladungsträgeremission stark an. Hier durch wird ein weiterer Spannungsanstieg verhindert. Bei Durchbruchspannungen unterhalb von 4,5 V spricht man von einem reinen Zenerdurchbruch. Bei höheren Durchbruchspan nungen konkurriert ein anderer Durchbrucheffekt, nämlich der sogenannte Avalanche- oder Lawinendurchbruch. Dieser überwiegt bei Spannungen oberhalb von 7 V und resultiert im Wesentlichen aus lawinenartigen Stoßionisationen im Halbleiter. Eine Zenerdiode ist aufgrund des definierten und reversiblen Durchbruchs als Spannungsbegrenzer geeig net. Schaltet man zwei Zenerdioden antiseriell zusammen - das heißt in Reihe, jedoch mit entgegengesetzter Polari tät, so erhält man ein symmetrisches Durchbruchverhalten.

Eine derartige Schaltung ist in Fig. 6 dargestellt. Es sind eine erste Zenerdiode 110 und eine zweite Zenerdiode 112 dargestellt, welche antiseriell geschaltet sind. Sol che Anordnungen werden zur Spannungsbegrenzung einge setzt, wenn beide Polaritäten der Spannung einer an den Kontakten 114, 116 angelegten Spannung begrenzt werden sollen.

Fig. 7 zeigt die entsprechende Strom-Spannungs-Kennlinie der in Fig. 6 dargestellten Schaltung. In dem Diagramm aus Fig. 7 ist der durch die Zenerdioden 110, 112 flie ßende Strom gegen die an den Kontakten 114, 116 angelegte Spannung aufgetragen. Die Durchbruchspannung der Anord nung beträgt, sofern Bahnwiderstände und das Ansteigen der Durchbruchspannung infolge von Eigenerwärmung ver nachlässigt werden, UZ1 + UF. Dabei bezeichnet UZ1 die Durchbruchspannung einer der Zenerdioden, welche im vor liegenden Fall als identisch angenommen werden, und UF den Spannungsabfall einer Diode in Durchlassrichtung. Will man eine derartige Spannungsbegrenzungsschaltung je doch für größere Grenzspannungen auslegen, so kommt es zu dem in Fig. 7 angedeuteten positiven Temperaturgang der Durchbruchspannung. In Fig. 7 ist als durchgezogene Li nie eine Kennlinie bei Raumtemperatur (RT) und mit unter brochener Linie eine Kennlinie bei stark erhöhter Tempe ratur (HT) gezeigt. Der zu erkennende positive Tempera turgang resultiert hauptsächlich daraus, dass bei Dioden, welche für höhere Durchbruchspannungen ausgelegt sind, der Lawinendurchbruch dominiert.

Die in Fig. 7 dargestellte Temperaturabhängigkeit der Kennlinie ist unerwünscht. Ferner hat die Spannungsbe grenzungsschaltung gemäß Fig. 6 den Nachteil, dass zwei getrennte Bauelemente zur Realisierung benötigt werden, was zusätzlichen Schaltungsaufwand mit sich bringt.

Vorteile der Erfindung

Die Erfindung baut auf der gattungsgemäßen Anordnung ge mäß Anspruch 1 dadurch auf, dass eine Mehrzahl von Über gängen zwischen P-dotierten Halbleiterschichten und N- dotierten Halbleiterschichten vorliegt und dass die cha rakteristischen Spannungen additiv in die Durchbruchspan nung der gesamten Anordnung eingehen. Es ist also nicht mehr erforderlich, zwei getrennte Bauelemente zu verwen den, um eine Spannungsbegrenzung für beide Polaritäten der Spannung zu bewirken. Eine einzige Anordnung mit meh reren Übergängen zwischen P-dotierten Halbleiterschichten und N-dotierten Halbleiterschichten kann vielmehr eine Spannungsbegrenzung beider Polaritäten zur Verfügung stellen. Da darüber hinaus die charakteristischen Span nungen der Übergänge, bei denen die Übergänge einen Ze nerdurchbruch zeigen, additiv in die Durchbruchspannung der gesamten Anordnung eingehen, ist es möglich, die ein zelnen Durchbruchspannungen gering zu wählen und dennoch durch die Addition der einzelnen Durchbruchspannungen die Begrenzung auf eine vergleichsweise hohe Spannung zu be wirken. Da bei den kleinen charakteristischen Spannungen der einzelnen Übergänge, welche beispielsweise bei 4,2 V liegen können, der Zenereffekt stark dominiert, das heißt der Lawinendurchbruch noch keine beziehungsweise eine nur stark untergeordnete Rolle spielt, kann trotz der bereit gestellten hohen Grenzspannung ein praktisch temperaturu nabhängiger Kennlinienverlauf zur Verfügung gestellt wer den.

Vorzugsweise sind die Halbleiterschichten hochdotiert. Eine hohe Dotierung führt zu einer geringen Durchbruch spannung und somit zu der erwünschten Temperaturunabhän gigkeit der Vorrichtung.

Es kann vorteilhaft sein, wenn die Halbleiterschichten eine konstante Dotierung aufweisen. Dies bietet sich im Sinne einer einfachen Herstellung an. Ferner lässt sich die Durchbruchspannung aufgrund der identischen Eigen schaften der Übergänge zwischen den Schichten bei kon stanter Dotierung in einfacher Weise berechnen.

Es kann ebenfalls bevorzugt sein, wenn die P-dotierten Halbleiterschichten und die N-dotierten Halbleiterschich ten mit derselben Konzentration dotiert sind. Man erhält somit eine gleichmäßige Ausbildung der Verarmungszone so wohl in die N-dotierten Halbleiterschichten als auch in die P-dotierten Halbleiterschichten. Dies erlaubt eine gleichmäßige Gestaltung der Schichtenfolge.

Es kann bevorzugt sein, dass die P-dotierten Halbleiter schichten mindestens zwei Gruppen bilden, die mit unter schiedlichen Konzentrationen dotiert sind. Auf diese Wei se ist es möglich, eine bezüglich der Spannungspolarität unsymmetrische Kennlinie zu erhalten, anders als im Falle einheitlicher Dotierung aller P-Halbleiterschichten be ziehungsweise aller N-Halbleiterschichten, wo eine sym metrische Kennlinie vorliegt. Somit könne verschiedene Spannungsbegrenzungen je nach Polarität der Spannung be reitgestellt werden.

Aus demselben Grunde kann es vorteilhaft sein, wenn die N-dotierten Halbleiterschichten mindestens zwei Gruppen bilden, die mit unterschiedlichen Konzentrationen dotiert sind.

Es ist möglich, dass die Halbleiterschichten auf einem N- dotierten Substrat angeordnet sind.

Ebenso ist es möglich, dass die Halbleiterschichten auf einem P-dotierten Substrat angeordnet sind. Man ist folg lich nicht auf eine bestimmte Dotierung des Substrats an gewiesen, wodurch die Anordnung im Hinblick auf die Her stellung und die Anwendung flexibel ist.

Es kann nützlich sein, dass die Art der Dotierung der von dem Substrat entferntesten Halbleiterschicht der Art der Dotierung des Substrates entspricht.

Andererseits ist es aber auch möglich, dass die Art der Dotierung der von dem Substrat entferntesten Halbleiter schicht anders ist als die Art der Dotierung des Substra tes. Auch hier ist man also im Hinblick auf die Herstel lung und die Anwendungsbereiche der Anordnung flexibel und nicht auf eine bestimmte Dotierungsart der äußersten Halbleiterschichten beschränkt.

Es kann vorteilhaft sein, wenn die Halbleiterschichten eine Dicke von etwa 4 µm aufweisen. Eine solche Dicke ist bei den praktikablen Durchbruchspannungen der einzelnen Übergänge und den damit im Zusammenhang stehenden Dicken der Verarmungszonen passend, das heißt hinreichend hoch. Man vermeidet durch die entsprechende Dicke, dass die durch die in Durchflussrichtung gepolten Übergänge inji zierten Minoritätsladungsträger eine Raumladungszone ei nes benachbarten Übergangs erreichen, der sich in Sperr polung befindet. Dies ist unbedingt erforderlich, denn andernfalls würde die gesamte Anordnung "gezündet" (Thy ristoreffekt).

Es kann nützlich sein, wenn das Substrat eine Dicke von etwa 500 µm aufweist. Unter anderem wird durch eine sol che Substratdicke eine hinreichende mechanische Stabili tät gewährleistet.

Vorzugsweise liegt die Konzentration der Dotierung im Be reich von 2 × 10¹⁹ Atome/cm³. Bei einer derartig hohen Do tierungskonzentration erhält man einen Zenereffekt in je dem Übergang bei der erwünschten niedrigen Zenerspannung und somit mit entsprechend geringer Temperaturabhängig keit.

In einer speziellen Ausführungsform sind etwa 10 Übergän ge zwischen P-dotierten Halbleiterschichten und N- dotierten Halbleiterschichten vorgesehen. Bei Zenerspan nungen im Bereich von 4,2 V und Durchlassspannungen im Bereich von 0,7 V erhält man somit eine beispielhafte ge samte Durchbruchspannung von 50 V ohne signifikante Tem peraturabhängigkeit. Würde man eine solche Spannungsbe grenzung mit einer herkömmlichen Konstruktion des Standes der Technik, das heißt mit einzelnen Zenerdioden reali sieren wollen, so hätte man aufgrund der starken Dominanz des Lawineneffektes eine beachtliche und mitunter nicht tolerable Temperaturabhängigkeit.

Bevorzugt weist die Anordnung auf ihrer Oberseite und ih rer Unterseite jeweils Metallkontakte auf, welche sich über ihre gesamte Fläche erstrecken. Damit ist die Anord nung für eine Weiterverarbeitung vorbereitet, wie sie ge wöhnlich bei Halbleiterbauteilen erfolgt.

Vorzugsweise sind die Halbleiterschichten Siliziumschich ten. Mit Silizium lassen sich die hohen Dotierungen und der gewünschte Schichtaufbau in besonders günstiger Weise verwirklichen.

Die Erfindung besteht gemäß Anspruch 17 ferner in einem Verfahren zum Herstellen einer Anordnung mit P-dotierten und N-dotierten Halbleiterschichten, welche zwischen den P-dotierten Halbleiterschichten und den N-dotierten Halb leiterschichten Übergänge aufweist, wobei die Übergänge beim Anlegen einer für einen Übergang charakteristischen Spannung einen Zenerdurchbruch zeigen, eine Mehrzahl von Übergängen zwischen P-dotierten Halbleiterschichten und N-dotierten Halbleiterschichten vorliegt und die charak teristischen Spannungen additiv in die Durchbruchspannung der gesamten Anordnung eingehen, wobei das Verfahren das Aufbringen der Halbleiterschichten durch Epitaxie auf weist. Epitaxie ist ein besonders geeignetes Verfahren, um Schichtanordnungen, welche die vorliegende Erfindung ausmachen, aufzubauen.

Vorzugsweise findet die Epitaxie bei etwa 1180°C statt. Diese Temperatür hat sich als besonders günstig für eine fehlerfreie Schichtbildung erwiesen.

Ebenso ist es nützlich, wenn die Epitaxie mit einer Wachstumsrate von etwa 4 µm/min erfolgt. Hierdurch wird ein Schichtaufbau in hoher Qualität sichergestellt, wobei das Herstellungsverfahren eine ausreichende Geschwindig keit aufweist.

Vorzugsweise werden auf die Oberseite und die Unterseite der Anordnung Metallkontakte aufgesputtert. Durch diese Metallkontakte, welche bevorzugt die gesamte Oberseite und die gesamte Unterseite der Anordnung bedecken, ist die Anordnung für eine Weiterverarbeitung vorbereitet. Das Verfahren des Sputterns hat sich für das Aufbringen von dünnen Metallschichten als besonders zuverlässig erwiesen.

Bevorzugt wird die Anordnung nach dem Aufsputtern der Me tallkontakte in einzelne Chips zerteilt. Zum Beispiel könnte ein anfangs verwendetes Siliziumsubstrat einen Durchmesser von 125 mm aufweisen. Die aus dem Verfahren resultierenden Chips, welche beispielsweise unter Verwen dung einer Kreissäge hergestellt werden, können dann zum Beispiel eine Fläche von 20 mm² aufweisen.

Besonders bevorzugt ist es, dass die Ränder der Chips entfernt werden. Werden die Chips beispielsweise durch einen Sägevorgang erzeugt, so entstehen am Chiprand Kris tallstörungen, die sich auf die elektrischen Eigenschaf ten des Bauteils negativ auswirken. Dieser gestörte Halb leiterbereich am Chiprand wird dann zum Beispiel bis in eine Tiefe von ca. 50 µm entfernt. Dies kann beispiels weise durch Ätzen in KOH erreicht werden. Das Ätzen er folgt häufig erst dann, wenn der Chip mit Vorder- und Rückseite in ein Kupfergehäuse gelötet worden ist. Die weitere Verpackung erfolgt dann in einer in der Dioden technik üblichen Art und Weise.

Neben dem Aufbau der Schichtanordnung durch Epitaxie ist es auch möglich, dünne Siliziumscheiben mittels Waferbon den zusammenzufügen. Somit ist man im Hinblick auf die Herstellung variabel.

Der Erfindung liegt die überraschende Erkenntnis zugrun de, dass es mit einer entsprechenden Schichtanordnung aus P-dotierten und N-dotierten Halbleiterschichten möglich ist, eine bipolare Spannungsbegrenzung mit vernachlässig barer Temperaturabhängigkeit zur Verfügung zu stellen. Die Durchbruchspannung einzelner PN-Übergänge kann durch geeignete Dotierung so gewählt werden, dass ein praktisch reiner Zenerdurchbruch erfolgt. Indem die Schichtanord nung so gestaltet wird, dass die Durchbruchspannungen der einzelnen PN-Übergänge additiv in die Durchbruchspannung der Gesamtanordnung eingehen, lässt sich eine Spannungs begrenzung auch für hohe Spannungen mit geringer Tempera turabhängigkeit erzeugen.

Zeichnungen

Die Erfindung wird nachfolgend mit Bezug auf die beglei tenden Zeichnungen anhand von Ausführungsformen beispiel haft erläutert.

Fig. 1 zeigt schematisch einen Querschnitt einer erfin dungsgemäßen Anordnung;

Fig. 2 zeigt eine Kennlinie einer Anordnung gemäß Fig. 1;

Fig. 3 zeigt ein Dotierprofil einer Anordnung gemäß Fig. 1;

Fig. 4 zeigt schematisch einen Querschnitt einer weite ren Ausführungsform einer erfindungsgemäßen Anordnung;

Fig. 5 zeigt eine Kennlinie einer Anordnung gemäß Fig. 4;

Fig. 6 zeigt eine Schaltung des Standes der Technik;

Fig. 7 zeigt eine Kennlinie der Anordnung gemäß Fig. 6.

Beschreibung der Ausführungsbeispiele

Fig. 1 zeigt schematisch einen Querschnitt einer erfin dungsgemäßen Anordnung. Auf einem N-dotierten Silizium substrat 10 ist eine Mehrzahl von P-dotierten Halbleiter schichten 12 und N-dotierten Halbleiterschichten 14 ange ordnet. Zwischen den P-dotierten Halbleiterschichten 12 und den N-dotierten Halbleiterschichten 14 liegen eine Mehrzahl von Halbleiterübergängen vor. Die P-dotierten Halbleiterschichten 12 haben eine Dicke TP, während die N-dotierten Halbleiterschichten eine Dicke TN aufweisen. Im vorliegenden Fall sind die Dicken TP und TN etwa gleich und betragen ca. 4 µm. Das Substrat hat eine Dicke TS von im vorliegenden Beispiel ca. 525 µm. Da insgesamt 10 P-dotierte Halbleiterschichten und 10 N-dotierte Halb leiterschichten 14 auf dem Substrat 10 angeordnet sind, ergibt sich aus diesen Angaben die Gesamtdicke der Anord nung T zu 605 µm. Im vorliegenden Beispiel ist Silizium als Halbleiter gewählt. Auf dem N-dotierten Substrat 10 und der obersten Halbleiterschicht, welche im vorliegen den Fall eine N-dotierte Halbleiterschicht 14 ist, befin den sich Metallkontakte 16, 18, die durch einen Sputter vorgang aufgebracht wurden. Die Halbleiterschichten 12, 14 weisen eine konstante Dotierung von jeweils ca. 2 × 10¹⁹ Atome/cm³ auf. Die Schichten 12, 14 wurden durch Epitaxie auf die jeweils darunter liegende Schicht aufge bracht. In einer bevorzugten Ausführungsform findet die Epitaxie so statt, dass eine Temperatur von 1180°C und eine Wachstumsrate von 4 µm/min gewählt wird. Im vorliegenden Beispiel gemäß Fig. 1 ist die Schichtanordnung so gewählt, dass die oberste Schicht und die unterste Schicht (Substrat) denselben Dotiertyp aufweisen, im vorliegenden Fall eine N-Dotierung. Weiterhin ist es möglich, dass die beiden äußeren Halbleiterschichten eine P-Dotierung aufweisen. Ferner können die äußeren Schichten von unterschiedlichem Dotiertyp sein, sowohl bei einem N-Substrat als auch bei einem P-Substrat.

Fig. 2 zeigt vereinfacht einen Kennlinienverlauf der An ordnung aus Fig. 1. Legt man an die Metallelektrode 18 eine im Vergleich zur Elektrode 16 positive Spannung U an, so fließt bis zum Erreichen der Sperrspannung UZ au ßer einem relativ kleinen Sperrstrom kein Strom. Wird versucht, die Spannung U noch weiter zu steigern, so steigt der Strom durch die Anordnung aufgrund der Zener durchbrüche bei den einzelnen Übergängen zwischen den Halbleiterschichten stark an. Da die Anordnung symme trisch aufgebaut ist, tritt bei Vertauschen der Polarität der angelegten Spannung U dasselbe elektrische Verhalten mit umgekehrten Vorzeichen auf. Bei n P-dotierten Epita xieschichten und n N-dotierten Epitaxieschichten gilt für die Durchbruchspannung UZ:

UZ = n × (UZ1 + UF).

Dabei ist UZ1 die Durchbruchspannung eines einzelnen Ü bergangs, und UF ist die Flussspannung einer einzelnen PN-Diode. Die durchgezogene Linie in Fig. 2 zeigt das Strom-Spannungs-Verhalten der Anordnung bei Raumtempera tur (RT). Die unterbrochene Linie zeigt das Verhalten bei stark erhöhter Temperatur (HT). Es ist zu erkennen, dass bis zu sehr hohen Strömen praktisch keine Beeinflussung der Kennlinie aufgrund der Temperatur erfolgt. Erst bei sehr hohen Stromdichten, etwa im Bereich oberhalb von 200 A/cm², liegt wieder ein nicht vernachlässigbarer positi ver Temperaturkoeffizient vor.

In Fig. 3 ist das Dotierprofil der Anordnung aus Fig. 1 dargestellt, wobei die Anzahldichte der Dotieratome N ge gen den Ort x aufgetragen ist. Die durchgezogenen Linien kennzeichnen N-dotiertes Silizium. Die gepunkteten Linien kennzeichnen P-dotiertes Silizium. Die linke Seite des Diagramms in Fig. 3 entspricht der N-dotierten Silizium schicht aus Fig. 1, welche an die Metallelektrode 18 an grenzt, während die rechte Seite des Diagramms in Fig. 3 dem Substrat 10 aus Fig. 1 entspricht, welches an die Metallelektrode 16 aus Fig. 1 angrenzt. Es ist zu erken nen, dass eine konstante Dotierungskonzentration von 2 × 10¹⁹ Atome/cm³ vorliegt.

Fig. 4 zeigt schematisch einen Querschnitt einer weite ren Ausführungsform einer erfindungsgemäßen Anordnung, welche ebenfalls eine Spannungsbegrenzung bei beliebiger Spannungspolarität zur Folge hat. Es wurde erwähnt, dass die Anordnung gemäß Fig. 1 einen symmetrischen Kennli nienverlauf im Hinblick auf die Polarität der angelegten Spannung hat. Durch die in Fig. 4 dargestellte Anordnung erreicht man hingegen einen unsymmetrischen Kennlinien verlauf. Das Besondere an dieser Anordnung besteht darin, dass zweierlei Arten von P-dotierten Halbleiterschichten vorliegen. Eine erste P-dotierte Halbleiterschicht 20 weist eine geringere Dotierungskonzentration als eine zweite P⁺-dotierte Halbleiterschicht 22 auf. Die Dotie rungskonzentration der N-Halbleiterschichten ist einheit lich. Hierdurch erhält man Dioden mit unterschiedlichen Durchbruchspannungen, entsprechend den Übergängen N(P⁺P) beziehungsweise (P⁺P)N. Wenn die Dioden in Sperrichtung belastet werden, so ist die Durchbruchspannung UZ1 der (P⁺P)N-Diode größer als die Durchbruchspannung UZ2 der N(P⁺P)-Diode. Bei n Übergängen erhält man bei positiver Spannung an dem Metallkontakt 18 bezüglich des Metallkon taktes 16 eine Durchbruchspannung von

UZ = n × (UZ2 + UF).

Bei umgekehrter Polarität der Spannung ergibt sich die Durchbruchspannung zu

UZ = -n × (UZ1 + UF).

Auch die Anordnung gemäß Fig. 4 ist im Hinblick auf die äußersten Halbleiterschichten und im Hinblick auf die Do tiertypen prinzipiell variabel. So kann anstelle eines N- Substrats auch ein P-Substrat verwendet werden. Entspre chend würden bei einem P-Substrat höher dotierte N⁺- Schichten und weniger hochdotierte N-Schichten verwendet. Die äußersten Schichten der Halbleiteranordnung können im Hinblick auf den Dotiertyp wiederum übereinstimmen oder verschieden sein.

Fig. 5 zeigt eine Kennlinie einer Anordnung gemäß Fig. 4. Bei geeigneter Dimensionierung, sowohl im Hinblick auf die Geometrie als auch im Hinblick auf die Konzentratio nen, erhält man wieder praktisch temperaturunabhängige Kennlinienverläufe, was in Fig. 5 dargestellt ist. Fig. 5 entspricht in ihrem prinzipiellen Aufbau Fig. 2, wobei hier allerdings der unsymmetrische Kennlinienverlauf ent scheidend ist.

Die vorhergehende Beschreibung der Ausführungsbeispiele gemäß der vorliegenden Erfindung dient nur zu illustrati ven Zwecken und nicht zum Zwecke der Beschränkung der Er findung. Im Rahmen der Erfindung sind verschiedene Ände rungen und Modifikationen möglich, ohne den Umfang der Erfindung sowie ihre Äquivalente zu verlassen.

Claims

1. Anordnung mit P-dotierten Halbleiterschichten (12, 20, 22) und N-dotierten Halbleiterschichten (14, 10), welche zwischen den P-dotierten Halbleiterschichten (12, 20, 22) und den N-dotierten Halbleiterschichten (14, 10) Übergänge aufweist, wobei die Übergänge beim Anlegen ei ner für einen Übergang charakteristischen Spannung einen Zenerdurchbruch zeigen, dadurch gekennzeichnet, dass eine Mehrzahl von Übergängen zwischen P-dotierten Halbleiter schichten (12, 20, 22) und N-dotierten Halbleiterschich ten (14, 10) vorliegt und dass die charakteristischen Spannungen additiv in die Durchbruchspannung der gesamten Anordnung eingehen.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Halbleiterschichten (10, 12, 14, 20, 22) hochdo tiert sind.

3. Anordnung nach Anspruch 1 oder 2, dadurch gekenn zeichnet, dass die Halbleiterschichten (10, 12, 14, 20) eine konstante Dotierung aufweisen.

4. Anordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die P-dotierten Halbleiter schichten (12) und die N-dotierten Halbleiterschichten (14) mit derselben Konzentration dotiert sind.

5. Anordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die P-dotierten Halbleiter schichten (20, 22) mindestens zwei Gruppen bilden, die mit unterschiedlichen Konzentrationen dotiert sind.

6. Anordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die N-dotierten Halbleiter schichten mindestens zwei Gruppen bilden, die mit unter schiedlichen Konzentrationen dotiert sind.

7. Anordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Halbleiterschichten (12, 14, 20, 22) auf einem N-dotierten Substrat (10) angeord net sind.

8. Anordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Halbleiterschichten auf einem P-dotierten Substrat angeordnet sind.

9. Anordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Art der Dotierung der von dem Substrat (10) entferntesten Halbleiterschicht der Art der Dotierung des Substrates (10) entspricht.

10. Anordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Art der Dotierung der von dem Substrat entferntesten Halbleiterschicht anders ist als die Art der Dotierung des Substrates.

11. Anordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Halbleiterschichten (12, 14, 20, 22) eine Dicke von etwa 4 µm aufweisen.

12. Anordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das Substrat (10) eine Dicke von etwa 500 µm aufweist.

13. Anordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Konzentration der Dotie rung im Bereich von 2 × 10¹⁹ Atome/cm³ liegt.

14. Anordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass etwa 10 Übergänge zwischen P-dotierten Halbleiterschichten (12) und N-dotierten Halbleiterschichten (14) vorgesehen sind.

15. Anordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass sie auf ihrer Oberseite und auf ihrer Unterseite jeweils Metallkontakte (16, 18) auf weist, welche sich über ihre gesamte Fläche erstrecken.

16. Anordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Halbleiterschichten (10, 12, 20, 22) Siliziumschichten sind.

17. Verfahren zum Herstellen einer Anordnung mit P- dotierten Halbleiterschichten (12, 20, 22) und N- dotierten Halbleiterschichten (14, 10), welche zwischen den P-dotierten Halbleiterschichten (12, 20, 22) und den N-dotierten Halbleiterschichten (14, 10) Übergänge auf weist, wobei die Übergänge beim Anlegen einer für einen Übergang charakteristischen Spannung einen Zener durchbruch zeigen, eine Mehrzahl von Übergängen zwischen P-dotierten Halbleiterschichten (12, 20, 22) und N- dotierten Halbleiterschichten (14, 10) vorliegt und die charakteristischen Spannungen additiv in die Durchbruch spannung der gesamten Anordnung eingehen, wobei das Ver fahren das Aufbringen der Halbleiterschichten (12, 14, 20, 22) durch Epitaxie aufweist.

18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, dass die Epitaxie bei etwa 1180°C stattfindet.

19. Verfahren nach Anspruch 17 oder 18, dadurch gekenn zeichnet, dass die Epitaxie mit einer Wachstumsrate von etwa 4 µm/min erfolgt.

20. Verfahren nach einem der Ansprüche 17 bis 19, dadurch gekennzeichnet, dass auf die Oberseite und die Unterseite der Anordnung Metallkontakte (16, 18) aufgesputtert wer den.

21. Verfahren nach einem der Ansprüche 17 bis 20, dadurch gekennzeichnet, dass die Anordnung nach dem Aufsputtern der Metallkontakte (16, 18) in einzelne Chips zerteilt wird.

22. Verfahren nach einem der Ansprüche 17 bis 21, dadurch gekennzeichnet, dass die Ränder der Chips entfernt wer den.

23. Verfahren nach einem der Ansprüche 17 bis 22, dadurch gekennzeichnet, dass dünne Siliziumscheiben durch Wafer bonden zusammengefügt werden.