DE2516877C2 - Planarhalbleiterbauelement mit Transistoraufbau - Google Patents

Planarhalbleiterbauelement mit Transistoraufbau

Info

Publication number
DE2516877C2
DE2516877C2 DE2516877A DE2516877A DE2516877C2 DE 2516877 C2 DE2516877 C2 DE 2516877C2 DE 2516877 A DE2516877 A DE 2516877A DE 2516877 A DE2516877 A DE 2516877A DE 2516877 C2 DE2516877 C2 DE 2516877C2
Authority
DE
Germany
Prior art keywords
emitter
region
area
transistor
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2516877A
Other languages
English (en)
Other versions
DE2516877A1 (de
Inventor
Kunizo Tokio/Tokyo Suzuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of DE2516877A1 publication Critical patent/DE2516877A1/de
Application granted granted Critical
Publication of DE2516877C2 publication Critical patent/DE2516877C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Description

- die Emitterzone (1, 4) weist einen leicht (L) dotierten Bereich (1) und einen hoch (H) dotierten Bereich (4) auf, mit einem an der ersten Hauptoberfläche endenden LH-Obergang (21),
- einen Abstand zwischen dem von dem leichtdotierten Emitterbereich (1) und der Basiszone (Z, 5) gebildetes PN-Obergang (31) von der ersten Hauptoherfläche, der kleiner ist als die Diffusionslänge der Minoritätsladungsträger im leichtdotierten Emitterbereich (1),
- die Isolierschicht (100) überdeckt mindestens die gesamte Oberfläche des leichtdotierten Emitterbereichs (1), den Rand des Lii-Übergangs (21) an der ersten Hauptoberfläche und die Oberfläche eines Teils des hochdotierten Emitterbereichs (4), und
- die Emitterelektrode (7) kontaktiert den hochdotierten Emitterbereich (4) an der ersten Hauptoberfläche und erstreckt sich über der Isolierschicht (100) unter Abdeckung des hochdotierten Emitterbereichs (4). des L//-Übergan^s (21) und wenigstens eines Teils des leichtdoiienten Eniitterbereichs (1).
2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß sich die Emitterelektrode (7) über den gesamten leichtdotierten Emitterbereich (1) erstreckt.
3. Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Verlauf des Basis/ Emitter-fW-Übergangs (31) Einbuchtungen aufweist und daß der Verlauf desL//-Übergangs (21) an die Kontur dieses PN-Übergangs (31) angepaßt ist (Fig. 6, 7).
4. Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Emitterzone (1,4) aus einer Mehrzahl von Emitterteilzonen (1, 4) besteht (Fig. 6, 8).
Die Erfindung betrifft ein Planarhalbleiterbauelement nach dem Oberbegriff des Patentanspruchs 1.
Ein durch die im Oberbegriff des Anspruchs 1 angegebenen Merkmale allein bestimmtes Planarhalbleiterbauelement wird von dem Schutz des Patents wird von dem Schucz des Patents nicht erfaßt.
Planarhalbleiterbauelemente mit Transistoraufbau sind in unterschiedlichen Arten bekannt. In der FR-OS 30 399 ist zum Beispiel ein Fototransistor beschrieben, dessen Emitterzone einen leicht dotierten Bereich L und einen hoch dotierten Bereich H aufweist, mit einem an einer Hauptoberfläche endenden /.//-Übergang. Zwischen dem von dem leicht dotierten Emitterbereich und der Basiszone gebildeten PN-Übergang und der Hauptoberfläche liegt ein Abstand, der kleiner ist als die Diffusionslänge der Minoritätsladungsträger im leicht dotierten Emitterbereich. Eine Isolierschicht überdeckt mindestens die gesamte Oberfläche des leicht dotierten Emitterbereichs, den Rand des !.//-Übergangs an der Hauptoberfläche und die Oberfläche eines Teils des hoch dotierten Emitterbereichs. Dieser Aufbau dient dazu, hohe Stromverstärkungsfaktoren zu erhalten. Es hat sich jedoch herausgestellt, daß bei derartigen Planarhalbleiterbauelementen Instabilitäten bzw. Streuungen des Stromverstärkungsfaktors auftreten.
Aus der DE-AS 14 89 247 sind Halbleiterbauelemente, z. B. Planartransistoren bekannt, bei denen ein an der ersten Hauptoberfläche der Halbleiterscheibe endender PiV-Übergang mit einer Isolierschicht abgedeckt ist, und eine Elektrode, z. B. die Emitterelektrode, die die eine der zwei den PiV-Übergang bildenden Zonen an der ersten Hauptoberfläche kontaktiert, sich über der Isolierschicht unter Abdeckung der kontaktierten Zone und des PN-Übergangs erstreckt. Damit wird den Nachteilen, wie Ansammlung von Ladungsträgern in der Nähe der Oberfläche der Halbleiterscheibe und Empfindlichkeit gegen elektrische Felder und die Atmosphäre der Umgebung, begegnet und die Gleichmäßigkeit der elektrischen Eigenschaften der Halbleiterbauelemente erhöht.
Der Erfindung liegt die Aufgabe zugrunde, ein Planarhalbleiterbauelement der im Oberbegriff des Patentanspruchs 1 angegebenen Art so auszubilden, daß nicht nur ein hoher Stromverstärkungsfaktor, wie bei bekannten Halbleiterbauelementen der oben mit Bezug auf die FR-OS 21 30 399 ang<-führten Art erhalten wird, sondern daß auch bei der zu seiner Herstellung anzuwendenden Temperatur-Spannungs-Behandlung Instabilität des Stromverstärkungsfaktors nicht mehr auftreten.
Die erfindungsgemäße Lösung dieser Aufgabe besteht in der im Patentanspruch 1 angegebenen Ausbildung des Planarhalbleiterbauelements mit Transistoraufbau.
Durch die Gesamtheit der diese Ausbildung ergebenden Maßnahmen wird erreicht, daß die bei bekannten I lalbleiterbauelementen vorkommenden Instabilitäten bzw. Streuungen des Stromverstärkungsfaktors nicht mehr auftreten. Dazuhin zeichnen sich die Planarhalbleiterbauelemente durch besonders gute Rauschkennwer*« aus. Die Art des Aufbaus der Planarhalbleiterbauelemente gewährleistet, daß sie sich auch leicht als Teil eines integrierten Schaltkreises herstellen lassen.
Das Planarhalbleiterbauelement nach der Erfindung und vorteilhafte Einzelheiten sind nachfolgend anhand von Beispielen unter Bezug auf die Zeichnungen näher erläutert. Es zeigt
Fig. 1 die schematische Schnittansicht eines Ausfuhrungsbeispiels eines Halbleiterbauelements nach der Erfindung;
Fig. 1 A, 1 B bzw. 1 C einzelne Energieband-Diagramme zu dem Halbleiterbauelement nach Fig. 1;
Fig. 2 bis 4 jeweils schematische Teilschnittansichten eines zweiten, dritten bzw. vierten Ausführungsbeispiels des Halbleiterbauelements nach der Erfindung;
Fig. 5 und 6 schematische Schnittansichten eines fünften und sechsten Ausführungsbeispiels des Halbleiterbauelements nach der Erfindung;
Fig. 7 und 8 Draufsichten eines siebten bzw. achten Ausführungsbeispiels des Halbleiterbauelements nach der Erfindung;
Fig. 9 bis 16 schematische Schnittansichten eines neunten, zehnten usw. bis sechzehnten Ausführungsbeispiels des Halbleiterbauelements nach der Erfindung und
Fig. 9 E ein Energieband-Diagramm zu dem Halbleiterbauelement nach Fig. 9.
Beispiel 1
Das in Fig. 1 gezeigte Halbleiterbauelement stellt einen
10
15
20
planaren Bipolartransistor dar und weist drei Halbleiterzonen abwechselnd unterschiedlichen Leitfähigkeitstyps auf, zwischen denen insgesamt zwei /W-Übergänge ausgebildet .sind. Als Ausführungsbeispiel wird auf einen NPN-Transistor Bezug genommen, jedoch gelten die Erläuterungen für einen PNP-Transistor analog, wenn die Leitfähigkeitstypen der Halbleiterzonen entgegengesetzt gewählt sind.
Der Transistor nach Fig. 1 weist einen leicht dotierten Emitterbereich 1 aus N-Ieitendem Silizium mit einer Dotierungskonzentration von weniger als 10" Atomen/cm', einen leicht dotierten Basisbereich 2 aus P-leitendem Silizium mit einer Dotierungskonzentration von weniger als "10™ Atomen/cm' und einen leicht dotierten Kollektorbereich 3 aus N-leitendem Silizium auf. Der erste PN-Über gang, also der Emitterübergang 31, liegt zwischen dem Emitterbereich 1 und dem Basisbereich 2, und der zweite fW-Übergang, d. h. der Kollektorübergang 32 befindet sich zv/ischen dem Basisbereich 2 und dem Kollektorbereich 3.
Drei hoch dotierte Bereiche 4, δ und 6 in der Emitter-, der Basis- bzw. der Kollektorzone sind so angeordnet, daß drei /.//-Übergänge 21, 22 bzw.- 23 zu den leicht dotierten Bereichen 1, 2 bzw. 3 entstehen. Unter L/i-ÜVergang wird dabei ein Halbleiterübergang zwischen zwei Bereichen gleichen Leitfähigkeitstyps verstanden, die zum einen leicht = niedrig, und zum anderen hoch = stark dotiert sind.
Eine Isolierschicht 100, beispielsweise aus Süiziumdioxid (SiO2) überdeckt die gesamte Oberfläche la des leicht dotierten Emitterbereichs 1, einen Teil des hoch dotierten Emitterbereichs 4 und einen Teil des hoch dotierten Basisbereichs 5. Eine Emitterelektrode 7 bildet einen Ohmschen Kontakt zu dem hoch dotierten Emitterbereich 4 und erstreckt sich über die Isolierschicht 100, wobei der gesamte /.//-Übergang 21 überdeckt wird. Eine Basiselektrode 8 steht in Ohmschen Kontakt mit dem hoch dotierten Basisbereich 5 und erstreckt sich ebenfalls über die Isolierschicht 100. wobei der gesamte Oberflächenrandteil des Emitterübergangs 31 überdeckt wird. Eine Kollektorelektrode 9 steht in Ohmschen Kontakt mit dem hoch dotierten Kollektorbereich 6. Zum Herstellen eines solchen Transistors kann beispielsweise wie folgt verfahren werden:
Es wird ein N-leitendes Siliziumsubstrat vorbereitet, das den leicht dotierten Bereich 3 und den hoch dotierten Bereich 6 enthält. Der hoch dotierte Bereich 6 weist eine Dotierungskonzentration von etwa 2 x ICP Atomen/cm3 an der Oberfläche auf, während der leicht dotierte Bereich 3 eine Dotierungskonzentration vo.i etwa 3 x 10" Atomen/cm" besitzt. Der leicht dotierte Bereich 3 läßt sich durch Epitaxie über dem hoch dotierten Bereich 6 erzeugen und weist eine Stärke von etwa 10 μιη auf. Der leicht dotierte Basisbereich 2 mit P-Leitfähigkeit wird durch Ionenimplantation von Bor an der Oberfläche des leicht dotierten Kollektorbereichs 3 unter Verwendung einer SiIiziumüioxidmaske hergestellt. Die Dotierungskonzentration des Basisbereichs 2 beträgt etwa 1 x 10" Atome/cm
und die Stärke liegt bei etwa 2 μιη. Die bei der Implantation iinzuwendende Energie liegt bei etwa 55 keV.
Nach einer Wärmebehandlung wird eine leicht dotierte N-Ieitende, den Emitterbereich 1 ergebende Schicht ebenfalls durch Epitaxie auf dem P-leitenden Basisbereich 2 erzeigt. Die Dotierungskonzentration dieser Schicht 1 beträgt 3 x 10" Atome/cm3 und diese Schicht 1 weist eine Stärke von 10 μπι auf.
Die Isolierschicht 100 wird durch thermische Oxidation der epitaktischen Schicht 1 unter einer Wasserdampf- und Saucrstoffgasatrncsnhäre und bei einer Temperatur von etwa 1 KKf C hergestellt. Die Dicke der Isolierschicht 10C-beträgt etwa 1 μπι. DaAiUfhin wird durch eine in der Iso-
30
35
40
45 lierschicht 100 gebildete Öffnung der hoch dotierte Basisbereich 5 selektiv eindiffundiert. Ein zusätzlicher P-Ieitender Bereich 10 wird in dem Emitterbereich 1 durch selektive Diffusion über eine andere Öffnung in der Isolierschicht 100 gebildet.
Die Oberflächendotierungskonzentration des zusätzlichen P-Ieitenden Bereichs 10 liegt bei 10" Atomen/cm \ Dieser zusätzliche Bereich 10 berührt den hoch dotierten Basisbereich S, so daß zwischen diesen beiden Bereichen ein /.//-Übergang 22 entsteht. Auf der Oberfläche der P-leitenden Bereiche 5 und 10 wird eine neue Oxidschicht erzeugt.
Der hoch dotierte Emitterbereich 4 mit N-Leitfähigkeit wird durch selektive Diffusion über eine in der Isolierschicht 100 gebildete Öffnung hergestellt. Die Oberflächendotierungskonzentration im Emitterbereich 4 liegt bei 2 x MP Atomen/cm3. Die Diffusionstiefe des Emitterbereichs 4 beträgt 3 um. Der hoch dotierte Emitterbereich 4 bildet einen /.//-Übergang 20 zumn leicht dotierten epitaktischen Emitterbereich 1.
Die Isolierschicht 100 verbleibt ?:>f der Oberfläche der Hslbieiterschicht und bedeckt die set'iunte Oberfläche des leicht dotierten Emitterbereichs 1. eines Teils des hoch dotierten Emitterbereichs 4 und die gesamte Oberfläche des zusätzlichen P-leitenden Bereichs 10 sowie einen Teil des hoch dotierten Basisbereichs 5.
Die Metallelektroden 7,8 und 9 werden durch Aufdampfen hergestellt.
Bei einem solchen Transistor werden zum Verstärken der zwischen dem Emitterbereich 1 und dem Basisbereich 2 liegende PN-Übergang 31 in Durchlaßrichtung und der .FW-Übergang 32 zwischen dem Basisbereich 2 und dem Kollektorbereich 3 in Sperrichtung vorgespannt; für den Schaltbetrieb werden die P/V-Übergänge 31 und 32 in Sperr- bzw. in Durchlaßrichtung beaufschlagt. Während des Betriebs fließt hauptsächlich ein Elektronenstrom Jn von der Emitterzone 1,4 zur Kollektorzone 3, 6. Bei einem NPN-Transistor sind die Elektronen Majoritätsladungsträger im Emitterbereich 1 und im Kollektorb-ireich 3, jedoch Minoritätsladungsträger im Basisbereich 2. Am in Durchlaßrichtung gepolten Ernitteriibergang 31 fließt zusätzlich ζ .m Elektronenstrom /„ ein Löcherstrom Fp vom Basisbereich 2 zum Emitterbereich 1. Wird das Verhältnis der beiden Stromkomponenten J1JJn klein, so ergibt sich ein hoher Emitterinjektions-Wirkungsgrad una damit ein hoher Stromverstärkungsfaktor des 'transistors α (für Basisschaltung) oder hf! (Emitterschaltung).
Die Transistoren nach allen nachfolgend beschriebenen Ausführungsbeispielen sind gemäß den folgenden Punkten 1.1 bis 1.6 ausgebildet:
1.1 Der z. B. epitaktische Emitterbereich 1 hat eine Dotierungskonzentration von weniger als 101' Atomen/ cm3;
1.2 Der Basisbereich 2 hat eine Dotierungskonzentration von weniger i!s 10'" Atomen/cm';
1.3 Der Kollektorbereich 3 hat eine Dotierungskonzentration von weniger als 10" Atomen/cm';
1.4 Die drei, die /.//-Übergänge 21, 22 bzw. 23 in dir Emitterzone, der Basiszone bzw. der Kollektorzone bildenden Bereiche 4, 5 und 6 weisen den gleichen Leitfähigkeitstyp wie die Bereiche 1, 2 bzw. 3. und jeweils eine hohe Dotierungskonzentration im Vergleich zu diesen auf, so daß die L/Z-Übergänge oder wenigstens der !.//-Übergang 21 eine Potentialschwelle bilden, die grGßer ist als die Energie der Minoritätsladungsträger in der Emitterzone also der Löcher oder mindestens gleich hoch wie deren Wärmeenergie. Die
55
Potentialschwelle sollte möglichst größer sein als 0,1 eV.
1.5 Der Abstand des fW-Übergangs 31, der durch den Emitterbereich 1 und den Basisbereich 2 gebildet ist, zur Oberfläche la des Emitterbereichs 1 an der Hauptoberfläche der Halbleiterschicht ist kleiner als die Diffusionslänge der Minoritätsladungsträger (Löcher) im Emitterbereich 1.
1.6 Die Oberfläche la des Emitterbereichs 1 an der Hauptoberfläche der Halbleiterschicht ist mit der Isolierschicht 100 bedeckt.
Unter dem Begriff »Diffusionslänge der Minoritätsladungsträger« wird die durch die Lebensdauer τ der Ladungsträger in dem betreffenden Bereich bestimmte Difussionslänge verstanden.
Der Herstellung der Transistoren nach allen Ausführungsbeispielen ist gemeinsam, daß der /.//-Übergang 21 nach der Bildung der Isolierschicht 100 erzeugt wird, denn die Oberflächenrekombinationsgeschwindigkeit erhöht sich, wenn bei der Herstellung nach der Erzeugung des /.//-Übergangs 21 die Diffusionsmaske entfernt und durch die Isolierschicht 100 ersetzt wird.
Der hohe Stromverstärkungsfaktor hFE wird bei den Transistoren nach den Ausführungsbeispielen (und bei Transistoren der aus der FR-OS 21 30 399 bekannten Art) auf Grund folgender Wirkungsweise erhalten.
Die vom Basisbereich 2 in den Emitterbereich 1 injizierten Löcher haben eine lange Lebensdauer aufgrund der Tatsache, daß der Emitterbereich 1 ein niedrige Dotierungskonzentration und damit bessere Kristalleigenschaften aufweist, so daß die Diffusionslänge der Löcher im Emitterbereich 1 groß wird. Der Emüterinjektionswirkungsgrad wird also erhöht. Wie weiter in Fig. 1 A durch das Energiebanddiagramm entlang der Linie A-A in Fig. 1 veranschaulicht, tritt der vom P-leitenden Basisbereich 2 in den N-leitenden Emitterbereich 1 injizierte Löcherstrom Jp in das Valenzband des N-leitenden Emitterbereichs 1 über, kann jedoch nicht in die (reine) Isolierschicht 100 eintreten, so daß die Oberflächenrekombinationsgeschwindigkeit an der Oberfläche la des Emitterbereichs 1 sehr gering wird. Die Löcher werden also daran gehindert, sich in der Fig. 1 A nach links zu bewegen, und dann im Emitterbereich 1 gespeichert, so daß der Gradientenverlauf der Dichte am Minoritätsladungsträger flach wird. Als Folge davon wird im wesentlichen kein Löcherstrom Jp zur Oberfläche abfließen. Der Emitterinjektionswirkungsgrad ν wird nahezu 1 und mithin wird der Stromverstärkungsfaktor hFE erhöht. Da der /W-Übergang 31 durch Bereiche mit einer Dotierungskonzentration von weniger als 10" Atomen/cm3 gebildet wird, sind außerdem die Rauschkennwerte wesentlich verbessert, da im Kristallgitter keine Gitterstörungen durch eine hohe Dotierungskonzentration hervorgerufen werden.
Der Transistor nach dem anhand in Fig. 1 ausgeführten Beispiel weist sowohl die in den Punkten 1.1 bis 1.6 als auch die in den folgenden Punkten aufgeführten Ausbildungen auf.
1.7 Der zusätzliche Bereich 10 schließt unmittelbar an den hoch dotierten Basisbereich 5 an und ist vom gleichen Leitfähigkeitstyp. Der Abstand zwischen dem zusätzlichen Bereich 10 und dem Emitterübergang 31 ist kleiner als die Diffusionslänge der Minoritätsladungsträger im Emitterbereich 1.
1.8 Die Isolierschicht 100 wird als SiO2-Schicht durch thermische Oxidation erzeugt. Dazu wird beispielsweise die den leicht dotierten Emitterbereich 1 ergebende epitaktische Schicht einer Wärmebehandlung von etwa 1100° C in einer oxidierenden Atmosphäre unterworfen, um die isolierende SiO2-Schicht 100 in einer Dicke von etwa 1 μίτι herzustellen. Durch ein Ätzverfahren wird daraufhin eine Öffnung in der SiO2-Schicht KMi hergestellt, und der Emitterbereich 4 mit hoher N-Dotierungskonzentration wird durch Diffusion über diese öffnung gebildet. Der zusätzliche P-Ieitende Bereich 10 kann durch Diffusion unter Verwendung der gleichen Isolierschicht 100 als Maske hergestellt werden.
1.9 Die Stärke des leicht dotierten Emitterbereichs 1 wird größer als 1 Micron gewählt, um einen Einfluß des hoch dotierten Emitterbereichs 4 auf denm Emitterübergang 31 zu verhindern.
Durch das elektrische Feld der Potentialschwelle an dem /.//-Übergang 21 werden die vom Basisbereicii 2 in den Emitterbereich 1 injizierten Minoritätsladun«slräj;cr (Löcher) daran gehindert, aus dem Emitterbereich ! zum Emitterbereich 4 abzufließen; siehe das Energieband-Diagramm der Fig. 1 B bezogen auf die Linie B-B in I-'ig. 1.
Aufgrund der Ausbildung nach Punkt 1.7 erreichen die in den Emitterbereich 1 injizierten Löcher effektiv den zusätzlichen P-leitenden Bereich 10 und werden durch diesen zusätzlichen Bereich 10 absorbiert, da die Diffusionslär.ge im Emitterbereich 1 groß ist. Wird das elektrische Pote"tial des zusätzlichen Bereichs 10 nicht festgehalten, so steigt sein Potential wegen der Zunahme an Löchern an und der zwischen dem zusätzlichen P-leitenden Bereich 10 und dem N-leitenden Emätterbereich 1 vorhandene PN-Übergang 33 wird zunehmend auf Durchlaßrichtung vorgespannt. Damit werden die Löcher in den Emitterbereich 1 reinjiziert (siehe das Energieband-Diagramm der Fig. 1 C für die Linie C-C in Fig. 1), und geben dem Gradienten der Löcherdichte zwischen den Übergängen 31 und 32 einen praktisch flachen Verlauf. Dementsprechend wird der über den Emitterübergang 31 fließende Löcherstrom Jp zu Null.
Aufgrund der Ausbildung nach Punkt l.S wird die Rekombination der Löcher an der Oberfläche der Halbleiterschicht wesentlich reduziert, da die Isolierschicht 100 nach der Herstellung des Emitterbereichs 1 durch Epitaxie und leichter Dotierung jedoch vor Herstellung des Emitterbereichs 4 mit hoher Dotierungskonzentration erzeugt wird.
Beispiel 2
Der Transistor nach diesem Ausführungbeispiel - vgl. die Fig. 2 - ist außer gemäß den Punkten 1.1 bis I .K ,loch nach folgendem Punkt 2.1 ausgebildet.
2.1 Die Isolierschicht 100 enthält positive Ionen 101. Diese Dotierung wird durch Ioneneinlagerung in die Isolierschicht 100 erreicht, nachdem die einzelnen Bereiche des Transistors gebildet worden sind. Dadurch wird an der Isolierschicht 100 die Reflexion von Löchern, die vom Basisbereich 2 in den Emitterbcreich 1 injiziert werden, erhöht.
Beispiel 3
Der Transistor nach diesem Ausführungsbeispiel - vgl. die Fig. 3 - ist außer gemäß den Punkten 1.1 bis 1.8 noch nach folgendem Punkt ausgebildet.
3.1 Die Isolierschicht 100 enthält negative Ionen 102 und
auf der Oberfläche des N-leitenden Emitterbereichs 1 ist eine Inversionsschicht 103 gebildet.
Diese Dotierung der Isolierschicht 100 wird durch Ionenimplantation wie im Fall des Beispiels 2 erfüllt. In diesem Fall bewirkt die direkt an den zusätzlichen P-leitcnden Bereich 10 anschließende Inversionsschicht 103 die Reinjektion von Löchern und entsprechend laßt sich der tvicherstrom J1, vermindern.
Beispiel 4
Der Transistor nach diesem Ausführungsbeispiel - vgl. die Fig. 4 - ist außer gemäß den Punkten 1.1 bis 1.8 noch nach folgenden Punkten 4.1 und 4.2 ausgebildet.
15
4.1 Bei diesem Ausführungsbeispiel ist eine mehrfache Isolierschicht 105 vorhanden, die aus der Isolierschicht 100 und einer darüber durch ein chemisches Dampf-Niederschlagsverfahren erzeugten weiteren Isolierschicht 104 besteht.
Als Isolierschicht 104, die durch ein chemisches Dampf-Niederschlagsverfahren erzeugt wird, kann eine Schicht aus SiO2, Si3N4 oder A2O3 verwendet werden. Da sich diese Schichten im Vergleich zu thermisehen Oxidationsverfahren bei niedriger Temperatur erzeugen lassen, haben sie keinen Einfluß auf die Transistorbereiche der Halbleiterschicht, insbesondere etwa den Basisbereich 2. Daher lassen sich auf diese Weise günstig dicke Isolierschichten herstellen.
4.2 Die mehrfache Isolierschicht 105 kann an der Grenzfläche zwischen den Isolierschichten 100 und 104 positive Ionen enthalten. Diese lokale Dotierung bewirkt den gleichen Effekt, wie er bei den Ausführungsbeispielen 2 und 3 auftritt.
Die Ausführungen der Isolierschicht nach den Beispielen 2, 3 und 4 lassen sich auch bei den folgenden Ausführungsbeispielen anwenden.
Beispiel 5
40
Der Transistor nach diesem Ausführungsbeispiel - vgl. die Fig. 5 - ist außer gemäß den Punkten 1.1 bis 1.8 noch gemäß den folgenden Punkten 5.1 und 5.2 ausgebildet.
5.1 Die durch die Isolierschicht 100 reichende und mit dem Basisbereich S hoher Dotierungskonzentration für den Basiselektrodenkontakt verbundene Basiselektrode 8 erstreckt sich über den Emitterbereich 1 niedriger Dotierungskonzentration und überdeckt den Rand des Emitterübergangs 31 an der Hauptoberfläche der Halbleiterschicht vollständig.
5.2 Die gleiche Basiselektrode 8 erstreckt sich auch über den Kollektorbereich 3 mit niedriger Dotierungskonzentration und überdeckt den Rand des Kollektorübergangs 32 an der Hauptoberfiäche der Halbleiterschicht vollständig.
Da die Basiselektrode 8 nach den Punkten 5.1 und 5.2 und in beispielsweise aus der FR-OS 21 30 399 bekannter Weise - als ausgedehnte Elektrode ausgebildet ist, werden die Isolierschicht 100 und der Emitterbereich 1 mit niedriger Verunreinigungskonzentration weiter geschützt und außerdem ergeben sich verbesserte Werte für die Durchbrachspannung. Dieser Schutzeffekt ist erwünscht für die Vorspannungs-Temperaturbehandlung, die im Herstellungsverfahren des Transistors benötigt wird.
Werden der Emitterbereich 1 und der Kollektorbereich 3 beim Betrieb des Transistors vertauscht, so werden verbesserte Werte für die Durchbruchspannung bezüglich des Bereichs 1 erhalten. In diesem Fall ist der Abstand zwischen dem L/Z-Übergang 23 im Kollektorbereich 3 und dem PN-Übergang 32 ebenfalls kleiner gewählt, als die Diffusionslänge der Minoritätsladungsträger im Kollektorbereich 3, und zwar ebenso wie der Abstand zwischen dem /,//-Übergang 21 und dem /W-Übergang 31, und die Potentialschwelle aufgrund des LW-Übergangs 23 wird größer gewählt als die Energie der Minoritätsladungsträger (in der Kollektorzone der Löcher) oder mindestens so hoch wie deren Wärmeenergie.
Beispiel 6
Der Transistor nach diesem Ausführungsbeispiel - vgl. die Fig. 6 - ist außer gemäß den Punkten 1.1 bis 1.8 noch gemäß den folgenden Punkten 6.1 und 6.2 ausgebildet.
6.1 Die Emitterelektrode 7 geht durch die Isolierschicht 100 hindurch und erstreckt sich über den Emitterbereich 1 mit niedriger Dotierungskonzentration und bedeckt dabei den LW-Übergang 21 im Emitterbereich 1, d. h. den an der Hauptoberfläche der Halbleiterschicht liegenden Rand des /.//-Übergangs 21 vollständig.
6.2 Die Emitterelektrode 7 überdeckt über der Isolierschicht 100 den gesamten Emitterbereich 1.
Durch die Ausbildung nach Punkt 6.1 wird der LH-Übergang 21 zuverlässig geschützt und die relativ weit reichenden Grenzen der Emitterelektrode 7 sind vorteilhaft, da sich insbesondere ein großer Strom zuführen läßt. Die den /.//-Übergang überdeckende Emitterelektrodenschicht ist besonders während der Vorspannungstemperatur-Behandlung von vorteilhafter Wirkung. Erfolgt die
UUllOllUlUtlg aUl MUUI 11VI1VII (Vilipv.u.^., .tO5w. «!^ jv"v.
ligen Elektroden mit Vorspannungen vorbestimmter Werte beaufschlagt werden, so entstehen - falls etwa keine Elektrodenschichten vorhanden sind - in den /.//-Übergängen 21, 22 und 23 starke elektrische Felder, elektrische Ladungen werden von außen durch die /.//-Übergänge angezogen und die elektrischen Ladungen bleiben mehr oder weniger unverändert zurück. Die Folge wäre, daß die LH-Obergänge, insbesondere der /,//-Übergang 21 im Emitterbereich den Stromverstärkungsfaktor hFE nachteilig beeinflussen würden, so daß dieser unstabil würde.
Die Wirkung der Ausbildung nach Punkt 6.1 wird durch die nach Punkt 6.2 noch verstärkt.
Beispiel 7
In diesem Beispiel ist die Gestalt der Emitterzone weitergebildet; vgl. die Fig. 7, die einen Schnitt entlang der linie D-D in Fig. 6 zeigt. Der Transistor nach diesem Ausführungsbeispiel ist außer gemäß den Punkten 1.1 bis 1.8 noch gemäß den folgenden Punkten 7.1 und 7.2 ausgebadet.
7.1 Der durch den Emitterbereich 1 mit niedriger Dotierungskonzentration und den Basisbereich 5 mit hoher Dotierungskonzentration gebildete PiV-Übergang 31 weist Einbuchtungen auf.
7.2 Der durch den Emitterbereich 1 mit niedriger Dotierungskonzentration und den hoch dotierten Emitterbereich 4 gebildete !.//-Übergang weist einen Verlauf auf, der den Einbuchtungen des PAMJbergangs 31 nach Punkt 7.1 folgt.
Beispiel 8
In diesem Beispiel ist ebenfalls die Gestalt der Emitterzone weitergebildet; vgl. die Fig. 8, die ebenfalls einen Schnitt entlang der Linie D-D in Fig. 6 zeigt. Der Transistor nach diesem Ausführungsbeispiel ist außer gemäß den Punkten 1.1 bis 1 8 noch gemäß den folgenden Punkten 8.1 bis 8.3 ausgebildet.
8.1 Der Emitterbereich 1 ist in eine Mehrzahl von Emitterteilbereichen 1 unterteilt.
8.2 Der hoch dotierte Basisbereich 5 umgibt die einzelnen Emitterteilbereiche 1 ringsum.
8.3 Der hoch dotierte Emitterbereich 4 ist ebenfalls in eine Mehrzahl von Emitterteilbereichen 4 unterteilt.
Bei den Ausführungen nach den Beispielen 7 und 8 kann ein höherer Emitterstrom fließen und ist der Basis-Widerstand rjf,, vermindert, so daß sich diese Ausführungsformen besonders für Leistungstransistoren eignen. Außerdem ist der Ernitterbereich 4 hoher Dotierungskonzentration in der Mitte der Emitterzone, wo bei großem Emitterströmen leicht eine Stromkonzentration auftritt, ausgespart oder unterteilt, so daß der Stromfluß auf eine größere Peripherie verteilt wird.
Beispiel 9
In diesem Ausführungsbeispiel ist insbesondere die Dotierungskonzentration im Emitterbereich 1 weitergebildet. Die Fig. 9 zeigt einen Schnitt eines Transistors nach diesem Beispiel, bei dem der Transistor außer gemäß den Punkten 1.1 bis 1.8 noch gemäß den folgenden Punkten 9.1 bis 9.3 ausgebildet ist.
9.1 Die Dotierungskonzentration im leicht dotierten Emitterbereich I ändert sich in einer zum Emitterübergang 31 senkrechten Richtung.
9.2 Insbesondere ist die Dotierungskonzentration in einem Teilbereich 11 des Emitterbereichs 1, zwischen dem Emitterübergang 31 und dem zusätzlichen P-leitenden Bereich 10, vor allem in einer mittleren Entfernung von beiden kleiner, als in anderen Teilbereichen des Emitterbereichs 1 (z. B. 10" Atome/cm3)-
9.3 Im Emitterbereich 1 mit niedriger Dotierungskonzentration entsteht durch den Verlauf der Dotierungskonzentration nach Punkt 9.2 ein im wesentlichen symmetrisches elektrisches Feld, um die Minoritätsladungsträger zum mittleren Teilbereich des Emitterbereichs 1 zu führen.
Wie das Energieband-Diagramm der Fig. 9E zu diesem Ausführungsbeispiel zeigt (Schnittdarstellung entlang der Linie E-E in Fig. 9, gesehen in Richtung der Pfeile an der Linie E-E in Fig. 9) werden die von dem P-leitenden Basisbereich 2 und dem zusätzlichen P-leitenden Bereich 10 in den Emitterbereich 1 injizierten Löcher zum mittleren Teilbereich 11 hingeführt, so daß der Gradient der Löcherdichte im leicht dotierten Emitterbereich 1 einen flachen Verlauf aufweist, wodurch die Arbeitsgeschwindigkeit oder die Grenzfrequenz des Transistors erhöht wird. beispiel außer gemäß den Punkten 1.1 bis 1.8 noch gemäß den folgenden Punkten 10.1 bis 10.3 ausgebildet.
10.1 Der zusätzliche P-leitende Bereich 10 weist die Form eines Gitters auf; dadurch wird der Elektroncnstrom /„ vom hoch dotierten Emitterbereich 4 auf die Gitteröffnungen und damit eine größere Fläche im Emitterbereich 1 verteilt.
10.2 Nach einer Abwandlung des Ausführungsbcispiels kann der zusätzliche P-leitende Bereich 10 zwischen dem leicht dotierten Emitterbereich 1 und dem hoch dotierten Emitterbereich 4 liegen. Unter dieser Voraussetzung ergibt sich ein gleichmäßiger Fluß des Emitterstroms im Vergleich zu dem Fall, bei dem der zusätzliche P-leitende Bereich 10 nur im Emitterbereich 1 eingebettet ist.
10.3 Vom zusätzlichen P-leitenden Bereich 10 erstreckt sich ein Ansatz 10a bis in den Kollektorbereich 3.
Zusätzlich zu der Ausbildung nach Punkt 10.3 wird der äußerste Rand 2a des niedrig dotierten Basisbereichs 2 in den leicht dotierten Kollektorbereich 3 hinein erstreckt, wodurch die Sperr-Spannung des Transistors verbessert wird.
Beispiel 11
Nach diesem Ausführungsbeispiel weist der Transistor einen weiteren zusätzlichen P-leitenden Bereich 12- auf; vgl. die Fig. 11. Der Transistor ist hierfür außer gemäß den Punkten 1.1 bis 1.8 noch gemäß den folgenden Punkten 11.1 bis 11.3 ausgebildet.
11.1 Im leicht dotierten Kollektorbereich 3 ist ein zweiter zusätzlicher P-leitender Bereich 12 vorhanden, der dem zusätzlichen P-leitenden Bereich 10 gegenüberliegend angeordnet ist.
11.2 Der Abstand zwischen dem zweiten zusätzlichen P-leitenden Bereich 12 und dem Kollektorübergang 32 wird kleiner gewählt als die Diffusionslänge der Minoritätsladungsträger im Kollektorbereich 1 (eine Bemessung entsprechend der nach Punkt 1.7).
11.3 Es ist möglich, den zweiten zusätzlichen P-leitenden Bereich 12 elektrisch mit dem Basisbereich 2 zu verbinden.
Mit diesem Ausführungsbeispiel läßt sich auch in einem inversen Transistorbetrieb, bei dem der Emitter als Kollektor und der Kollektor als Emitter angeschlossen sind, ein hoher inverser Stromverstärkungsfaktor hFE erreichen. Dieses Ausführungsbeispiel stellt also einen symmetrisch einsetzbaren Transistor dar.
Beispiel 12
Nach diesem Ausführungsbeispiel weist der Transistor eine mehrschichtige Elektrodenanordnung auf; vgl. die Fig. 12. Der Transistor ist hierfür außer gemäß den Punkten 1.1 bis 1.8 noch gemäß den folgenden Punkten 12.1 bis 12.5 ausgebildet.
Beispiel 10
In diesem Ausführungsbeispiei ist insbesondere der zusätzliche P-leitende Bereich 10 weitergebildet. Wie die Fig. 10 zeigt, ist der Tfansistor nach diesem Ausführungs-
12.1 Die Emitterelektrode 7 besteht aus einer dotierten polykristallinen Siliziumschicht.
12.2 Der hoch dotierte Emitterbereich 4 wird durch Eines diffusion des Dotierungsstoffs aus der polykristallinen
Siliziumschicht in die Halbleiterschicht aus einkristallinem Silizium erzeugt.
12.3 Die Emitterelektrode 7 aus der polykristallinen SiIi-
ziömschicnr erstreckt sich über die Isolierschicht 100 und überdeckt den !eicht dotierten Emitterbereich 1 an der Oberfläche der Siliziumschicht.
12.4 Die Basiselektrode 8 besteht ebenfalls aus polykrisäallinem Silizium. Sie wird von der Emitterelektrode 7 unter Zwischenlage der Isolierschicht 100 mindestens teilweise überdeckt.
12.5 Die Emitterelektrode 7 aus der polykristallinen Siliziumschicht ist mit einer oberen Isolierschutzschicht 106 aus SiO2 überdeckt, das mittels eines chemischen Dampfniederschlagsverfahrens aufgebracht ist.
Bei diesem Ausführungsbeispiel ist der Schutz des leicht dotierten Emitterbereichs 1 gegen etwaige störende Fremdstoffe weiter erhöht.
Beispiel 13
Dieses Ausführungsbeispiel - wiedergegeben in Fig. 13 — hp.-/ii;ht sirh auf einen lateraltransistor, der außer gemäß den Punkten '..i bis 1.8 noch gemäß den folgenden Punkten 13.1 bis *3.3 ausgebildet ist.
13.1 Der leicht dotierte Emitterbereich 1 und der ebenfalls leicht dotierte Kollektorbereich 3 liegen in Längsrichtung der Hauptoberfläche der Halbleiterschicht benachbart zueinander.
13.2 Der leicht dotierte Emitterbereich 1 bildet mit dem hoch dotierten Emitterbereich 4 den L//-Übergang 21, der vom Emitterübergang 31 einen Abstand von wenigstens 1 μΐη aufweist.
13.3 Der LH-Übergang 22 im Basisbereich 2 liegt im wesentlichen parallel zu den LH-Übergängen 21 und 23 im Emitterbereich 1 bzw. im Kollektorbereich 3.
Beispiel 14
Dieses Ausführungsbeispiel - dargestellt in Fig. 14 bezieht sich ebenfalls auf einen Lateraltransistor, der außer gemäß den Punkten 1.1 bis 1.8 noch gemäß den Punkten 14.1 und 14.2 ausgebildet ist.
14.1 Es ist ein für den Anschluß des Basisbereichs 2 bestimmter zusätzlicher P-leitender mit dem Basisbereich 2 zusammenhängender Bereich 1Oj, vorhanden.
14.2 Der zusätzliche P-leitende Bereich 1O6 erstreckt sich symmetrisch in seitlicher Richtung in den Emitterbereich 1 und in den Kollektorbereich 3 hinein.
Die Lateraltransistoren nach den Ausführungsbeispielen und 14 weisen im Gegensatz zu bekannten Lateraltransistoren einen vergleichsweise sehr hohen Stromverstärkungsfaktor /iff auf. Diese Transistoren lassen sich außerdem als symmetrische Transistoren betreiben.
Beispiel 15
Dieses Ausführungsbeispiel der Erfindung bezieht sich auf einen in Fig. 15 schematisch dargestellten magnetfeldempfindlichen Transistor, der außer gemäß den Punkten 1.1 bis 1.8 noch gemäß den folgenden Punkten 15.1 bis 15.3 ausgebildet ist.
potential gelegt. Der Löcherstrom Jp wird in seiner Richtung durch das Magnetfeld abgelenkt und die dementsprechende Stromänderung wird nach Verstärkung an dem Ausgang abgenommen. Das magnetfeldempfindliche Halbleiterbauelement weist eine sehr hohe Empfindlichkeit auf.
15.2 In einem Teil des leicht dotierten Emiteerbereichs 1 kann, beispielsweise durch Ionenstrahlung, ein Rekombinationsbereich gebildet werden. Dann kann der aus dem Basisbereich 2 stammende Löcherstrom Jp durch ein Magnetfeld bestimmter Stärke in diesen Rekombinationsbereich gelenkt und so zum Verschwinden gebracht werden.
15.3 Der zusätzliche P-leitende Bereich 10 ist teilweise an der Oberfläche des leicht dotierten Emitterbereichs 1 ausgebildet, wodurch der Löcherstrom /,, von dem Basisbereich 2 durch das Magnetfeld wirksam in r"en zusätzlichen P-leitenden Bereich 10 geführt wird.
BeisDiel 16
Dieses Ausführungsbeispiel - vgl. die Fig. 16 - bezieht sich auf einen Transistor, der außer gemäß den Punkten 1.1 bis 1.8 noch gemäß den folgenden Punkten 16.1 und 16.2 ausgebildet ist.
16.1 Der Ltf-Übergang 21 im Emitterbereich 1 steht unter dem Druck einer Nadel 45.
16.2 Oder die Drucknade! 45 liegt gegen den leicht dotierten Emitterbereich 1 an.
Bei diesem Ausführungsbeispiel wird der Transistor bei auf Masse liegendem Emitter betrieben. Er bildet druckempfindliches Halbleiterbauelement, bei dem der Druck eingangsseitig angelegt und ausgangsseitig ein entsprechend verstärktes Ausgangssignal abgenommen wird.
Der Grund, weshalb die Dotierungskonzentration in dem Emitterbereich 1, dem Basisbereich 2 und dem Kollektorbereich 3 auch in diesem Fall, entsprechend den Punkten 1.1, 1.2 und 1.3 niedriger als IU" Atome/cm1 gewählt wird, ist darin zu sehen, daß bei einer Dotierungskonzentration von mehr als 10™ Atomen/cm1 in den entsprechenden Bereichen beträchtliche Kristallgitterstörungen auftreten, außer wenn ganz spezielle Dotierun^satome eingesetzt werden.
Die obigen Ausführungsbeispiele bezogen sich auf NPN-Transistoren. Sie lassen sich auch mit PNP-Transistoren ausführen.
Die Ausbildungen nach den Ausführungsbeispielen I bis 10 und 12 bis 16 können auch bei Thyristoren Anwendung finden, bei denen dann ebenfalls ein hoher Stromverstärkungsfaktor α mit einer geringen Herstellungssteuerung erhalten wird.
55 Hierzu 4 Blatt Zeichnungen
60
15.1 In der Nachbarschaft eines Transistors Q1 sind beispielsweise magnetische Körper 44 angeordnet, die ein zum Emitterübergang 31 paralleles und damit zum Löcherstrom Jp senkrechtes Magnetfeld erzeugen. Bei diesem Beispiel wird der Emitter auf Masse-

Claims (1)

Patentansprüche:
1. Planarhalbleiterbauelement mit Transistoraufbau mit einer Halbleiterscheibe mit einer die erste Hauptoberfläche, an der die Emitterzone (1, 4) endet, teilweise bedeckenden Isolierschicht (100), bei dessen Herstellung eine Behandlung unter Anwendung hoher Temperatur und gleichzeitigem Anlegen einer über die Emitterzone (1, 4) abfallenden elektrischen Spannung an die Transistorelektroden (7, 8,9) erfolgt, gekennzeichnet durch die Gesamtheit folgender Merkmale:
DE2516877A 1974-04-18 1975-04-17 Planarhalbleiterbauelement mit Transistoraufbau Expired DE2516877C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP49043790A JPS50137478A (de) 1974-04-18 1974-04-18

Publications (2)

Publication Number Publication Date
DE2516877A1 DE2516877A1 (de) 1975-10-23
DE2516877C2 true DE2516877C2 (de) 1986-09-18

Family

ID=12673526

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2516877A Expired DE2516877C2 (de) 1974-04-18 1975-04-17 Planarhalbleiterbauelement mit Transistoraufbau

Country Status (7)

Country Link
US (1) US4035824A (de)
JP (1) JPS50137478A (de)
CA (1) CA1025560A (de)
DE (1) DE2516877C2 (de)
FR (1) FR2307377A1 (de)
GB (1) GB1495358A (de)
NL (1) NL7504673A (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4178190A (en) * 1975-06-30 1979-12-11 Rca Corporation Method of making a bipolar transistor with high-low emitter impurity concentration
NL7604445A (nl) * 1976-04-27 1977-10-31 Philips Nv Werkwijze ter vervaardiging van een halfgelei- derinrichting, en inrichting vervaardigd door toepassing van de werkwijze.
NL7612883A (nl) * 1976-11-19 1978-05-23 Philips Nv Halfgeleiderinrichting, en werkwijze ter ver- vaardiging daarvan.
FR2374743A1 (fr) * 1976-12-20 1978-07-13 Radiotechnique Compelec Transistor multicouche a emetteur compose
IT1085486B (it) * 1977-05-30 1985-05-28 Ates Componenti Elettron Struttura a semiconduttore integrata monolitica con giunzioni planari schermate da campi elettrostatici esterni
US4157269A (en) * 1978-06-06 1979-06-05 International Business Machines Corporation Utilizing polysilicon diffusion sources and special masking techniques
DE3117804A1 (de) * 1981-05-06 1982-11-25 Robert Bosch Gmbh, 7000 Stuttgart "planare transistorstruktur"
EP0083060B2 (de) * 1981-12-24 1992-08-05 Nippondenso Co., Ltd. Halbleiteranordnung mit Überspannungsschutzdiode
IT1202311B (it) * 1985-12-11 1989-02-02 Sgs Microelettronica Spa Dispositivo a semiconduttore con una giunzione piana a terminazione auto passivante

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1050448B (de) * 1959-02-12
GB1070288A (en) * 1963-07-08 1967-06-01 Rca Corp Semiconductor devices
US3663869A (en) * 1971-01-26 1972-05-16 Westinghouse Electric Corp Bipolar-unipolar transistor structure
DE2211384A1 (de) * 1971-03-20 1972-11-30 Philips Nv Schaltungsanordnung mit mindestens einem strahlungsgespeisten Schaltungselement und Halbleiteranordnung zur Anwendung in einer derartigen Schaltungsanordnung

Also Published As

Publication number Publication date
NL7504673A (nl) 1975-10-21
GB1495358A (en) 1977-12-14
CA1025560A (en) 1978-01-31
US4035824A (en) 1977-07-12
FR2307377B3 (de) 1978-10-06
JPS50137478A (de) 1975-10-31
FR2307377A1 (fr) 1976-11-05
DE2516877A1 (de) 1975-10-23

Similar Documents

Publication Publication Date Title
DE4013643C2 (de) Bipolartransistor mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung
DE3519389C2 (de)
DE3509899C2 (de) MOS-Transistoranordnung mit veränderlicher Leitfähigkeit
DE3707867C2 (de)
DE112019003790T5 (de) Superjunction-siliziumkarbid-halbleitervorrichtung und verfahren zum herstellen einer superjunction-siliziumkarbid-halbleitervorrichtung
DE2711562B2 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE3738670A1 (de) Leitfaehigkeitsmodulierter mosfet
DE1094369B (de) Herstellungsverfahren eines dicken, eigenleitenden Gebietes am pn-UEbergang in einem Halbleiterkoerper einer Halbleiteranordnung
DE69233363T2 (de) Bipolarer Transistor vom isolierten Gatetyp mit Überspannungschutz
DE3048816A1 (de) Durchbruch-referenzdiode
DE19738750B4 (de) Hochspannungs-Leistungs-MOS-Vorrichtung
DE3737790A1 (de) Quer-doppelgate-thyristor und verfahren zu seiner herstellung
DE3027599C2 (de)
DE2516877C2 (de) Planarhalbleiterbauelement mit Transistoraufbau
DE2842526A1 (de) Bipolarer transistor
DE2549614C3 (de) Halbleiterschalter
DE102004017723A1 (de) In Rückwärtsrichtung sperrendes Halbleiterbauteil und Verfahren zu seiner Herstellung
DE2616576C3 (de) Schottky-Diode und Verfahren zu ihrer Herstellung
DE2754412A1 (de) Leistungstransistor und verfahren zu dessen herstellung
DE3823795C2 (de)
DE2515457C3 (de) Differenzverstärker
DE2364753C2 (de) Halbleiterbauelement
DE2205991B2 (de) Verfahren zur bildung eines fuer lawinendurchbruch vorgesehenen uebergangs in einem halbleiter-bauelement
DE2458735C2 (de) Transistor mit einem hohen Stromverstärkungsfaktor bei kleinen Kollektorströmen
DE3644253A1 (de) Integrierte schottky-diode

Legal Events

Date Code Title Description
D2 Grant after examination
8364 No opposition during term of opposition