DE10031781A1 - Halbleiterbauelement und Verfahren zu dessen Herstellung - Google Patents

Halbleiterbauelement und Verfahren zu dessen Herstellung

Info

Publication number
DE10031781A1
DE10031781A1 DE10031781A DE10031781A DE10031781A1 DE 10031781 A1 DE10031781 A1 DE 10031781A1 DE 10031781 A DE10031781 A DE 10031781A DE 10031781 A DE10031781 A DE 10031781A DE 10031781 A1 DE10031781 A1 DE 10031781A1
Authority
DE
Germany
Prior art keywords
tail
zone
anode
wafer
cathode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10031781A
Other languages
English (en)
Inventor
Stefan Linder
Hansruedi Zeller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ABB Schweiz AG
Original Assignee
ABB Semiconductors Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ABB Semiconductors Ltd filed Critical ABB Semiconductors Ltd
Priority to DE10031781A priority Critical patent/DE10031781A1/de
Priority to US10/312,729 priority patent/US6825110B2/en
Priority to EP01942948A priority patent/EP1297575B1/de
Priority to CNB018123775A priority patent/CN1252828C/zh
Priority to RU2003103105/28A priority patent/RU2274929C2/ru
Priority to JP2002507450A priority patent/JP4916083B2/ja
Priority to AU2001265739A priority patent/AU2001265739A1/en
Priority to PCT/CH2001/000416 priority patent/WO2002003469A1/de
Priority to CZ20024253A priority patent/CZ20024253A3/cs
Publication of DE10031781A1 publication Critical patent/DE10031781A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66325Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

In einem Verfahren zur Herstellung eines Halbleiterbauelementes mit einer Kathode und einer Anode aus einem Wafer wird der Wafer zuerst mit einer Stoppzone versehen, daraufhin kathodenseitig behandelt und erst anschließend in seiner Dicke reduziert, so dass von der Stoppzone nur noch eine Schwanzsperrzone übrigbleibt. Dabei wird die Stoppzone so dotiert und auf die Schwanzsperrzone reduziert, dass eine quantitative Optimierung des Herstellungsverfahrens und somit eines gedünnten Halbleiterelementes ermöglicht wird. In dieser quantitativen Optimierung werden diverse Parameter und ihre Relation zueinander berücksichtigt, insbesondere eine Dotierstoff-Flächendichte einer Schwanzsperrzone, eine Dotierstoffdichte an einer anodenseitigen Oberfläche der Schwanzsperrzone, eine Dotierstoffdichte einer Basis, eine charakteristische Abfall-Länge beziehungsweise Steigung des Dotierprofils der Schwanzsperrzone sowie eine Dicke einer aus dem Wafer resultierenden Basis von Anode zu Kathode.

Description

Technisches Gebiet
Die Erfindung bezieht sich auf das Gebiet der Leistungselektronik. Sie bezieht sich auf ein Verfahren zur Herstellung eines Halbleiterbauelementes gemäss Oberbegriff des Patentanspruches 1 beziehungweise 8 sowie auf ein Halbleiterelement gemäss Oberbegriff des Patentanspruches 11.
Stand der Technik
Um bestmögliche elektrische Charakteristiken von Halbleiter-Leistungs­ schaltern, wie zum Beispiel eines IGBTs (Insulated Gate Bipolar Transistor) zu erzielen, muss die Dicke der aktiven Zone seines Halbleiterelementes so gering wie möglich gewählt werden.
Beispielsweise hat die Dicke einen direkten Einfluss auf die Durchlassverluste und die Lawinendurchbruchspannung. Im Falle von Durchbruchspannungen von 600-1800 V sind deshalb Dicken des Halbleiterelementes von 60-250 µm wünschenswert. Derartig geringe Dicken stellen jedoch in der Produktion der Halbleiterelemente ein grosses Problem dar, da Wafer mit einem Durchmesser von 100 mm und mehr eine Dicke von mindestens 300 µm aufweisen sollten, um die Bruchgefahr bei der Herstellung zu minimieren.
Im Stand der Technik wurde dieses Dickenproblem für Punch-Through- Leistungshalbleiber (PT) üblicherweise durch die sogenannte Epitaxiemethode gelöst. In dieser Methode wird auf einem Trägersubstrat mit einer relativ grossen Dicke von 400-600 µm eine elektrisch aktive Schicht gezüchtet. Dabei gilt die Regel, dass die aktive Schicht umso dicker sein muss, je höher die Spannungsfestigkeit des Halbleiterelementes ausfallen soll. Das Aufbringen dieser Schichten ist jedoch sehr zeitintensiv und teuer.
Für grössere Durchbruchspannungen wird im Stand der Technik vorzugsweise zwischen Trägerschicht und elektrisch aktiver Zone eine Stoppschicht, auch Buffer genannt, eingebracht. Diese Stoppschicht dient im Blockierfall dazu, das elektrische Feld abrupt vor der Anode abzubremsen und damit von dieser fern zu halten, da, sollte das elektrische Feld die Anode erreichen, das Halbleiterelement zerstört werden kann. In Kombination mit einem transparenten Anodenemitter beeinflusst die Stoppschicht ferner die Injektionseffizienz des Anodenemitters. Ein Thyristor mit einer derartigen Stoppschicht und einem transparenten Anodenemitter ist in EP-A-0'700'095 beschrieben.
Zur Herstellung von Non-Punch-Through-Leistungshalbleiter (NPT) wird nicht die Epitaxiemethode, sondern ein Verfahren verwendet, wie es beispielsweise in Darryl Burns et al., NPT-IGBT-Optimizing for manufacturability, IEEE, Seite 109-112, 0-7803-3106-0/1996; Andreas Karl, IGBT Modules Reach New Levels of Efficiency, PCIM Europe, Issue 1/1998, Seite 8-12 und J. Yamashita et al., A novel effective switching loss estimation of non-punchthrough and punchthrough IGBTs, IEEE, Seite 331-334, 0-7803-3993-2/1997 beschrieben ist. Bei diesem Verfahren dient ein relativ dicker Wafer ohne Epitaxieschicht als Ausgangs­ material. Typische Dicken liegen bei 400-600 µm. In einem ersten Schritt wird der Wafer kathodenseitig behandelt, das heisst, es werden Photolitograhie, Ionenimplantation, Diffusionen, Ätzungen und sonstige für die Herstellung des Halbleiterelementes notwendigen Prozesse durchgeführt. In einem zweiten Schritt wird der Wafer auf der der Kathode entgegengesetzten Seite auf seine gewünschte Dicke reduziert. Dies erfolgt durch übliche Techniken, im allge­ meinen durch Schleifen und Ätzen. In einem dritten Schritt wird nun auf dieser reduzierten Seite eine Anode eindiffundiert. Dieses Verfahren ist zwar kosten­ günstiger als die Epitaxiemethode, führt jedoch zu dickeren Halbleiterelemen­ ten.
DE-A-198 29 614 offenbart nun ein Herstellungverfahren für ein Leistungshalb­ leiterelement auf der Basis eines PT-Typs, welches die Herstellung relativ dünner Halbleiterelemente ermöglicht, ohne das Epitaxieverfahren anwenden zu müssen. Hierfür wird in eine niedrig dotierte Basiszone eine Stoppschicht mit einer grösseren Dicke als elektrisch erforderlich eingebracht, daraufhin Prozess­ schritte zur Ausführung einer kathodenseitigen strukturierten Oberfläche des Halbleiterelementes ausgeführt und erst anschliessend die Dicke der Stopp­ schicht durch Abschleifen und/oder Polieren auf die elektrisch notwendige Grösse verringert wird. Dadurch ist es möglich, die kathodenseitigen Prozessschritte an einem relativ dicken Wafer durchzuführen, so dass die Bruchgefahr verringert wird. Trotzdem lässt sich durch das anschliessende Verdünnen des Wafers ein Halbleiterelement schaffen, welches die gewünschte geringe Dicke aufweist. Die minimale Dicke der fertigen Halbleiterelemente ist nicht mehr durch eine erziel­ bare minimale Dicke seines Ausgangsmaterials begrenzt. Vorteilhaft ist ferner, dass die Dotierung der übrig gebliebenen Stoppschicht relativ niedrig ist, so dass über die Dotierung des Anodenemitters der Emitterwirkungsgrad eingestellt werden kann.
Auch in der noch unveröffentlichten Europäischen Patentanmeldung EP-A- 1'017'093 wird ein derartiges Verfahren zur Herstellung eines Halbleiterelementes beschrieben. Dank diesem Verfahren ist es möglich, relativ dünne Halb­ leiterelemente mit einer typischen Dicke von 80-180 µm herzustellen. In diesem Verfahren wird vorzugsweise ein Dotierprofil gewählt, welches einem Gauss­ profil oder einem komplementären Fehlerfunktionsprofil entspricht. Nach der Dünnung bleibt somit von der Sperrzone nur noch eine Restzone oder Tail, im folgenden Schwanzsperrzone genannt, übrig. Die Dotierung und anschliessend die Dünnung werden so vorgenommen, dass die Schwanzsperrzone an seiner an­ odenseitigen Oberfläche eine Dotierdichte von mindestens 5 × 1014 cm-3 vorzugs­ weise 1 × 1015 cm-3 und maximal 6 × 1016 cm-3, vorzugsweise 1 × 1016 cm-3 aufweist. Diese Werte entsprechen Erfahrungswerten der Anmelderin und sollen eine negative Beeinflussung der Anodeneffizienz vermeiden.
Mit diesen Erfahrungswerten werden zwar gute Resultate erzielt. Die Her­ stellung derartig gedünnter Halbleiterelemente basiert jedoch nach wie vor auf den Erfahrungswerten, welche bei der Herstellung von PT-Halbleiterelementen nach der Epitaxiemethode und bei der Herstellung von ungedünnten NPT- Halbleiterelementen gewonnen wurden. Es werden deshalb nicht alle Möglich­ keiten zur Optimierung von gedünnten Halbleiterelementen ausgenützt.
Darstellung der Erfindung
Es ist deshalb Aufgabe der vorliegenden Erfindung, das obengenannte Verfahren zur Herstellung eines verdünnten Leistungshalbleiterelementes zu verbessern, so dass sich ein optimiertes Halbleiterelement schaffen lässt. Insbesondere soll seine Dicke auf eine jeweils gewünschte Spannungsfestigkeit optimierbar sein.
Diese Aufgabe löst ein Verfahren mit den Merkmalen des Patentanspruches 1 beziehungsweise 8 sowie ein Halbleiterelement mit den Merkmalen des Patentanspruches 11.
Erfindungsgemäss wird eine quantitative Optimierung des Herstellungsverfah­ rens und somit eines gedünnten Halbleiterelementes ermöglicht. In dieser quan­ titativen Optimierung werden diverse Parameter und ihre Relation zueinander berücksichtigt, insbesondere eine Dotierstoff-Flächendichte einer Schwanzsperr­ zone, eine Dotierstoffdichte an einer anodenseitigen Oberfläche der Schwanz­ sperrzone, eine Dotierstoffdichte einer Basis, eine charakteristische Abfall-Länge beziehungsweise Steigung des Dotierprofils der Schwanzsperrzone sowie eine Dicke einer aus dem Wafer resultierenden Basis von Anode zu Kathode.
In einer ersten Variante des Verfahrens wird für eine jeweils geforderte Span­ nungsfestigkeit ein unterer und ein oberer Grenzwert für die Dotierstoff- Flächendichte der Schwanzsperrzone angegeben. Dabei variieren die Grenzen in direkter und/oder indirekter Abhängigkeit der oben angegebenen Parameter. Die obere Grenze berücksichtigt eine Charakteristische Abfall-Länge des Dotierprofils der Schwanzsperrzone und die untere Grenze einen Punch- Through-Grad, welcher als Verhältnis einer Punch-Through-Spannung gemäss Formel (8) und einer Lawinendurchbruchspannung definiert ist.
In einer zweiten Variante des Verfahrens wird das Halbleiterelement optimiert, indem das Produkt der Dotieratomdichte der Schwanzsperrzone an der Ober­ fläche mit der charakteristischen Abfall-Länge der Schwanzsperrzone in eine feste Relation zur Lawinen-Durchbruchspannung gebracht wird.
Weitere vorteilhafte Varianten und Ausführungsformen gehen aus den abhän­ gigen Patentansprüchen hervor.
Kurze Beschreibung der Zeichnungen
Im folgenden wird das erfindungsgemässe Verfahren und der Erfindungsgegen­ stand anhand eines bevorzugten Ausführungsbeispiels, welches in den beiliegen­ den Zeichnungen dargestellt ist, näher erläutert. Es zeigen:
Fig. 1a-1e die Herstellung eines Halbleiterelementes vom Ausgangsmaterial bis zum Endprodukt gemäss EP-A-1'017'093;
Fig. 2 eine graphische Darstellung eines Diffusionsprofils sowie des elek­ trischen Feldes im Sperrbetrieb entlag dem Schnitt A-A' gemäss Fig. 1b bzw. dem Schnitt A-B gemäss Fig. 1e und
Fig. 3 eine graphische Darstellung einer Dotierdichte in Funktion eines Abstandes x von der Anode;
Fig. 4 eine graphische Darstellung einer unteren Grenze für eine Dotier­ atom-Flächendichte Ntail,min in Funktion von γ für verschiedene Lawinendurchbruch-Spannungswerte V;
Fig. 5 eine graphische Darstellung einer optimalen Basisdotierung Nopt und eines optimalen spezifischen Basiswiderstandes in Funktion einer maximalen Lawinendurchbruch-Spannung V;
Fig. 6 eine graphische Darstellung der Differenz einer optimierten Dicke W eines Halbleiterelementes und einer charakteristischen Länge L einer Schwanzsperrzone in Funktion der maximalen Durchbruchspannung V und
Fig. 7 eine graphische Darstellung eines optimalen Produkts einer Ober­ flächenkonzentration NS mit einer charakteristischen Abfall-Länge L in Funktion der maximalen Durchbruchspannung V.
Wege zur Ausführung der Erfindung
Die Fig. 1a-1e zeigen ein Herstellungsverfahren für verdünnte Leistungs­ halbleiterelemente, wie es in EP-A-1'017'093 ausführlich beschrieben ist. Dieses Verfahren eignet sich insbesondere zur Herstellung von IGBT's, es ist jedoch auch auf andere Leistungshalbleiterelemente anwendbar.
Im folgenden wird auf das Verfahren nicht eingehend eingegangen, sondern es seien nur die wesentlichsten Schritte nochmals angeführt. Es wird von einem einstückigen, vorzugsweise uniform n-dotierten Wafer 1 mit einer typischen Dicke von 400-600 µm, wie er in Fig. 1a dargestellt ist, ausgegangen. Im Wafer 1 wird, wie in Fig. 1b sichtbar, ein Diffusionsprofil 2 erzeugt, welches quellenseitig zunimmt (Fig. 2), wobei es von einer niedrig n-dotierten Zone in eine hochdotierte n+-Zone übergeht. Die Form des Dotierprofils ist dabei vor­ zugsweise gaussförmig oder entspricht einer komplementären Fehlerfunktion. In einem nächsten Schritt, welcher in Fig. 1c dargestellt ist, wird eine Kathoden­ struktur 3 mit einer n+-dotierten Kathode 3', eine Kathodenmetallisierung 4 und vorzugsweise eine Steuerelektrode 7 mittels bekannter Prozesse auf bezie­ hungsweise eingebracht wird.
In einem nächsten Schritt gemäss Fig. 1d wird nun der Wafer 1 anodenseitig in seiner Dicke reduziert, vorzugsweise durch Schleifen und Ätzen, so dass lediglich noch eine Schwanzsperrzone 21 übrigbleibt. Erwünscht wird dabei eine Schwanzsperrzone mit einer möglichst flachen Flanke und einer niedrigen Dotie­ rung, so dass das vorgängige Diffusionsprofil möglichst tief sein sollte. Anschliessend wird auf die Oberfläche dieser Schwanzsperrzone 21 eine Anode mit einem p+-dotierten, transparenten Anodenemitter eingebracht, indem eine Randzone entsprechend dotiert wird. Anschliessend wird auch auf dieser Seite eine zweite Metallschicht, die Anodenmetallisierung 6, zur Kontaktierung aufge­ bracht.
Erfindungsgemäss wird nun dieses Herstellverfahren mittels einer Dimensionie­ rungsregel quantitativ optimiert. Die Optimierung erfolgt dabei hinsichtlich einer vorgegebenen Lawinen-Durchbruchspannung, auch Durchbruchspannung genannt. In dieser Dimensionierungsregel werden diverse Prozessparameter und ihre Relation zueinander berücksichtigt, insbesondere die Dotieratom- Flächendichte der Schwanzsperrzone, die Dotieratomdichte an der anodenseiti­ gen Oberfläche, die Dotieratomdichte des Wafers beziehungsweise der aus ihm entstandenen Basis, eine charakteristische Abfall-Länge der Schwanzsperrzone sowie die Dicke des Halbleiterelementes, genauer der Basis von Anode zu Kathode.
Im folgenden wird die Dimensionierungsregel gemäss einer ersten Variante des erfindungsgemässen Verfahrens beschrieben:
Es wird von einer Schwanzsperrzone ausgegangen, welche aus einem tiefen Dif­ fusionsprofil in Gaussform oder einer komplementären Fehlerfunktionsform ent­ standen ist. In Abhängigkeit der gewünschten Spannungsfestigkeit wird ein unterer und ein oberer Grenzwert für die Dotieratomflächendichte der Schwanz­ sperrzone angegeben. Dabei berücksichtigt die obere Grenze eine Charakteristische Abfall-Länge des Dotierprofils der Schwanzsperrzone und die untere Grenze einen Punch-Through-Grad, welcher im folgenden erläutert wird.
Die obere Grenze wird in dem Bereich festgelegt, ab welchem sie die Anoden­ effizienz merklich beeinflussen würde. Solange diese obere Grenze nicht erreicht wird, bleiben zudem die Prozessparameter kontrollierbar, so dass bei der Herstellung die Anzahl mangelhafter Halbleiterelemente gering gehalten werden kann.
Die Schwanzsperrzone weist eine Grunddotierung N0 und mindestens annähernd ein zusätzliches Dotierprofil auf gemäss der Funktion
wobei NS die Dotierstoff-Dichte [cm-3] in der anodenseitigen Oberfläche der Schwanzsperrzone ist und N0 die Dotierstoffdichte des Wafers beziehungsweise der daraus entstehenden Basis ist. x ist die Position [cm] in einem Koordinatensystem mit Ursprung am pn-Übergang von der Schwanzsperrzone zur Anode, wobei x in Richtung Kathode aufsteigt, wie dies in Fig. 3 dargestellt ist. LS ist die Abfall-Länge des Dotierprofils in der Schwanzsperrzone, wobei LS durch die Steigung der Geraden durch N(x = 0) und N(xj) gegeben ist, mit xj als den Punkt, an welchem die Dotierung den zweifachen Wert der Basisdotierung N0 aufweist (N = 2 N0). Die Einheit von LS beträgt [cm].
Die in der Schwanzsperrzone enthaltene Dotieratom-Flächendichte ist gegeben durch
WPT ist weiter unten im Text definiert. Da im praktischen Fall NS an der Kathode zu Null abgefallen ist, kann man die Integration ohne wesentlichen Fehler auf ∞ setzen.
welche somit die Dotieratom-Flächendichte in der Schwanzsperrzone in Abhän­ gigkeit der Oberflächenkonzentration NS und die obere Grenze angibt. Ausge­ hend von einer maximal tolerierbaren Oberflächenkonzentration von NS,max = 1016 cm-3, erhält man so die maximale Dotieratom-Flächendichte Ntail,max in der Schwanzsperrzone und somit als obere Grenze:
Ntail,max = 1016 . LS (4)
Die Einheit von Ntail,max ist [cm-2].
Im Falle, dass der Donatortyp der Schwanzsperrzone n-wertig ist, wobei n der Anzahl der bei Raumtemperatur vom Donator in Leitungsband emittierten Elek­ tronen entspricht, wird der Wert gemäss Formel (4) durch n2 dividiert, um die obere Grenze zu erhalten.
Die untere Grenze der Dotieratom-Flächendichte wird im Bereich festgelegt, in welchem im Blockierbetrieb das elektrische Feld bis zum Erreichen des Lawi­ nendurchbruchs in der Schwanzsperrzone komplett abgebaut sein muss. Im Speziellen darf das elektrische Feld keinesfalls die Anodendiffusion erreichen, bevor der Lawinendurchbruch eintritt. Andernfalls kommt es zum Punch- Through Durchbruch, der im Gegensatz zum Lawinendurchbruch mit grosser Wahrscheinlichkeit zur Zerstörung des Halbleiters führt. Dabei soll das maxi­ male elektrische Feld Emax beim Eintritt des Lawinendurchbruchs folgender Formel genügen
Die Berechnung der minimalen Dotieratom-Flächendichte in der Stoppschicht wird auf Raumtemperatur beschränkt, da dies den schlechtesten Fall darstellt. Bei höherer Temperatur wird aufgrund der vergrösserten Feldstärke im Lawi­ nendurchbruch auch eine höhere Dotieratom-Flächendichte benötigt. Diese liegt jedoch noch weit unterhalb der bereits genannten oberen Grenze. Dasselbe gilt auch für die ebenfalls getroffene Idealisierung, dass die Spannungsausbeute des Lawinendurchbruchs 100% beträgt.
Es besteht folgender Zusammenhang zwischen einer Spannung Vbr,PT, bei Lawinendurchbruch und der n-Basis mit der Dicke WPT' wobei WPT definiert ist als die Länge von xj bis zur kathodenseitigen Oberfläche der Basis bzw. bis zu einem pn-Übergang der Basis:
wobei εsi die Dielektrizitätskonstante des Wafermaterials, hier von Silizium ist und in diesem Fall ca. 11.9 beträgt, und ε0 die Permittivität des Vakuums bezeichnet, q ist die Ladung des Elektrons.
Zur Bestimmung der unteren Grenze wird nun ein Punch-Through Grad γ eingeführt:
wobei Vpunch-through für die Spannung steht, bei der das elektrische Feld auf die Schwanzsperrzone aufläuft. Vpunch-through sei dabei definitionsgemäss die an den äusseren Kontakten angelegte Spannung, bei der das elektrische Feld in Abwe­ senheit der Stoppschicht am Ort x = xj zu Null wird:
Dadurch ergibt sich
Aus NB,PT und WPT lässt sich nun unter Anwendung der Poisson-Gleichung den Verlauf des elektrischen Feldes beim Lawinendurchbruch (Vbr,PT) bestimmen. An der Grenze zur Stoppschicht beträgt unter diesen Bedingungen das elektrische Feld
Um das Feld von E(WPT) auf Null zu senken, ist unabhängig von der Form des Dotierprofils in der Stoppschicht als untere Grenze für die Dotieratom-Flächen­ dichte
notwendig. Die Werte lassen sich auf numerischem Weg erhalten. Fig. 4 zeigt die untere Grenze der Dotieratom-Flächendichte Ntail,min in Funktion von γ für verschiedene Durchbruchspannungswerte V. Im Falle, dass der Donatortyp in der Schwanzsperrzone n-wertig ist, sind die Werte der Dotieratom-Flächendichte gemäss Fig. 4 durch n zu dividieren.
Im folgenden wird die Dimensionierungsregel gemäss einer zweiten Variante des erfindungsgemässen Verfahrens beschrieben:
Es wird wiederum von einer Schwanzsperrzone ausgegangen, deren Dotier­ konzentration die folgende Form aufweist:
N(x) = N0 + NS . exp(-x/L) (12)
Dabei ist N0 wiederum die Dotierung des Basis, NS die Oberflächenkonzentration an der anodenseitigen Oberfläche der Schwanzsperrzone und L die charakteristische Abfall-Länge des Dotierprofils in der Schwanzsperrzone, mit der oben beschriebenen Länge LS identisch ist.
Die Prozessparameter Breite W der Basis, charakteristische Länge L des Dotier­ profils, Dotierdichte N0 der Basis und Oberflächendotierdichte NS der Schwanz­ sperrzone sollen nun in eine optimierte Relation zueinander gebracht werden, um erfindungsgemäss ein optimiertes verdünntes Leistungshalbleiterelement herzustellen. Für die Optimierung sollen dabei folgende Kriterien erfüllt sein:
  • - Bei der Durchbruchspannung V soll sich die Raumladungszone mindestens annähernd genau bis zur Anode erstrecken und
  • - Bei der Durchbruchspannung V soll das maximale elektrische Feld an der Kathode dem Durchbruchfeld entsprechen.
In dieser Variante des Verfahrens ist W als Wb bezeichnet, welches sich vom oben verwendeten WPT unterscheidet. Wb ist die Breite der Basis, gemessen vom anodenseitigen pn-Übergang bis zur kathodenseitigen Oberfläche der Basis bzw. bis zu einem pn-Übergang der Basis.
Aus Gleichung (12) wird für das elektrische Feld erhalten
Da exp(-Wb/L) << 1 ist, folgt aus Gleichung (13)
Die maximale Durchbruchspannung ist gegeben als
Dabei entspricht die Druchbruchspannungpannung V der in der ersten Variante beschriebenen Durchbruchspannung Vbr,PT.
Eine Buffer-Ladung sei definiert als
und eine Ladung der n-Basis als
Q0 = q . N0 . Wb (17)
Daraus ergibt sich
Berücksichtigt man nun das elektrische Feld beim Durchbruch
wobei normalerweise gilt K = 4010 . V . cm-5/8 ergibt sich für die maximale Spannung
Die optimale Dotierungsdichte in der Basis lässt sich berechnen aus N0 für den Fall, dass das elektrische Feld an der Junction dem maximalen elektrischen Feld entspricht:
Für den Fall, dass (Wb/L)2 << 1, lässt sich eine neue Variable Wred = Wb - L definieren, so dass aus den Gleichungen (20) und (21) folgt:
Daraus lässt sich eine optimale Durchbruchspannung berechnen
und ein minimale Dicke der Basis beziehungsweise des Halbleiterelementes, welches für diese Durchbruchspannung noch geeignet ist:
welches numerisch wird zu
mit W in µm.
Daraus ergibt sich für die optimale Dotierdichte in der n-Basis
und numerisch
Nopt = 6.31 1017 V-4/3 [cm-3] (28)
Dabei ergibt sich, dass Werte für Not von bis zu 8 1017 V-4/3 zu brauchbaren Resul­ taten führen.
Für die optimale Oberflächenkonzentration der Schwanzsperrzone ergibt sich über Berechnung der optimalen Buffer-Ladung
oder numerisch
Somit wird in dieser zweiten Variante des Verfahrens eine feste Beziehung zwi­ schen dem Produkt der Dotieratomdichte der Schwanzsperrzone an der Ober­ fläche und der Abfall-Länge der Schwanzsperrzone in Abhängigkeit der Durchbruchspannung erhalten. Werden für NS und L Werte gewählt, welche mindestens annähernd diesem Produkt entsprechen, so wird ein optimales Halbleiterelement geschaffen. Unter mindestens annähernd wird insbesondere ein Faktor F verstanden, welcher zwischen 0.5 und 1.2 liegt.
Vorzugsweise wird für L eine Länge von 5-10 µm gewählt, wodurch eine Ober­ flächenkonzentration NS in der Grössenordnung von 1015 cm-3 erzielbar ist.
In den Fig. 5 bis 7 sind numerische Werte der einzelnen Prozessparameter beziehungsweise von Kombinationen davon dargestellt. Diese numerischen Werte wurden durch die in der zweiten Variante des Verfahrens verwendeten Formeln erhalten. Fig. 5 zeigt einerseits eine optimale Basisdotierung Nopt und andererseits den optimalen spezifischen Basiswiderstand in Funktion der maxi­ malen Durchbruchspannung Vmax. Fig. 6 zeigt die Differenz der optimierten Dicke W des Halbleiterelementes und der charakteristischen Länge L der Schwanzsperrzone in Funktion der maximalen Durchbruchspannung Vmax, und Fig. 7 stellt das optimale Produkt der Oberflächenkonzentration NS mit der charakteristischen Abfall-Länge L in Funktion der maximalen Durchbruchspannung Vmax dar.
Anhand der obengenannten Dimensionierungsregeln lassen sich Halbleiter­ elemente schaffen, welche für ihren speziellen Anwendungszweck optimiert sind, wobei ihre Entwicklungszeit wie auch die Kosten für ihre Herstellung minimiert werden können.
Bezugszeichenliste
1
Wafer
2
Diffusionsgebiet
20
Dotierprofil
21
Stoppzone
3
Kathodenstruktur
3
' Kathode
4
Kathodenmetallisierung
5
Anode
6
Anodenmetallisierung
7
Steuerelektrode
HL Halbleiterelement
ESP
Elektrisches Feld im Sperrbetrieb

Claims (11)

1. Verfahren zur Herstellung eines Halbleiterbauelementes mit einer Kathode und einer Anode aus einem Wafer, wobei der Wafer zuerst kathodenseitig be­ handelt wird, daraufhin die Dicke des Wafers auf der der Kathode entgegen­ gesetzten Seite reduziert wird und in einem weiteten Schritt auf dieser Seite eine Anode erzeugt wird, wobei vor der kathodenseitigen Behandlung eine Stoppschicht eingebracht wird und bei der Reduzierung der Waferdicke die Stoppschicht bis auf eine Schwanzsperrschichtzone entfernt wird, dadurch gekennzeichnet, dass die Stoppschicht in der Schwanzsperrschichtzone mit einer Dotierstoff- Flächendichte erzeugt wird, welche zwischen einer minimalen und einer maximalen Flächendichte liegt, wobei die maximale Dotierstoff-Flächendichte in Abhängigkeit einer Dotierprofil-Abfall-Länge in der Schwanzsperrschichtzone gewählt wird und die minimale Dotierstoff- Flächendichte in Abhängigkeit eines Punch-Through-Grades gewählt wird, welcher als Verhältnis einer Punch-Through-Spannung und einer Lawinendurchbruchspannung definiert ist.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die maximale Dotierstoff-Flächendichte proportional zur Abfall-Länge der Schwanzsperrzone gewählt wird, wobei der Proportionalitätsfaktor einer maximal tolerierbaren Oberflächenkonzentration entspricht.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die maximal tolerierbare Oberflächenkonzentration 1016 cm-3 ist.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Abfall-Länge (LS) der Schwanzsperrzone durch eine Strecke definiert ist, welche das Dotier­ profil an der anodenseitigen Oberfläche der Schwanzsperrzone und an einem Punkt schneidet, an welchem die Schwanzsperrzone eine Dotierung aufweist, welche den zweifachen Wert einer Dotierung des Wafers entspricht.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die minimale Dotierstoff-Flächendichte gemäss
gewählt wird.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass n-wertige Donato­ ren verwendet werden, und Ntail,min durch n dividiert wird.
7. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass n-wertige Dona­ toren verwendet werden und dass die maximale Dotierstoff-flächendichte durch n2 dividiert wird.
8. Verfahren zur Herstellung eines Halbleiterbauelementes mit einer Kathode und einer Anode aus einem Wafer, wobei der Wafer zuerst kathodenseitig be­ handelt wird, daraufhin die Dicke des Wafers auf der der Kathode entgegen­ gesetzten Seite reduziert wird und in einem weiteren Schritt auf dieser Seite eine Anode erzeugt wird, wobei vor der kathodenseitigen Behandlung eine Stoppschicht eingebracht wird und bei der Reduzierung der Waferdicke die Stoppschicht bis auf eine Schwanzsperrschichtzone entfernt wird, dadurch gekennzeichnet, dass die Schwanzsperrschichtzone eine derartigen charakteristische Länge L aufweist und die Stoppschicht an der anoden­ seitigen Oberfläche der Schwanzsperrschichtzone mit einer derartigen Dotierstoffdichte NS erzeugt wird, dass mindestens annähernd gilt
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass der Wafer mit einer Grunddotierung von mindestens annähernd
versehen wird.
10. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass die Differenz der Dicke des Halbleiterelements und der charakteristischen Länge der Schwanzsperrzone mindestens annähernd gleich
ist.
11. Halbleiterbauelement mit einer Kathode und einer Anode, wobei benachbart zur Anode eine Stoppschicht vorhanden ist, deren Dotierungsdichte zur Anode hin zunimmt, wobei die Stoppzone ein zur Anode hin abgeschnittenes Dotierungsprofil aufweist und dass die Stoppzone im anodenseitigen Bereich eine Dotieratom-Flächendichte aufweist, welche mindestens annähernd kleiner als Ntail = NS . LS und mindestens annähernd grösser als
DE10031781A 2000-07-04 2000-07-04 Halbleiterbauelement und Verfahren zu dessen Herstellung Withdrawn DE10031781A1 (de)

Priority Applications (9)

Application Number Priority Date Filing Date Title
DE10031781A DE10031781A1 (de) 2000-07-04 2000-07-04 Halbleiterbauelement und Verfahren zu dessen Herstellung
US10/312,729 US6825110B2 (en) 2000-07-04 2001-07-04 Method for fabricating semiconductor component with an optimized thickness
EP01942948A EP1297575B1 (de) 2000-07-04 2001-07-04 Halbleiter leistungsbauelement und verfahren zu seiner herstellung
CNB018123775A CN1252828C (zh) 2000-07-04 2001-07-04 功率半导体器件及其制造方法
RU2003103105/28A RU2274929C2 (ru) 2000-07-04 2001-07-04 Полупроводниковый элемент и способ его изготовления
JP2002507450A JP4916083B2 (ja) 2000-07-04 2001-07-04 半導体構成要素の製造法
AU2001265739A AU2001265739A1 (en) 2000-07-04 2001-07-04 Power semiconductor component and method for producing the same
PCT/CH2001/000416 WO2002003469A1 (de) 2000-07-04 2001-07-04 Halbleiter leistungsbauelement und verfahren zu seiner herstellung
CZ20024253A CZ20024253A3 (cs) 2000-07-04 2001-07-04 Způsob výroby polovodičové součástky a polovodičová součástka

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10031781A DE10031781A1 (de) 2000-07-04 2000-07-04 Halbleiterbauelement und Verfahren zu dessen Herstellung

Publications (1)

Publication Number Publication Date
DE10031781A1 true DE10031781A1 (de) 2002-01-17

Family

ID=7647273

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10031781A Withdrawn DE10031781A1 (de) 2000-07-04 2000-07-04 Halbleiterbauelement und Verfahren zu dessen Herstellung

Country Status (9)

Country Link
US (1) US6825110B2 (de)
EP (1) EP1297575B1 (de)
JP (1) JP4916083B2 (de)
CN (1) CN1252828C (de)
AU (1) AU2001265739A1 (de)
CZ (1) CZ20024253A3 (de)
DE (1) DE10031781A1 (de)
RU (1) RU2274929C2 (de)
WO (1) WO2002003469A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10245091A1 (de) * 2002-09-27 2004-04-08 Infineon Technologies Ag Verfahren zur Herstellung einer dünnen Halbleiterbauelementstruktur
DE10325721A1 (de) * 2003-06-06 2005-01-05 Infineon Technologies Ag Halbleiterbauelement

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005049506B4 (de) * 2005-10-13 2011-06-09 Infineon Technologies Austria Ag Vertikales Halbleiterbauelement
US7645659B2 (en) * 2005-11-30 2010-01-12 Fairchild Korea Semiconductor, Ltd. Power semiconductor device using silicon substrate as field stop layer and method of manufacturing the same
JP2008042013A (ja) * 2006-08-08 2008-02-21 Sanyo Electric Co Ltd 半導体装置の製造方法
CN102714218B (zh) * 2009-11-10 2015-09-30 Abb技术有限公司 穿通半导体装置及其生产方法
CN103151251B (zh) * 2011-12-07 2016-06-01 无锡华润华晶微电子有限公司 沟槽型绝缘栅双极型晶体管及其制备方法
US9685335B2 (en) 2012-04-24 2017-06-20 Fairchild Korea Semiconductor Ltd. Power device including a field stop layer
US20130277793A1 (en) 2012-04-24 2013-10-24 Fairchild Korea Semiconductor, Ltd. Power device and fabricating method thereof
US10181513B2 (en) 2012-04-24 2019-01-15 Semiconductor Components Industries, Llc Power device configured to reduce electromagnetic interference (EMI) noise
US9111898B2 (en) * 2013-02-19 2015-08-18 Taiwan Semiconductor Manufacturing Company. Ltd. Multiple layer substrate
US9768285B1 (en) 2016-03-16 2017-09-19 Semiconductor Components Industries, Llc Semiconductor device and method of manufacture
CN115855741B (zh) * 2023-02-28 2023-11-03 浙江大学杭州国际科创中心 用于评估掺杂面密度的方法及设备

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4326052A1 (de) * 1992-08-05 1994-02-10 Mitsubishi Electric Corp Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE4313170A1 (de) * 1993-04-22 1994-10-27 Abb Management Ag Leistungshalbleiterbauelement
EP0700095A2 (de) * 1994-09-02 1996-03-06 ABB Management AG Abschaltbarer Thyristor für hohe Blockierspannungen und kleiner Bauelementdicke
DE19630341A1 (de) * 1996-01-16 1997-07-24 Mitsubishi Electric Corp Halbleitereinrichtung
DE19651108A1 (de) * 1996-04-11 1997-10-16 Mitsubishi Electric Corp Halbleitereinrichtung mit hoher Durchbruchsspannung und Herstellungsverfahren derselben
DE19640307A1 (de) * 1996-09-30 1998-04-02 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
EP0840379A2 (de) * 1994-02-18 1998-05-06 Hitachi, Ltd. Halbleiterbauelement mit mindestens einem IGBT und einer Diode
DE19731495A1 (de) * 1997-07-22 1999-01-28 Siemens Ag Durch Feldeffekt steuerbarer Bipolartransistor und Verfahren zu seiner Herstellung
DE19829614A1 (de) * 1998-07-02 2000-01-13 Semikron Elektronik Gmbh Verfahren zur Herstellung eines Leistungshalbleiterbauelementes
DE19860581A1 (de) * 1998-12-29 2000-07-06 Asea Brown Boveri Halbleiterelement und Verfahren zur Herstellung

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60145660A (ja) 1984-01-09 1985-08-01 Mitsubishi Electric Corp 半導体装置の製造方法
US5528058A (en) * 1986-03-21 1996-06-18 Advanced Power Technology, Inc. IGBT device with platinum lifetime control and reduced gaw
JP3113156B2 (ja) 1994-08-31 2000-11-27 信越半導体株式会社 半導体基板の製造方法
JPH10178174A (ja) * 1996-10-18 1998-06-30 Hitachi Ltd 半導体装置及びそれを使った電力変換装置
JP3523056B2 (ja) * 1998-03-23 2004-04-26 株式会社東芝 半導体装置
KR20010034362A (ko) * 1998-11-26 2001-04-25 다니구찌 이찌로오 반도체 장치 및 그 제조방법
JP4031209B2 (ja) * 2000-03-14 2008-01-09 株式会社東芝 半導体装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4326052A1 (de) * 1992-08-05 1994-02-10 Mitsubishi Electric Corp Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE4313170A1 (de) * 1993-04-22 1994-10-27 Abb Management Ag Leistungshalbleiterbauelement
EP0840379A2 (de) * 1994-02-18 1998-05-06 Hitachi, Ltd. Halbleiterbauelement mit mindestens einem IGBT und einer Diode
EP0700095A2 (de) * 1994-09-02 1996-03-06 ABB Management AG Abschaltbarer Thyristor für hohe Blockierspannungen und kleiner Bauelementdicke
DE19630341A1 (de) * 1996-01-16 1997-07-24 Mitsubishi Electric Corp Halbleitereinrichtung
DE19651108A1 (de) * 1996-04-11 1997-10-16 Mitsubishi Electric Corp Halbleitereinrichtung mit hoher Durchbruchsspannung und Herstellungsverfahren derselben
DE19640307A1 (de) * 1996-09-30 1998-04-02 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
DE19731495A1 (de) * 1997-07-22 1999-01-28 Siemens Ag Durch Feldeffekt steuerbarer Bipolartransistor und Verfahren zu seiner Herstellung
DE19829614A1 (de) * 1998-07-02 2000-01-13 Semikron Elektronik Gmbh Verfahren zur Herstellung eines Leistungshalbleiterbauelementes
DE19860581A1 (de) * 1998-12-29 2000-07-06 Asea Brown Boveri Halbleiterelement und Verfahren zur Herstellung

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10245091A1 (de) * 2002-09-27 2004-04-08 Infineon Technologies Ag Verfahren zur Herstellung einer dünnen Halbleiterbauelementstruktur
DE10245091B4 (de) * 2002-09-27 2004-09-16 Infineon Technologies Ag Verfahren zur Herstellung einer dünnen Halbleiterbauelementstruktur
DE10325721A1 (de) * 2003-06-06 2005-01-05 Infineon Technologies Ag Halbleiterbauelement
DE10325721B4 (de) * 2003-06-06 2009-02-05 Infineon Technologies Ag Halbleiterbauelement

Also Published As

Publication number Publication date
JP2004503090A (ja) 2004-01-29
CZ20024253A3 (cs) 2003-05-14
EP1297575A1 (de) 2003-04-02
WO2002003469A1 (de) 2002-01-10
AU2001265739A1 (en) 2002-01-14
US6825110B2 (en) 2004-11-30
CN1440571A (zh) 2003-09-03
CN1252828C (zh) 2006-04-19
US20030143836A1 (en) 2003-07-31
JP4916083B2 (ja) 2012-04-11
EP1297575B1 (de) 2012-03-28
RU2274929C2 (ru) 2006-04-20

Similar Documents

Publication Publication Date Title
EP1408554B1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE102005009000B4 (de) Vertikales Halbleiterbauelement vom Grabenstrukturtyp und Herstellungsverfahren
DE10205323B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102010005625A1 (de) Herstellungsverfahren einer Siliciumcarbid-Halbleitervorrichtung
DE3813665A1 (de) Transistor mit ueberlappendem gate/drain und doppelschicht-gatestrukturen
DE102013007215A1 (de) Leistungsvorrichtung und Herstellungsverfahren hierfür
DE112015000610T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102012211544A1 (de) Halbleitervorrichtung
DE19909993A1 (de) Verfahren zum Bilden von Bipolartransistoren mit selbstausrichtender epitaktischer Basis
EP1297575B1 (de) Halbleiter leistungsbauelement und verfahren zu seiner herstellung
DE102017115546B4 (de) Bipolartransistor mit Heteroübergang
EP0623960B1 (de) IGBT mit mindestens zwei gegenüberliegenden Kanalgebieten pro Sourcegebiet und Verfahren zu dessen Herstellung
DE102015209570B4 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE102013111135A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements und Feldeffekt-Halbleiterbauelement
DE102015105943A1 (de) Bipolarer Transistor
EP1017093B1 (de) Leistungshalbleiterelement und Verfahren zur Herstellung
DE10306597B4 (de) Verfahren zum Herstellen einer Halbleiterstruktur mit erhöhter Durchbruchspannung durch tieferliegenden Subkollektorabschnitt
EP0710988B1 (de) Verfahren zum Herstellen von durch Feldeffekt steuerbaren Halbleiterbauelementen
DE10015884A1 (de) Schottky-Diode
DE102014115072B4 (de) Halbleitervorrichtung und verfahren zur ausbildung einer halbleitervorrichtung
DE10203820A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
EP1436842A1 (de) Bipolar-transistor und verfahren zum herstellen desselben
WO1999038205A1 (de) Verfahren zur herstellung von dioden
DE2616925C2 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
EP2661768A2 (de) Verfahren zur herstellung eines halbleiterbauelements mit einem lateralen widerstandsbereich

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8127 New person/name/address of the applicant

Owner name: ABB SCHWEIZ AG, BADEN, CH

8141 Disposal/no request for examination