DE10031575A1 - Halbleiterspeicherbauelement - Google Patents

Halbleiterspeicherbauelement

Info

Publication number
DE10031575A1
DE10031575A1 DE10031575A DE10031575A DE10031575A1 DE 10031575 A1 DE10031575 A1 DE 10031575A1 DE 10031575 A DE10031575 A DE 10031575A DE 10031575 A DE10031575 A DE 10031575A DE 10031575 A1 DE10031575 A1 DE 10031575A1
Authority
DE
Germany
Prior art keywords
lines
data
signal
semiconductor memory
strobe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10031575A
Other languages
English (en)
Other versions
DE10031575B4 (de
Inventor
Jung Won Suh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of DE10031575A1 publication Critical patent/DE10031575A1/de
Application granted granted Critical
Publication of DE10031575B4 publication Critical patent/DE10031575B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)

Abstract

Die Erfindung betrifft ein Halbleiterspeicherbauelement. Dieses umfasst Globaldatenbusleitungen und einzelne Datenstrobeleitungen sowie Referenzvergleichsspannungsleitungen, wobei die Anzahl identisch zu der Anzahl von Daten ist, die zwischen einem Speicherblock und einem I/O-Schnittstellenschaltungsabschnitt ausgetauscht werden; eine Klemmeinrichtung, die jeweils mit einer Leitung verbunden ist, um die Anzahl Globaldatenbusleitungen und die Datenstrobeleitungen sowie die Referenzvergleichsspannungsleitungen an einen Normalwert eines elektrischen Potentials zu fixieren bzw. zu klemmen; erste bis dritte Treiber- bzw. Steuereinrichtungen, die auf beiden Seiten jeweils mit dem Ende der Anzahl Globaldatenbusleitungen und der Datenstrobeleitungen sowie der Referenzvergleichsspannungsleitungen verbunden sind, um die Ansteuerung von jeder der Leitungen mittels einer Kombination aus einem I/O-Freischaltsignal und einem Datenausgangsstrobesignal sowie jedes Datensignals zu steuern; eine erste Empfangseinrichtung, die auf beiden Seiten mit dem Ende der Datenstrobeleitungen verbunden ist, um ein Strobesignal zu empfangen, dass auf den Datenstrobeleitungen geführt wird, und um dieses mit einer Referenzvergleichsspannung zu vergleichen und auf diese Weise das Datenstrobesignal auszugeben; eine zweite Empfangseinrichtung, die auf beiden Seiten jeweils mit dem Ende der Anzahl Globaldatenbusleitungen verbunden ist, um jedes Datensignal mit einem Referenzvergleichsspannungssignal zu ...

Description

Die vorliegende Erfindung betrifft ein Halbleiterspeicherbauelement nach Anspruch 1, ins­ besondere ein Halbleiterspeicherbauelement, das einen Betrieb mit geringem Strom­ verbrauch und großer Geschwindigkeit realisiert, indem Daten in einer Niederspannungs­ breite mittels einer Datenbusleitungsstruktur mit Fliessbandbetrieb bzw. Pipeline-Betrieb übertragen werden.
Für gewöhnlich erfordert ein DRAM, das üblicherweise als Hauptspeicher für einen Com­ puter und/oder als Grafikspeicher verwendet wird, eine große Bandbreite bzw. Taktfre­ quenz, um die Leistung des Systems zu verbessern. Hierzu wird eine Schaltungsstruktur sowie ein Verfahren verwendet, bei dem die interne Betriebs- bzw. Taktfrequenz des DRAM's erhöht wird, oder ein Fließband- bzw. Pipelineverfahren sowie ein Vorauslese­ verfahren (prefetch method) verwendet wird, um diese Anforderungen zu erfüllen.
Jedoch stößt die interne Betriebsgeschwindigkeit eines DRAM's wegen der internen Be­ triebsweise mit Wortleitungszugriff (word line access) und Wortleitungslesen (word line sensing) an ihre Grenzen. Somit wird ein Verfahren verwendet, bei dem eine Anzahl von Daten gleichzeitig und im voraus mit Hilfe von mehreren Datenbusleitungen an eine I/O- Schnittstellenschaltung (Eingabe-/Ausgabe-Schnittstellenschaltung) übertragen und ausgege­ ben werden, so dass die erforderliche Bandbreite verwirklicht wird.
Deshalb wird bei einem Halbleiterspeicher, der eine hohe Betriebsgeschwindigkeit bzw. Taktfrequenz erfordert, wie beispielsweise bei einem synchronen DRAM, einem D.D.R. SDRAM, einem Rambus DRAM, das Vorausleseverfahren in einer internen Schaltung ver­ wendet, wozu Datenbusleitungen mit der Anzahl entsprechend 128 Bits oder sogar mehr als 128 Bits verwendet werden können, um die Bandbreite zu realisieren, die für eine Logik­ schaltung erforderlich ist, und zwar selbst bei einem eingebetteten Speicherbauelement (em­ beded memory) mit einem DRAM darin.
Jedoch besteht die Datenbusleitungsstruktur eines Halbleiterspeicherbauelements gemäß dem Stand der Technik, das für gewöhnlich einen Datenwert an zwei Leitungen überträgt, aus einer Struktur, die ein Signal mit einem CMOS-Spannungswert (für den Augenblick be­ zeichnet der CMOS-Spannungswert ein elektrisches Erdungs- bzw. Massepotential (Vss) und das Potential einer elektrischen Spannungsversorgung (Vdd)) verwendet. Dabei besteht das Problem, dass diese Datenbusleitungsstruktur nicht dafür geeignet ist, mit einer ver­ gleichsweise hohen Betriebsgeschwindigkeit bzw. Taktfrequenz von mehr als 150 Megaherz fertig zu werden, weil insbesondere der Stromverbrauch sehr rasch für den Fall zunimmt, dass viele Datenbusleitungen verwendet werden.
Fig. 1 zeigt eine Datenbusleitungsstruktur eines Halbleiterspeicherbauelements gemäß dem Stand der Technik. Wie in Fig. 1 gezeigt ist, weist eine solche Struktur einen Aufbau auf, bei dem zwei Globaldatenbusleitungen (global data bus lines) einen Datenwert übertragen, wozu diese Struktur aus 2n Globaldatenbusleitungen aufgebaut ist, um n Daten zwischen einem Speicherblock bzw. einer Bank 100, die aus mehreren Speicherzellen besteht, und einem I/O-Schnittstellenschaltungsabschnitt 200 auszutauschen bzw. zu übertragen.
Der Speicherblock 100 und der I/O-Schnittstellenschaltungsabschnitt umfasst auch n Trei­ ber- bzw. Steuereinrichtungen 10, um jede Globaldatenbusleitung zu treiben bzw. zu steu­ ern, eine Datenempfangseinrichtung 20, um zwei Datenwerte zu empfangen, die jeweils auf den zwei Globaldatenbusleitungen geführt bzw. getragen werden, die mit Hilfe der Treiber- bzw. Steuereinrichtung 10 angesteuert werden, und um diese zu vergleichen und um die Datenwerte so oft, wie es der Anzahl von Datenwerten entspricht, zu diskriminieren bzw. aufzulösen.
Zwar hat das Halbleiterspeicherbauelement gemäß dem Stand der Technik dahingehend ei­ nen Vorteil, dass dieses ein gutes Betriebsverhalten hinsichtlich des allgemein vorhandenen Rauschens aufweist, weil eine Datenbusleitungsstruktur verwendet wird, die zwei Daten­ busleitungen für jeden Datenwert, der zu übertragen ist, verwendet. Das Halbleiterspeicher­ bauelement gemäß dem Stand der Technik hat jedoch den Nachteil, dass der Flächen­ verbrauch des Chips erheblich zunimmt.
Auch besteht bei einer Globaldatenbusleitung, die für gewöhnlich verwendet wird, für den Fall, dass viele Daten mit CMOS-Spannungswerten gleichzeitig über eine Anzahl von Glo­ baldatenbusleitungen übertragen bzw. ausgetauscht werden, das Problem, dass ein beträcht­ licher Stromverbrauch auftritt, weil diese Struktur aus sehr langen Metallleitungen aufge­ baut ist und die Kapazität einer Leitung vergleichsweise groß ist. Weil die Zeit, die für ein Voraufladen (pre-charging) benötigt wird, vergleichsweise groß ist, ist es schwierig, das Halbleiterspeicherbauelement gemäß dem Stand der Technik bei hohen Betriebsfrequenzen von beispielsweise mehr als 150 Megaherz zu betreiben.
Aufgabe der vorliegenden Erfindung ist es, ein Halbleiterspeicherbauelement bereit zu stel­ len, das einen geringen Stromverbrauch und eine hohe Takt- bzw. Betriebsfrequenz auf­ weist. Die Aufgabe wird durch ein Halbleiterspeicherbauelement mit den Merkmalen gemäß Patentanspruch 1 gelöst. Vorteilhafte Weiterbildungen sind Gegenstand der rückbezogenen Unteransprüche.
Gemäß der Erfindung wird diese Aufgabe insbesondere dadurch gelöst, dass eine einzige Globaldatenbusleitung bzw. Busleitung für globale bzw. allgemeine Daten für jeden Daten­ wert verwendet wird und die Spannungsamplitude auf einen Wert einer elektrischen Span­ nungsversorgung geklemmt (clamped) wird und dieser Wert verwendet wird.
Ein Halbleiterspeicherbauelement gemäß der vorliegenden Erfindung umfasst:
Globaldatenbusleitungen und einzelne Datenstrobeleitungen sowie Referenzver­ gleichsspannungsleitungen, wobei die Anzahl (n) identisch zu der Anzahl von Daten ist, die zwischen einem Speicherblock und einem I/O-Schnittstellenschaltungsabschnitt gekoppelt bzw. ausgetauscht werden;
eine Klemmeinrichtung, die jeweils mit einer Leitung verbunden ist, um die Anzahl von Globaldatenbusleitungen und die Datenstrobeleitungen sowie die Referenzvergleichs­ spannungsleitungen an einen Normalwert eines elektrischen Potentials zu fixieren bzw. zu klemmen;
erste bis dritte Treiber- bzw. Steuereinrichtungen, die auf beiden Seiten jeweils mit dem Ende der Anzahl Globaldatenbusleitungen und der Datenstrobeleitungen sowie der Re­ ferenzvergleichsspannungsleitungen verbunden sind, um die Ansteuerung von jeder der Leitungen mittels einer Kombination aus einem I/O-Freischaltsignal (Eingabe-/Ausgabe- Freischaltsignal) und aus einem Datenausgangs-Strobesignal und jedem Datensignal zu steu­ ern;
eine erste Empfangseinrichtung, die auf beiden Seiten mit dem Ende der Datenstro­ beleitungen verbunden ist, um ein Strobesignal zu empfangen, dass auf den Datenstrobelei­ tungen geführt bzw. übertragen wird, und um dieses mit einer Referenzvergleichsspannung zu vergleichen und auf diese Weise das Datenstrobesignal auszugeben;
eine zweite Empfangseinrichtung, die auf beiden Seiten mit dem jeweiligen Ende der Anzahl Globaldatenbusleitungen verbunden ist, um jedes Datensignal mit einem Referenz­ vergleichsspannungssignal zu vergleichen und um jeden Datenwert unter der Steuerung des Datenstrobesignals, das von der ersten Empfangseinrichtung ausgegeben wird, auszugeben.
Ein Halbleiterspeicherbauelement gemäß der vorliegenden Erfindung umfasst außerdem mehrere Voraufladungseinrichtungen, die jeweils mit den Globaldatenbusleitungen und den Datenstrobeleitungen verbunden sind, um eine Datenbusleitung mit Hilfe der Klemmein­ richtung mit hoher Taktfrequenz voraufzuladen (pre-charging).
Nachfolgend wird eine bevorzugte Ausführungsform der vorliegenden Erfindung unter Be­ zugnahme auf die beigefügten Zeichnungen beschrieben werden. Es zeigen:
Fig. 1 eine Datenbusleitungsstruktur eines Halbleiterspeicherbauelements gemäß dem Stand der Technik;
Fig. 2 eine Datenbusleitungsstruktur eines Halbleiterspeicherbauelements gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
Fig. 3 eine Datenbusleitungsstruktur eines Halbleiterspeicherbauelements gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
Fig. 4 ein Zeitablaufdiagramm eines Halbleiterspeicherbauelements gemäß Fig. 2 und Fig. 3;
Fig. 5 ein Diagramm, bei dem die Datenbusleitungsstruktur eines erfindungsgemä­ ßen Halbleiterspeicherbauelements zu einer Gruppe zusammengefasst ist;
Fig. 6 die Schaltung für eine Ausführungsform einer Daten-(Strobe-)Steuer- bzw. - Treibereinrichtung, die bei einem Halbleiterspeicherbauelement gemäß der vorliegenden Erfindung verwendet wird; und
Fig. 7 das Schaltschema einer Ausführungsform einer Datenempfangseinrichtung, die bei einem Halbleiterspeicherbauelement gemäß der vorliegenden Erfin­ dung verwendet wird.
Fig. 2 zeigt eine Datenbusleitungsstruktur eines Halbleiterspeicherbauelements gemäß ei­ ner ersten Ausführungsform der vorliegenden Erfindung. Gemäß Fig. 2 umfasst ein erfin­ dungsgemäßes Halbleiterspeicherbauelement Globaldatenbusleitungen (global data bus lines) GDB1-GDBn bzw. Busleitungen für globale bzw. allgemeine Daten und einzelne Datenstro­ be-Leitungen DQS sowie Referenzvergleichsspannungsleitungen Vref, wobei die Anzahl (n), insbesondere der Globaldatenbusleitungen, identisch zu der Anzahl von Daten ist, die zwischen einem Speicherblock bzw. einer Bank 100 und einem I/O-Schnittstellenschaltungs­ teil (Eingabe-/Ausgabeschnittstellenschaltungsteil) 200 gekoppelt bzw. ausgetauscht werden; Klemmeinrichtungen 50, die jeweils mit einer Leitung verbunden sind, um die mehreren Globaldatenbusleitungen GDB1-GDBn, die Daten-Strobe-Leitungen DQS und die Referenz­ vergleichsspannungsleitungen Vref an einen Normalwert für ein elektrisches Potential anzu­ klemmen bzw. anzukoppeln; erste bis dritte Treiber- bzw. Steuereinrichtungen 10, 20, 40, die auf beiden Seiten der verschiedenen Globaldatenbusleitungen GDB1-GDBn, der Daten- Strobe-Leitungen DQS und der Referenzvergleichsspannungsleitungen Vref jeweils mit den entsprechenden Enden dieser Leitungen verbunden sind, um die Ansteuerung von jeder Leitung mittels einer Kombination eines I/O-Freischaltsignals (input, output enable signal) IOEN und eines Datenausgabe-Strobesignals QSTR und jedes Datensignals DATA1-­ DATAn zu steuern; eine erste Empfangseinrichtung 25, die zu beiden Seiten jeweils mit einem Ende der Datenstrobe-Leitungen DQS verbunden ist, um ein Strobesignal zu empfan­ gen, das auf den Datenstrobe-Leitungen DQS übertragen wird, und um dieses mit einer Re­ ferenzvergleichsspannung Vref zu vergleichen und auf diese Weise das Datenstrobe-Signal DSTR auszugeben; eine zweite Empfangseinrichtung 20, die zu beiden Seiten jeweils mit dem Ende der mehreren Globaldatenbusleitungen GDB1-GDBn verbunden ist, um jedes Datensignal DATA1-DATAn mit einem Referenzvergleichsspannungssignal Vref zu ver­ gleichen und um jeden Datenwert unter der Steuerung durch das Datenstrobe-Signal DSTR auszugeben, das von der Datenstrobe-Empfangseinrichtung 25 ausgegeben wird.
Die Klemmeinrichtung 50 weist einen Klemmwiderstand Rc auf, der jeweils zwischen eine Spannungsstufe (apply stage) einer elektrischen Spannung Vdd und die jeweilige Leitung geschaltet ist.
Die erste und zweite Empfangseinrichtung umfasst einen Stromdifferenzverstärker vom Spiegeltyp (current mirror-type differential amplifier), der als erstes Eingangssignal das Datenstrobe-Signal und jedes Datensignal empfängt und als zweites Eingangssignal die Re­ ferenzvergleichsspannung.
Die Datensteuer- bzw. Datentreibereinrichtung 10, die Datenstrobe-Steuereinrichtung 30 und die Vergleichsspannungstreibereinrichtung 40 weist jeweils einen NMOS-Transistor auf, der zwischen die Enden von beiden Seiten der jeweiligen Leitungen GDB1-GDBn, DQS, Vref und ein Massenende Vs geschaltet ist, wobei jedes Datensignal DATA1-DATAn und ein AND-Kombinationssignal des I/O-Freischaltsignals IOEN und des I/O-Freischalt­ signals IOEN an dessen jeweilige Gatestufe angelegt wird.
Zu diesem Zeitpunkt beträgt das Verhältnis der Kanalbreite von jedem NMOS-Transistor, der die Datentreiber- bzw. Datensteuereinrichtung 10, die Datenstrobe-Steuereinrichtung 30 und die Vergleichsspannungstreibereinrichtung 40 umfasst, 2WN: 2WN: 1WN.
Die nachfolgende Tabelle 1 repräsentiert jeweils die Treiber- bzw. Steuereinrichtung.
Tabelle 1
Die Vergleichsspannungstreibereinrichtung 40 wird nur dann angeschaltet, wenn Daten ü­ bertragen bzw. gesendet werden, und überträgt die Vergleichsspannung Vref mit einem Wert, der einem elektrischen Potential Vdd - Vt entspricht, an die zweite Empfangsein­ richtung 20 und die erste Empfangseinrichtung 25, indem diese an die Referenzvergleichs­ spannungsleitung übergeben wird.
Zu diesem Zeitpunkt wird die zweite Empfangseinrichtung 20 mit Hilfe des Daten-Strobe- Signals DSTR gesteuert, diskriminiert diese einen Datenwert "1" oder "0", indem das über­ tragene Vergleichsspannungssignal Vref mit einem Signal eines elektrischen Potentials ver­ glichen wird, das auf den jeweiligen Globaldatenbusleitungen GDB1-GDBn mitgeführt wird, während zugleich das Datenausgangsstrobe-Signal QSTR übertragen wird, wenn n Daten übertragen werden, wodurch eine Verzerrung aufgrund einer Übertragungsverzöge­ rung zwischen den Datensignalen verringert werden kann.
Ebenso werden n Datensignale DATA1-DATAn und ein Referenzvergleichsspannungssignal Vref und ein Datenstrobe-Signal DSTR gleichzeitig und im selben Zustand übertragen, wo­ bei die Beeinflussung aufgrund des allgemein vorhandenen Rauschens und des Hin- und Herhüpfens des Erdungspotentials (ground bouncing) verringert werden kann.
Ebenso wird das I/O-Freischaltsignal IOEN nur in einem Abschnitt aktiviert, während dem Daten übertragen werden, beispielsweise nur dann, wenn das I/O-Freischaltsignal IOEN der Bank bzw. des Speicherblocks 100 zu dem Zeitpunkt der Übertragung von Daten von dem Speicherblock 100 an den I/O-Schnittstellenschaltungsabschnitt 200 aktiviert ist, während das I/O-Freischaltsignal IOEN des I/O-Schnittstellenschaltungsabschnittes 200 nicht akti­ viert ist.
Fig. 3 zeigt die Datenbusleitungsstruktur eines Halbleiterspeicherbauelements gemäß einer ersten Ausführungsform der vorliegenden Erfindung, wobei der grundlegende Aufbau ge­ mäß Fig. 3 identisch zu dem der ersten Ausführungsform gemäß Fig. 2 ist. Es besteht nur der Unterschied, dass ein PMOS-Transistor Mc, dessen Gate mit Masse verbunden ist, an Stelle des Klemmwiderstands Rc zum Ausbilden der Klemmeinrichtung 60 verwendet wird; der Rest der Schaltung ist identisch aufgebaut, so dass sich eine ausführliche Erläute­ rung des Aufbaus erübrigt.
Fig. 4 zeigt ein Zeitablaufdiagramm eines Halbleiterspeicherbauelements gemäß Fig. 2 und Fig. 3, wobei gezeigt ist, dass Daten 1, 0, 1, 0 in diesem Fall übertragen werden.
Wie in Fig. 4(a) gezeigt ist, treibt ein NMOS-Transistor, der eine Vergleichsspannungs­ treibereinrichtung 40 ausbildet, dann, wenn das I/O-Freischaltsignal IOEN auf den Zustand "logisch hoch" gesetzt ist, zunächst die Referenzvergleichsspannungsleitung Vref, die pri­ mär bzw. zuallererst angeschaltet wird.
Dann werden n Datensignale DATA1-DATAn und das Datenausgangsstrobe-Signal QSTR jeweils an die Empfangseinrichtungen 20, 25 über die n Globaldatenbusleitungen GDB1- GDBn und die Datenstrobe-Leitungen DQS übertragen.
Wie in Fig. 4(e) gezeigt ist, wird die Betriebsweise jeder Datenempfangseinrichtung 20 mit Hilfe des Datenstrobe-Signals DSTR gesteuert, das immer dann ausgelöst wird bzw. ak­ tiviert ist, wenn Daten übertragen werden, und wird ein Datenwert mit dem Wert "0" oder "1" diskriminiert, indem ein übertragenes Datensignal mit einem Vergleichsspannungssignal Vref verglichen wird, während das I/O-Freischaltsignal IOEN ausgelöst wird, und wird das Vergleichsspannungssignal Vref an die jeweilige Empfangseinrichtung 20, 25 übertragen, so dass für das elektrische Potential der Wert "Vdd - Vt" aufrechterhalten wird, wie dies in Fig. 4(c) gezeigt ist.
Wenn die Daten den Wert "0" haben, wird deshalb ein elektrisches Potential "Vdd" an die Globaldatenbusleitung GDB übertragen, ohne dass eine Spannung geändert wird, und wird dann, wenn die Daten den Wert "1" haben, ein elektrisches Potential "Vdd - 2Vt" an die Globaldatenbusleitung GDB übertragen, wie in Fig. 4(f) gezeigt ist.
Fig. 5 ist ein Schema, bei dem eine Datenbusleitungsstruktur eines Halbleiterspeicherbau­ elements gemäß der vorliegenden Erfindung als Gruppe realisiert ist.
Es treten viele Probleme auf, wenn man eine Datenbusleitungsstruktur anwendet, wie sie bei der vorliegenden Erfindung für ein Halbleiterspeicherbauelement verwendet wird, das sehr viele Datenbusleitungen aufweist (beispielsweise eine rasche Zunahme der Verzerrung zwischen Datensignalen und eine Zunahme des Einflusses des allgemein vorhandenen Rau­ schens). Falls die mehreren mxn-Datenbusleitungen in m Gruppen und n Globaldatenbus­ leitungen unterteilt sind und falls n einzelne Datenstrobe-Leitungen und n Vergleichsspan­ nungsleitungen angeordnet sind, körnen die genannten Probleme vermieden werden, wie in Fig. 5 gezeigt.
Fig. 6 zeigt das Schaltschema einer Daten-(Strobe-)Treiber- bzw. -Steuereinrichtung ge­ mäß einer Ausführungsform, die bei einem Halbleiterspeicherbauelement gemäß der vorlie­ genden Erfindung verwendet wird.
Wie in Fig. 6 gezeigt ist, umfasst die Daten-(Strobe-)Treibereinrichtung ein NAND-Gate NAND1 zum NAND-kombinieren eines Datensignals (eines Strobesignals) DATA, QSTR sowie einen Inverter IV1, der mit einer Ausgangsstufe des NAND-Gates verbunden ist, sowie einen NMOS-Transistor MN1 mit einer Kanalbreite von 2WN, der zwischen jede Datenbusleitung GDB1 und jede Datenstrobe-Leitung DQS und ein Erdungspotential ge­ schaltet ist, und wobei ein Ausgangssignal des Inverters IV1 an dessen Gate angelegt wird.
Mit Hilfe dieses Aufbaus wird das Anschalten des NMOS-Transistors MN1 in Entsprechung zu Daten oder zu einem Datenausgangsstrobe-Signal QSTR gesteuert, welche eingegeben werden, wenn das I/O-Freischaltsignal IOEN in einem aktiven Zustand eingegeben wird, so dass die elektrischen Potentiale, die jeweils verschieden sind, auf der Globaldatenbusleitung GDB und der Datenstrobe-Leitung DQS geführt bzw. übertragen werden.
Fig. 7 ist das Schaltschema gemäß einer Ausführungsform für eine Datenempfangsein­ richtung, die bei einem Halbleiterspeicherbauelement gemäß der vorliegenden Erfindung verwendet wird.
Wie in Fig. 7 gezeigt ist, wird ein Datensignal, das auf der Globaldatenbusleitung GDB geführt bzw. übertragen wird, mit der Referenzvergleichsspannung Vref verglichen, wobei ein Datensignalwert entsprechend der Differenz diskriminiert bzw. festgelegt wird.
Nachdem bei einem Halbleiterspeicherbauelement gemäß der vorliegenden Erfindung Daten mit einem Wert "logisch hoch" übertragen werden, werden auch mehrere Globaldatenbus­ leitungen jeweils zu diesem Zeitpunkt mit Hilfe der Klemmeinrichtung 50, 60 auf einen Spannungswert Vdd voraufgeladen (pre-charged), wobei eine weitere Voraufladungsein­ richtung in den jeweiligen Globaldatenbusleitungen GDB1-GDBn und den Datenstrobe- Leitungen DQS vorgesehen sein kann, um die Zeit zu verringern, die zum Voraufladen be­ nötigt wird.
Ein Halbleiterspeicherbauelement gemäß der vorliegenden Erfindung umfasst außerdem mehrere Voraufladungseinrichtungen, die auf den mehreren Globaldatenbusleitungen und den Datenstrobe-Leitungen parallel zu den Klemmeinrichtungen geschaltet sind, um jeweils entsprechende Leitungen auf den Normalwert des elektrischen Potentials voraufzuladen.
Die Voraufladungseinrichtung empfängt das Datenstrobe-Signal und wird unter der Steue­ rung eines erzeugten Steuerimpulssignals ausgelöst.
Die Voraufladungseinrichtung, die bei der vorliegenden Erfindung verwendet wird, erzeugt das Steuerimpulssignal unter der Steuerung des Datenstrobe-Signals DSTR, wobei deren Betriebsweise entsprechend dem Steuerimpulssignal gesteuert wird und eine Voraufladung der entsprechenden Leitung ausgeführt wird. Weil der detaillierte Aufbau einer solchen Im­ pulserzeugungsschaltung und Voraufladungsschaltung allgemein bekannt ist, erübrigt sich eine detaillierte Beschreibung derselben.
Wie vorstehend beschrieben, bietet das Halbleiterspeicherbauelement gemäß der vorliegen­ den Erfindung wirtschaftliche Vorteile, weil die für den Chip benötigte (innere) Fläche auf die Hälfte reduziert werden kann und weil eine Datenbusleitung einer einzelnen Leitung für jeden Datenwert verwendet wird, den es zu übertragen gilt.
Es besteht auch der weitere Vorteil, dass die Übertragung eines Datensignals und der Ver­ gleich eines Spannungssignals und eines Datenstrobe-Signals gleichzeitig und in dem selben Zustand möglich ist, so dass der Einfluss des allgemein vorhandenen Rauschens und des Hin- und Herhüpfens des Erdungspotentials nicht nur minimiert werden kann, sonder auch eine Verzerrung aufgrund der Übertragungsverzögerung zwischen Datensignalen beseitigt werden kann.
Weil die Daten über eine Globaldatenbusleitung übertragen werden, die im voraus auf eine elektrische Versorgungsspannung Vdd geklemmt ist, besteht auch der Vorteil, dass die Amplitude der Spannung reduziert werden kann, so dass ein Betrieb mit großer Geschwin­ digkeit bzw. hoher Frequenz und mit geringem Stromverbrauch realisiert werden kann.
Obwohl zur Erläuterung die bevorzugte Ausführungsform der vorliegenden Erfindung of­ fenbart worden ist, wird der Fachmann erkennen können, dass zahlreiche Modifikationen, insbesondere das Hinzufügen und/oder Ersetzen einzelner oder mehrerer Bauelemente bzw. Baugruppen möglich ist, ohne vom Schutzbereich und dem Lösungsgedanken der vorliegen­ den Erfindung abzuweichen, wie diese in den beigefügten Patentansprüchen niedergelegt sind.

Claims (7)

1. Halbleiterspeicherbauelement, umfassend:
Globaldatenbusleitungen (GDB1-GDBn) und einzelne Datenstrobeleitungen (DQS) sowie Referenzvergleichsspannungsleitungen (Vref), wobei die Anzahl (n) identisch zu der Anzahl von Daten ist, die zwischen einem Speicherblock bzw. einer Bank (100) und einem I/O-Schnittstellenschaltungsabschnitt (200) ausgetauscht bzw. gekoppelt werden;
eine Klemmeinrichtung (50), die jeweils mit einer Leitung verbunden ist, um die Anzahl Globaldatenbusleitungen und die Datenstrobeleitungen sowie die Referenzver­ gleichsspannungsleitungen an einen Normalwert eines elektrischen Potentials zu fixieren bzw. zu klemmen;
erste bis dritte Treiber- bzw. Steuereinrichtungen (10, 20, 40), die mit jedem Ende von beiden Seiten jeweils mit der Anzahl Globaldatenbusleitungen (GDB) und den Da­ tenstrobeleitungen (DQS) sowie den Referenzvergleichsspannungsleitungen (Vref) verbun­ den sind, um die Ansteuerung jeder der Leitungen mittels einer Kombination aus einem I/O- Freischaltsignal (ION) und aus einem Datenausgangs-Strobesignal (QSTR) und jedem Da­ tensignal (DATA1-DATAn) zu steuern;
eine erste Empfangseinrichtung (25), die mit jeweiligen Enden von beiden Seiten der Datenstrobeleitungen (DQS) verbunden ist, um ein Strobesignal, das auf den Datenstrobe­ leitungen geführt wird, zu empfangen und um dieses mit einer Referenzvergleichsspannung zu vergleichen und auf diese Weise das Datenstrobesignal auszugeben;
eine zweite Empfangseinrichtung (20), die mit jeweiligen Enden der Anzahl Global­ datenbusleitungen (GDB) verbunden ist, um jedes Datensignal (DATA) mit einem Refe­ renzvergleichsspannungssignal (Vref) zu vergleichen und um jeden Datenwert unter der Steuerung des Datenstrobesignals (DSTR) auszugeben, das von der ersten Empfangsein­ richtung (25) ausgegeben wird.
2. Halbleiterspeicherbauelement nach Anspruch 1, bei dem die Klemmeinrichtung (50) einen Widerstand (Rc) umfasst, der zwischen eine Spannungsstufe einer elektrischen Span­ nung (Vdd) und jeweilige Leitungen geschaltet ist.
3. Halbleiterspeicherbauelement nach Anspruch 1 oder 2, bei dem die Klemmeinrich­ tung (50) einen PMOS-Transistor umfasst, der zwischen eine Spannungsstufe einer elektri­ schen Spannung (Vdd) und jeweilige Leitungen geschaltet ist, um ein Gate mit Masse zu verbinden.
4. Halbleiterspeicherbauelement nach einem der vorhergehenden Ansprüche, bei dem die ersten bis dritten Treiber- bzw. Steuereinrichtungen (10, 20, 40) NMOS-Transistoren umfassen, die zwischen die Enden von beiden Seiten der jeweiligen Leitungen und ein Mas­ se- bzw. Erdungsende geschaltet sind, wobei jedes Datensignal und ein AND- Kombinationssignal des I/O-Freischaltsignals (IOEN), des Datenausgangs-Strobesignals (QSTR) und des AND-Kombinationssignals des I/O-Freischaltsignals (IOEN) und des I/O- Freischaltsignals (IOEN) an deren jeweiliges Gate angelegt werden, wobei das jeweilige Kanalbreitenverhältnis etwa 2 : 2 : 1 beträgt.
5. Halbleiterspeicherbauelement nach einem der vorhergehenden Ansprüche, bei dem die erste und zweite Empfangseinrichtung (25, 20) einen spiegelnden Stromdifferenzverstär­ ker umfasst, der das Datenstrobesignal (DSTR) und jedes Datensignal (DATA) als erstes Eingangssignal empfängt sowie die Referenzvergleichsspannung als zweites Eingangssignal.
6. Halbleiterspeicherbauelement nach einem der vorhergehenden Ansprüche, das außer­ dem eine Anzahl Voraufladungseinrichtungen umfasst, die auf den mehreren Globaldaten­ busleitungen (GDB) und den Datenstrobeleitungen (DQS) parallel zu den Klemmeinrichtun­ gen (50) geschaltet sind, um jeweils entsprechende Leitungen auf den Normalwert des elekt­ rischen Potentials voraufzuladen.
7. Halbleiterspeicherbauelement nach einem der vorhergehenden Ansprüche, bei dem die Voraufladungseinrichtung das Datenstrobesignal (DSTR) empfängt und unter der Steue­ rung eines erzeugten Steuerimpulssignals ausgelöst bzw. aktiviert wird.
DE10031575A 1999-06-29 2000-06-29 Halbleiterspeicherbauelement Expired - Fee Related DE10031575B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019990025352A KR100299565B1 (ko) 1999-06-29 1999-06-29 반도체 메모리장치
KR99-25352 1999-06-29

Publications (2)

Publication Number Publication Date
DE10031575A1 true DE10031575A1 (de) 2001-01-04
DE10031575B4 DE10031575B4 (de) 2011-06-16

Family

ID=19597035

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10031575A Expired - Fee Related DE10031575B4 (de) 1999-06-29 2000-06-29 Halbleiterspeicherbauelement

Country Status (6)

Country Link
US (1) US6269029B1 (de)
JP (1) JP4386312B2 (de)
KR (1) KR100299565B1 (de)
DE (1) DE10031575B4 (de)
GB (1) GB2354865B (de)
TW (1) TW472267B (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100479810B1 (ko) * 2002-12-30 2005-03-31 주식회사 하이닉스반도체 불휘발성 메모리 장치
US7557790B2 (en) 2003-03-12 2009-07-07 Samsung Electronics Co., Ltd. Bus interface technology
KR100609039B1 (ko) 2004-06-30 2006-08-10 주식회사 하이닉스반도체 입출력 라인 회로
KR100576505B1 (ko) * 2005-01-28 2006-05-10 주식회사 하이닉스반도체 Ｎ비트 프리페치 방식을 갖는 반도체 메모리 장치 및그것의 데이터 전송 방법
KR100613457B1 (ko) 2005-03-29 2006-08-17 주식회사 하이닉스반도체 반도체 장치의 데이터 입력회로
US7554843B1 (en) * 2005-11-04 2009-06-30 Alta Analog, Inc. Serial bus incorporating high voltage programming signals
US10380060B2 (en) 2016-06-17 2019-08-13 Etron Technology, Inc. Low-pincount high-bandwidth memory and memory bus
JP6395919B1 (ja) * 2017-12-13 2018-09-26 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02134797A (ja) 1988-11-15 1990-05-23 Mitsubishi Electric Corp インタフェース回路
US5260904A (en) * 1990-05-31 1993-11-09 Oki Electric Industry Co., Ltd. Data bus clamp circuit for a semiconductor memory device
JPH04106793A (ja) 1990-08-28 1992-04-08 Citizen Watch Co Ltd メモリインタフェース回路
US5216637A (en) 1990-12-07 1993-06-01 Trw Inc. Hierarchical busing architecture for a very large semiconductor memory
US5265053A (en) 1991-07-03 1993-11-23 Intel Corporation Main memory DRAM interface
DE4228213C2 (de) * 1991-09-19 1997-05-15 Siemens Ag Integrierte Halbleiterspeicherschaltung und Verfahren zu ihrem Betreiben
US5513135A (en) 1994-12-02 1996-04-30 International Business Machines Corporation Synchronous memory packaged in single/dual in-line memory module and method of fabrication
US5657292A (en) 1996-01-19 1997-08-12 Sgs-Thomson Microelectronics, Inc. Write pass through circuit
US5657277A (en) * 1996-04-23 1997-08-12 Micron Technology, Inc. Memory device tracking circuit
US5808500A (en) 1996-06-28 1998-09-15 Cypress Semiconductor Corporation Block architecture semiconductor memory array utilizing non-inverting pass gate local wordline driver
US5886943A (en) 1996-09-18 1999-03-23 Hitachi, Ltd. Semiconductor memory having a hierarchical data line structure
US5717646A (en) 1996-12-05 1998-02-10 Kyi; Ben-I Random access multiport memory capable of simultaneously accessing memory cells from a plurality of interface ports
US5974499A (en) 1997-04-23 1999-10-26 Micron Technology, Inc. Memory system having read modify write function and method
KR100253565B1 (ko) * 1997-04-25 2000-05-01 김영환 동기식 기억소자의 양방향 데이타 입출력 회로 및 그 제어방법
CA2217375C (en) 1997-09-30 2001-09-11 Valerie Lines Bi-directional data bus scheme with optimized read and write characteristics
US5910914A (en) * 1997-11-07 1999-06-08 Silicon Storage Technology, Inc. Sensing circuit for a floating gate memory device having multiple levels of storage in a cell
US6002632A (en) 1998-09-17 1999-12-14 Texas Instruments Incorporated Circuits, systems, and methods with a memory interface for augmenting precharge control

Also Published As

Publication number Publication date
US6269029B1 (en) 2001-07-31
TW472267B (en) 2002-01-11
DE10031575B4 (de) 2011-06-16
JP4386312B2 (ja) 2009-12-16
JP2001052480A (ja) 2001-02-23
GB2354865B (en) 2004-01-28
KR100299565B1 (ko) 2001-11-01
GB0015879D0 (en) 2000-08-23
KR20010004649A (ko) 2001-01-15
GB2354865A (en) 2001-04-04

Similar Documents

Publication Publication Date Title
DE10354535B4 (de) Chipintegrierte Abschlussschaltung, zugehörige Speicheranordnung und zugehöriges Abschlussverfahren
DE3780621T2 (de) Dynamischer ram-speicher.
DE4214970C2 (de) Halbleiterspeichereinrichtung und Betriebsverfahren dafür
DE10216607B4 (de) Halbleiterspeichervorrichtung
DE19753495C2 (de) Halbleiterspeichereinrichtung mit einer Mehrzahl von internen Versorgungsschaltungen
DE19928454B4 (de) Speichervorrichtung mit Reihendecodierer
DE4023015C1 (de)
DE3744451A1 (de) Vorrichtung zum aufladen eines statischen lese-schreibspeichers (sram)
DE2740700B2 (de)
DE60037846T2 (de) Synchronhalbleiterspeicheranordnung
DE10053700B4 (de) Halbleiterspeicherbauelement mit Datenleitungspaaren
DE10302346A1 (de) Halbleiterspeicherbaustein mit aufgeteiltem Speicherzellenfeld
DE4236456C2 (de) Halbleiterspeichereinrichtung und Betriebsverfahren dafür
DE3533870C2 (de)
DE19954564B4 (de) Steuerungsschaltung für die CAS-Verzögerung
DE69823427T2 (de) Halbleiterspeicheranordnung
DE4428647A1 (de) Halbleiterspeicherbauelement mit einer Struktur zur Ansteuerung von Eingabe/Ausgabeleitungen mit hoher Geschwindigkeit
DE102005030545A1 (de) Halbleiterspeicherbauelement mit Datenleitungspaaren
DE10031575B4 (de) Halbleiterspeicherbauelement
DE19756929A1 (de) Zellenarray und Leseverstärkerstruktur mit verbesserten Rauscheigenschaften und verringerter Größe
DE102006022124A1 (de) Eingangsschaltung mit aktualisiertem Ausgangssignal, das mit Taktsignal synchronisiert ist
DE19618781B4 (de) Halbleiterspeichervorrichtung mit hierarchischer Spaltenauswahlleitungsstruktur
DE60221625T2 (de) Integrierte Halbleiterschaltung
DE2646653A1 (de) Leseverstaerker fuer statische speichereinrichtung
DE10347467A1 (de) Frequenzmultiplizierer und zugehöriges Multiplizierverfahren sowie Datenausgabepuffer und Halbleiterbaustein

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
R020 Patent grant now final

Effective date: 20110917

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140101