DE10003703A1 - Steuerbares, auf einem Isolationsmaterial gebildetes Halbleiterschaltelement - Google Patents

Steuerbares, auf einem Isolationsmaterial gebildetes Halbleiterschaltelement

Info

Publication number
DE10003703A1
DE10003703A1 DE2000103703 DE10003703A DE10003703A1 DE 10003703 A1 DE10003703 A1 DE 10003703A1 DE 2000103703 DE2000103703 DE 2000103703 DE 10003703 A DE10003703 A DE 10003703A DE 10003703 A1 DE10003703 A1 DE 10003703A1
Authority
DE
Germany
Prior art keywords
zone
layer
recombination
switching element
semiconductor switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2000103703
Other languages
English (en)
Other versions
DE10003703B4 (de
Inventor
Jenoe Tihanyi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10003703A priority Critical patent/DE10003703B4/de
Publication of DE10003703A1 publication Critical patent/DE10003703A1/de
Application granted granted Critical
Publication of DE10003703B4 publication Critical patent/DE10003703B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

Mittels Feldeffekt steuerbares Halbleiterschaltelement, das folgende Merkmale aufweist: DOLLAR A - eine erste Leitungszone (10) und eine zweite Leitungszone (12) eines ersten Leitungstyps, die auf einem elektrisch isolierenden Isolationsbereich (20) angeordnet sind; DOLLAR A - eine Sperrzone (14), eines zweiten Leitungstyps, die zwischen der ersten und zweiten Leitungszone (10, 12) auf dem Isolationsbereich (20) angeordnet ist; DOLLAR A - eine benachbart zur Sperrzone (14) angeordnete Steuerelektrode (40) zur gesteuerten Erzeugung eines leitenden Kanals in der Sperrzone (14); DOLLAR A - einen Rekombinationsbereich (30; 32; 34) aus einem die Rekombination von Ladungsträgern des ersten und zweiten Leitungstyps fördernden Material, der in und/oder benachbart zu der Sperrzone (14) angeordnet ist.

Description

Die vorliegende Erfindung betrifft ein Halbleiterschaltele­ ment gemäß den Merkmalen des Oberbegriffs des Anspruchs 1.
Ausführungsformen derartiger Halbleiterschaltelemente sind als SOI-MOSFET (SOI = silicon on insulator, MOSFET = metal- oxide-semiconductor field effect transistor) bekannt. Dabei ist auf einer Isolationsschicht, beispielsweise einem Silizi­ umoxid, eine Siliziumschicht gebildet, in der benachbart zu­ einander eine n- oder p-dotierte Source-Zone als erste Lei­ tungszone eines ersten Leitungstyps, eine p- oder n-dotierte Sperrzone als Sperrzone eines zweiten Leitungstyps und eine n- oder p-dotierte Drain-Zone als zweite Leitungszone des er­ sten Leitungstyps angeordnet sind. Isoliert gegenüber der Sperrzone ist bei MOSFET eine Gate-Elektrode als Steuerelek­ trode angeordnet, wobei sich nach Maßgabe eines an der Gate- Elektrode anliegenden Signals ein leitender Kanal in der Sperrzone zwischen der Source-Zone und der Drain-Zone ausbil­ det.
Feldeffekttransistoren in SOI-Technologie zeichnen sich durch ihre geringen Abmessungen und damit ihre gute Integrierbar­ keit aus.
Bekannte SOI-MOSFET zeigen allerdings Nachteile dahingehend, daß sich ihre Einsatzspannung ändert, wenn der SOI-MOSFET be­ reits leitet. In einer Kennlinie, in der der Drain-Source- Strom über der Drain-Source-Spannung aufgetragen ist, macht sich dies, wie in Fig. 1a dargestellt, durch einen "Knick" bemerkbar.
Fig. 1b zeigt das Kennlinienverhalten von MOSFET, die nicht in SOI-Technologie hergestellt sind. Dargestellt sind jeweils mehrere Kennlinien für verschiedene Werte der Gate-Source- Spannung. Dabei steigt der Drain-Source-Strom mit zunehmender Drain-Source-Spannung zunächst steil an, um dann in einen flachen Bereich überzugehen, in dem der Drain-Source-Strom mit zunehmender Drain-Source-Spannung nur noch geringfügig zunimmt, bevor es zum Durchbruch des MOSFET kommt.
SOI-MOSFET weisen in dem flachen Kennlinienabschnitt einen Knick derart auf, daß der Drain-Source-Strom innerhalb eines kleinen Bereichs der Drain-Source-Spannung steil ansteigt, um danach bis zum Durchbruch nur noch gering mit steigender Drain-Source-Spannung zuzunehmen.
Dieses Verhalten der SOI-MOSFET, das MOSFET, die nicht in SOI-Technologie hergestellt sind, nicht aufweisen, ist stö­ rend beim Entwurf integrierter Schaltungen, da für SOI-MOSFET die beschriebenen Besonderheiten beachtet werden müssen, die für andere MOSFET nicht gelten.
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, ein durch Feldeffekt steuerbares Halbleiterschaltelement zur Verfügung zu stellen, bei dem eine halbleitende Schicht auf einer Isolationsschicht angeordnet ist und bei dessen Betrieb der Strom zwischen der ersten und zweiten Leitungszone wenig­ stens annäherungsweise "ohne Knick" in der Kennlinie an­ steigt.
Diese Aufgabe wird durch ein Halbleiterschaltelement nach An­ spruch 1 gelöst.
Ursächlich für den "Knick" in der Kennlinie von SOI-MOSFET nach dem Stand der Technik sind Ladungsträger, die sich mit zunehmender Drain-Source-Spannung in der Sperrzone anhäufen. Durch die Abfolge der unterschiedlich dotierten Zonen: Sour­ ce-Zone, Sperrzone und Drain-Zone ist in dem SOI-MOSFET ein parasitärer Bipolartransistor gebildet, der das Schaltverhal­ ten des SOI-MOSFET mitbestimmt. Die Basis des parasitären Bipolartransistors wird dabei durch die Sperrzone gebildet. Die in der Sperrzone angehäuften Ladungsträger spannen die Basis des parasitären Bipolartransistors vor, und beeinflussen so das Schaltverhalten des MOSFET. Der Bipolartransistor schal­ tet ein, wenn eine Drain-Source-Spannung erreicht ist, bei der eine Multiplikation der Ladungsträger in der Sperrzone eintritt. Dies ist die Spannung, bei der Knick in der Kennli­ nie entsteht, da sich mit Einschalten des parasitären Bipo­ lartransistors die Einsatzspannung des SOI-MOSFET ändert.
Der erfindungsgemäß in die Sperrzone eingebrachte oder be­ nachbart zu der Sperrzone angeordnete Rekombinationsbereich fördert die Rekombination von Ladungsträgern des ersten und zweiten Leitungstyps in der Sperrzone. Die Anhäufung von La­ dungsträgern in der Sperrzone wir dadurch weitgehend verhin­ dert, was zur Folge hat, daß der parasitäre Bipolartransistor hinsichtlich des Schaltverhaltens des SOI-MOSFET wenigstens annäherungsweise nicht in Erscheinung tritt. Der SOI-MOSFET verhält sich wie ein nicht in SOI-Technologie hergestellter MOSFET.
Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.
Gemäß einer ersten Ausführungsform der Erfindung ist vorgese­ hen, dass sich der Rekombinationsbereich zwischen dem Isola­ tionsbereich bzw. einer Isolationsschicht, und der Sperrzone erstreckt. Ein erfindungsgemäßes Halbleiterschaltelement nach dieser Ausführungsform der Erfindung kann weitgehend unter Beibehaltung bekannter Verfahren zur Herstellung von SOI- MOSFET hergestellt werden. Gegenüber bekannten Verfahren ist dabei lediglich erforderlich, auf der Isolationsschicht eine Schicht aus Rekombinationsmaterial, vorzugsweise einem Metall oder einem Silizid, abzuscheiden, bevor die Halbleiterschicht aufgebracht wird.
Gemäß einer weiteren Ausführungsform der Erfindung ist vorge­ sehen, dass sich der Rekombinationsbereich zudem zwischen der Isolationsschicht und der ersten und/oder zweiten Leitungszo­ ne erstreckt. Bei Verwendung eines Metalls oder eines Sili­ zids als Rekombinationsmaterial entstehen so Schottky-Kon­ takte zwischen der ersten und/oder zweiten Leitungszone und dem Rekombinationsmaterial. Über den Rekombinationsbereich sind dadurch definierte Widerstände zwischen der ersten Lei­ tungszone und der Sperrzone bzw. der zweiten Leitungszone und der Sperrzone gebildet.
Der Rekombinationsbereich ist vorzugsweise als sehr dünne Schicht zwischen der Sperrzone und dem Isolationsbereich aus­ gebildet, wobei die Schichtdicke des Rekombinationsbereichs vorzugsweise nur eine oder einige wenige Atomlagen beträgt.
Gemäß einer weiteren Ausführungsform der Erfindung ist vorge­ sehen, den Rekombinationsbereich als plattenförmigen Bereich, vorzugsweise aus einem Metall oder einem Silizid, in der Sperrzone anzuordnen, wobei die Sperrzone den Rekombinations­ bereich nach allen Seiten umgibt.
Gegenstand der Erfindung ist des Weiteren ein Verfahren zur Herstellung eines erfindungsgemäßen Halbleiterschaltelements.
Die Erfindung wird nachfolgend in Figuren anhand von Ausfüh­ rungsbeispielen näher erläutert. Es zeigen:
Fig. 1 Kennlinien eines SOI-MOSFET und eines nicht in SOI- Technologie gergestellten MOSFET nach dem Stand der Technik;
Fig. 2 Querschnitt durch ein als SOI-MOSFET ausgebildetes erfindungsgemäßes Halbleiterschaltelement nach ei­ ner ersten Ausführungsform;
Fig. 3 Querschnitt durch ein als SOI-MOSFET ausgebildetes erfindungsgemäßes Halbleiterschaltelement nach ei­ ner zweiten Ausführungsform;
Fig. 4 Querschnitt durch ein erfindungsgemäßes Halbleiter­ schaltelement nach einer dritten Ausführungsform.
In den Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Teile und Bereiche mit gleicher Bedeutung.
Fig. 2 zeigt einen Querschnitt durch ein erfindungsgemäßes, als SOI-MOSFET ausgebildetes Halbleiterschaltelement gemäß einer ersten Ausführungsform. Der MOSFET weist einen Isolati­ onsbereich 20, beispielsweise ein Siliziumoxid, auf, auf wel­ chen eine Schicht aus einem Halbleitermaterial, beispielswei­ se Silizium, aufgebracht ist. In dem Halbleitermaterial sind eine n+-dotierte Source-Zone 10 als erste Leitungszone eines ersten Leitungstyps und eine n+-dotierte Drain-Zone 12 als zweite Leitungszone des ersten Leitungstyps ausgebildet. Zwi­ schen der Source-Zone 10 und der Drain-Zone 12 ist eine p- dotierte Sperrzone 14 gebildet, die auch als Bulk- oder Body- Bereich bezeichnet wird. Über der Sperrzone 14 ist eine Iso­ lationsschicht 50 aufgebracht, die sich auch teilweise über die Source-Zone 10 und die Drain-Zone 12 erstreckt, und auf der eine Gate-Elektrode 40 als Steuerelektrode des Halblei­ terschaltelements aufgebracht ist. Die Source-Zone 10 ist mittels einer Source-Elektrode 11 und die Drain-Zone 12 ist mittels einer Drain-Elektrode 13 kontaktierbar, wobei eine Verschaltung der Source-Elektrode 11, der Drain-Elektrode 13 und der Gate-Elektrode 40 nicht näher dargestellt ist.
Die Halbleiterschicht mit Source-, Drain- und Sperrzone 10, 12 14 sowie die Elektroden 11, 13, 40 sind von einem zweiten Isolationsbereich 60 umgeben, der das Halbleiterschaltelement gegenüber weiteren, nicht näher dargestellten, Halbleiter­ schaltelementen isoliert.
Zwischen dem Isolationsbereich 20 und der Sperrzone 14 ist erfindungsgemäß ein Rekombinationsbereich 30 aus einem die Rekombination von p-Ladungsträgern und n-Ladungsträgern för­ dernden Material angeordnet. Der Rekombinationsbereich 30 be­ steht vorzugsweise aus einem Metall oder einem Silizid, bzw. einer entsprechenden Halbleiterverbindung. Der Rekombinati­ onsbereich 30 ist vorzugsweise als sehr dünne Schicht, die idealerweise nur die Dicke einer oder einiger weniger Atomla­ gen aufweist, ausgebildet.
Aufgabe des Rekombinationsbereichs 30- ist es, einen parsitä­ ren Bipolartransistor, der durch die Abfolge der n-dotierten Source-Zone 10, der p-dotierten Sperrzone 14 und der n- dotierten Drain-Zone 12 gebildet ist, wenigstens annäherungs­ weise wirkungslos im Hinblick auf das Schaltverhalten des MOSFET zu machen. Zum besseren Verständnis ist das Schaltsym­ bol des parasitären Bipolartransistors beispielhaft in Fig. 1 eingezeichnet. Die Basis des parasitären Bipolartransistors, in dem Ausführungsbeispiel ein npn-Bipolartransistor, ist durch die Sperrzone 14 gebildet, wobei die Basis floatend ausgebildet ist, das heißt, es sind keine Anschlüsse vorhan­ den, um die Sperrzone 14 von außen auf ein definiertes Poten­ tial zu legen. Emitter und Kollektor des parasitären Bipolar­ transistors werden abhängig von der Polung der Drain-Source- Spannung durch die Source-Zone bzw. die Drain-Zone des MOSFET gebildet. Bei Anlegen einer Steuerspannung zwischen der Gate- Elektrode 40 und der Source-Elektrode 11, bzw. der Source- Zone 10, bildet sich in der Sperrzone 14 ein leitender Kanal zwischen der Source-Zone 10 und der Drain-Zone 12 aus. Bei Anlegen einer Flussspannung zwischen der Source-Elektrode 11 und der Drain-Elektrode 12 kommt es zum Austausch von La­ dungsträgern zwischen der Source-Zone 10 und der Drain-Zone 12. Hierbei werden auch Ladungsträger in die Sperrzone 14 in­ jiziert, die sich ohne das Vorhandensein des Rekombinationsbereichs 30 dort anhäufen würden und zu dem bekannten Knick in der Kennlinie des SOI-MOSFET führen würden. Der Rekombina­ tionsbereich 30 verhindert die Anhäufung von Ladungsträgern, in vorliegendem Fall von Löchern, in der Sperrzone 14, da­ durch, dass an der Oberfläche des Rekombinationsbereichs 30 eine verstärkte Rekombination von p- und n-Ladungsträgern stattfindet. Die Basis des parasitären Bipolartransistors kann daher nicht so weit vorgespannt werden, dass der parasi­ täre Bipolartransistor einschaltet. Der parasitäre Bipolar­ transistor ist damit wirkungslos. Durch den Rekombinationsbe­ reich 30 ist die Stromverstärkung dieses parasitären Bipolar­ transistors soweit reduziert, dass er hinsichtlich des Schaltverhaltens des SOI-MOSFET nicht in Erscheinung tritt.
Der Rekombinationsbereich 30 erstreckt sich in dem vorliegen­ den Ausführungsbeispiel nicht nur unterhalb der Sperrzone 14, sondern auch unterhalb der Source-Zone 10 und der Drain-Zone 12. Zwischen der Source-Zone 10, bzw. der Drain-Zone 12, und dem, vorzugsweise aus einem Metall- oder einem Silizid gebil­ deten Rekombinationsbereich 30, sind dadurch Schottky-Dioden gebildet, deren Schaltsymbole zum besseren Verständnis in Fig. 1 eingezeichnet sind. Über den Rekombinationsbereich 30, bzw. die Rekombinationsschicht, ist auf diese Weise ein defi­ nierter Widerstand zwischen der Source-Zone 10 und der Sperr­ zone 14 bzw. der Drain-Zone 12 und der Sperrzone 14 gebildet.
Fig. 3 zeigt eine weitere Ausführungsform eines als SOI- MOSFET ausgebildeten Halbleiterschaltelements nach der Erfin­ dung. Ein Rekombinationsbereich 32 ist bei dieser Ausfüh­ rungsform als Bereich aus einem Rekombinationsmaterial, vor­ zugsweise einem Metall oder einem Silizid, bzw. einer ent­ sprechenden Halbleiterverbindung in der Sperrzone 14, ausge­ bildet. Fig. 2 zeigt einen plattenförmig in der Sperrzone 14 ausgebildeten Rekombinationsbereich 32, wobei mehrere derar­ tiger Rekombinationsbereiche 32 parallel oder nebeneinander in der Sperrzone 14 angeordnet sein können. Der Rekombinati­ onsbereich 32 verhindert die Anhäufung von Ladungsträgern in der Sperrzone 14 und macht so den parasitären Bipolartransi­ stor wirkungslos. Das Kennlinienverhalten des SOI-MOSFET ent­ spricht dem eines herkömmlichen, nicht in SOI-Technologie hergestellten MOSFET.
Fig. 4 zeigt ein weiteres Ausführungsbeispiel eines als SOI- MOSFET ausgebildeten erfindungsgemäßen Halbleiterschaltele­ ments im Querschnitt. Ein Rekombinationsbereich 34 ist bei dieser Ausführungsform durch Eindiffusion eines die Rekombi­ nation von n-Ladungsträgern und p-Ladungsträgern fördernden Materials in die Sperrzone 14 ausgebildet. Das eindiffundier­ te Material ist vorzugsweise ein Metall, wie zum Beispiel Platin. Bei den zur Herstellung eines Rekombinationsbereichs 34 notwendigen Diffusionsschritten ist es nahezu unvermeid­ lich, dass auch Rekombinationsmaterial in die Source-Zone 10 und die Drain-Zone 12 diffundiert wird. Dies beeinträchtigt die Funktionsweise des MOSFET nicht oder nur unwesentlich.
Die in die Sperrzone 14 eindiffundierten Atome des Rekombina­ tionsmaterials fördern die Rekombination von n- und p-La­ dungsträgern in der Sperrzone 14 und machen so den parasitä­ ren Bipolartransistor wenigstens annäherungsweise wirkungs­ los.
Die Erfindung wurde vorangehend anhand eines n-Kanal-SOI- MOSFET beschrieben. Obige Ausführungen gelten entsprechend für p-Kanal-SOI-MOSFET. Des Weiteren gelten obige Ausführun­ gen entsprechend für Halbleiterschaltelemente, die auf einem anderen Material als Silizium basieren.
Gegenstand der Erfindung ist des Weiteren ein Verfahren zur Herstellung eines erfindungsgemäßen Halbleiterschaltelements.
Gemäß einem ersten Verfahren zur Herstellung eines Halblei­ terschaltelements nach Fig. 2 ist vorgesehen, eine Schicht aus Isolationsmaterial 20 bereitzustellen, auf der anschlie­ ßend eine Schicht 30 eines Rekombinationsmaterials aufgebracht wird. In einer auf der Rekombinationsschicht 30 aufge­ brachten Schicht aus Halbleitermaterial werden anschließend mittels Dotierung eine Source-Zone 10 eines ersten Lei­ tungstyps, eine Drain-Zone 12 des ersten Leitungstyps und ei­ ne zwischen der Source-Zone 10 und der Drain-Zone 12 angeord­ nete Sperrzone 14 eines zweiten Leitungstyps gebildet. An­ schließend wird auf der Sperrzone 14 eine weitere Isolations­ schicht 50 aufgebracht, auf der eine Steuerelektrode 40 ge­ bildet wird.
Bei einem weiteren Verfahren zur Herstellung eines Halblei­ terschaltelements nach Fig. 4 ist zunächst vorgesehen, eine Schicht aus Halbleitermaterial auf einer Isolationsschicht 20 anzuordnen, wobei in der Schicht aus Halbleitermaterial an­ schließend eine Source-Zone 10, eine Drain-Zone 12 und eine Sperrzone 14 ausgebildet werden.
Anschließend werden in die Sperrzone 14 mittels Diffusion Atome eines die Rekombination von Ladungsträgern des ersten und zweiten Leitungstyps fördernden Materials, vorzugsweise Platin, eingebracht. Danach wird über der Sperrzone 14 eine Isolationsschicht 50 aufgebracht, auf der anschließend eine Steuerelektrode 40 ausgebildet wird.
Zur Erstellung einer Vielzahl von SOI-MOSFET in einem Chip wird vorzugsweise eine Isolationsschicht zur Verfügung ge­ stellt, auf der die SOI-MOSFET nebeneinander angeordnet wer­ den können. Zur Herstellung der Halbleiterschichten für die einzelnen SOI-MOSFET wird auf der Isolationsschicht, bzw. auf der über der Isolationsschicht gebildete Rekombinations­ schicht, eine Halbleiterschicht aufgebracht, die anschlie­ ßend, beispielsweise durch Grabenätzung bis an die Isolati­ onsschicht, in einzelne Bereiche aus Halbleitermaterial un­ terteilt wird. Nach Herstellung der Source-, Drain- und Sperrzonen in den einzelnen Halbleiterbereichen und dem Auf­ bringen der Anschlusselektroden werden die die einzelnen Halbleiterbereiche umgebenen Gräben mittels eines Isolationsmaterials aufgefüllt, um die einzelnen SOI-MOSFET gegeneinan­ der zu isolieren.
Bezugszeichenliste
10
Source-Zone
11
Source-Elektrode
12
Drain-Zone
13
Source-Elektrode
14
Sperrzone
20
Isolationsbereich
30
Rekombinationsbereich
32
Rekombinationsbereich
34
Rekombinationsbereich
40
Gate-Elektrode
50
Isolationsschicht

Claims (12)

1. Mittels Feldeffekt steuerbares Halbleiterschaltelement, das folgende Merkmale aufweist:
  • - eine erste Leitungszone (10) und eine zweite Leitungszone (12) eines ersten Leitungstyps, die auf einem elektrisch iso­ lierenden Isolationsbereich (20) angeordnet sind;
  • - eine Sperrzone (14), eines zweiten Leitungstyps, die zwi­ schen der ersten und zweiten Leitungszone (10, 12) auf dem Isolationsbereich (20) angeordnet ist;
  • - eine benachbart zur Sperrzone (14) angeordnete Steuerelek­ trode (40) zur gesteuerten Erzeugung eines leitenden Kanals in der Sperrzone (14);
gekennzeichnet, durch folgendes weiteres Merk­ mal:
einen Rekombinationsbereich (30; 32; 34) aus einem die Rekom­ bination von Ladungsträgern des ersten und zweiten Lei­ tungstyps fördernden Material, der in und/oder benachbart zu der Sperrzone (14) angeordnet ist.
2. Halbleiterschaltelement nach Anspruch 1, dadurch gekennzeichnet, daß der Rekombinationsbereich (30) zwischen der Sperrzone (14) und dem Isolationsbereich (20) angeordnet ist.
3. Halbleiterschaltelement nach Anspruch 2, dadurch gekennzeichnet, daß sich der Rekombinationsbereich (30) zwischen dem Isolations­ bereich (20) und der ersten Leitungszone (10) und/oder der zweiten Leitungszone (12) erstreckt.
4. Halbleiterschaltelement nach einem der vorangehenden An­ sprüche, dadurch gekennzeichnet, daß der Rekombinationsbereich (30) als dünne Schicht ausgebildet ist.
5. Halbleiterschaltelement nach Anspruch 4, dadurch gekennzeichnet, daß die Dicke der Schicht (30) nur eine oder einige Atomlagen beträgt.
6. Halbleiterschaltelement, nach einem der vorangehenden An­ sprüche, dadurch gekennzeichnet, daß das Material des Rekombinationsbereichs (30; 32; 34) ein Me­ tall oder ein Silizid ist.
7. Halbleiterschaltelement nach einem der vorangehenden An­ sprüche, dadurch gekennzeichnet, daß der Rekombinationsbereich (32) als plattenförmige Schicht in der Sperrzone (14) ausgebildet ist.
8. Halbleiterschaltelement nach einem der vorangehenden An­ sprüche, dadurch gekennzeichnet, daß der Rekombinationsbereich (34) durch Eindiffusion eines Re­ kombinationsmaterials, vorzugsweise eines Metalls, in die Sperrzone ausgebildet ist.
9. Halbleiterschaltelement nach Anspruch 8, dadurch gekennzeichnet, daß das Rekombinationsmaterial Platin ist.
10. Verfahren zur Herstellung eines Halbleiterschaltelements, das folgende Verfahrensschritte aufweist:
Bereitstellen einer Schicht (20) aus einem Isolationsmateri­ al;
Aufbringen einer Schicht (30) eines Rekombinationsmaterials auf die Isolationsschicht (20);
Aufbringen einer Schicht aus Halbleitermaterial auf die Schicht (30) aus Rekombinationsmaterial;
Herstellen einer ersten und zweiten Leitungszone (10, 12) ei­ nes ersten Leitungstyps mittels Dotierung und einer zwischen der ersten und zweiten Leitungszone (10, 12) angeordneten Sperrzone (14) eines zweiten Leitungstyps mittels Dotierung in der Halbleiterschicht;
Aufbringen einer zweiten Schicht (50) aus Isolationsmaterial auf die Sperrzone (14);
Herstellen einer Steuerelektrode (40) auf der zweiten Schicht (40) aus Isolationsmaterial;
11. Verfahren zur Herstellung eines Halbleiterschaltelements, das folgende Verfahrensschritte aufweist:
Bereitstellen einer Schicht (20) aus Isolationsmaterial;
Aufbringen einer Schicht aus Halbleitermaterial auf der Iso­ lationsschicht (20);
Herstellen einer ersten und zweiten Leitungszone (10, 12) ei­ nes ersten Leitungstyps mittels Dotierung und einer zwischen der ersten und zweiten Leitungszone (10, 12) angeordneten Sperrzone eines zweiten Leitungstyps mittels Dotierung in der Halbleiterschicht;
Herstellen eines Rekombinationsbereichs (34) in der Sperrzone mittels Eindiffusion eines die Rekombination von Ladungsträgern des ersten und zweiten Leitungstyps fördernden Materi­ als;
Aufbringen einer zweiten Isolationsschicht (50) auf die Sperrzone (14);
Herstellen einer Steuerelektrode (40) auf der zweiten Isola­ tionsschicht (50) über der Sperrzone (14).
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß das Rekombinationsmaterial ein Metall, vorzugsweise Platin, ist.
DE10003703A 2000-01-28 2000-01-28 Steuerbares, auf einem Isolationsmaterial gebildetes Halbleiterschaltelement Expired - Fee Related DE10003703B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10003703A DE10003703B4 (de) 2000-01-28 2000-01-28 Steuerbares, auf einem Isolationsmaterial gebildetes Halbleiterschaltelement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10003703A DE10003703B4 (de) 2000-01-28 2000-01-28 Steuerbares, auf einem Isolationsmaterial gebildetes Halbleiterschaltelement

Publications (2)

Publication Number Publication Date
DE10003703A1 true DE10003703A1 (de) 2001-08-09
DE10003703B4 DE10003703B4 (de) 2007-07-12

Family

ID=7629028

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10003703A Expired - Fee Related DE10003703B4 (de) 2000-01-28 2000-01-28 Steuerbares, auf einem Isolationsmaterial gebildetes Halbleiterschaltelement

Country Status (1)

Country Link
DE (1) DE10003703B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2389683A2 (de) * 2009-01-22 2011-11-30 Versatilis LLC Verfahren zum verbessern der leistungsfähigkeit von feldeffekttransistoren und dadurch hergestellte feldeffekttransistoren

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4001368A1 (de) * 1989-01-25 1990-08-02 Fuji Electric Co Ltd Leitungstyp-modulations-mosfet

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4656493A (en) * 1982-05-10 1987-04-07 General Electric Company Bidirectional, high-speed power MOSFET devices with deep level recombination centers in base region
JPH03171777A (ja) * 1989-11-30 1991-07-25 Toshiba Corp 半導体装置
US6054369A (en) * 1997-06-30 2000-04-25 Intersil Corporation Lifetime control for semiconductor devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4001368A1 (de) * 1989-01-25 1990-08-02 Fuji Electric Co Ltd Leitungstyp-modulations-mosfet

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Jpn.J.Appl.Phys., Vol. 35 (1986) pp. 982-995 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2389683A2 (de) * 2009-01-22 2011-11-30 Versatilis LLC Verfahren zum verbessern der leistungsfähigkeit von feldeffekttransistoren und dadurch hergestellte feldeffekttransistoren
EP2389683A4 (de) * 2009-01-22 2012-06-27 Versatilis Llc Verfahren zum verbessern der leistungsfähigkeit von feldeffekttransistoren und dadurch hergestellte feldeffekttransistoren

Also Published As

Publication number Publication date
DE10003703B4 (de) 2007-07-12

Similar Documents

Publication Publication Date Title
DE69728259T2 (de) Siliciumkarbid-cmos und herstellungsverfahren
DE3121224C2 (de) MOS-Transistor für hohe Betriebsspannungen
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE19704995B4 (de) Integrierte Hochspannungs-Leistungsschaltung
DE2706623C2 (de)
DE10212149B4 (de) Transistoranordnung mit Schirmelektrode außerhalb eines aktiven Zellenfeldes und reduzierter Gate-Drain-Kapazität
DE69725494T2 (de) Kanalstruktur eines Feldeffekttransistors und eines CMOS-Elements
DE60222751T2 (de) Feldeffekttransistorstruktur und herstellungsverfahren
DE19649686A1 (de) Struktur und Herstellungsverfahren eines Hochspannungs-Metalloxid-Silizium-Feldeffekttransistors (MOSFET)
DE19711729B4 (de) Horizontal-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE3114970A1 (de) Kombinierte bipolare smos-transistoranordnung und verfahren zu ihrer herstellung
EP0833386A1 (de) Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement
EP0033003B1 (de) Zweifach diffundierter Metalloxidsilicium-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE2637479A1 (de) Mos-feldeffekt-transistor
DE3937502A1 (de) Halbleitervorrichtung mit einem feldabschirmelement und verfahren zu deren herstellung
DE2903534A1 (de) Feldeffekttransistor
DE3011982A1 (de) Halbleitervorrichtung mit mehreren feldeffekttransistoren
DE19623846A1 (de) Halbleitereinrichtung
DE3709708A1 (de) Feldeffekttransistor mit gering dotierter drainanordnung und verfahren zur herstellung desselben
DE3440674A1 (de) Feldeffekt-transistor
DE2109928A1 (de) Feldeffekt Transistor
DE10224201B4 (de) Halbleiterbauelement mit Durchbruchstrompfad und Herstellungsverfahren desselben
DE10256575A1 (de) Lateraler MOSFET mit hoher Durchbruchspannung und damit ausgestattete Vorrichtung
DE102004052153B4 (de) Vertikales Leistungshalbleiterbauelement mit Gateanschluss auf der Rückseite und Verfahren zu dessen Herstellung
EP0000180A1 (de) Halbleiter-Zellenstruktur für eine Eimerkettenschaltung sowie Verfahren zur Herstellung derselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee