DD220474A1 - Integrierte verzoegerungsschaltung - Google Patents

Abstract

DIE ERFINDUNG BETRIFFT EINE INTEGRIERTE VERZOEGERUNGSSCHALTUNG IN STATISCHER MOS-TECHNIK, BEISPIELSWEISE FUER UNGETAKTETE MOS-SCHALTUNGEN. DURCH DIE ERFINDUNG SOLL EINE EINFACHE INTEGRIERTE VERZOEGERUNGSSCHALTUNG MIT HOHER FUNKTIONSSICHERHEIT GESCHAFFEN WERDEN, DIE MIT MOEGLICHST GERINGER CHIPFLAECHE REALISIERBAR IST UND MIT DER OHNE SCHALTUNGSAENDERUNG UNTERSCHIEDLICHE VERZOEGERUNGSZEITEN REALISIERT WERDEN KOENNEN. ERFINDUNGSGEMAESS WIRD DIE AUFGABE DADURCH GELOEST, DASS DER AUSGANG EINES ZEITGLIEDES MIT DEM GATE- UND DRAINANSCHLUSS WENIGSTENS EINES KOPPELTRANSISTORS VERBUNDEN IST, DESSEN SOURCE MIT DEM EINGANG EINES SCHALTELEMENTES UND DEM DRAINANSCHLUSS EINES ENTLADETRANSISTORS VERBUNDEN IST. DER SOURCEANSCHLUSS DES ENTLADETRANSISTORS IST MIT MASSE UND DER GATEANSCHLUSS MIT DEM EINGANG DES ZEITGLIEDES VERBUNDEN. DER KOPPELTRANSISTOR BESTEHT ZWECKMAESSIGERWEISE AUS EINER REIHENSCHALTUNG VON EINZELTRANSISTOREN MIT GLEICHER ODER UNTERSCHLIEDLICHER SCHWELLSPANNUNG.

Description

Integrierte Verzögerungssclialtuiig Anwendungsgebiet der Erfindung

Die Erfindung betrifft eine integrierte Verzögerungsschaltung in statischer MOS-Technik und bezieht sich auf die Schaltungstechnik in integrierten Schaltkreisen. Spezielle Anwendungsfälle sind ungetaktet arbeitende Schaltkreise in MOS-Technik.

Charakteristik der bekannten technischen Lösungen

Schaltungen zur zeitlichen Verzögerung eines Signals sind allgemein bekannt, wobei für asynchrone (ungetaktete) Anwendungsfälle dazu in der Hegel das Auf- bzw. Entladen einer Kapazität über geschaltete Spannungsquellen oder Widerstandsnetzwerke'verwendete wird· Die dazu bekannten Schaltungen sind entweder nicht in integrierter Technik realisierbar (DE-OS 2 638 950) oder erfordern große Chipflächen und zusätzlichen Schaltungsaufwand (DE-OS 2 814).

In einer anderen bekannten Lösung (DD-WP 139 062) wurde der Ausgang eines integrierten Zeitgliedes mit einem RS-Flip-Flop verbunden, dessen Kippunkt durch einen Transistor im Setzzweig erhöht wurde. Nachteilig bei dieser Lösung ist, daß sich wegen des Gate-Drain-Kurzschlusses des den Kippunkt erhöhenden Transistors im Setz-

zweig des RS-3?lip-Flop beim Irr eichen des Kippunktes die Spannung am Ausgang des Setzzweiges des BS-Flip-Flops nur sehr unzuverlässig unter den Weit der Enhancementschwellspannung einstellt· Dadurch ist eine falsche Auswertung möglich,was zu einer Schwankung der Dauer¹ der Verzögerungszeit in Abhängigkeit von den Toleranzen der Technologieparameter führt·

Ziel der Erfindung _λ

Das Ziel der Erfindung besteht darin, eine einfache integrierte Verzögerungsschaltung mit hoher Punktionssicherheit in statischer MOS-Technik zu schaffen, bei der zusätzliche chipexterne Elemente, wie Taktgeneratoren, nicht erforderlich sind und die mit möglichst geringer \ Chipfläche realisiert werden kann«

Darlegung des Wesens der Erfindung

Der Errindung liegt die Aufgäbe zugrunde, eine integrierte Verzögerungsschaltung in statischer MOS-Technik mit wesentlich reduziertem Plächenbedarf zu schaffen, bei der die Verzögerungszeit möglichst wenig von Betriebsspannungs-

r . .

Schwankungen und von Toleranzen der Technologieparameter abhängt und bei der ohne Schaltungsänderung unterschiedliche Verzögerungszeiten bzw· Schaltschwellen realisiert

werden können·

Zur Lösung der Aufgäbe wird von einer Verzögerungsschaltung in integrierter statischer MOS-Technik ausgegangen, die aus einem Zeitglied, einem Pegelumsetzer und einem Schaltelement besteht·!

Erfindungsgemäß wird die Aufgabe,dadurch gelöst, daß der Aüsgangsknoten des aus einem Ladetransistor, einem Aus- ' lösetransistör und einem Kondensator bestehenden Zeit-

gliedes mit dem Gate» und DrainanschlaB wenigstens eines , Koppeltransistors verbunden ist, dessen Source mit dem Eingang des Schaltelementes und dem Drainanschluß eines Entladetransistors verbunden ist· Der Sourceanschluß des Entladetransistors ist mit Masse und der GateanschluB mit dem Eingang des Zeitgliedes verbunden«

In einer zweckmäßigen Ausgestaltung der Erfindung besteht der Koppeltransistor aus einer Reihenschaltung von Einzeltransistoren mit gleicher oder unterschiedlicher

('"'. Schwell spannung zwischen dem Ausgang des Zeitgliedes und dem Eingang des Schaltelementes, wobei die Gate- und ' Drainanschlüsse der in Reihe geschalteten Transistoren jeweils kurzgeschlossen sind und die Gateanschlüsse der einzelnen Transistoren nicht miteinander verbunden sind. Im Ruhezustand sind der Auslösetransistor des Zeitgliedes und der Entladetransistor geöffnet· Der Ausgangsfcnoten des Zeitgliedes und der Eingangsknoten des Schaltelementes befinden sich damit nahezu auf Massepotential und der Ausgang der Verzögerungsschaltung ist auf das Potential der Betriebsspannung aufgeladen· Sinkt am Eingang das Potential unter den Wert der Enhancementschwell spannung, so sperren der Auslösetransistor und der Entladetransistor

O und die Aufladung des Kondensators beginnt über den Ladetrans!stör« Erreicht die Spannung am Ausgangsknoten des Zeitgliedes einen um den durch den Koppeltransistor bewirkten Pegelversatz des Pegelwandlers höheren Wert als die Ansprechschwelle des Schaltelementes, so schaltet letzteres in den anderen Zustand um, bei dem der Ausgang nahezu Massepotential führt· Ein erneuter Spannungsanstieg über die Enhancementschwellspaimung am Eingang bewirkt ein sofortiges Rücksetzen des Ausganges, sofern dort keine zusätzlichen Elemente zur Speicherung des Signals angebracht werden. Damit ist die Verzögerungs-

schaltung für neue Eingangsimpulse wieder "betriebsbereit/ . ' ' . ":^::- .. _v ".

Der Ersatz des Koppel transistors durch eine Reihenschaltung von Sinzeltransistoreh führt zu einer mehrfachen Erhöhung der Schaltschwelle, wodurch, bei gleicher Verzögerungszeit eine wesentliche Verkleinerung des Kondensators möglich ist*

X)ie Reihenschaltung der Einzeltransistoren kann durch eine...Implantationsmaske zusätzlich programmierbar gestaltet werden.

Ausxührungsbeispiel

Die Errindung soll nachstehend an einem Ausiührungsbeispiel näher erläutert werden. In der zugehörigen Zeichnung zeigen:

Pig· i Eine integrierte Verzögerungsschaltung in statischer MOS-fechnik;

Pig· 2 die integrierte Verzögerungsschaltung mit einem Pegelwandler mit mehreren in Eeihe geschalteten Einzeltransistoren und

", ' ' "

Pig· 3 das Impulsdiagramm der integrierten Verzögerungsschaltung·

Die integrierte Verzögerungsschaltung (Fig. 1) besteht aus den Komplexen Zeitglied ZG, Pegelwandler PW und Schaltelement SS· Die Schaltung ist in statischer MOS-Technik ausgeführt und arbeitet mit nur einer Betriebsspannang TT _A, vorzugsweise +5 V· Das Zeitglied ZG besteht aus dem Ladetransistor ü?1, dem Auslosetransistor 12 und einem integrierten Kondensator C. Das Gate des Auslösetransistors T2 ist mit dem Eingang E des Zeitgliedes ZG

verbunden· Die Source- und Drainanschlüsse dieses Auslösetransistors 072 sind mit Masse M bzw· dem Ausgangsknoten 1 des Zeitgliedes ZG verbunden· Der Ladetransistor T1 (Depletiontransistor) ist als Konstantstromquelle geschaltet, das heißt Gate- und Sourceanschluß sind kurzgeschlossen und mit dem Ausgangsknoten 1 verbunden· Der Drainanschluß des Ladetransistors

ist mit der Betriebsspannung ü._A verbunden· Des Kondensator C ist zwischen dem Ausgangsknoten 1 und Masse M (""": angeordnet· Durch Veränderung der Größe der Kapazität des Kondensators C kann die Verzögerungszeit t_y (Fig· 3) verändert werden·

Der Fegelwandler FW besteht mindestens aus einem Koppeltransistor (E3 und einem Entladetransistor T4, wobei zum Zwecke eines höheren Fegelversatzes der Koppeltransistor 0?3 durch eine Reihenschaltung von mehreren Einzeltransistoren T3<i „ ersetzt werden kann· Die Größe des

I · · «21 *

Fegelversatzes dieser Reihenschaltung kann durch eine Implantationsmaske zusätzlich im Herstellungsprozeß programmierbar gestaltet werden.

Der Koppeltransistor $3 ist zwischen Gate- und Drainanschluß kurzgeschlossen und an diesem Funkt mit dem Attain , gangsknoten 1 des Zeitgliedes ZG verbunden· Der Source- anschluß des Koppeltransistors 23 steht mit dem Eingangsknoten 2 des Schaltelementes SE in Verbindung und stellt den Ausgang des Fegelwandlers FW dar· Der Entladetransistor Φ4- ist mit seinem Drainanschluß mit dem Eingangsknoten 2 verbunden« Der Sourceanschloß liegt auf Masse M« Der Gateanschluß des Entladetransistors £4 ist auf den Eingang E des Zeitgliedes zurückgeführt· Das Schaltelement SE besteht aus dem Last transistor T5 tmd dem Schalttransistor T6. Der Gateanschluß des¹ Lasttransistors T5 ist mit dessen Sourceanschluß und dem Ausgang A des Schaltelementes SE verbunden· Der Drainanschluß des -Lasttransistors T^ ist

- δ -

mit der Betriebsspannung ϋ._Λ verbunden. Der Transistor

CC

T6 ist mit seinem Gateanschluß mit dem Singangsknoten 2 und sein Drainanschluß mit dem Ausgang A des Schaltelementes SS gekoppelt. Der Sourceanschluß des Transistors T6 liegt auf Masse M.

Der Pegelwandler PW bewirkt eine Anhebung der Schaltschwelle für das Schaltelement SS, da die Spannung am , Ausgangsknoten 1 um eine Enhancementschwellspannung hoher als am Singangsknoten 2 sein muß, damit durch den Köppeltransistor G?3 ein Strom fließen kann» Wird der ; Koppeltransistor T3 durch eine Reihenschaltung von Einzeltransistoren ^3/)_###n ersetzt (Fig_# 2), so ist eine mehrfache Erhöhung der Schaltschwelle wirksam. Dadurch ergeben sich bei gleicher Verzögerungszeit erheblich kleinere Kapazitätswerte für den Kondensator C und es ist deshalb nur ein Bruchteil der sonst benötigten Chipfläche erforderlich.

Durch eine Implantation einzelner Transistoren T3„ „ dieserReihenschaltung ist eine Programmierung der Verzögerungszeit in mehreren Stufen möglich. Im Ruhezustand sind der Auslösetransistor T2 und der Entladetransistor T4 geöffnet. Der Ausgangsknoten 1 und der Eingangsknoten 2 befinden sich damit nahezu auf Massepotential und der Ausgang A ist auf das Potential der Betriebsspannung U_nΛ

γ geladen.

Sinkt am Eingang S das Potential unter den Wert der Enhancementschwellspannung, so sperren der Auslösetransistör T2 und der Bntladetransistor T4 und die Aufladung des Kondensators C beginnt über den Ladetransistor T1. Erreicht die Spannung am Ausgangsknoten 1 einen um den durch den Koppeltransistor T3 bewirkten Pegelversatz des Pegelwandlers PW höheren Wert als die Ansprechschwelle des Schaltelementes SS, so schaltet letzteres in den anderen Zustand um, bei dem der Ausgang A nahezu Masse-

potential führt· Bin erneuter Spannungsanstieg über die Enhancementschwellspannung am Eingang Ξ bewirkt ein sofortiges Rücksetzen des Ausganges A, wenn dort keine zusätzlichen Elemente zur Speicherung des Signals angebracht werden· Damit ist die Verzögerungsschaltung für neue Eingangsimpulse wieder betriebsbereit·

Claims (2)

1. Ertindungsanspruch

   1· Integrierte Terzögerungsschaltung in statischer MOS-Technik, bestehend aus einem Zeitglied, einem Pegelwandler und einem Schaltelement, gekennzeichnet dadurch, daß der Ausgangsknoten (1) des aus einem Ladetransistor (±'1), einem Auslösetransistor (T2) und einem Kondensator (C) bestehenden Zeitgliedes (ZG) mit dem Gate- und dem Drainanschluß wenigstens . * ' eines Koppeltransistors (Ί'3) verbunden ist, dessen Sourceanschluß mit dem Eingangsknoten (2) des Schaltelementes (SB) und dem Drainanschluß eines Sntladetransistors (T4) verbunden ist, dessen Sourceanschluß mit Masse (M) und dessen ,Gateanschluß mit dem Eingang (E) des Zeitgliedes (ZG) verbunden ist·
2. 2. Integrierte7erzögertingssehaltung nach Punkt 1, gekennzeichnet dadurch, daß der, Koppeltransistor (T3) aus einer Eeihenschaltung von Einzeltransistoren mit gleicher oder unterschiedlicher Schnellspannung (T3^j , _n) besteht, die zwischen dem Ausgangsknoten (1)

   und dem Eingangsknoten (2) des Schaltelementes (SE) derart angeordnet sind, daß die Gate- und Drainanschlüs- J se jeweils kurzgeschlossen sind und daß die Gateanschlüsse der Einzeltransistoren (Τ3_Λ _) nicht miteinander verbunden sind·