DD201214A1

DD201214A1 - Schaltungsanordnung zur taktrueckgewinnung bei der demodulation von wiedergabesignalen

Info

Publication number: DD201214A1
Application number: DD23410281A
Authority: DD
Inventors: Frank Werner
Original assignee: Frank Werner
Priority date: 1981-10-15
Filing date: 1981-10-15
Publication date: 1983-07-06
Also published as: DD201214B1

Abstract

Die Schaltungsanordnung zur Taktrueckgewinnung bei der Demodulation von Wiedergabesignalen dient bei Magnetspeichermedien zur Trennung des Nutzsignals vom Bittakt und ist bei Richtungstakt- und Zweifrequenzschrift einsetzbar. Es wird die Sicherheit bei der Rueckgewinnung von Information und Bittakt durch Erzeugung einer fehlerfreien Steuerspannung bei zulaessigen Frequenzabweichungen wesentlich erhoeht und die Auswertschaltung unabhaengig von verschiedenen Lesegeschwindigkeiten gemacht. Die Aufgabe besteht darin, in Zweig der Bittaktrueckgewinnung die Zeitabhaengigkeit durch Wegfall der Zeitglieder so weit wie moeglich zu beseitigen. Geloest wird die Aufgabe dadurch, dass zur Gewinnung des phasenrichtigen Bittaktes durch Abfrage des logischen Zustandes des begrenzten Wiedergabesignales, an beiden Flanken des Bittaktes, der Begrenzer unmittelbar mit zwei 1-Bit-Schieberegistern und parallel dazu mit der digitalen Auswertlogik der Abfrage- und Auswerteschaltung und der zweistufige Taktteiler derselben mit den beiden Schieberegistern verbunden ist. Durch die Verbindung der beiden Schieberegister und des Taktteiles mit der Auswertelogik wird die Steuerspannung erzeugt und ueber ein Filter an den Oszillator gelegt. Fig. 3

Description

"'"234102 1

Schaltungsanordnung zur Takt rückgewinnung bei der Demodulation von Wiedergabe Signalen

Anwendungsgebiet der Erfindung

Die erfindungsgemäße Schaltungsanordnung dient bei Magnetspeiche medien zur Demodulation des Wiedergabe signals und ist für die Rückgewinnung des Bittaktes einzusetzen. Die Anwendung kann sowohl bei Richtungstakt- als auch bei Zweifrequenzschrift erfolgen,

Charakteristik der bekannten technischen Lösungen

In der DD-PS 124 408 wird eine Schaltungsanordnung zur Demodulation von Wiedergabe Signalen vorgestellt, bsi der die Takt rückgewinnung über-einen'Nulldurchgangsdetektor und einem monostabilen Multivibrator erfolgt, an dem eine digitale Ab- frage schaltung angeschlossen ist. Diese. Schaltungsanordnung hat den Nachteil, daß der fest eingestellte monostabile Multivibrator nicht den laut Norm zulässigen Schwankungen der Eingangsfrequenz folgt. Das führt dazu, daß zwischen Eingangssignal und wiedergewonnenem Takt größere Phasenabweichungen entstehen. Der zur zeitrichtigen Abfrage benötigte Bittakt wird dadurch gewonnen, daß mit Hilfe der Abtastung eines Sägezahnimpulses zu den Zeitpunkten des Nulldurchgangs des Wiedergabesignals eine Steuerspannung erzeugt wird, die nach Filterung zur Steuerung eines Oszillators verwendet-wird (siehe Fig. 6 -der o.a. PS). Dieser spannungsgesteuerte Oszillator hat die Aufgabe, mit Hilfe der Steuerspannung die Taktfrequenz und Phasenlage dem Wiedergabe signal nachzuführen.

In. der DD-PS 139 075 wird die technische Lösung der DD-PS 124 408 durch eine digitale Abfrage- und Auswerteschaltung verbessert. Hier wird kein Sägezahnimpuls verwendet. Dafür weist diese Lösung einen Breiteren üTullimpuls auf. Dieser soll eine Breite von einer Vλ -Periode haben., welche nur fest eingestellt werden kann. Damit besitzt diese Schaltung auch einen fest eingestellten Nullimpuls wie die erste. Lösung, wodurch der bereits genannte Nachteil erhalten bleibt.

Ziel der Erfindung

Das Ziel der Erfindung besteht im Erreichen einer wesentlich höheren Sicherheit .bei der Rückgewinnung von Information und Bittakt durch Erzeugung einer fehlerfreien Steuerspannung bei zulässigen Frequenzabweichungen. Ein entscheidender weiterer Effekt ist, daß die Auswerteschaltung unabhängig von verschiedenen Lesegeschwindigkeiten sein soll. Damit wird bei notwendiger Umschaltung auf andere Lesegeschwindigkeiten, der schaltungstechnische Aufwand reduziert.

Wesen der Erfindung' '

Der Erfindung liegt die Aufgabe zugrunde, im Zweig der Bittaktrückgewinnung die Zeitabhängigkeit durch Wegfall der Zeitglieder so weit wie möglich zu beseitigen und damit den, durch die Verwendung des ifullimpulses in der Steuerspannung entstehenden Fehler bei zulässigen Frequenzabweichungen auszuschalten. Dabei wird von der Schaltungsanordnung gemäß DD-PS 124 ausgegangen und die digitale Abfrage- und Auswerteschaltung gemäß der DD-PS 139 075 verändert.

Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß zur Gewinnung des phasenrichtigen Bittaktes durch Abfrage des logischen Zustandes des begrenzten Wiedergabesignales an beiden Planken des Biitaktes, der Begrenzer unmittelbar mit zwei 1-Bit-Schieberegister verbunden wird. Dabei übernimmt das eine 1-Bit-Schieberegister zum Zeitpunkt der einen Planke und das zweite 1-Bit-Schieberegister zum Zeitpunkt der anderen Planke des Bittaktes das vom Begrenzer ankommende begrenzte Wiedergabe signal

Weiterhin ist.es erforderlich, das logische Wiedergabesignal

mit dem logischen Takt zustand so zu verknüpfen, daß die Ausgangsspannung der Abfrage- und Auswerte schaltung in bekannter Weise über einen Filter zur Steuerung des spannungsgesteuerten Oszillators verwendet werden kann. Dazu wird der Begrenzer parallel zu den beiden 1-Bit-Schieberegistern mit der digitalen Auswertelogik der Abfrage- und Auswerte schaltung und der zweistufige Taktteiler der Abfrage- und Auswerteschaltung zur Ansteuerung der beiden Schieberegister mit diesen verbunden. Der Oszillator muß - wie bereits bekannt - mindestens auf der vierfachen Frequenz des Bittaktes schwingen. Von Bedeutung ist. die Zuordnung von Bedingungen gemäß Tabelle 1 zu vier zeitlichen Taktintervallen, die durch den Bittakt B und den doppelten Bittakt B2 bestimmt sind. Diese Bedingungen werden dadurch erreicht, daß unter Verwendung einer Auswertelogikschaltung gemäß Figur 5b der Begrenzer direkt mit der Auswertelogikschaltung verbunden ist und die Ausgänge der Flip-Flop-Stufen des zweistufigen Taktteilers der Abfrage- und Auswerteschaltung auf die NAiTD-Gatter sowie die Ausgangs der beiden T-Bit-Schieberegister auf dii? EXKLUSIV-ODSR-Gatter der Auswertelogik geschaltet sind. Damit erfolgt die logische Verknüpfung des logischen .Zustandes des begrenzten Wiedergabesignales W mit dessen abgefragten logischen Zustande s W₀- zu bestimmten Takt phasen cc . Der zeitliche Mittelwert der Ausgangsspannung der Auswertelogikschaltung stellt die Steuerspannung für den spannungsgesteuerten Oszillator dar. Innerhalb einer Phasenverschiebung von ± ~rjr zwischen Bittakt und Wiedergabe signal zeigt die Steuerspannung einen linearen Verlauf und gleiche Steilheit für eine LO- und L- bzw. O-Folge bei Richtungstaktschrift, was bei Diphase-Schrift einer 0- und L-Folge entspricht.

Ausfuhrungsbeispiel

nachstehend wird die Erfindung an einem Ausführungsbeispiel erläutert. Die dazugehörigen Zeichnungen und Tabellen zeigen in

Pig. 1 Verlauf der Steuerspannung·in Abhängigkeit von der Phasenverschiebung zwischen Bittakt und Wiedergabe signal bei verschiedenen Datenfolgen.

Fig. 2 Bildung der Ausgangsspannung der Auswertelogik ber verschiedenen Datenfolgen in Richtungstaktschrift und Phasenverschiebungen zwischen Bittakt und Wiedergabe signal.

Fig. 3 Blockschaltbild der Schaltungsordnung

Fig. 4 Impulsplan der Schaltungsanordnung nach Fig. 3

Fig. 5 Ausfuhrungsbeispiel der Schaltungsanordnung zur Erzeugung der Steuerspannung unterteilt nach

Fig. 5a Zweistufiger Taktteiler mit Schieberegistern und Fig. 5b Auswertelogik

Tab. 1 Bildung der Analogspannung ü_a am Ausgang der Auswertelogik.

In der Fig.1 ist der Verlauf der Steuerspannung "U_a in Abhängig keit von der Phasenverschiebung ψ zwischen Bitt akt signal B und begrenztem Wiedergabesignal W für die möglichen Daten bei beiden Schriftarten dargestellt. Da ein Phasenfehler bis zu + ^- zugelassen wird, ist der voxx der Datenfolge unabhängige Ver-' lauf in diesem Bereich optimal. Die BiIdung dieser Steuerspannung verdeutlicht Fig. 2 für mögliche Datenfolgen und ausgewählte Phasenverschiebungen ψ . Die Steuerspannung U_a ist dabei nach Tabelle 1 gebildet. Der angegebene Mittelwert bezieht sich auf eine Taktperiode der Länge 2$/. Aus dieser Darstellung wird auch der Zusammenhang mit dem Bittaktsignal B bzw. dem doppeltfrequenten Bittakt signal B2 deutlich.

Die Schaltungsanordnung zur Demodulation von aufgezeichneten Split-Phase-Signalen Fig. 3 beginnt mit dem Begrenzer 1, dem das Wiedergabe signal K zugeführt wird. Der Begrenzer ist mit zwei 1-Bit-Schieberegistern 2 und 3 zusammengeschaltet, so dai3 das begrenzte Wiedergabe signal W direkt auf beide Schieberegister

2 und 3 gelangt. Parallel dazu ist der Begrenzer 1 mit der Auswertelogik 5 verbunden, welche zusammen mit dem Takttei-

— 5 —

ler 4 die Abfrage und Aaswerte schaltung bildet. Der zweistufig aufgebaute Taktteiler 4 besteht aus zwei D-Flip-Plops 9 und 10- Pig.5a . Er liefert den rückgewonnenen Bittakt. Der Ausgang des 'Taktteilers 4 liegt an beiden Schieberegistern 2 und 3 zur Steuerung dieser beiden Schieberegister. Das auf

diese zu verschiedenen Taktphasen <X- abgefragt. Dabei liefert das Schieberegister 3 die NRZ-Information N für die Richtungstaktschrift.

Die Ausgänge Q und Q bzw. N und N der beiden Schieberegister 2 bzw. 3 sowie die Ausgänge 32 und 32bzw. B und B der Stufen 9 bzw. 10 des Taktteilers 4 sind gemäß Fig. 5a und 5b mit den entsprechenden Eingängen der Auswerte logik verbunden. Durch die logische Verknüpfung wird über diese Zusammenschaltung ¹SlS Steuerspannung U_Q gebildet, über die Zusammenschaltung des Ausganges der Auswertelogik 5 über einen Filter 6 mit dem Eingang des spannungsgesteuerten Oszillators 7 wird die Steuerspannung U_a zur Steuerung des Oszillators 7 genutzt. Dieser ist mit dem Taktteiler 4 verbunden und gibt das Signal 4f an den Takteingang der ersten Teilerstufe 9. Über die Ausgänge der zweiten Teilerstufe 10 erfolgt;,' durch die Verbindung mit den Takteingängen der Schieberegister-Flip-Flop 2 und 3, die ' Übernahme des an deren D-Eingängen anliegenden logischen Zustandes des begrenzten Wiedergabe signals W, bzw. bei Diphase-Modulation auch des Signales A. Dieses Signal ist bei Diphase-Aufzeichnungen das Eingangssignal für das im Fall dieser Schriftart notwendige 1-Bit-Schieberegister 8 welches dann die NRZ-Information M liefert.

Die Schaltung des Taktteilers 4 ist, wie aus Fig. 5b zu ersehen aus an sich bekannten EXKLUSIV-ODER-Gattern und UAND-Gättern aufgebaut.

Zur phasenrichtigen Einsynchronisation des spannungsgesteuerten Oszillators ist bei Datenbeginn mit geeigneten an sich' bekannten Mitteln die Anfangsphasenabweichung kleiner + Sj zu halten.

Claims

Erfindungsanspruch

1. Schaltungsanordnung zur Taktrückgewinnung bei der Demodulation von Wiedergabe Signalen, mit einem Begrenzer (1) als Singangsteil, einer zur Erzeugung der Steuerspannung daran angeschlossenen Schaltung, bestehend aus einem NuUdurchgangsdetektor und monostabilen Vibrator, an die eine Abfrage- und Auswerteschaltung mit Taktteiler (4) und Auswertelogik (5) sowie ein, mit dem Begrenzer und der Abfrage- und Auswerteschaltung verbundenes 2-Bit-Schieberegister angeschlossen ist dadurch gekennzeichnet, daß die Abfrage- und Auswerte schaltung zur Erzeugung der Steuerspannung unmittelbar und parallel zu zwei 1-Bit-Schieberegistern (2,3) mit dem Begrenzer (1) und andererseits über den Taktteiler (4) mit jeweils/ getrennten Ausgängen mit den beiden 1-Bit-Schieberegistern (2,3) verbunden ist.
2. Schaltungsanordnung nach Punkt 1 dadurch gekennzeichnet, daß die Ausgänge des zweistufigen Taktteilers mit den Eingängen der NAriD-Gatter und die Ausgänge der beiden 1-Bit-Schieberegist er mit den Eingängen der SZKLUSIV-ODSR'Gatter der Auswerte logik verbunden sind.

Hierzu 4 Blatt Zeichnungen