CZ281876B6 - Způsob výroby polovodičových součástek na substrátu SIMOX - Google Patents

Způsob výroby polovodičových součástek na substrátu SIMOX Download PDF

Info

Publication number
CZ281876B6
CZ281876B6 CZ951436A CZ143695A CZ281876B6 CZ 281876 B6 CZ281876 B6 CZ 281876B6 CZ 951436 A CZ951436 A CZ 951436A CZ 143695 A CZ143695 A CZ 143695A CZ 281876 B6 CZ281876 B6 CZ 281876B6
Authority
CZ
Czechia
Prior art keywords
oxide layer
substrate
thickness
embedded oxide
layer
Prior art date
Application number
CZ951436A
Other languages
English (en)
Other versions
CZ143695A3 (en
Inventor
Nakashima Sadao
Izumi Katsutoshi
Ohwada Norihiko
Katayama Tatsuhiko
Original Assignee
Komatsu Electronic Metals Co. Ltd.
Nippon Telegraph And Telephone Corporation
Ntt Electronics Technology Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Komatsu Electronic Metals Co. Ltd., Nippon Telegraph And Telephone Corporation, Ntt Electronics Technology Corporation filed Critical Komatsu Electronic Metals Co. Ltd.
Publication of CZ143695A3 publication Critical patent/CZ143695A3/cs
Publication of CZ281876B6 publication Critical patent/CZ281876B6/cs

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H10D30/0323—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon comprising monocrystalline silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76267—Vertical isolation by silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76281—Lateral isolation by selective oxidation of silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/981—Utilizing varying dielectric thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)

Abstract

Substrát SIMOX (1) se zpracuje vysokoteplotní oxidací potom, co se na něm vytvoří maska (3) chránící specifické oblasti substrátu SIMOX (1) před oxidací za účelem dosažení částečného zvětšení toušťky vnořené vrstvy (2) a vytvoření zvýšení (4). Po odstranění povrchové oxidové vrstvy ze substrátu se substrát rozdělí separační technikou LOCOS a součástka MOSFET se vyrobí vytvořením emitorové oblasti (S) a kolektorové oblasti (D) nad zvýšeními (4) vnořené oxidové vrstvy (2). Vzhledem k tomu, že vnořená oxidová vrstva (2) je v oblastech odpovídajících elektrodovým částem, u kterých se uplatňuje nežádoucí parazitní kapacity, zesílená, nedochází zde k výraznějšímu snížení provozní rychlosti invertoru a vzhledem k tomu, že může být tloušťka vnořené oxidové vrstvy (2) menší, lze potlačit snížení kolektorového elektrického proudu způsobené záporným elektrickým odporem. Kromě toho s ohledem na to, že tloušťka vnořené oxidové vrstvy (2) v substrátu SIMOX (1) může být nastavena podle toho, která z ŕ

Description

Oblast techniky
Vynález se týká způsobu výroby polovodičových součástek a zejména výhodného způsobu dosažení velké integrace struktury složené z kovu, oxidu a polovodiče (MOSLSI) na substrátu SIMOX, u kterého je dosaženo separace implantovaným kyslíkem.
Dosavadní stav techniky
Obecně se polovodičový substrát, mající vrchní monokrystalovou křemíkovou vrstvu, ve které jsou vytvořeny součástkové prvky, a dielektrickou vrstvu (SiO2) v monokrystalovém křemíkovém substrátu, označuje jako substrát SOI (Silicon On Insulator - křemík na izolátoru) a vyrábí dvěma způsoby, které jsou velmi dobře známé jako laminovací způsob a způsob implantace kyslíkových iontů. Dřívější laminovací způsob spočívá v tom, že se jeden monokrystalový křemíkový substrát spojí se druhým monokrystalovým substrátem, na kterém byla předtím vytvořena vrstva oxidu, načež se jeden z obou substrátů zúží za účelem vytvoření tenké aktivní křemíkové vrstvy. Druhá a později vyvinutá metoda je označována jako metoda SIMOX (Separation by IMplanted OXygen - separace implantací kyslíku) a spočívá v tom, že se do monokrystalového křemíkového substrátu implantuje vysoká dávka kyslíkových iontů (16Ο+), načež se takto zpracovaný substrát podrobí vysokoteplotnímu žíhacímu procesu (1100 až 1200 °C), při kterém reaguje křemík s implantovaným kyslíkem za vzniku oxidové vrstvy vnořené do křemíkového substrátu (dále bude tato vrstva označovaná pouze jako vnořená oxidová vrstva). Tato druhá metoda je obzvláště vhodná k vytvoření tenké křemíkové vrstvy pro velkou integraci LSI.
Vzhledem k tomu, že substrát vytvořený metodou SIMOX obsahuje bezprostředně po implantaci kyslíkových iontů jednak nestabilní sloučeninu Sí-0 a jednak chemicky stabilní SiO2, je zapotřebí substrát s implantovaným kyslíkem podrobit tepelnému zpracování při vysoké teplotě, nazývanému vysokoteplotní žíhací proces, a to aby se dosáhlo vytvoření dielektrické vrstvy se strmým rozmezím. Výše uvedený vysokoteplotní žíhací proces může být prováděn různým způsobem, ale obecně lze uvést, že se tento žíhací proces provádí v atmosféře tvořené argonem a obsahující 0,5 až 1,0 % kyslíku a při teplotě 1100 až 1200 °C po dobu několika hodin.
Je známo, že v substrátu SIMOX závisí struktura a kvalita vnořené oxidové vrstvy, vytvořené pod vrchní křemíkovou vrstvou implantací kyslíkových iontů do monokrystalového křemíkového substrátu, na množství implantovaných kyslíkových iontů (dávka kyslíkových iontů), přičemž za účelem vytvoření vnořené oxidové vrstvy mající strmé rozmezí je třeba dávky kyslíkových iontů 1017 až 10l8/cm2. Jestliže je dávka implantovaných kyslíkových iontů zvýšena, dochází v monokrystalové křemíkové vrstvě k nežádoucí tvorbě krystalových defektů, přičemž jestliže se sleduje závislost krystalové dislokační hustoty (= hustoty dislokací, tj. krystalových defektů) na dávce implantovaných kyslíkových iontů, potom se dochází k závěru, že jestliže je dávka implantovaných kyslíkových iontů vyšší než 1,0 x 1018, dojde ke zvýšení dislokační hustoty do té míry, že vrchní křemíková vrstva, ve které se tvoří součástkové prvky, má podřadnou kvalitu. Jestliže se dávka implantovaných kyslíkových iontů udržuje v rozmezí mezi 0,5 x 1018 a hodnotou nižší než 1,0 x 10l8/cm2 a to za účelem zabránění tvorbě krystalových defektů, potom dochází ke snížení hodnoty průrazného elektrického pole vnořené oxidové vrstvy a ke snížení průrazného napětí. V důsledku toho, je podmínkou k dosažení vysoké hodnoty průrazného elektrického pole vnořené oxidové vrstvy a nízké dislokační hustoty ve vrchní křemíkové vrstvě provádět implantaci kyslíkových iontů například při urychlující energii 150 až 200 keV nastavením dávky implantovaných kyslíkových iontů na hodnotu asi 0,4 x 1018/cm2 (J. Mater. Res., sv. 8, č. 3, 1993, str. 524 až 534).
- 1 CZ 281876 B6
Součástka se strukturou MOS (Metal Oxide-Semiconductor - struktura složená z kovu, oxidu a polovodiče) se z výše popsaného substrátu SIMOX získá dopováním nečistot do vrchní křemíkové vrstvy, která je dielektricky oddělena od křemíkového substrátu vnořenou oxidovou vrstvou, a vytvořením emitorové oblasti a kolektorové oblasti. Na obr. 5 je znázorněn schematický průřez součástkou CMOS (součástka s komplementární strukturou MOS) výše popsaného typu. Na tomto obrázku symbol S znamená emitorovou oblast, symbol D znamená kolektorovou oblast, symbol G znamená hradlo a symbol VDD znamená přiložené napětí. Struktura MOSLSI vyrobená za použití substrátu SIMOX, ve kterém se vnořená oxidová vrstva získá implantováním kyslíkových iontů do monokrystalového křemíkového substrátu a provedením vysokoteplotního žíhacího procesu, má následující nevýhody.
Vysokokvaiitní substrát SIMOX má především nízkou dislokační hustotu vrchní monokrystalové křemíkové vrstvy a znamenitý elektricky izolovaný stav vnořené oxidové vrstvy. Nicméně vzhledem k tomu, že se dávka implantovaných kyslíkových iontů udržuje na nízké hodnotě za účelem omezení tvorby krystalových defektů, činí tloušťka vnořené oxidové vrstvy pouze asi 80 až 90 nm a dochází tak k parazitní kapacitě mezi kolektorovou oblastí a substrátovým křemíkem u struktury nMOS (struktura MOS s kanálem typu N) a mezi kolektorovou a emitorovou oblastí a substrátem u struktury pMOS (struktura MOS s kanálem typu P), což má nevýhodu spočívající v tom, že zde dochází ke snížení provozní rychlosti invertoru.
Druhá nevýhoda spočívá v tom, že v případě, kdy se tloušťka vnořené oxidové vrstvy zvýší zvýšením dávky implantovaných kyslíkových iontů za účelem dosažení nižší parazitní kapacity, potom se zvýší tepelná odolnost ve směru tloušťky vnořené oxidové vrstvy, což se projeví v zahřívání součástky, majícím zase za následek nevýhodný záporný elektrický odpor kolektorového proudu a neustálé snižování nasyceného kolektorového elektrického proudu. Kromě toho v případě, kdy tloušťka vnořené oxidové vrstvy činí například 450 nm, uplatňuje se výrazně krátkokanálový efekt struktury MOSFET (polem řízený tranzistor s hradlem izolovaným oxidem, tranzistor MOS) (o tom viz IEEE 1991 IEDM Těch. Dig., 1991, str.675-678) a výroba malých tranzistoru se strukturou MOSFET se stává v tomto případě obtížnou.
Jak již bylo uvedeno výše, má vysoce kvalitní substrát SIMOX vnořenou oxidovou vrstvu ztenčenou na 80 až 90 nm nízkou krystalovou dislokační hustotu a znamenitý elektricky izolovaný stav vnořené oxidové vrstvy, takže z takovéhoto substrátu SIMOX nemohou být vyrobeny vysokonapěťové součástky, jakými jsou například součástky IGBT (Insulated Gate Bipolar Transistor - bipolámí tranzistor s izolovaným hradlem). Vzhledem k tomu jsou vysokonapěťové součástky vyráběny za použití substrátu SOI majícího silnou vnořenou oxidovou vrstvu a vyrobeného laminovacím způsobem a je tedy velmi obtížné vytvářet jak vysokonapěťové, tak i nízkonapěťové součástky na stejném vysoce kvalitním substrátu SIMOX.
Podstata vynálezu
S ohledem na výše uvedené nedostatky je tedy cílem vynálezu především poskytnout způsob výroby polovodičových součástek, který je schopný produkovat součástky odpovídající provozní rychlosti invertoru. Dalším cílem vynálezu je poskytnout způsob výroby polovodičových součástek schopný zabránit snížení kolektorového elektrického proudu v důsledku záporného elektrického odporu. Třetím cílem vynálezu je poskytnout způsob výroby polovodičových součástek, který bude schopný vytvářet všechny součástky mající různá průrazná napětí na jednom a témže substrátu, přičemž těmito součástkami jsou obvyklé nízkonapěťové součástky, jako součástky MOSFET samoseřizovacího typu, které se používají při přiloženém napětí asi 5 V, a vysokonapěťové součástky, jakými jsou součástky IGBT, MOSFET typu s patrovým hradlem nebo MOSFET typu hradla se záměrným posunem, které mají být používány při přiloženém napětí vyšším než 5 V.
-2CZ 281876 B6
Je tedy žádoucí, aby tloušťka vnořené oxidové vrstvy byla jednak zvětšena s ohledem na provozní rychlost invertoru, ale naopak zase ztenčena s ohledem na tepelnou odolnost, kolektorový elektrický proud a potlačení krátkokanálového efektu součástek MOSFET. Jakožto způsob výroby polovodičových součástek MOS, který by splňoval výše uvedené protichůdné podmínky, vynález poskytuje způsob, při kterém se součástky MOS vytváří na zesílené části vnořené oxidové vrstvy pomocí vysokoteplotního oxidačního zpracování po předběžném vytvoření maskové šablony odpovídající každé emitorové a kolektorové oblasti součástek na substrátu SIMOX. V důsledku toho dochází k potlačení výše uvedených konvenčních nevýhod, kterými jsou snížení provozní rychlosti v důsledku parazitních kapacit a snížení kolektorového elektrického proudu v důsledku záporného elektrického odporu. Kromě toho vzhledem k tomu, že vnořená oxidová vrstva má různé hodnoty průrazného elektrického pole, které odpovídají vytvořené maskovací šabloně na substrátu SIMOX, je možné na jednom a témže substrátu vytvořit celou množinu součástek majících různá průrazná napětí a dosáhnout dostatečné miniaturizace a velkého snížení pořizovacích nákladů.
Přehled obrázků na výkresech
Na připojených výkresech
- obr. 1 znázorňuje proudové schéma výroby součástky, při které se reguluje tloušťka vnořené oxidové vrstvy odpovídající kolektorové a emitorové oblasti součástky v rámci provedení podle vynálezu,
- obr. 2 znázorňuje proudové schéma výroby součástky, při kterém se reguluje tloušťka vnořené oxidové vrstvy odpovídající součástkám s různými průraznými napětími v rámci provedení podle vynálezu,
- obr. 3 znázorňuje graf závislosti doby zpoždění vlivem šíření ve struktuře CMOSLSI na tloušťce vnořené oxidové vrstvy,
- obr. 4 znázorňuje graf závislosti kolektorového elektrického proudu ve struktuře MOSFET na kolektorovém napětí,
- obr. 5 znázorňuje schematický průřez strukturou MOSFET,
- obr. 6 znázorňuje graf závislosti zvětšení tloušťky vnořené oxidové vrstvy na oxidační teplotě v případě oxidace vrchní monokrystalové křemíkové vrstvy o tloušťce asi 180 nm v rámci vysokoteplotního oxidačního procesu,
- obr. 7 znázorňuje graf závislosti zvětšení tloušťky vnořené oxidové vrstvy na oxidační teplotě v případě provádění vysokoteplotního oxidačního procesu po dobu 4 hodin a při koncentraci kyslíku 70 % a
- obr. 8 znázorňuje graf závislosti zvětšení tloušťky vnořené oxidační vrstvy na parciálním tlaku kyslíku při vysokoteplotním oxidačním procesu.
Vynález využívá k dosažení uvedených cílů dvou jevů, které se uplatňují u vnořené oxidové vrstvy, která je již vytvořena v substrátu SIMOX po implantaci kyslíkových iontů a následném vysokoteplotním žíhacím procesu, přičemž první z uvedených jevů spočívá v tom, že lze tloušťku uvedené vnořené vrstvy zvětšit vysokoteplotním oxidačním zpracováním substrátu SIMOX, a druhý z uvedených jevů spočívá v tom, že ke zvětšení tloušťky uvedené vnořené vrstvy nedochází při uvedeném vysokoteplotním oxidačním zpracování substrátu SIMOX v případě, kdy se na vrchní křemíkové vrstvě substrátu SIMOX vytvoří maska chránící substrát před oxidací. Je známo, že jestliže se substrát SIMOX, mající tloušťku vrchní křemíkové vrstvy 320 nm a tloušťku vnořené oxidové vrstvy 89 nm, podrobí oxidačnímu zpracování trvajícímu 4 hodiny v atmosféře inertního plynu obsahující 70 % kyslíku a při teplotě 1350 °C, potom dojde v důsledku uvedeného jevu ke zvětšení tloušťky vnořené oxidové vrstvy na 118 nm. Měněním teploty a doby oxidace a sledováním, jak se zvětšuje tloušťka vnořené oxidové vrstvy v závislosti na měnící se oxidační teplotě za podmínek, při kterých se má dosáhnout tloušťky vrchní tepelné oxidové fólie asi 400 nm, jak je to zobrazeno na obr. 6, se potvrdí, že tloušťka vnořené oxidové vrstvy se zvětšuje úměrně se zvyšováním oxidační teploty.
Tento jev zvětšování tloušťky vnořené oxidové vrstvy je prokázán při teplotě vyšší než 1150 °C. Obdobně je na obr. 7 zobrazen graf pro případ, kdy oxidační doba je rovna 4 hodinám a oxidace se provádí v atmosféře obsahující 70 % kyslíku. V uvedeném grafu je na spodní ose x oxidační teplota vynesena jako číselná hodnota rovná 104-násobku převrácené hodnoty absolutní teploty. Oxidační teplota ve stupních Celsia je vynesena v uvedeném grafu na horní úsečce, která je rovnoběžná se spodní osou x. Jak je to příkladně ukázáno na uvedeném grafu, zvětšuje se tloušťka vnořené oxidové vrstvy úměrně zvyšující se oxidační teplotě. Ke zvětšování tloušťky vnořené oxidové vrstvy nedochází při oxidační teplotě nižší než 1100 °C a v případě, kdy doba oxidace činí například čtyři hodiny, potom efekt zvětšování tloušťky vnořené oxidové vrstvy nelze pozorovat vzhledem k tomu, že zvětšení tloušťky je pod detekčním prahem. Nicméně v případě, kdy se oxidační teplota blíží 1350 °C, je zvětšení vnořené oxidové vrstvy rovné asi 30 nm. Při konvenčním způsobu získání vnořené oxidové vrstvy činí tloušťka vnořené oxidové vrstvy v křemíkovém substrátu 80 až 90 nm, avšak tloušťka této vnořené oxidové vrstvy může být zvětšena na 110 až 120 nm v případě, kdy se oxidační zpracování provádí při teplotě 1350 °C a kdy tloušťka vrchní oxidové fólie má být rovna 400 nm v souladu s vynálezem. Proto je za účelem dosažení efektu zvětšení tloušťky vnořené oxidové vrstvy zapotřebí teplota asi 1150 °C, přičemž tato teplota je stejná jako teplota žíhacího procesu. Horní hranice teploty by měla být nižší než teplota 1415 °C, což je teplota tání křemíku.
Jak lze předpokládat, má vysoký obsah kyslíku v oxidační atmosféře základní vliv na zvětšení tloušťky vnořené oxidové vrstvy, což lze experimentálně prokázat sledováním, jak se mění zvětšení tloušťky vnořené oxidové vrstvy v závislosti na parciálním tlaku kyslíku v oxidační atmosféře za předpokladu, že oxidační zpracování se provádí po dobu čtyř hodin a při teplotě 1350 °C po předcházejícím žíhacím procesu, přičemž uvedená závislost je zobrazena v grafů na obr. 8. Z tohoto grafu lze vyčíst, že k efektu zvětšování tloušťky vnořené oxidové vrstvy dochází při koncentraci kyslíku vyšší než asi 1 % a že toto zvětšení tloušťky je extrémně malé při koncentraci kyslíku 0,5 % a jelikož nelze zanedbat nepravidelnosti rozmezí mezi vnořenou oxidovou vrstvou a substrátovým křemíkem, lze tvrdit, že teprve koncentrace kyslíku v oxidační atmosféře vyšší než 0,5 % mají vliv na zvětšování tloušťky vnořené oxidové vrstvy.
Vzhledem k tomu, že hlavně může být regulována teplota oxidačního zpracování jako základní faktor nezbytný pro difúzi kyslíku v atmosféře do vnitřku substrátu SIMOX skrze vrchní křemíkovou vrstvu nebo substrátovou křemíkovou vrstvu a pro vytváření dodatečné vrstvy SiO? přiléhající k již vytvořené vnořené oxidové vrstvě, lze konstatovat, že za minimální požadovanou koncentraci kyslíku nezbytnou k dosažení difúze kyslíku do substrátu SIMOX může být považována koncentrace kyslíku v oxidační atmosféře vyšší než 1 %. Z grafů na obr. 8 je zase samozřejmé, že za předem stanovené teploty lze zvětšování tloušťky vnořené vrstvy ovlivňovat koncentrací kyslíku v oxidační atmosféře.
Na druhé straně nebylo podle druhého z výše uvedeného jevu, který je při vynálezu využíván, u substrátu SIMOX (za předpokladu, že tento substrát má tloušťku vrchní křemíkové vrstvy 320 nm a tloušťku vnořené oxidové vrstvy 89 nm), na kterém byla vytvořena fólie nitridu křemíku jako protikyslíková maska a který byl podroben oxidačnímu zpracování při teplotě 1350 °C v oxidační atmosféře obsahující 70 % kyslíku, pozorováno žádné zvětšení tloušťky vnořené oxidové vrstvy.
-4CZ 281876 B6
V důsledku toho se při způsobu výroby polovodičových součástek podle vynálezu postupuje tak, že potom, co byla v křemíkovém substrátu vytvořena vnořená oxidová vrstva implantováním kyslíkových iontů do monokrystalového křemíkového substrátu a vystavením takto implantovaného substrátu vysokoteplotnímu žíhacímu procesu a kdy mají být ve vrchní křemíkové vrstvě takto získaného substrátu SIMOX vytvořeny polovodičové součástky, které budou dielektricky odděleny od křemíkového substrátu vnořenou oxidovou vrstvou, se na specifických oblastech vrchní křemíkové vrstvy substrátu SIMOX vytvoří protikyslíková maska, načež se zvětší tloušťka vnořené oxidové vrstvy v oblastech, které odpovídají oblastem vrchní křemíkové vrstvy, které nejsou pokryty uvedenou protikyslíkovou maskou, vysokoteplotním zpracováním substrátu SIMOX v kyslíkové atmosféře při teplotě vyšší než 1150 °C. V oblastech vrchní křemíkové vrstvy, pod kterými došlo k částečnému zvětšení tloušťky vnořené oxidové vrstvy, se potom vytvoří kolektorové a emitorové oblasti polovodičových součástek.
V případě, že má být na uvedeném substrátu vytvořena struktura nMOS, potom se kolektorová oblast nebo kolektorová oblast a emitorová oblast vytvoří v oblastech vrchní křemíkové vrstvy, které nebyly překryty uvedenou protikyslíkovou maskou, a v případě, že má být na uvedeném substrátu vytvořena struktura pMOS, potom mohou být jak kolektorová, tak i emitorová oblast vytvořeny ve vrchní křemíkové vrstvě v oblastech, které nejsou specifickými oblastmi této vrstvy, které byly překryty uvedenou protikyslíkovou maskou.
V tomto případě se uvedené vysokoteplotní oxidační zpracování provádí při teplotě z teplotního rozmezí vymezeného teplotou 1150 °C a teplotou, která je nižší než teplota tání monokrystalového křemíku a v atmosféře plynného kyslíku, obsahující vyšší koncentrace kyslíku, než koncentrace kyslíku, při kterých se prováděl vysokoteplotní žíhací proces. Ke zvětšení tloušťky vnořené oxidové vrstvy může samozřejmě při uvedeném vysokoteplotním oxidačním zpracování dojít pouze v případě, kdy se toto zpracování provádí v kyslíkové plynné atmosféře obsahující více než 1 % kyslíku.
V jiném případě se při výrobě polovodičových součástek vytvořených ve vrchní monokrystalové vrstvě, pod kterou je vytvořena vnořená oxidová vrstva implantováním kyslíkových iontů do monokrystalového křemíkového substrátu a podrobením takto implantovaného substrátu vysokoteplotnímu žíhacímu procesu, postupuje tak, že se oblasti vrchní křemíkové vrstvy výše uvedeným způsobem získaného substrátu SIMOX odpovídající oblastem, na kterých budou vytvořeny nízkonapěťové součástky tvořící součást množiny polovodičových součástek vytvořených na vrchní křemíkové vrstvě substrátu SIMOX, načež se tloušťka vnořené oxidové vrstvy částečně zvětší v oblastech odpovídajících oblastem vrchní křemíkové vrstvy, které nebyly překryty výše uvedenou protikyslíkovou maskou, vysokoteplotním oxidačním zpracováním v kyslíkové atmosféře při teplotě vyšší než 1150 °C. Potom se ve vrchní křemíkové vrstvě nad oblastí zvětšené tloušťky vnořené oxidové vrstvy vytvoří vysokonapěťová součástka a ve vrchní křemíkové vrstvě nad oblastí tenké vnořené oxidové vrstvy se vytvoří nízkonapěťová součástka, takže mohou být tímto způsobem vytvořeny na jednom a témže substrátu součástky mající odlišná průrazná napětí a tvořící takto směsnou integraci.
Vzhledem k tomu, že vysokoteplotním oxidačním zpracováním substrátu SIMOX může být dosaženo částečného zvětšení tloušťky vnořené oxidové vrstvy, může být zvětšeno průrazné napětí zvětšením tloušťky vnořené oxidové vrstvy v těch oblastech substrátu SIMOX, ve kterých mají být vytvořeny vysokonapěťové součástky. Exotermní nedostatky nízkonapěťové součástky mohou být řešeny uvolňováním tepla využitím tenké vnořené oxidové vrstvy vytvořené v substrátu SIMOX implantací kyslíkových iontů. Rozdíl průrazného napětí může být odlišen přiloženým napětím, přičemž obecným rozlišovacím napěťovým kritériem je napětí 5 V. Tloušťka vnořené oxidové vrstvy může být samozřejmě nastavována v několika následných krocích prováděných až do okamžiku, kdy je dosaženo požadovaného průrazného napětí, přičemž se růst vnořené oxidové vrstvy provádí několika následnými oxidačními zpracováními
-5CZ 281876 B6 a tloušťka vnořené oxidové vrstvy může být takto kontrolována podle hodnot průrazného napětí naměřených po dvou po sobě následujících oxidačních zpracováních.
Jak již bylo uvedeno výše, je tloušťka vnořené oxidové vrstvy regulována podle toho, zda má být nad příslušnou oblastí vnořené oxidové vrstvy vytvořena součástka s vyšším nebo nižší průrazným napětí, a to vysokoteplotním oxidačním zpracováním, před kterým se specifické oblasti vrchní Si-vrstvy substrátu SIMOX, ve kterém budou vytvořeny nízkonapětové součástky, překryjí protikyslíkovou maskou, načež se částečně zvětší tloušťka vnořené oxidové vrstvy v oblastech odpovídajících oblastem vrchní křemíkové vrstvy, které nebyly překryty výše uvedenou protikyslíkovou maskou, vysokoteplotním oxidačním zpracováním v kyslíkové atmosféře při teplotě vyšší než 1150 °C, načež se v oblastech vrchní křemíkové vrstvy, které nebyly zakryty protikyslíkovou maskou, vytvoří emitorová a kolektorová oblast polovodičové součástky.
Při tomto provedení vynálezu lze dosáhnout nastavení tloušťky vnořené oxidové vrstvy, která odpovídá požadované tloušťce vnořené oxidové vrstvy každé konkrétní polovodičové součástky, provedením vysokoteplotního oxidačního zpracování substrátu zaměřeném na dosažení různých průrazných napětí každé součástky, čehož se dosáhne lokálním zvětšením tloušťky vnořené oxidové vrstvy, přičemž se u vyráběných polovodičových součástek kontroluje, zda tloušťka vnořené oxidové vrstvy odpovídá tloušťce požadované pro emitorovou a kolektorovou oblast součástky. Kromě toho se při uvedeném provedení vynálezu dosahuje toho, že na jednom a témže substrátu mohou být ve směsi integrovány součástky mající různá průrazná napětí, přičemž se zejména potlačí nedostatky nízkonapěťových součástek, tj. dosáhne se snížení výše uvedených parazitních kapacit a negativního elektrického odporu.
V důsledku toho může být při způsobu podle vynálezu v případě, že je vnořená oxidová vrstva v substrátu SIMOX vytvořena implantací kyslíkových iontů a následným vysokoteplotním žíhacím procesem, a s ohledem na předběžné vytvoření maskovací šablony na vrchní křemíkové vrstvě substrátu SIMOX, která chrání specifické oblasti součástek vytvořených na uvedeném substrátu před oxidací v průběhu vysokoteplotního oxidačního zpracování, dosaženo zvětšení tloušťky vnořené oxidové vrstvy až na tloušťku, která je dílčím způsobem požadována v každé z oblastí substrátu, které nebyly překryty protikyslíkovou maskou. Navíc vzhledem k tomu, že emitorová a kolektorová oblast součástky jsou vytvořeny v oblastech substrátu nezakrytých protikyslíkovou maskou za účelem vytvoření struktury MOSFET, mohou být potlačeny konvenční nedostatky, kterými jsou snížení provozní rychlosti v důsledku parazitních kapacit a snížení kolektorového elektrického proudu v důsledku uvedeného záporného elektrického odporu.
V rámci jiného provedení, kdy mají být ve vrchní křemíkové vrstvě nacházející se nad vnořenou oxidovou vrstvou substrátu SIMOX vytvořeny součástky mající různá průrazná napětí, se na vrchní křemíkové vrstvě vytvoří maskovací šablona, která má za úkol chránit před oxidací oblasti vrchní křemíkové vrstvy, ve kterých budou vytvořeny nízkonapěťové součástky, načež se vysokoteplotním oxidačním zpracováním substrátu vytvoří vnořená oxidová vrstva mající různé tloušťky odpovídající každé součástce. Poněvadž je možné vytvořit nad takovou vnořenou oxidovou vrstvou množinu součástek s různými průraznými napětími, není zapotřebí dosahovat separátně zvětšené tloušťky vysokonapěťových součástek nadměrnou dávkou implantovaných kyslíkových iontů, nýbrž může být této zvětšené tloušťky vnořené oxidové vrstvy dosaženo v rámci uvedené směsné integrace součástek s různými průraznými napětími na jednom a témže substrátu SIMOX způsobem podle vynálezu.
Polovodičové součástky s konfigurací smíšené integrace nemající nedostatky parazitní kapacity nebo záporného elektrického odporu mohou být vyrobeny regulací tloušťky vnořené oxidové vrstvy odpovídající každé specifické oblasti příslušné součástky, a to po předcházející regulaci tloušťky vnořené oxidové vrstvy odpovídající každé jednotlivé součástce.
-6CZ 281876 B6
Příklady provedení vynálezu
V následující části popisu bude vysvětleno konkrétní provedení způsobu výroby polovodičové součástky podle vynálezu, přičemž k tomuto výkladu bude využito připojených výkresů.
Na obr. 1 je znázorněn způsob výroby struktury MOSFET za použití substrátu SIMOX jako výchozího substrátu, přičemž mohou být použity dvě modifikace tohoto způsobu.
Nejdříve se vyrobí uvedený substrát SIMOX 1 známou technikou implantace kyslíkových iontů. Při této implantaci kyslíkových iontů se použije urychlující energie 180 keV a dávka kyslíkových iontů 4 x 1017/cnr. Implantované kyslíkové atomy se distribují podle Gaussovy distribuční křivky okolo hloubkové hladiny, nacházející se asi 430 nm od povrchu substrátu. V substrátu se po této implantaci kromě SiO? nachází také sloučenina Si-O v nestabilním slučovacím stavu.
Takto implantovaný substrát se potom podrobí vysokoteplotnímu žíhacímu procesu za účelem vytvoření vnořené oxidové vrstvy 2 tvořené výlučně oxidem křemičitým ve stabilním chemickém stavu, přičemž tato vnořená oxidová vrstva 2 slouží k dielektrické separaci vrchní křemíkové vrstvy od substrátového křemíku a při uvedeném žíhacím procesu dojde k přeměně pozvolného přechodu vrstvy oxidu do vrstvy křemíku daného uvedenou Gaussovou distribucí na strmé rozmezí oxidové vrstvy. Při výše uvedeném vysokoteplotním žíhacím procesu se substrát zpracuje v atmosféře tvořené argonem který zde plní úlohu inertního plynu a který obsahuje 0,5 % kyslíku, při teplotě 1350 °C po dobu čtyř hodin. Tvoření jamek na povrchu substrátu se zabrání přidáním 0,5 % kyslíku do plynné atmosféry. V důsledku uvedeného žíhacího procesu dojde k vytvoření vnořené oxidové vrstvy v chemicky stabilním stavu, a to sloučením implantovaných kyslíkových iontů s křemíkem, takže se rozmezí vnořené oxidové vrstvy 2 stane strmým v předem stanovených hloubkách substrátu. Hloubka, ve které má být vnořená oxidová vrstva vytvořena se případně reguluje volbou urychlující energie implantovaných kyslíkových iontů.
Z takto získaného substrátu SIMOX se potom vyrobí součástky se strukturou MOS, přičemž v případě pMOS použitého v invertoru se tloušťka vnořené oxidové vrstvy odpovídající emitorové oblasti S a kolektrorové oblasti D v pMOS selektivně zvětší, jak je to zobrazeno v provedení na obr. 1, přičemž původní tloušťka vnořené oxidové vrstvy, tak jak byla vytvořena technikou implantace kyslíkových iontů v produkovaném substrátu SIMOX, zůstane pouze v té části vnořené oxidové vrstvy, která se přímo nachází pod hradlem G.
Při provedení zobrazeném na levé straně obr. 1 se na vrchním povrchu substrátu SIMOX vytvoří maska 3 (operace (1)). Tato maska 3 způsobí lokální růst vnořené oxidové vrstvy 2 v oblastech odpovídajících emitorové oblasti S a kolektorové oblasti D a chrání před oxidací celou vrchní křemíkovou vrstvu s výjimkou těch oblastí této vrchní křemíkové vrstvy, ve kterých budou vytvořeny emitorová oblast S a kolektorová oblast D polovodičové součástky. Tato maska 3 může být vytvořena obecně používanou metodou získání krycích masek a to tepelně oxidačním zpracováním při teplotě nižší než 1100 °C.
Lokálního růstu vnořené oxidové vrstvy 2 v oblastech odpovídajících emitorové oblasti S a kolektorové oblasti D polovodičové součástky se dosáhne vysokoteplotním oxidačním zpracováním substrátu SIMOX 1, který již byl opatřen uvedenou maskou 3. Při tomto zpracování se substrát 1 přechovává v peci s atmosférou obsahující 70 % kyslíku, přičemž zbývající množství plynu je tvořeno argonem, a s teplotou dosahující až 1350 °C po dobu čtyř hodin (operace (2)). V oblastech vnořené oxidové vrstvy 2 odpovídajích emitorové oblasti S a kolektorové oblasti D, tj. oblastem maskou nezakryté vrchní křemíkové vrstvy, se vytvoří zvýšení 4.
-7CZ 281876 B6
V dalším kroku se ze substrátu odstraní povrchová oxidová vrstva a maska 3 (operace (3)) a obvyklým způsobem se vytvoří tranzistor MOSFET. Dále se za účelem vytvoření izolace mezi součástkami MOSFET provede separace typu LOCOS (operace (4)) a výroba součástky MOSFET se dokončí vytvořením emitorové a kolektorové oblasti na uvedených zvýšeních 4 vnořené oxidové vrstvy 2, přičemž se vytvoří vrstva typu p nebo vrstva typu n dopováním aktivní křemíkové vrstvy nečistotami, a uložením elektrod (operace (5)).
Na pravé straně obr. 1 je zobrazen způsob výroby polovodičové součástky, při kterém se růstu vnořené oxidové vrstvy, včetně oblastí této vrstvy, ve které budou uloženy separační prvky typu ío LOCOS určené k oddělení součástek MOSFET, dosáhne tím, že se maskou 3 chrání před oxidací pouze část vrchní křemíkové vrstvy odpovídající hradlu G, u které nedochází k uplatnění parazitní kapacity. Ostatní operace jsou stejné jako u způsobu zobrazeného na levé straně obr. 1.
Jestliže je žádoucí, aby bylo u substrátu po operaci (3) dosaženo zmenšení míry nerovnosti jeho 15 povrchu, potom se například nejdříve selektivně odstraní pouze maska 3 po provedeném vysokoteplotním oxidačním zpracování (operace (2)) (je-li například maska 3 tvořena vrstvou nitridu křemíku, potom se tato maska 3 odstraní působením roztoku kyseliny fosforečné), načež se provede nízkoteplotní oxidační zpracování. V tomto případě se hlavně oxidují ty části vrchní křemíkové vrstvy, které odpovídají oblastem, ze kterých byla odstraněna maska 3, takže se po 20 odstranění vrchní oxidové vrstvy ze substrátu v průběhu operace (3) získá substrát, jehož povrch má menší nerovnosti.
Na obr. 3 je znázorněn graf závislosti doby zpoždění vlivem šíření na tloušťce vnořené oxidové vrstvy komplementárního polovodiče s velkou integrací CMOSLSI majícího strukturu SOI. Graf 25 na obr. 3 platí pro případ, kdy je přiložené napětí rovné 2,5 V, hradlová oxidová vrstva má tloušťku 10 nm a délka hradla činí 2,5 mikrometru. Z uvedeného grafu je patrné, že pro tloušťku vnořené oxidové vrstvy 450 nm činí doba zpoždění vlivem šíření v polovodiči CMOSLSI 22 ps, zatímco při tloušťce vnořené oxidové vrstvy pouze 90 nm se uvedená doba zpoždění vlivem šíření prodlouží na 30 ps, což má za následek zhoršení výkonu odpovídající součástky. 30 Vzhledem k tomu, že v polovodiči CMOSLSI podle prvního provedení, ve kterém tloušťka vnořené oxidové vrstvy v oblastech odpovídajících emitorové oblasti S a kolektorové oblasti D zobrazené na obr. 1 je rovna 110 nm, lze z uvedeného grafu pro tuto tloušťku odečíst zkrácenou dobu zpoždění vlivem šíření rovnou pouze 26 ps, což znamená, že zvětšením tloušťky vnořené oxidové vrstvy v uvedených oblastech se v důsledku snížení parazitních kapacit emitorové 35 a kolektorové oblasti dosáhne zkrácení doby zpoždění vlivem šíření a tedy i zlepšení provozní rychlosti součástky.
Na obr. 4 je znázorněn graf závislosti kolektorového elektrického proudu na kolektorovém napětí pro případy, kdy hradlové napětí VGS nabývá hodnot 3V, 2V a IV. V uvedeném grafu vztahová 40 značka A znamená situaci, kdy je tloušťka vnořené oxidové vrstvy bezprostředně pod součástkou
MOS rovna t =110 nm v celém rozsahu, zatímco vztahová značka B znamená situaci, kdy je v součástce MOS tloušťka vnořené oxidové vrstvy bezprostředně pod emitorovou a kolektorovou oblastí rovna t =110 nm a tloušťka vnořené oxidové vrstvy bezprostředně pod hradlem je rovna t = 90 nm a vztahová značka C znamená konvenční situaci, kdy je t = 450 nm. Při situaci 45 označené vztahovou značkou C dochází ke snížení nasyceného kolektorového proudu o asi 10 %.
Při způsobu výroby podle vynálezu může být získána nižší střední tloušťka vnořené oxidové vrstvy mezi součástkou a substrátovým křemíkem, čímž se dosáhne potlačení zmenšení kolektorového elektrického proudu způsobeného výše popsaným záporným elektrickým odporem.
V předcházející části popisu byl v rámci příkladného provedení způsobu podle vynálezu popsán způsob výroby struktury pMOS a je samozřejmé, že při výrobě struktury nMOS může být nežádoucí parazitní kapacita v kolektorové oblasti potlačena tak, že se částečně zvětší tloušťka vnořené oxidové vrstvy v oblasti odpovídající kolektorové elektrodě struktury nMOS.
-8CZ 281876 B6
Způsobem podle vynálezu může být takto dosaženo zlepšení provozu součástek MOS v důsledku potlačení snížení kolektorového elektrického proudu způsobeného záporným elektrickým odporem nebo potlačení parazitních kapacit v emitorové a kolektorové oblasti součástky.
V následující části popisu bude popsáno jiné příkladné provedení způsobu podle vynálezu, podle kterého lze vyrobit ve směsi na jednom substrátu součástky mající různá průrazná napětí, přičemž tento způsob je ve formě proudového schéma ilustrován na obr. 2. Výchozím substrátem použitým při tomto způsobu je stejně jako v případě způsobu ilustrovaného na obr. 1, substrát, který byl získán implantací kyslíkových iontů za použití napětí udělujícího iontům energii ío 180 keV a dávky implantovaných iontů 4 x 1017/cm2 a následným vysokoteplotním žíhacím procesem provedeným v argonové atmosféře obsahující 0,5 % kyslíku při teplotě 1350 °C po dobu čtyř hodin.
V tomto výchozím substrátu SIMOX se provede zvětšení vnořené oxidové vrstvy 2 v oblasti odpovídající vrchní křemíkové vrstvě, ve které bude vytvořena vysokonapěťová součástka, která musí mít silnou dielektrickou separační vrstvu, čímž se substrát rozdělí na oblasti pro vytvoření vysokonapěťových a nízkonapěťových součástek.
Při provedení způsobu podle vynálezu zobrazeném na levé straně obr. 2 se na substrátu SIMOX 20 1 nejdříve vytvoří první maska 5, která má chránit před oxidaci horní křemíkovou vrstvu s výjimkou oblasti odpovídající vytvoření vysokonapěťové součástky (operace (1)). Tato první maska 5 může být vytvořena obvyklým způsobem ve formě oxidové povrchové vrstvy.
Tloušťka vnořené oxidové vrstvy 2 v oblasti odpovídající oblasti, ve které bude vytvořena vysokonapěťová součástka, se částečně zvětší vysokoteplotním oxidačním zpracováním substrátu SIMOX 1 opatřeného první maskou 5. Při tomto zpracování substrátu SIMOX 1 v peci, ve které je oxidační atmosféra tvořená 70 % kyslíku a zbytkem tvořeným argonem a ve kterém panuje teplota zvýšená na 1350 °C, po dobu čtyř hodin (operace (2)). V důsledku tohoto zpracování se v oblasti vnořené oxidové vrstvy 2 odpovídající oblasti, ve které budou vytvořeny vysokonapěťové součástky a která nebyla překryta první maskou 5, vytvoří primární zvýšení 6.
V dalším kroku se první maska 5 z povrchu substrátu odstraní odleptáním (operace (3)), načež se vrchní křemíková vrstva rozdělí na několik částí separací typu LOCOS, přičemž vysokonapěťové součástky (například IGBT) se vytvoří v oblasti nad primárním zvýšením 6, které bylo vytvořeno zvětšením tloušťky vnořené oxidové vrstvy 2, zatímco nízkonapěťové součástky (například MOS.LOGIC) se vytvoří v oblastech vrchní křemíkové vrstvy, které se nenacházejí nad primárním zvýšením 6. Výše uvedené součástky mohou být vytvořeny o sobě známým způsobem (operace vedoucí k vytvoření těchto součástek nejsou již na obr. 2 zobrazeny).
Při provedení způsobu podle vynálezu zobrazeném na pravé straně obr. 2 se po vytvoření první masky 5 na vrchní křemíkové vrstvě substrátu SIMOX takto zpracovaný substrát podrobí vysokoteplotnímu oxidačnímu zpracování při předem stanovené koncentraci kyslíku v oxidační atmosféře a při teplotě mezi teplotou 1150 °C a teplotou nižší, než je teplota tání křemíku, po dobu několika hodin, přičemž se takto v oblasti, ve která má být zvětšena tloušťka vnořené 45 oxidové vrstvy 2, vytvoří primární zvýšení 6. V dalším kroku se první maska 5 ze substrátu odstraní, načež se po vytvoření druhé masky 7 na povrchu substrátu SIMOX 1 substrát zpracuje nízkoteplotním oxidačním zpracování při teplotě nižší než 1150 °C, tloušťka vrchní křemíkové vrstvy se nastaví na požadovanou hodnotu a vytvoří se oblast 8. Po ukončení této operace se vysokonapěťové součástky vytvoří v oblasti substrátu nad primárním zvýšením 6, zatímco 50 nízkonapěťové součástky se vytvoří nad oblastí 8. Po vytvoření primárního zvýšení 6 a odstranění oxidové vrstvy z povrchu substrátu může být tloušťka primárního zvýšení 6 dále zvětšována zahříváním v atmosféře s předem stanovenou koncentrací kyslíku na teplotu mezi teplotou 1150 °C a teplotou nižší, než je teplota tání křemíku, po dobu několika hodin.
-9CZ 281876 B6
Až dosud byly metodou implantace kyslíkových iontů vyráběny dva typy substrátu SIMOX. Jeden byl používán pro výrobu nízkonapěťových součástek a druhý byl používán pro výrobu vysokonapěťových součástek. Substrát SIMOX používaný pro výrobu vysokonapěťových součástek má tloušťku vnořené oxidové vrstvy 450 nm, zatímco druhý typ substrátu SIMOX, 5 který se používá pro výrobu nízkonapěťových součástek, má tloušťku vnořené oxidové vrstvy nm. Avšak použitím způsobu výroby struktury MOSLSI podle vynálezu ze substrátu SIMOX majícího tloušťku vnořené oxidové vrstvy 90 nm může být tloušťka části vnořené oxidové vrstvy zvětšena na 400 nm a v důsledku toho mohou být jak vysokonapěťové, tak i nízkonapěťové součástky vytvořeny společně na jednom a témže substrátu vytvořeném metodou implantace io kyslíkových iontů.
Rovněž je možné realizovat další (není znázorněno na obrázcích) provedení způsobu podle vynálezu, při kterém je možné současně eliminovat nedostatky způsobené zejména parazitní kapacitou nebo negativním elektrickým odporem v každé emitorové a kolektorové oblasti 15 nízkonapěťových součástek tak, že se substrát zpracuje způsobem ilustrovaným na obr. 1 po předcházející regulaci tloušťky vnořené oxidové vrstvy za účelem vytvoření oblastí s různými průraznými napětími způsobem ilustrovaným na obr. 2. Nejdříve se tedy vysokoteplotním oxidačním zpracováním ilustrovaným na obr. 2 získá substrát mající požadovanou tloušťku vnořené oxidové vrstvy a takto získaný substrát se použije jako výchozí substrát při následném 20 zpracování ilustrovaném na obr. 1 za účelem vytvoření požadované struktury specifické polovodičové součástky.

Claims (5)

  1. PATENTOVÉ NÁROKY
    1. Způsob výroby polovodičových součástek na substrátu SIMOX (1), ve kterém se aplikací
    30 kyslíkových iontů do monokrystalového křemíkového substrátu a následným vysokoteplotním žíhacím procesem v inertní plynné atmosféře vytvoří vnořená oxidová vrstva (2), přičemž tato vnořená oxidová vrstva (2) dielektricky odděluje monokrystalovou vrchní křemíkovou vrstvu od substrátového křemíku, vyznačený tím, že po případné modifikaci substrátu SIMOX (1) na oblasti určené k vytvoření nízkonapěťových součástek a na oblasti určené k vytvoření
    35 vysokonapěťových součástek se na vrchní křemíkové vrstvě substrátu SIMOX (1) předem vytvoří maska (3) v oblastech odpovídajících jedné nebo několika polovodičovým součástkám, načež se v oblastech odpovídajících částem vrchní křemíkové vrstvy nezakrytým uvedenou maskou (3) zvětší tloušťka vnořené oxidové vrstvy (2) vysokoteplotním oxidačním zpracováním substrátu v kyslíkové atmosféře při teplotě vyšší než 1150 °C a v částech vrchní křemíkové
    40 vrstvy nad oblastmi s takto zvětšenou tloušťkou vnořené oxidové vrstvy se vytvoří emitorová oblast (S) a kolektorová oblast (D) součástek.
  2. 2. Způsob podle nároku 1, vyznačený tím, že polovodičové součástky mají strukturu nMOS a specifické oblasti, které nejsou zakryty maskou, odpovídají kolektorovým
    45 oblastem (D).
  3. 3. Způsob podle nároku 1, vyznačený tím, že polovodičové součástky mají strukturu pMOS a ve vrchní křemíkové vrstvě odpovídající oblastem, které nebyly specificky zakryty maskou, se vytvoří kolektorové oblasti (D) a emitorové oblasti (S).
  4. 4. Způsob podle nároku 1, vyznačený tím, že při modifikaci substrátu SIMOX (1) na oblasti (8) určené k vytvoření nízkonapěťových součástek a na oblasti určené k vytvoření vysokonapěťových součástek se na povrchu substrátu SIMOX (I) odpovídajícím oblasti určené k
    - 10CZ 281876 B6 vytvoření nízkonapěťových součástek z množiny polovodičových součástek ve vrchní křemíkové vrstvě substrátu SIMOX (1) předem vytvoří první maska (5), načež se v oblastech nezakrytých první maskou (5) zvětší tloušťka vnořené oxidové vrstvy (2) vysokoteplotním oxidačním zpracováním substrátu v kyslíkové atmosféře při teplotě vyšší než 1150 °C a ve vrchní 5 křemíkové vrstvě nad oblastí se zvětšenou tloušťkou vnořené oxidové vrstvy (2) se vytvoří vysokonapěťové součástky, zatímco ve vrchní křemíkové vrstvě nad oblastí (8) vnořené oxidové vrstvy (2) s nezvětšenou tloušťkou se vytvoří nízkonapěťové součástky.
  5. 5. Způsob podle nároku 4, vyznačený tím, že maska (3) se předem vytvoří na io povrchových oblastech odpovídajících oblastem (8) nízkonapěťových součástek nad vnořenou oxidovou vrstvou (2) odpovídající nízkonapěťovým součástkám potom, co byla zregulována tloušťka vnořené oxidové vrstvy (2) vysokoteplotním oxidačním zpracováním v závislosti na sestavě součástek s různými průraznými napětími, které mají být v substrátu SIMOX (1) vytvořeny, že se zpracováním v kyslíkové atmosféře při teplotě vyšší než 1150 °C zvětší v 15 substrátu SIMOX (1) tloušťka vnořené oxidové vrstvy (2) v oblastech odpovídajících oblastem substrátu SIMOX (1) nezakrytým maskou (3) a že se v oblastech vrchní křemíkové vrstvy nad částmi vnořené oxidové vrstvy (2) s odlišnou tloušťkou vytvoří alespoň emitorová oblast (S) nebo kolektorová oblast (D).
CZ951436A 1994-06-03 1995-06-02 Způsob výroby polovodičových součástek na substrátu SIMOX CZ281876B6 (cs)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14548694A JP3427114B2 (ja) 1994-06-03 1994-06-03 半導体デバイス製造方法

Publications (2)

Publication Number Publication Date
CZ143695A3 CZ143695A3 (en) 1996-11-13
CZ281876B6 true CZ281876B6 (cs) 1997-03-12

Family

ID=15386379

Family Applications (1)

Application Number Title Priority Date Filing Date
CZ951436A CZ281876B6 (cs) 1994-06-03 1995-06-02 Způsob výroby polovodičových součástek na substrátu SIMOX

Country Status (8)

Country Link
US (1) US5665613A (cs)
EP (1) EP0687002A3 (cs)
JP (1) JP3427114B2 (cs)
KR (1) KR0161611B1 (cs)
CZ (1) CZ281876B6 (cs)
FI (1) FI952719A7 (cs)
SG (1) SG93171A1 (cs)
TW (1) TW285769B (cs)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW323388B (cs) * 1995-08-21 1997-12-21 Hyundai Electronics Ind
US5940691A (en) 1997-08-20 1999-08-17 Micron Technology, Inc. Methods of forming SOI insulator layers and methods of forming transistor devices
US6087242A (en) * 1998-02-26 2000-07-11 International Business Machines Corporation Method to improve commercial bonded SOI material
US6358819B1 (en) 1998-12-15 2002-03-19 Lsi Logic Corporation Dual gate oxide process for deep submicron ICS
US6180487B1 (en) 1999-10-25 2001-01-30 Advanced Micro Devices, Inc. Selective thinning of barrier oxide through masked SIMOX implant
US6476446B2 (en) 2000-01-03 2002-11-05 Advanced Micro Devices, Inc. Heat removal by removal of buried oxide in isolation areas
US6613643B1 (en) 2000-01-28 2003-09-02 Advanced Micro Devices, Inc. Structure, and a method of realizing, for efficient heat removal on SOI
KR100366923B1 (ko) * 2001-02-19 2003-01-06 삼성전자 주식회사 에스오아이 기판 및 이의 제조방법
JP2003264290A (ja) 2002-03-08 2003-09-19 Fujitsu Ltd 半導体装置及びその製造方法
US6737332B1 (en) 2002-03-28 2004-05-18 Advanced Micro Devices, Inc. Semiconductor device formed over a multiple thickness buried oxide layer, and methods of making same
US6707106B1 (en) 2002-10-18 2004-03-16 Advanced Micro Devices, Inc. Semiconductor device with tensile strain silicon introduced by compressive material in a buried oxide layer
FR2847077B1 (fr) 2002-11-12 2006-02-17 Soitec Silicon On Insulator Composants semi-conducteurs, et notamment de type soi mixtes, et procede de realisation
US7141459B2 (en) * 2003-03-12 2006-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Silicon-on-insulator ULSI devices with multiple silicon film thicknesses
JP2004281761A (ja) 2003-03-17 2004-10-07 Seiko Epson Corp 半導体装置およびその製造方法
US6946358B2 (en) * 2003-05-30 2005-09-20 International Business Machines Corporation Method of fabricating shallow trench isolation by ultra-thin SIMOX processing
JP2006128428A (ja) 2004-10-29 2006-05-18 Seiko Epson Corp 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法
US7217604B2 (en) * 2005-01-31 2007-05-15 International Business Machines Corporation Structure and method for thin box SOI device
US20070099372A1 (en) * 2005-10-31 2007-05-03 Sailesh Chittipeddi Device having active regions of different depths
JP5130621B2 (ja) * 2005-11-24 2013-01-30 ソニー株式会社 半導体基板の製造方法
KR100759825B1 (ko) * 2006-09-29 2007-09-18 한국전자통신연구원 실리콘 집적 회로와 실리콘 광소자가 집적된 모놀리식 집적복합 소자 및 그 제조방법
US8110470B2 (en) * 2009-08-31 2012-02-07 Globalfoundries Singapore Pte. Ltd. Asymmetrical transistor device and method of fabrication

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2180540A1 (en) * 1972-04-20 1973-11-30 Favennec Pierre N Semiconductor devices prodn - by ion implantation
JPS5568651A (en) * 1978-11-20 1980-05-23 Nippon Telegr & Teleph Corp <Ntt> Manufacturing method of semiconductor device
JPS60144950A (ja) * 1984-01-06 1985-07-31 Nec Corp 半導体装置の製造方法
JPS61185950A (ja) * 1985-02-13 1986-08-19 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US4749660A (en) * 1986-11-26 1988-06-07 American Telephone And Telegraph Company, At&T Bell Laboratories Method of making an article comprising a buried SiO2 layer
FR2616590B1 (fr) * 1987-06-15 1990-03-02 Commissariat Energie Atomique Procede de fabrication d'une couche d'isolant enterree dans un substrat semi-conducteur par implantation ionique et structure semi-conductrice comportant cette couche
US5116771A (en) * 1989-03-20 1992-05-26 Massachusetts Institute Of Technology Thick contacts for ultra-thin silicon on insulator films
JP3012673B2 (ja) * 1990-08-21 2000-02-28 三菱電機株式会社 半導体装置の製造方法
JP2607399B2 (ja) * 1991-02-19 1997-05-07 日本電信電話株式会社 半導体基板の製造方法
IT1255764B (it) * 1992-05-15 1995-11-15 Enichem Struttura soi con ossido sottile e profondo ottenuta per impiantazioneionica ad alta energia e successivi trattamenti termici.
JP3036619B2 (ja) * 1994-03-23 2000-04-24 コマツ電子金属株式会社 Ｓｏｉ基板の製造方法およびｓｏｉ基板
US5399507A (en) * 1994-06-27 1995-03-21 Motorola, Inc. Fabrication of mixed thin-film and bulk semiconductor substrate for integrated circuit applications
US5488004A (en) * 1994-09-23 1996-01-30 United Microelectronics Corporation SOI by large angle oxygen implant

Also Published As

Publication number Publication date
EP0687002A2 (en) 1995-12-13
CZ143695A3 (en) 1996-11-13
JP3427114B2 (ja) 2003-07-14
TW285769B (cs) 1996-09-11
FI952719A7 (fi) 1995-12-04
EP0687002A3 (en) 1996-11-13
KR0161611B1 (ko) 1999-02-01
FI952719A0 (fi) 1995-06-02
SG93171A1 (en) 2002-12-17
JPH07335898A (ja) 1995-12-22
US5665613A (en) 1997-09-09
KR960002698A (ko) 1996-01-26

Similar Documents

Publication Publication Date Title
CZ281876B6 (cs) Způsob výroby polovodičových součástek na substrátu SIMOX
US5596218A (en) Hot carrier-hard gate oxides by nitrogen implantation before gate oxidation
KR100954874B1 (ko) 채널 영역에서 레트로그레이드 도펀트 프로필을 구비한반도체 디바이스 및 그 제조 방법
EP1279194B1 (en) Implantation process using sub-stoichiometric, oxygen doses at different energies
US7164178B2 (en) Semiconductor device and method for manufacturing the same
US6461933B2 (en) SPIMOX/SIMOX combination with ITOX option
US7365399B2 (en) Structure and method to form semiconductor-on-pores (SOP) for high device performance and low manufacturing cost
JP2005522038A (ja) チャネル領域のドーパント分布がレトログレードな半導体デバイスおよびそのような半導体デバイスの製造方法
US6165825A (en) Semiconductor device and method for producing the same
EP0797245A2 (en) Method of manufacturing a vertical MOS semiconductor device
JPH04118966A (ja) メモリ用ｍｏｓ　ｆｅｔ集積回路の製造方法
KR101265228B1 (ko) 반도체 기판의 제조 방법
JPS58148445A (ja) 相補形電界効果型トランジスタの製造方法
KR100954875B1 (ko) 트랜지스터 성능 향상을 위한 복합 스페이서 라이너
US6855994B1 (en) Multiple-thickness gate oxide formed by oxygen implantation
GB2356739A (en) Silicon/germanium transistor where formation of source/drain regions using mask layer occurs before deposition of gate dielectric
US6030862A (en) Dual gate oxide formation with minimal channel dopant diffusion
US6258693B1 (en) Ion implantation for scalability of isolation in an integrated circuit
US6548369B1 (en) Multi-thickness silicon films on a single semiconductor-on-insulator (SOI) chip using simox
US5580816A (en) Local oxidation process for high field threshold applications
KR100294644B1 (ko) 반도체 소자의 삼중웰 형성방법_
JPH06283421A (ja) Ｓｏｉ基板およびその製造方法
JP2000252368A (ja) 半導体装置及びその製造方法
KR20010020834A (ko) 플루오르가 주입된 산화물 층을 갖는 집적 회로 디바이스
CN1301398A (zh) 集成电子电路及其制法

Legal Events

Date Code Title Description
IF00 In force as of 2000-06-30 in czech republic
MM4A Patent lapsed due to non-payment of fee

Effective date: 20000602