CS232011B1 - Sposob výroby Icrátkokanálového BOS tranzistore - Google Patents

Sposob výroby Icrátkokanálového BOS tranzistore Download PDF

Info

Publication number
CS232011B1
CS232011B1 CS82645A CS64582A CS232011B1 CS 232011 B1 CS232011 B1 CS 232011B1 CS 82645 A CS82645 A CS 82645A CS 64582 A CS64582 A CS 64582A CS 232011 B1 CS232011 B1 CS 232011B1
Authority
CS
Czechoslovakia
Prior art keywords
gate
polycrystalline
polycrystalline silicon
photoresist
layer
Prior art date
Application number
CS82645A
Other languages
English (en)
Other versions
CS64582A1 (en
Inventor
Zoltan Satala
Josef Hejzlar
Marian Remesik
Peter Belusky
Oliver Mikus
Original Assignee
Zoltan Satala
Josef Hejzlar
Marian Remesik
Peter Belusky
Oliver Mikus
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zoltan Satala, Josef Hejzlar, Marian Remesik, Peter Belusky, Oliver Mikus filed Critical Zoltan Satala
Priority to CS82645A priority Critical patent/CS232011B1/cs
Publication of CS64582A1 publication Critical patent/CS64582A1/cs
Publication of CS232011B1 publication Critical patent/CS232011B1/cs

Links

Landscapes

  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

232 011
Vynález rieši spdsob výroby krátkokanálového MOS tranzisto-ra s hradlom z polykryštalického kremíka - Sálej "poly-Si”, resp.s hradí om kombinovaným z poly-Si a kovu·
Doposial’ známe spdsoby výroby MOS tranzistor® využívajúproces termickéj oxidácie, termickej difúzi®, chemickej depozí-eie z plynné j fáze. - Sálej CVD, iónovej implantácie a Standard-ně j fotolitografie s kontaktnými maskami. Nevýhodou týchto sp6-sobov je nemožnost použitia štandardnej fotolitografie v procesevýroby krátkokanálového MOS tranzistore, nakoTko táto nevykreslíreprodukovateTne rozměr pod 4 až 5 ^im.
Hoře uvedené nedostatky odstraňuje spdsob výroby krétkoka-nálového MOS tranzistore s hradlom z polykryštalického kremíkaresp. s hradlom z polykryštalického kremíka a kovu, využívajúcisamozákrytovú implantačnú techniku, ktorého podstatou je, žepolykryštalické hradlo sa vytvaruje selektívnym plazmochemickýmpodleptaním polykryštalického kremíka voči fotorezistu a selek-tívnou termickou oxidáciou vytvarovanej štruktúry polykryštalic-kého hradla. Počas termickej oxidácie je povrch polykryštalické-ho kremíka chráněný vrstvou nitridu kremíka vyleptaného konform-ně so Strukturou polykryštalického kremíka. Sučasne pdsobenímvysokej teploty a oxidácie do samozákrytu voči fotorezistu implan-továnu příměs přednostně difundujeme po rozhraní medzi rastenýmtermickým oxidom a substrátom do oblasti hradla. Výsledkom celé-ho tohto procesu je samozákrytové polykryštalické hradlo. Výhodou spósobu výroby krátkokanálového MOS tranzistora jepoužiti® štandardnej fotolitografie s kontaktnými maskami, pri-čom je možné dostáhnut vysokopresný reprodukovateTný rozměr číž-ky hradla, čo umožňuje znížit parazitné kapacity tranzistora,skrátit dížku kanála a tým zvýšit pracovné frekvencie tranzisto- ra. 232 011
- ÍJ
Na připojených výkreaoch je znázorněný charakteristickýpostup pri spdsobe výroby krátkokanálového MOS tranzistores poly-Si hradlom, resp. s hradlom kombinovaným z poly-Si akovu podlá vynálezu» Na obr. 1 je rez Si doskou s termicky na-rasteným hrubým oxidom, ktorý je vytvarovaný fotolitografioupodlá prvej masky a s urobenou difúziou kolektore a emitora.
Na obr. 2 je rez Si-doskou po člalších technologických operá-ciách ako sú : tvarovanie hrubého oxidu podl’a druhej masky, na-rastenie hradlového oxidu, depozícia poly-Si, difúzia do poly-Si,depozícia Si^N^, fotolitografické tvarovanie fotorezistu podlátřete j masky. Na obr. 3 je rez Si-doskou po čfalších technologic-kých operáciách, ako sú : zleptanie Si^N^ vrstvy na fotorezistomnenamaskovaných plochách, plazmochemické leptanie poly-Si na fo-torezistom nenamaskovaných plochách s jeho následným homogénnympodleptaním voči fotorezistu na požadovaný rozměr poly-Si, lemo-vé implantácia příměsi. Na obr. 4 je rez Si-doskou po dalšíchtechnologických operáciách, ako sú : odstránenie fotorezistu, ter-mická oxidácia hrubého oxidu, bezmaskové zleptanie Si^N^ vrstvy.Na obr. 5 je rez Si-doskou po Salších technologických operáciáchako sú : vyleptánie kontaktných otvorov podlá štvrtej masky, na-pařeni e kovověj Al-vrstvy, vytvarovanie Al-vrstvy podlá piatejmasky. * Spdsob výroby krátkokanálového MOS tranzistora podlá vynále-zu sa urobí tak, že na základnú vysokoodporovú, monokryštalickúdaného typu vodivosti, Si-dosku 1 sa narastie termickou oxidáciouvrstva hrubého oxidu 2, ktorý sa fotolitograficky vytvaruje podláprvej masky. Ďalej sa urobí termická difúzia příměsi 3 opačnéhotypu ako má základná Si-doska 1. Stav po týchto operáciách jena obr. 1. Ďalej sa vytvaruje hrubý oxid 2 podlá druhej masky,potom termickou oxidáciou narastie vrstva hradlového oxidu 4 aCVD'metodou sa nanesie vrstva poly-Si 5., ktorého vodivost sazvýši termickou difúziou příměsi. Ďalej následuje nanesenie, CVDmetodou, Si^N^ vrstvy 6. Sálej následuje nanesenie a fotolitogra-fické vytvarovanie fotorezistu podlá třetej masky. Stav po tých-to operáciách je na obr. 2. Ďalej následuje plazmochemické lep-tanie Si^N^ vrstvy 6 a poly-Si vrstvy 5 na fotorezistom nezakry-tých plochách. Pri leptaní poly-Si vrstvy 5 sa táto podleptá vo-či fotorezistu 7 na požadovaný rozměr poly-Si XI. Ďalej následu-je iónová implantácia příměsi 8 rovnakého typu vodivosti ako typ 232 011 - 3 - difúzie příměsi Stav po týchto operáciách Je na obr. 3. Sá-lej následuje odstránenie fotorezistu a termická, lokálna oxi-dácia hrubého oxidu 9 a poly-Si 5, počas ktorej ddjde k rozdi-fundovaniu implantovanej příměsi 8, ktorá spolu s termickoudifúziou £ vytvoří oblast kolektore a emitora 10. V procesetermické j. lokálněj oxidácie hrubého oxidu 9 dochádza k značnémupnutiu, danému teplotou, medzi hrubým oxidom 9 a Si-doskou 1v oblasti přechodu hrubého oxidu 9 do hradlového oxidu 4, a tými tvorbě poruch v tejto oblasti, pozdíž ktorých je difúzia im-plantovanej příměsi vSčšia. Tento Jav vedie k dosiahnutiu samo-zékrytu hradla MQS tranzistora. Sálej následuje bezmaskové zlep-tanie SijřT^ vrstvy 6. Stav po týchto operáciách je na obr. 4.Sálej následuje vyleptanie kontaktných otvorov kolektora a emi-tora podTa štvrtej masky, naparenie Al-vrstvy, ktorá sa vytva-ruje podl’a piatej masky, čím sa vytvoria kontakty 11. Stav potejto operécii je na obr* 5·
Tento spósob výroby krétkokanálového MOS tranzistora jemožné využit v návrhu integrovaných obvodov i diskrétnych tran-zistorov. Pri jeho použití v integrovaných obvodoch sa nešetříplocha čipu, ale umožňuje značné, avšak reprodukovatelné skrá-tenie kanála MOS tranzistora, čo umožňuje zvýšenie operačnějrýchlosti integrovaného obvodu. Při jeho využití v návrhu dis-krétnych tranzistorov mdže byt zábranou nedostatočná vodivostpoly-Si hradla. Tuto překážku odstránime tým, že celé poly-Sihradlo pokryjeme vrstvou. AI. Prekrytie AI voči kolektoru a emi-toru je už na hrubom oxide, teda parazitné kapacity sú dosta-točne malé. Sálej Al-vrstvu mdžeme tvarovat tou i stou maskouako poly-Si a Si^N^ vrstvu. lnou možnosťou zvýšenia vodivostipoly-Si hradla je naprášenie vrstvy tažkotavitelného kovu. Ží-háním takej to struktury vytvoříme vrstvu silicidu. Po zleptanínezreagováného kovu získáme strukturu pre ňalšie štandardnéspracovánie.

Claims (2)

  1. PREDMET VYNÁLEZU 232 011 Spdsob výroby krátkokanélového MOS tranzistore s hradlomz polykryštalického kremíka, resp. s hradlom kombinovaným z po-lykryštalického kremíka a kovu, využívajúci samozákrytovú im-plantačnú techniku, vyznačený tým, že polykryštalické hradlosa vytvaruje selektívnym plazmochemickým podleptaním polykryš-talického kremíka voči fotorezistu a selektívnou termickou oxi-dáciou vytvarovanéj štruktúry polykryštalického hradla, počasktorej j’e povrch polykryštalického kremíka chráněný vrstvounitridu kremíka vyleptaného konformně so Strukturou polykryšta-lického kremíka, pričom do samozákrytu voči fotorezistu implan-továnu příměs přednostně difundujeme po rozhraní medzi rastenýmtermickým oxidom a substrátom do oblasti hradla, čím vytvořímesamozákrytové polykryštalické hradlo.
  2. 2 výkresy
CS82645A 1982-02-01 1982-02-01 Sposob výroby Icrátkokanálového BOS tranzistore CS232011B1 (cs)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS82645A CS232011B1 (cs) 1982-02-01 1982-02-01 Sposob výroby Icrátkokanálového BOS tranzistore

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS82645A CS232011B1 (cs) 1982-02-01 1982-02-01 Sposob výroby Icrátkokanálového BOS tranzistore

Publications (2)

Publication Number Publication Date
CS64582A1 CS64582A1 (en) 1984-05-14
CS232011B1 true CS232011B1 (cs) 1985-01-16

Family

ID=5338924

Family Applications (1)

Application Number Title Priority Date Filing Date
CS82645A CS232011B1 (cs) 1982-02-01 1982-02-01 Sposob výroby Icrátkokanálového BOS tranzistore

Country Status (1)

Country Link
CS (1) CS232011B1 (cs)

Also Published As

Publication number Publication date
CS64582A1 (en) 1984-05-14

Similar Documents

Publication Publication Date Title
JP2857006B2 (ja) Mos集積回路上の自己整列珪化コバルト
US4481706A (en) Process for manufacturing integrated bi-polar transistors of very small dimensions
US4732871A (en) Process for producing undercut dummy gate mask profiles for MESFETs
JPS622465B2 (cs)
US4560421A (en) Semiconductor device and method of manufacturing the same
US6372563B1 (en) Self-aligned SOI device with body contact and NiSi2 gate
US6348371B1 (en) Method of forming self-aligned twin wells
JPS60113472A (ja) 半導体装置の製造方法
CS232011B1 (cs) Sposob výroby Icrátkokanálového BOS tranzistore
US5631177A (en) Process for manufacturing integrated circuit with power field effect transistors
JPH05218417A (ja) 集積回路トランジスタ構成体及びその製造方法
KR100649817B1 (ko) 반도체소자의 제조방법
KR100347149B1 (ko) 반도체 장치 제조방법
JPS61150377A (ja) Mis型半導体装置の製造方法
JPS628028B2 (cs)
KR100514516B1 (ko) 듀얼 게이트 절연막 제조 방법
KR100298870B1 (ko) 바이폴라트랜지스터제조방법
KR20000004531A (ko) 반도체소자의 게이트 절연막 제조방법
JPS6092666A (ja) Misトランジスタの製造方法
JP3142303B2 (ja) 高速バイポーラトランジスタの製造方法
KR100244273B1 (ko) 반도체소자 제조방법
KR20040029588A (ko) 반도체소자의 제조방법
WO2001013421A1 (en) Method of simultaneously growing oxide layers with different ticknesses on a semiconductor body using selective implantations of oxygen and nitrogen
JPS5817657A (ja) 半導体装置
JPS60217667A (ja) 半導体装置の製造方法