CS203360B1 - Generátor programu vzorku pro zkouienl pamětí - Google Patents
Generátor programu vzorku pro zkouienl pamětí Download PDFInfo
- Publication number
- CS203360B1 CS203360B1 CS186179A CS186179A CS203360B1 CS 203360 B1 CS203360 B1 CS 203360B1 CS 186179 A CS186179 A CS 186179A CS 186179 A CS186179 A CS 186179A CS 203360 B1 CS203360 B1 CS 203360B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- input
- output
- counter
- memory
- whose
- Prior art date
Links
- 238000012360 testing method Methods 0.000 title claims description 11
- 230000014759 maintenance of location Effects 0.000 title 1
- 238000003860 storage Methods 0.000 title 1
- 230000015654 memory Effects 0.000 claims description 15
- 238000005070 sampling Methods 0.000 claims 1
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Description
Předmět vynálezu se týká generátoru programu vzorku pro zkoušení pamětí. Pro svoufunkcí využívá čítače počtu sloupců zkoušené pamětí a řízené negace prvního bitu adresového registru. Umožňuje generovat programy vzorku šachovnice 1/0/” a sloupcové zaplnění 1/0/.
Doposud užívané způsoby generování uvedených vzorků využívají programového vybavení, což vede k náročnějšímu systému.
Tyto nevýhody odstraňuje generátor podle vynálezu, jehož podstata spočívá v tom, že sestává z čítače počtu sloupců zkoušené paměti, jehož výstup.z posledního bitu je připojen na vstup monostabilního klopného obvodu, jehož výstup je připojen na nastavovací vstup čítače počtu sloupců a na hodinový vstup řídicího klopného obvodu typu T, jehož výstup je připojen na první vstup obvodu nonekvivalence, jehož druhý vstup je připojen na výstup prvního bitu adresového registru, jehož hodinový vstup je spojen s hodinovým vstupem čítače poctu sloupců, přičemž řídicí klopný obvod typu T má ovládací vstup a vzorek je odebírán z výstupu obvodu nonekvivalence, Vynález zjednodušuje obvodové vybavení a nevyžaduje vybavení programové.
Ve zkušebním systému umožňuje dokonalé prověření futikce zkoušené paměti.
Na připojeném výkresu je znázorněno blokové zapojení generátoru programu vzorku pro zkoušení paměti.
Generátor podle vynálezu sestává z čítače J, počtu sloupců zkoušené paměti, jehož výstup posledního bitu 13 je připojen na vstup 21 monostabilního klopného obvodu 2_, jehož výstup 22 je připojen na nastavovací vstup 12 čítače 2 počtu sloupců a na hodinový vstup 42 řídicího klopného obvodu £ typu T, jehož výstup 43 je připojen na první vstup 51 obvodu 5_ nonekvivalence, jehož druhý vstup 52 je připojen na výstup 32 prvního bitu adresového registru 3, jehož hodinový vstup 31 je spojen s hodinovým vstupem 11 čítače 2. počtu sloupců, přičemž řídicí klopný obvod 4 typu T má ovládací vstup 45 a vzorek je odebírán z výstupu 53 obvodu 5, nonekvivalence.
Zapojení podle vynálezu je jednoduché a rychlé a je tedy vhodné pro zkoušení všech po203360 ?
lovodičových pamětí. Program vzorku šachovnice” je tvořen tím způsobem, že je ďo první řádky zkoušené paměti zaznamenána postupně 0 a 1 z výstupu' 32 prvního bitu adresového registru 3, přičemž výstup 43 řídicího klopného obvodu .4' a tím £ první vstup 51 obvodu 5 nonekvivalence je ve stavu 0”. Po naplnění Čítače _1_, který určuje počet sloupců zkoušené paměti, je překlopen řídicí klopný obvod 4. do stavu 1 a do druhé řádky zkoušené pamětí je zaznamenávána negace výstupu 32 prvního bitu adresového registru 3,. Pomocí ovládacího vstupu 45. je provedeno uvedení řídicího klopného obvodu 4 do počátečního stavu nebo trvale do stavu “nula” pro generování programu vzorku sloupcové zaplnění 1/0/,r. Je zřejmé, že při opačném adresování zkoušené pamětí je generován program vzorku řádkové zaplnění 1/0/. Generátor podle vynálezu může být využit ve zkušebních zařízeních servisních a výrobních služeb počítačů a zařízení používajících pamětí.
Claims (1)
- PŘEDMĚT VYNALEZUGenerátor programu vzorku pro zkoušení pamětí, vyznačuj í cí se tím, že sestává z čítače /1/ počtu sloupců zkoušené paměti, jehož výstup posledního bitu /13/ je připojen na vstup raonostabilního klopného obvodu /2/, jehož výstup 122/ je připojen na nastavovací vstup /12/ čítače /1/ počtu sloupců a na hodinový vstup /42/ řídicího klopného obvodu /4/ typu T, jehož výstup /43/ je připojen na první vstup /51/ obvodu /5/ nonekvivalence, jehož druhý vstup /52/ je připojen na výstup /32/ prvního bitu adresového registru /3/, jehož hodinový vstup /31/ je spojen s hodinovým vstupem /11/ čítače /1/ počtu sloupců, přičemž řídicí klopný obvod /4/ typu T je opatřen ovládacím vstupem /45/ a pro odběr vzorku slouží výstup /53/ obvodu /5/ nonékvívalence.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS186179A CS203360B1 (cs) | 1979-03-21 | 1979-03-21 | Generátor programu vzorku pro zkouienl pamětí |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS186179A CS203360B1 (cs) | 1979-03-21 | 1979-03-21 | Generátor programu vzorku pro zkouienl pamětí |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS203360B1 true CS203360B1 (cs) | 1981-02-27 |
Family
ID=5354016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS186179A CS203360B1 (cs) | 1979-03-21 | 1979-03-21 | Generátor programu vzorku pro zkouienl pamětí |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS203360B1 (cs) |
-
1979
- 1979-03-21 CS CS186179A patent/CS203360B1/cs unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5231688A (en) | Wafer scale integrated device | |
| EP0340895A3 (en) | Improvements in logic and memory circuit testing | |
| EP0291283A3 (en) | Memory test method and apparatus | |
| JPS62140299A (ja) | パタ−ン発生装置 | |
| US4390837A (en) | Test unit for a logic circuit analyzer | |
| CS203360B1 (cs) | Generátor programu vzorku pro zkouienl pamětí | |
| US3758759A (en) | Apparatus for determining partial memory chip categories | |
| JPS6044702B2 (ja) | 半導体装置 | |
| JPS61261895A (ja) | 半導体記憶装置 | |
| JPS55163697A (en) | Memory device | |
| JPS59101100A (ja) | 記憶装置の試験方式 | |
| JPS6348479A (ja) | Ｉｃテスト装置 | |
| JPS5651678A (en) | Testing method for memory element and pattern generator for test | |
| JPS5721000A (en) | Memory measuring device | |
| CS208414B1 (en) | Generator of the displaced diagonal sample for testing the memories | |
| JPS55139695A (en) | Testing method for memory unit | |
| JPS6484341A (en) | In-circuit emulator | |
| RU1807525C (ru) | Устройство дл диагностического контрол оперативной пам ти | |
| SU769640A1 (ru) | Устройство дл контрол посто нной пам ти | |
| JPS5798197A (en) | Multiplexing memory device | |
| JPS57111474A (en) | Test system for memory printed board | |
| SU1040526A1 (ru) | Запоминающее устройство с самоконтролем | |
| JPS6228874B2 (cs) | ||
| JPS5694453A (en) | Test signal generating device | |
| JPS5673364A (en) | Testing device of memory |