CO4520299A1 - Circuito retardado cache de capacitacion de escritura para sistemas microcomputadores con un 80386 y un 82385 . - Google Patents

Abstract

REIVINDICACION NUMERO UN SISTEMA MICROCOMPUTADOR DE LINEAS MULTIPLES, QUE COMPRENDE: UN PROCESADOR 80386 Y UN SUBSISTEMA CACHE CONECTA- DOS ENTRE SI POR UNA LINEA LOCAL DEL CPU, COMPREN- DIENDO DICHO SUBSISTEMA CACHE UN CONTROLADOR CACHE 82385, Y UNA MEMORIA CACHE, Y MEDIOS LOGICOS QUE CONECTAN LAS SENALES DE CAPACI- TACION DE ESCRITURA, DESDE DICHO CONTROLADOR CACHE 82385 HASTA DICHA MEMORIA CACHE, COMPRENDIENDO DI- CHOS MEDIOS LOGICOS: a) MEDIOS LOGICOS DE RETARDO QUE RESPONDEN A UNA CONDICION DE ESCRITURA CACHE PRODUCIDA POR UNA PERDIDA DE LECTURA, Y QUE RESPONDEN A UNA SENAL DE SALIDA DE CAPACITACION DE ESCRITURA PROVENIENTE DEL DICHO CONTROLADOR CACHE 82385, Y QUE TIENE UN TERMINAL DE CAPACITACION DE ESCRITURA, PARA PRODU- CIR UNA SENAL RETARDADA DE CAPACITACION DE ESCRI- TURA, EN DICHO TERMINAL DE CAPACITACION DE ESCRI- TURA, b) UNA PUERTA LOGICA CON UNA PRIMERA ENTRADA ACO- PLADA A DICHA ENTRADA DE CAPACITACION DE ESCRITURA DE DICHO CONTROLADOR CACHE 82385, Y UNA SEGUNDA ENTRADA ACOPLADA A DICHO TERMINAL DE CAPACITACION DE ESCRITURA, Y UNA SALIDA ACOPLADA A UNA ENTRADA DE CAPACITACION DE ESCRITURA DE DICHA MEMORIA CA- CHE. 7. UN SISTEMA MICROCOMPUTADOR DE LINEA MULTIPLE CACHE 80386/82385 MEJORADO, PARA RETARDAR SELECTI- VAMENTE LAS SENALES DE ESCRITURA CACHE QUE SIGUEN A LA PERDIDA DE UNA LECTURA, PARA MEJORAR LA TOLE- RANCIA DEL SISTEMA A LOS COMPONENTES MAS LENTOS DE LA MEMORIA, SIN IMPACTAR LOS PARAMETROS DEL ESTADO DE ESPERA PARA OPERACIONES DE PERDIDAS DE LECTU- RAS, COMPRENDIENDO DICHO SISTEMA MICROPROCESADOR: UN SUBSISTEMA CACHE QUE INCLUYE UN CONTROLADOR CA- CHE 82385, UNA MEMORIA CACHE Y UNA LINEA LOCAL QUE CONECTA DICHO CONTROLADOR CACHE 82385 Y DICHA ME- MORIA CACHE, CON UN PROCESADOR 80386, Y... FIGURA 1